JPH0963206A - データ再生装置における識別用クロックの同期方法およびデータ再生装置 - Google Patents

Abstract

(57)【要約】 【課題】ＦＩＲフィルタのような遅延の大きい波形等化
器を用いた場合においても、再生信号波形のデータ識別
用クロック位相の初期引き込みを高速かつ正確に行うこ
とができるデータ再生装置を提供する。 【解決手段】ＦＩＲフィルタ１３による波形等化後の再
生信号からクロック位相誤差検出回路１６により正規デ
ータ識別点と識別用クロックとの位相誤差を検出して得
られた第１の位相誤差信号の高周波成分を高域遮断フィ
ルタ１８でカットした信号と、波形等化前の再生信号か
ら位相誤差検出回路２１により正規データ識別点と識別
用クロックとの位相誤差を検出して得られた第２の位相
誤差信号の低周波成分を低域遮断フィルタ２２によりカ
ットした信号とを加算器２５で合成し、この合成信号を
ループフィルタ２６を通してＶＣＯ２９に制御信号とし
て与えることにより識別用クロック位相の初期引き込み
動作を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁気ディスクや光
ディスクなどの記録媒体の再生信号からデータを識別・
再生する場合に必要な識別用クロックの同期方法とこれ
を用いたデータ再生装置に関する。

【０００２】

【従来の技術】近年、磁気ディスクや光ディスクなどの
記録媒体を用いたデータ記録再生装置の再生系には、記
録媒体からの再生信号波形の符号間干渉が問題となるよ
うな高い記録密度、すなわち狭い帯域の磁気記録再生チ
ャネルにおいても優れたデータ検出能力を持つＰＲＭＬ
方式が採用されつつある。

【０００３】ＰＲＭＬ方式は、既に知られているよう
に、パーシャルレスポンス（ＰＲ）方式と最尤（ＭＬ）
検出方式を組み合わせた方式である。この方式による
と、再生信号は時間軸上の決められたデータ識別点（正
規データ識別点）における振幅が一定の値を持つように
波形等化が行われる。例えば、パーシャルレスポンス方
式の種別がクラス４と呼ばれる方式の場合、再生信号波
形は正規データ識別点における信号振幅が＋Ａ，０，−
Ａの３値となるように等化される。

【０００４】このＰＲＭＬ方式では、再生信号の正確な
波形等化が行われ、かつ正確なデータ識別用クロックが
再生されているとき優れたデータ識別性能が得られる
が、反面、この理想状態からずれたときのデータ識別性
能の劣化は非常に大きい。従って、正確な波形等化や正
確に正規データ識別点に位相を合わせたデータ識別のた
めの識別用クロックの再生が重要となる。

【０００５】そこで、従来のデータ再生装置では識別用
クロック再生系において正規データ識別点とクロックと
の時間的ずれである位相誤差を所望の波形に等化された
再生信号の振幅値から求め、この位相誤差信号に基づい
て識別用クロックを正規データ識別点に位相同期させる
ことによって、識別用クロックの精度を上げている。ま
た、波形等化器としては再生信号のデータ周期Ｔｄに相
当する遅延時間を持つ遅延器を構成要素とする遅延特性
が平坦な有限応答フィルタ（以下、ＦＩＲフィルタとい
う）が主に用いられている。

【０００６】ところで、最近の磁気ディスク装置では、
ゾーンビット記録（ＺＢＲ）方式の採用により、ゾーン
毎にデータ周期Ｔｄが変化するようになっている。ＺＢ
Ｒ方式は、トラックをいくつかのゾーンに分け、各ゾー
ン内のトラックの最大線記録密度が一定となるようにし
て記録容量を上げる方式である。この場合、ゾーン毎に
記録再生されるデータ周波数が異なるため、ゾーン毎に
遅延量の異なる遅延器が必要となる。従って、遅延器の
遅延時間がデータ周期に同期して変化するようなＦＩＲ
フィルタ、具体的にはフリップフロップにより構成され
るラッチ回路を遅延器に用いたディジタルＦＩＲフィル
タや、アナログのサンプル／ホールド回路を遅延器に用
いたアナログ離散時間ＦＩＲフィルタなどが用いられ
る。これらのＦＩＲフィルタは、いずれもクロックに従
って動作するが、そのクロックとしては通常、識別用ク
ロックが用いられるため、遅延器の遅延時間はデータ周
期に同期して変化する。

【０００７】図８に、従来のデータ再生装置を示す。入
力される再生信号８０はローパスフィルタ（ＬＰＦ）８
１およびアナログ／ディジタル変換器（ＡＤＣ）８２を
経てディジタルＦＩＲフィルタ８３で波形等化された
後、データ識別回路（ＭＬ復号回路）８４によりデータ
が識別され、再生データ８５として出力される。ディジ
タルＦＩＲフィルタ８３は、縦続接続された複数のフリ
ップフロップからなる遅延器９１と、遅延器９１の入出
力にタップゲインＣ１，Ｃ２，…，Ｃｎを乗じる乗算器
９２および乗算器９２の出力を加算する加算器９３から
なる。

【０００８】データ識別回路８４に供給される識別用ク
ロック８９は、ＦＩＲフィルタ８３の出力をクロック位
相誤差検出回路８６、ループフィルタ８７および電圧制
御発振器（ＶＣＯ）８８を通すことにより再生される。
この識別用クロック８９は、ＡＤＣ８２とＦＩＲフィル
タ８３にも供給される。このように再生信号の波形等化
のためのＦＩＲフィルタ８３は、クロック位相誤差検出
回路８６〜ループフィルタ８７〜電圧制御発振器８８〜
ＡＤＣ８２〜ＦＩＲフィルタ６２を一巡伝達ループとす
る識別用クロック８９の再生のための位相同期ループ
（ＰＬＬ）の一部を構成している。

【０００９】ところが、ＦＩＲフィルタ８３は一般に遅
延が大きく、位相同期ループ（ＰＬＬ）に対する大きな
位相遅れ要素となる。この大きな位相遅れのために、十
分な位相余裕を保持しつつＰＬＬのループゲインを高く
とることはできないため、識別用クロック８９の位相同
期過程における初期引き込み時間（セトリング時間）を
短くできないという問題が起こる。例えば、ＦＩＲフィ
ルタ８３のタップ数がＮ＝９で、中心タップに対してタ
ップゲインが左右対称である場合（Ｃ１＝Ｃ９，Ｃ２＝
Ｃ８，Ｃ３＝Ｃ７，Ｃ４＝Ｃ６）、少なくとも４Ｔｄ
（Ｔｄ：データ周期）の遅延時間が生じる。さらに、図
８中に示されるようなディジタルＦＩＲフィルタ８３の
場合、タップゲインの乗算や加算などに要する処理時間
が長くなり、ＰＬＬの位相遅れはますます増大する。

【００１０】ＰＬＬでのクロック位相の初期引き込み
は、一般に単一周波数の信号をＰＬＬに入力することに
よって行われる。図８の場合、初期引き込みに際しては
アナログ再生信号８０として単一周波数の信号を入力す
ることになる。クラス４パーシャルレスポンス方式で
は、このクロック位相初期引き込み用信号として識別用
クロック周期Ｔｄ（＝データ周期）の４倍の周期を持つ
単一周波数の信号が用いられる。単一周波数の信号が入
力されたときのＦＩＲフィルタ８３の前後の信号を比較
すると、実質的には位相が異なるだけである。

【００１１】特に、ＦＩＲフィルタ８３での信号遅延τ
がクロック周期Ｔｄの整数倍、すなわちτ＝ｎ×Ｔｄ
（ｎ：整数）であるとき、ＦＩＲフィルタ８３の前後の
信号のサンプルデータは等しくなる。このような状況で
は、波形等化前の信号を用いてクロック位相の初期引き
込みを行うことも原理的に可能であり、このようにする
ことでＦＩＲフィルタ８３の波形遅延時間の影響を受け
ずにクロック位相の初期引き込みを行うことができ、セ
トリング時間を短縮できると考えられる。

【００１２】この方法では上述したように、波形等化器
として用いられるＦＩＲフィルタ８３がτ＝ｎ×Ｔｄの
条件を満たす必要がある。しかし、ＦＩＲフィルタ８３
の遅延時間τはデータ周期Ｔｄとは関係なく波形等化に
最適な値を選ぶ必要があるため、この条件を満たすこと
は難しい。この条件を正確に満たさないならば、等化前
の信号から正規データ識別点に対する識別用クロック８
９の正確な位相誤差を検出することはできない。

【００１３】

【発明が解決しようとする課題】上述したように、ＦＩ
Ｒフィルタのような遅延時間の大きい波形等化器が識別
用クロック再生のためのＰＬＬの一部を構成する従来の
データ再生装置では、波形等化器の遅延時間がＰＬＬに
対する位相遅れ要素となり、ＰＬＬのループゲインを高
くとれないため、位相同期過程における識別用クロック
位相の初期引き込み時間（セトリング時間）を短くでき
ないという問題があった。

【００１４】また、波形等化器による遅延がない波形等
化前の信号を用いて識別用クロックの位相同期を行う方
法では、波形等化器の遅延時間をデータ周期の整数倍に
選ぶという条件を満たすことが難しいため、正規データ
識別点に対する識別用クロックの位相誤差を正確に検出
することができず、正しいクロック再生ができないとい
う問題があった。

【００１５】本発明の目的は、ＦＩＲフィルタのような
遅延の大きい波形等化器を用いた場合においても、再生
信号波形のデータ識別のための識別用クロック位相の初
期引き込みを高速かつ正確に行うことができるデータ再
生装置における識別用クロックの同期方法を提供するこ
とにある。また、本発明の他の目的は、このような識別
用クロックの同期方法を用いたデータ識別装置を提供す
ることにある。

【００１６】

【課題を解決するための手段】上記の課題を解決するた
め、本発明は記録媒体から得られる再生信号を波形等化
した後、識別用クロックにより該再生信号のデータを識
別して再生するデータ再生装置における該識別用クロッ
クを正規データ識別点に位相同期させる際、波形等化後
の再生信号から正規データ識別点と識別用クロックとの
位相誤差を検出して生成された第１の位相誤差信号のＤ
Ｃ成分を含む低周波成分の信号と、波形等化前の再生信
号から正規データ識別点と識別用クロックとの位相誤差
を検出して生成された第２の位相誤差信号から低周波成
分を遮断した信号を併用して識別用クロックを正規デー
タ識別点に位相同期させる制御を行うことを特徴とす
る。

【００１７】また、本発明はまず上記のように波形等化
後の再生信号から正規データ識別点と前記識別用クロッ
クとの位相誤差を検出して生成された第１の位相誤差信
号のＤＣ成分を含む低周波成分の信号と、波形等化前の
再生信号から正規データ識別点と前記識別用クロックと
の位相誤差を検出して生成された第２の位相誤差信号か
ら低周波成分を遮断した信号を併用して識別用クロック
を正規データ識別点に位相同期させる第１の制御を行っ
た後、第１の位相誤差信号のみを用いて識別用クロック
を正規データ識別点に位相同期させる第２の制御を行う
ことを特徴とする。

【００１８】本発明に係るデータ再生装置は、波形等化
後の再生信号から正規データ識別点と識別用クロックと
の位相誤差を検出して第１の位相誤差信号を出力する第
１の位相誤差検出手段と、第１の位相誤差信号の高周波
成分を遮断する高周波成分遮断手段と、波形等化前の再
生信号から正規データ識別点と識別用クロックとの位相
誤差を検出して第２の位相誤差信号を出力する第２の位
相誤差検出手段と、第２の位相誤差信号の低周波成分を
遮断する低周波成分遮断手段と、高周波成分遮断手段お
よび低周波成分遮断手段の出力信号を合成する合成手段
と、この合成手段の出力信号を用いて識別用クロックを
正規データ識別点に位相同期させる制御を行う制御手段
とを有することを特徴とする。

【００１９】本発明に係る他のデータ再生装置は、波形
等化後の再生信号から正規データ識別点と識別用クロッ
クとの位相誤差を検出して第１の位相誤差信号を出力す
る第１の位相誤差検出手段と、第１の位相誤差信号の高
周波成分を遮断する高周波成分遮断手段と、波形等化前
の再生信号から正規データ識別点と識別用クロックとの
位相誤差を検出して第２の位相誤差信号を出力する第２
の位相誤差検出手段と、第２の位相誤差信号の低周波成
分を遮断する低周波成分遮断手段と、高周波成分遮断手
段および低周波成分遮断手段の出力信号を合成する合成
手段と、この合成手段の出力信号を用いて識別用クロッ
クを正規データ識別点に位相同期させる制御を行う第１
の制御手段と、この第１の制御手段により識別用クロッ
クを正規データ識別点に位相同期させた後に第１の位相
誤差信号を用いて該識別用クロックを正規データ識別点
に位相同期させる制御を行う第２の制御手段とを有する
ことを特徴とする。

【００２０】このように本発明では、波形等化後および
波形等化前の再生信号から正規データ識別点と識別用ク
ロックとの位相誤差に対応した第１および第２の位相誤
差信号をそれぞれ生成し、これら第１および第２の位相
誤差信号から抽出したそれぞれ特定の周波数成分を併用
して識別用クロックの位相同期を行うことにより、識別
用クロック位相の初期引き込みが高速かつ正確に行われ
る。

【００２１】まず、波形等化後の再生信号から生成され
る第１の位相誤差信号は、正規データ識別点との識別用
クロックとの位相誤差を正確に反映してはいるが、波形
等化器での信号遅延による位相遅れが大きい。この位相
遅れは高周波成分ほど大きいため、本発明では第１の位
相誤差信号の高周波成分を遮断して、ＤＣ成分を含む低
周波成分のみを抽出する。

【００２２】一方、波形等化前の再生信号から生成され
る第２の位相誤差信号は、正規データ識別点との識別用
クロックとの位相誤差の変動成分を高周波成分として含
んでおり、しかも波形等化後の再生信号から生成される
第１の位相誤差信号のような波形等化器での信号遅延に
起因する位相遅れはない。しかし、波形等化前の再生信
号の振幅が等化後の再生信号の振幅と異なることから、
この第２の位相誤差信号には、正規データ識別点と識別
用クロックとの位相誤差に依存しない定常的な低周波成
分のオフセットが含まれるため、本発明では第２の位相
誤差信号のオフセット成分である低周波成分を遮断し
て、高周波成分のみを抽出する。

【００２３】このように第１の位相誤差信号のうちの位
相遅れの小さいＤＣ成分を含む低周波成分の信号と、第
２の位相誤差信号のうちの位相誤差の変化分に対応した
高周波成分である位相変動信号を併用し、これらを合成
した信号を用いて識別用クロックを正規データ識別点に
位相同期させるようにすると、位相同期ループのゲイン
クロス周波数での位相余裕が増大し、高いループゲイン
が確保される。このため、識別用クロックをその初期引
き込み時において正規データ識別点に高速かつ正確に同
期させることが可能となる。

【００２４】また、この初期引き込み動作の高速化によ
り初期引き込み時に再生信号として入力される識別用ク
ロックの初期引き込み用信号の時間長が短くて済むこと
により、その分だけデータ記録／再生装置における記録
媒体上のデータ記録領域を広くすることができる。

【００２５】さらに、識別用クロックの初期引き込み後
は、位相同期ループのループゲインを高くする必要がな
いため、第１の位相誤差信号のみを用いた位相同期ルー
プにより正規データ識別点に対する識別用クロックの位
相同期状態を維持するようにすることによって、ループ
ゲインを低く抑え、位相余裕を十分に確保することが可
能となる。

【００２６】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係るデータ再生装置の構成図である。本実施形態では、
識別用クロックを位相同期ループにより正規データ識別
点に位相同期させる際に用いるクロック位相初期引き込
み用信号として、データ周期Ｔｄの４倍の周期を持つ単
一周波数：ｆａ＝１／４Ｔｄの信号を用いるものとして
説明する。このようなクロック位相初期引き込み用信号
は、パーシャルレスポンスクラス４方式（ＰＲ４方式と
いう）で一般に用いられるものであり、本実施形態では
このＰＲ４方式を仮定して説明する。

【００２７】図１に示すデータ再生装置は、磁気ディス
クや光ディスクなどの記録媒体から図示しないヘッドに
よって読み取られた再生信号を波形等化した後、識別用
クロックにより該再生信号のデータを識別して再生する
装置であり、ローパスフィルタ（ＬＰＦ）１１、ＡＤＣ
１２、ディジタルＦＩＲフィルタ１３、データ識別回路
１４、ディジタルクロック位相誤差検出回路１６、ディ
ジタル／アナログ変換器（ＤＡＣ）１７、高域遮断フィ
ルタ１８、位相変動検出回路１９、加算器２５、ループ
フィルタ２６，２７、スイッチ２８および電圧制御発振
器（ＶＣＯ）２９からなる。位相変動検出回路１９は、
サンプル／ホールド回路（Ｓ／Ｈ）２０、アナログクロ
ック位相誤差検出回路２１、低域遮断フィルタ２２およ
び遅延器２３からなる。

【００２８】図２は、図１のデータ再生装置の構成要素
であるＡＤＣ１２およびディジタルＦＩＲフィルタ１３
の入出力点におけるクロック位相初期引き込み用信号の
時間的位相関係を説明するための図であり、（ａ）はＡ
ＤＣ１２の入力、（ｂ）ＡＤＣ１２の出力（ディジタル
ＦＩＲフィルタ１３の出力）、そして（ｃ）はディジタ
ルＦＩＲフィルタ１３の出力である。

【００２９】図１において、磁気ディスクや光ディスク
などの記録媒体から読み取られたアナログ再生信号１０
はＬＰＦ１１を介してＡＤＣ１２に入力され、識別用ク
ロック３０に従ってサンプリングされてディジタル信号
に変換される。識別用クロック３０の初期引き込み時に
は、アナログ再生信号１０として単一周波数ｆａのクロ
ック位相初期引き込み用信号が入力される。このクロッ
ク位相初期引き込み用信号の波形を図２（ａ）に示す。
ＬＰＦ１１は帯域制限用であり、そのカットオフ周波数
は再生信号１０のデータ周波数ｆｄのほぼ１／２にとら
れる。従って、データ周波数ｆｄの１／４の周波数ｆａ
であるクロック位相初期引き込み用信号は、ＬＰＦ１１
によって影響を受けない。

【００３０】ＡＤＣ１２によってディジタル信号に変換
された再生信号は、さらに波形等化器であるディジタル
ＦＩＲフィルタ１３によって等化された後、データ識別
回路１４に入力される。データ識別回路１４は、識別用
クロック３０に従ってディジタルＦＩＲフィルタ１３の
出力信号についてデータ識別を行い、再生データ１５を
出力する。

【００３１】ディジタルＦＩＲフィルタ１３は、再生信
号１０のクロック位相初期引き込み用信号に続くデータ
信号の波形が所望の波形となるように等化するためのも
のである。図２（ａ）に示したように、クロック位相初
期引き込み用信号は単一周波数ｆａであるため、ディジ
タルＦＩＲフィルタ１３は周波数ｆａにおいてある遅延
時間τｅを持つ遅延器となる。この遅延時間τｅは、デ
ータ信号部分の再生信号波形と、これをディジタルＦＩ
Ｒフィルタ１３によって波形等化したときの所望の等化
信号波形によって異なってくる。

【００３２】また、クロック位相初期引き込み用信号上
での正規データ識別点は、信号振幅の絶対値が全て等し
くなる時間軸上の点である。言い換えれば、識別用クロ
ック３０は図２（ｃ）に示すようにディジタルＦＩＲフ
ィルタ１３の出力データの絶対値が全てＡとなる時間軸
上の点に最終的に位相同期する。図２は、ディジタルＦ
ＩＲフィルタ１３の出力データ（データ識別回路１４の
入力データ）から生成される位相誤差信号を用いて識別
用クロック３０を正規データ識別点に位相同期させてい
る場合の各信号の時間的位相関係を示している。図２
（ｂ）のＡＤＣ１２の出力のサンプリングデータは、図
２（ａ）のクロック位相初期引き込み用信号よりＡＤＣ
１２のサンプリング遅れ時間τｓだけ遅れたデータとな
り、ディジタルＦＩＲフィルタ１３からはさらに遅延時
間τｅだけ遅れた図２（ｃ）に示すデータとして出力さ
れる。

【００３３】次に、識別用クロック３０を正規データ識
別点に位相同期させる過程について説明する。まず、デ
ィジタル位相誤差検出回路１６において識別用クロック
３０と正規データ識別点の時間的ずれである位相誤差
（クロック位相誤差）が検出され、この位相誤差を示す
第１の位相誤差信号Ｅ_dn（τｄ）がディジタル／アナロ
グ変換器（ＤＡＣ）１７を介して出力される。ディジタ
ル位相誤差検出回路１６では、（１）式に示す処理アル
ゴリズムによって、ディジタルＦＩＲフィルタ１３の出
力の振幅データから上記のクロック位相誤差に比例した
第１の位相誤差信号Ｅ_dn（τｄ）が生成される。

【００３４】 Ｅ_dn（τｄ）＝−ｙ_n-1 ×Ｘ_n ＋Ｙ_n ×Ｘ_n-1 …（１） ここで、Ｙ_n は識別用クロック３０のある時点ｎにおけ
るデータである。またＸ_n はＹ_n から（２）式の判定条
件によって求められるディジタルＦＩＲフィルタ１３の
出力の信号振幅の判定データであり、ｄは任意の正の値
である。

【００３５】 Ｘ_n ＝＋ｄ， Ｙ_n ＞（＋Ａ／２）の場合 Ｘ_n ＝０， （−Ａ／２）≦Ｙ_n ≦（＋Ａ／２）の場合 Ｘ_n ＝−ｄ， Ｙ_n ＜（−Ａ／２）の場合 …（２） なお、（１）式によって求められる第１の位相誤差信号
Ｅ_dn（τｄ）は、正規データ識別点と識別用クロック３
０との位相誤差τが−π＜τ＜πの範囲にあるとき、す
なわち、正規データ識別点とクロックの時間的ずれΔＴ
が−Ｔｄ／２＋ｎＴｄ＜ΔＴ＜Ｔｄ／２＋ｎＴｄ（ｎ：
整数）であるとき線形な信号となる。

【００３６】図３に、ディジタルクロック位相誤差検出
回路１６の具体的な構成例を示す。ディジタルクロック
位相誤差検出回路１６にはＦＩＲディジタルフィルタ１
３から出力されるディジタルデータが入力され、識別用
クロック３０の１クロック前の時点ｎ−１におけるデー
タＹ_n-1 がフリップフロップ３３によって、また信号振
幅の判定データＸ_n-1 がフリップフロップ３４によって
それぞれ生成される。そして、（１）式に示した乗算お
よび減算がディジタル乗算器３５，３６およびディジタ
ル減算器３７で行われることにより第１の位相誤差信号
Ｅ_dn（τｄ）が生成され、また（２）式で示した信号振
幅の判定がディジタル判定器３２で行われる。

【００３７】一方、位相変動検出回路１９においては、
正規データ識別点と識別用クロック３０の位相誤差の高
周波成分、すなわち変動成分が検出される。この位相変
動検出回路１９では、正規データ識別点に対する識別用
クロック３０の位相変動成分が検出されれば良く、所望
の信号波形に最適等化されたディジタルＦＩＲフィルタ
１３の出力データのような遅延を持つデータを入力する
必要はない。そこで、位相変動検出回路１９には入力と
してＡＤＣ１２の入力端のクロック位相初期引き込み用
信号が与えられ、この信号から位相変動成分が求められ
る。

【００３８】位相変動検出回路１９に入力されたクロッ
ク位相初期引き込み用信号は、サンプル／ホールド回路
２０によってサンプリングされた後、アナログクロック
位相誤差検出回路２１に入力され、ここで（１）式と同
様な処理アルゴリズムによって第２の位相誤差信号Ｅ_an
（τａ）が生成される。但し、この第２の位相誤差信号
Ｅ_an（τａ）は正規データ識別点と識別用クロック３０
の位相誤差を正確に反映したものではなく、低周波成分
のオフセットを持った位相誤差信号である。

【００３９】すなわち、第２の位相誤差信号Ｅ_an（τ
ａ）はディジタルＦＩＲフィルタ１３によって波形等化
される前のクロック位相初期引き込み用信号の信号振幅
から生成されるため、ディジタルＦＩＲフィルタ１３に
より波形等化した後のデータの信号振幅から生成される
第１の位相誤差信号Ｅ_dn（τｄ）と異なり、ディジタル
ＦＩＲフィルタ１３の入出力の信号振幅差に起因する定
常的な低周波成分をオフセットとして持つ。このオフセ
ットは、正規データ識別点と識別用クロック３０との位
相誤差に依存しない成分であり、このようなオフセット
を含んだ第２の位相誤差信号Ｅ_an（τａ）をそのまま識
別用クロック３０の位相同期に用いると、正しく位相同
期を行うことができない。このオフセットを除去するた
め、アナログクロック位相誤差検出回路２１で生成され
た第２の位相誤差信号Ｅ_an（τａ）は、低域遮断フィル
タ２２に入力されてオフセット成分である低周波成分が
遮断され、位相誤差の変動成分である高周波成分のみが
抽出される。

【００４０】図４に、アナログクロック位相誤差検出回
路２１の具体的な構成を示す。アナログクロック位相誤
差検出回路２１への入力は、位相変動検出用クロック２
４のある時点ｎでサンプル／ホールド回路２０によって
サンプリングされた信号Ｙ_nであり、この信号Ｙ_n から
（２）式と同様な判定式によって、信号振幅の判定値Ｘ
_n がアナログ判定器４２で作られる。また、サンプル／
ホールド回路４３によって位相変動検出用クロック２４
の１クロック前の時点ｎ−１の信号が作られ、サンプル
／ホールド回路４４によって同様に１クロック前の判定
値が作られる。そして、（１）式と同様の乗算および減
算がアナログ乗算器４５，４６およびアナログ減算器４
７によって行われ、第２の位相誤差信号Ｅ_an（τａ）が
生成される。

【００４１】なお、位相変動検出回路１９で使用される
位相変動検出用クロック２４は、識別用クロック３０を
遅延器２３で遅延することによって生成される。遅延器
２３の遅延量τｇは、位相変動検出用クロック２４と位
相変動検出回路１９への入力であるクロック位相初期引
き込み用信号とから得られる位相誤差信号がその信号の
線形範囲の中心で振れるように決められる。従って、遅
延量τｇの可変範囲は０≦τｇ≦Ｔｄで良い。

【００４２】こうしてアナログクロック位相誤差検出回
路２１から出力される第２の位相誤差信号Ｅ_an（τａ）
を低域遮断フィルタ２２に通して得られる位相変動検出
回路１９の出力信号は加算器２５に入力され、第１の位
相誤差信号Ｅ_dnをＤＡＣ１７によりアナログ信号に変換
しさらに高域遮断フィルタ１８に通して得られる信号と
合成される。ここで、高域遮断フィルタ１８のカットオ
フ周波数は、低域遮断フィルタ２２のカットオフ周波数
とほぼ同様に設定される。加算器２５から出力される合
成信号は、ループフィルタ２６およびスイッチ２８を介
してＶＣＯ２９に制御信号として供給される。以上のよ
うなフィードバックループからなる位相同期ループ（Ｐ
ＬＬ）によって、ＶＣＯ２９から出力される識別用クロ
ック３０は正規データ識別点に同期するよう制御され
る。

【００４３】一般に、ある一定の遅延に対する位相遅れ
は、周波数が高くなるほど大きくなる。従って、ディジ
タルＦＩＲフィルタ１３の出力データから生成される第
１の位相誤差信号は、高周波成分ほど遅延による位相遅
れが大きいため、これをそのままデータ識別用クロック
３０を正規データ識別点に同期させるための位相誤差信
号として用いると、位相同期ループのループゲインを高
くとれず、識別用クロック３０の初期引き込み時間を短
くできないという前述した問題が生じる。

【００４４】そこで、本実施形態ではデータ識別用クロ
ック３０を正規データ識別点に同期させるための位相誤
差信号の高周波成分として、検出遅延の小さい位相変動
検出回路１９から得られる信号を使用する。また、この
高周波成分が加算器２５において打ち消されないよう
に、ディジタルＦＩＲフィルタ１３の出力データからデ
ィジタルクロック位相誤差検出回路１６により得られる
第１の位相誤差信号の高周波成分を高域遮断フィルタ１
８によりカットしておく。

【００４５】このようにして加算器２５から出力される
合成信号を識別用クロック３０を正規データ識別点に位
相同期させるための最終的な位相誤差信号として用いる
ことで、位相同期ループのゲインクロス周波数での位相
余裕は増大し、より高いループゲインが確保できるよう
になるため、識別用クロック３０の位相の初期引込み時
間、いわゆるセトリング時間を短くすることができる。

【００４６】また、このように識別用クロック３０の位
相の初期引き込みを高速化できるため、クロック位相初
期引き込み用信号の時間長が短くて済む。さらに、磁気
ディスク装置や光ディスク装置では、クロック位相初期
引き込み用信号として単一周波数信号を記録しておく
が、クロック位相初期引き込み用信号の記録領域を短く
することができるので、この領域の減少分だけ本来のデ
ータ記録領域が広がり、より多くのデータを記録できる
ようになる。

【００４７】次に、上記のように識別用クロック３０の
位相の初期引き込みが終了し、識別用クロック３０が正
規データ識別点に正しく位相同期したならば、もはや位
相変動検出回路１９の出力信号を用いる必要はない。そ
こで、この初期引き込み終了時にはスイッチ２８が切り
替えられ、ディジタルＦＩＲフィルタ１３の出力データ
から生成される第１の位相誤差信号のみを用いて位相同
期状態が維持される。この場合、位相同期ループ内のル
ープフィルタは、加算器２５の出力に接続されたループ
フィルタ２６からＤＡＣ１７の出力に接続されたループ
フィルタ２７に切り替えられる。ループフィルタ２７
は、ループフィルタ２６に比較してループゲインは低く
抑えるような特性に設定されており、これにより十分な
位相余裕が確保されるため、安定した位相同期状態が得
られることになる。

【００４８】次に、図５〜図７を用いて本発明の他の実
施形態について説明する。なお、以後の実施形態は全て
位相変動検出回路の他の構成について示したものであ
り、図１と同一部分に同一符号を付して相違点のみを説
明する。

【００４９】（第２の実施形態）図５は、本発明の第２
の実施形態に係るデータ再生装置の構成図である。本実
施形態における位相変動検出回路５０は、ＡＤＣ５１、
ディジタルクロック位相誤差検出回路５２、ＤＡＣ５
３、低域遮断フィルタ５４および遅延器５５により構成
される。

【００５０】ＡＤＣ１２の入力端におけるクロック位相
初期引き込み用信号は、位相変動検出回路５０におい
て、まずＡＤＣ５１によってサンプリングされディジタ
ル信号に変換された後、ディジタルクロック位相誤差検
出回路５２に入力され、第２の位相誤差信号が生成され
る。このディジタルクロック位相誤差検出回路５２の構
成は、ディジタルＦＩＲフィルタ１３の出力から位相誤
差を検出するためのディジタルクロック位相誤差検出回
路１６と同じである。

【００５１】ディジタルクロック位相誤差検出回路５２
から出力される第２の位相誤差信号は、ＤＡＣ５３によ
りアナログ信号に戻された後、低域遮断フィルタ５４に
入力され、オフセットを除去した高周波成分の位相変動
信号が求められる。位相変動検出用クロック５６は、デ
ィジタルクロック位相誤差検出回路５２で生成される第
２の位相誤差信号がその信号の線形範囲の中心で振れる
ように、識別用クロック３０を遅延器５５で遅延するこ
とによって生成される。

【００５２】（第３の実施形態）図６は、本発明の第３
の実施形態に係るデータ再生装置の構成図である。本実
施形態における位相変動検出回路６０は、ピーク検出回
路６１、位相比較器６２、低域遮断フィルタ６３、分周
器６４および遅延器６５により構成される。

【００５３】ＡＤＣ１２の入力端におけるクロック位相
初期引き込み用信号は、位相変動検出回路６０におい
て、まずピーク検出回路６１に入力され、信号ピークに
対応したパルスが発生される。

【００５４】データ周期Ｔｄに対して４Ｔｄの周期を持
つクロック位相初期引き込み用信号から得られるピーク
パルスの周期は、２Ｔｄである。そこで、位相変動検出
用クロック６６には、識別用クロック３０を分周器６４
によって２分周したクロックが用いられる。位相比較器
６２において高周波の位相変動検出用クロック６６とピ
ーク検出回路６１からのピークパルスが比較されること
により第２の位相誤差信号が生成され、低域遮断フィル
タ６３を介して位相変動成分が抽出される。

【００５５】第２の実施形態と同様に、位相変動検出用
クロック６６は、位相比較器６２で生成される第２の位
相誤差信号がその信号の線形範囲の中心で振れるよう
に、分周器６４で分周した後の識別用クロックを遅延器
６５で遅延することによって生成される。

【００５６】（第４の実施形態）図７は、本発明の第４
の実施形態に係るデータ再生装置の構成図である。本実
施形態における位相変動検出回路７０は、零クロス検出
回路７１、位相比較器６２、低域遮断フィルタ７３、分
周器７４および遅延器７５により構成される。

【００５７】ＡＤＣ１２の入力端におけるクロック位相
初期引き込み用信号は、位相変動検出回路６０におい
て、まず零クロス検出回路７１によって零クロスに対応
したパルスが発生される。

【００５８】データ周期Ｔｄに対して４Ｔｄの周期を持
つクロック位相初期引き込み用信号から得られる零クロ
スパルスの周期は、図６におけるピーク検出器６１で検
出されるピークパルスと同様に２Ｔｄである。そこで、
位相変動検出用クロック７６には、識別用クロック３０
を分周器７４によって２分周したクロックが用いられ
る。位相比較器７２において位相変動検出用クロック７
６と零クロス検出回路７１からの零クロスパルスが比較
されることにより第２の位相誤差信号が生成され、低域
遮断フィルタ６３を介して高周波の位相変動成分が抽出
される。

【００５９】第２、第３の実施形態と同様に、位相変動
検出用クロック７６は、位相比較器７２で生成される第
２の位相誤差信号がその信号の線形範囲の中心で振れる
ように、分周器７４で分周した後の識別用クロックを遅
延器７５で遅延することによって生成される。

【００６０】なお、図５、図６、図７における低域遮断
フィルタ５４，６３，７３のカットオフ周波数は、いず
れも高域遮断フィルタ１８のカットオフ周波数とほぼ同
じに設定される。

【００６１】また、上述した実施形態では第１の位相誤
差信号のＤＣ成分を含む低周波成分の信号と、第２の位
相誤差信号の低周波成分（オフセット）を遮断した信号
との合成信号を用いて識別用クロック位相の初期引き込
み動作を行ったが、第２の位相誤差信号のオフセットを
検出してオフセットを第２の位相誤差信号から除去した
信号を用いて初期引き込み動作を行うようにしてもよ
い。磁気ディスクや光ディスクの場合、第２の位相誤差
信号のオフセットはトラック位置によって値が異なるた
め、オフセット値を検出して第２の位相誤差信号から差
し引くか、または各トラック位置に対応したオフセット
値をメモリに記憶させておき、再生時にヘッドが位置す
るトラック位置に応じたオフセット値を読み出し、これ
を第２の位相誤差信号から差し引くようにすればよい。

【００６２】

【発明の効果】以上説明したように、本発明によれば波
形等化後の再生信号から生成される第１の位相誤差信号
のＤＣ成分を含む低周波成分と、波形等化前の再生信号
から生成される再生信号の高周波成分の信号を併用して
識別用クロックの正規データ識別点への初期引き込み動
作を高速かつ正確に行うことができる。

【００６３】また、本発明によると副次的な効果とし
て、磁気ディスクや光ディスクなどの記録媒体上の識別
用クロックの初期引き込み用信号の記録領域が短くて済
み、本来のデータ記録領域が広がるため、記録媒体の記
憶容量をより上げることが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るデータ再生装置
の構成を示すブロック図

【図２】図１におけるアナログ／ディジタル変換器およ
びディジタルＦＩＲフィルタの入出力点でのクロック位
相初期引き込み用信号の時間的位相関係を示す波形図

【図３】図１におけるディジタルクロック位相誤差検出
回路の構成を示すブロック図

【図４】図１におけるアナログクロック位相誤差検出回
路の構成を示すブロック図

【図５】本発明の第２の実施形態に係るデータ再生装置
の構成を示すブロック図

【図６】本発明の第３の実施形態に係るデータ再生装置
の構成を示すブロック図

【図７】本発明の第４の実施形態に係るデータ再生装置
の構成を示すブロック図

【図８】従来のデータ再生装置の構成を示すブロック図

【符号の説明】

１０…アナログ再生信号 １１…帯域制限用ローパスフィルタ １２…アナログ／ディジタル変換器 １３…波形等化用ディジタルＦＩＲフィルタ １４…データ識別回路 １５…再生データ １６…ディジタル位相誤差検出回路 １７…ディジタル／アナログ変換器 １８…高域遮断フィルタ １９…位相変動検出回路 ２０…サンプル／ホール回路 ２１…アナログ位相誤差検出回路 ２２…低域遮断フィルタ ２３…遅延器 ２４…位相変動検出用クロック ２５…加算器 ２６…ループフィルタ ２７…ループフィルタ ２８…スイッチ ２９…電圧制御発振器 ３０…識別用クロック ５０…位相変動検出回路 ５１…アナログ／ディジタル変換器 ５２…ディジタル位相誤差検出回路 ５３…アナログ／ディジタル変換器 ５４…低域遮断フィルタ ５５…遅延器 ５６…位相変動検出用クロック ６０…位相変動検出回路 ６１…ピーク検出回路 ６２…位相比較器 ６３…低域遮断フィルタ ６４…分周器 ６５…遅延器 ６６…位相変動検出用クロック ７０…位相変動検出回路 ７１…零クロス検出回路 ７２…位相比較器 ７３…低域遮断フィルタ ７４…分周器 ７５…遅延器 ７６…位相変動検出用クロック

Claims (4)

【特許請求の範囲】
1. 【請求項１】記録媒体から得られる再生信号を波形等化
   した後、識別用クロックにより該再生信号のデータを識
   別して再生するデータ再生装置において該識別用クロッ
   クを正規データ識別点に位相同期させる方法であって、 波形等化後の再生信号から正規データ識別点と前記識別
   用クロックとの位相誤差を検出して生成された第１の位
   相誤差信号のＤＣ成分を含む低周波成分の信号と、波形
   等化前の再生信号から正規データ識別点と前記識別用ク
   ロックとの位相誤差を検出して生成された第２の位相誤
   差信号から低周波成分を遮断した信号を併用して前記識
   別用クロックを正規データ識別点に位相同期させる制御
   を行うことを特徴とするデータ識別装置における識別用
   クロックの同期方法。
2. 【請求項２】記録媒体から得られる再生信号を波形等化
   した後、識別用クロックにより該再生信号のデータを識
   別して再生するデータ再生装置において該識別用クロッ
   クを正規データ識別点に位相同期させる方法であって、 波形等化後の再生信号から正規データ識別点と前記識別
   用クロックとの位相誤差を検出して生成された第１の位
   相誤差信号のＤＣ成分を含む低周波成分の信号と、波形
   等化前の再生信号から正規データ識別点と前記識別用ク
   ロックとの位相誤差を検出して生成された第２の位相誤
   差信号から低周波成分を遮断した信号を併用して前記識
   別用クロックを正規データ識別点に位相同期させる第１
   の制御を行った後、前記第１の位相誤差信号のみを用い
   て前記識別用クロックを正規データ識別点に位相同期さ
   せる第２の制御を行うことを特徴とするデータ識別装置
   における識別用クロックの同期方法。
3. 【請求項３】記録媒体から得られる再生信号を波形等化
   した後、識別用クロックにより該再生信号のデータを識
   別して再生するデータ再生装置において、 波形等化後の再生信号から正規データ識別点と前記識別
   用クロックとの位相誤差を検出して第１の位相誤差信号
   を出力する第１の位相誤差検出手段と、 前記第１の位相誤差信号の高周波成分を遮断する高周波
   成分遮断手段と、 波形等化前の再生信号から正規データ識別点と前記識別
   用クロックとの位相誤差を検出して第２の位相誤差信号
   を出力する第２の位相誤差検出手段と、 前記第２の位相誤差信号の低周波成分を遮断する低周波
   成分遮断手段と、 前記高周波成分遮断手段および低周波成分遮断手段の出
   力信号を合成する合成手段と、 この合成手段の出力信号を用いて前記識別用クロックを
   前記正規データ識別点に位相同期させる制御を行う制御
   手段とを有することを特徴とするデータ再生装置。
4. 【請求項４】記録媒体から得られる再生信号を波形等化
   した後、識別用クロックにより該再生信号のデータを識
   別して再生するデータ再生装置において、 波形等化後の再生信号から正規データ識別点と前記識別
   用クロックとの位相誤差を検出して第１の位相誤差信号
   を出力する第１の位相誤差検出手段と、 前記第１の位相誤差信号の高周波成分を遮断する高周波
   成分遮断手段と、 波形等化前の再生信号から正規データ識別点と前記識別
   用クロックとの位相誤差を検出して第２の位相誤差信号
   を出力する第２の位相誤差検出手段と、 前記第２の位相誤差信号の低周波成分を遮断する低周波
   成分遮断手段と、 前記高周波成分遮断手段および低周波成分遮断手段の出
   力信号を合成する合成手段と、 この合成手段の出力信号を用いて前記識別用クロックを
   前記正規データ識別点に位相同期させる制御を行う第１
   の制御手段と、 この第１の制御手段により前記識別用クロックを前記正
   規データ識別点に位相同期させた後に前記第１の位相誤
   差信号を用いて該識別用クロックを前記正規データ識別
   点に位相同期させる制御を行う第２の制御手段とを有す
   ることを特徴とするデータ再生装置。