JPH07296525A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH07296525A JPH07296525A JP6112029A JP11202994A JPH07296525A JP H07296525 A JPH07296525 A JP H07296525A JP 6112029 A JP6112029 A JP 6112029A JP 11202994 A JP11202994 A JP 11202994A JP H07296525 A JPH07296525 A JP H07296525A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- output
- filter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 パーシャルレスポンス再生系における位相同
期回路に関し、電圧制御フィルタの回路構成を簡易にす
る。 【構成】 ヘッドで読み出した信号に位相同期したクロ
ックを発生する位相同期回路において、前記ヘッドから
読み出された信号を波形等化した信号と同期クロックと
の位相差を電圧差に変換する電圧差演算器２５と、前記
電圧差演算器２５の出力を平滑化する積分型フィルタ２
６と、前記積分型フィルタ２６の出力に制御された位相
の同期クロックを発生する電圧制御発振器２７とを有す
る。
期回路に関し、電圧制御フィルタの回路構成を簡易にす
る。 【構成】 ヘッドで読み出した信号に位相同期したクロ
ックを発生する位相同期回路において、前記ヘッドから
読み出された信号を波形等化した信号と同期クロックと
の位相差を電圧差に変換する電圧差演算器２５と、前記
電圧差演算器２５の出力を平滑化する積分型フィルタ２
６と、前記積分型フィルタ２６の出力に制御された位相
の同期クロックを発生する電圧制御発振器２７とを有す
る。
Description
【０００１】（目次） 産業上の利用分野 従来の技術（図６） 発明が解決しようとする課題 課題を解決するための手段（図１） 作用 実施例 （ａ）一実施例の説明（図２乃至図５） （ｂ）他の実施例の説明 発明の効果
【０００２】
【産業上の利用分野】本発明は、パーシャルレスポンス
再生系における位相同期回路に関する。近年の磁気ディ
スク及び光磁気ディスク装置等の記録密度の向上のた
め、パーシャルレスポンス信号化（Partial-response s
ignaling）が利用されている。特に、最尤逐次検出によ
るパーシャルレスポンス信号化（ＰＲＭＬ：Partial-re
sponse signaling with maximum-likelihood sequence
detection)が好適とされている。
再生系における位相同期回路に関する。近年の磁気ディ
スク及び光磁気ディスク装置等の記録密度の向上のた
め、パーシャルレスポンス信号化（Partial-response s
ignaling）が利用されている。特に、最尤逐次検出によ
るパーシャルレスポンス信号化（ＰＲＭＬ：Partial-re
sponse signaling with maximum-likelihood sequence
detection)が好適とされている。
【０００３】このようなパーシャルレスポンス再生シス
テムでは、同期クロックの位相がずれていると、記録チ
ャネルの出力信号の復調誤りを発生する。このため、同
期クロックの位相を、等化された振幅値と判定値とから
検出した位相誤差により修正する必要がある。
テムでは、同期クロックの位相がずれていると、記録チ
ャネルの出力信号の復調誤りを発生する。このため、同
期クロックの位相を、等化された振幅値と判定値とから
検出した位相誤差により修正する必要がある。
【０００４】
【従来の技術】図６は従来技術の説明図である。図６に
示すように、磁気ディスク媒体の信号をヘッドがリード
している時は、切り換え回路１８によりｇｍアンプフィ
ルタ１６を、電圧差演算器１５に接続する。そして、パ
ーシャル等化器１４、電圧差演算器１５、ｇｍアンプフ
ィルタ１６、電圧制御発振器１７によりＰＬＬループを
形成する。
示すように、磁気ディスク媒体の信号をヘッドがリード
している時は、切り換え回路１８によりｇｍアンプフィ
ルタ１６を、電圧差演算器１５に接続する。そして、パ
ーシャル等化器１４、電圧差演算器１５、ｇｍアンプフ
ィルタ１６、電圧制御発振器１７によりＰＬＬループを
形成する。
【０００５】このＰＬＬループでは、リード時には、デ
ィスク媒体から読みだされた信号をパーシャルレスポン
ス再生のための等化器であるパーシャル等化器１４によ
り波形等化する。パーシャル等化器１４は、１＋Ｄの特
性を有する等化フィルターと、コサインイコライザーで
構成される。等化されたリード信号と電圧制御発振器１
７の出力は、電圧差演算器１５に入力される。電圧差演
算器１５は、パーシャル等化器１４の出力信号と電圧制
御発振器１７の出力との位相差を演算する。
ィスク媒体から読みだされた信号をパーシャルレスポン
ス再生のための等化器であるパーシャル等化器１４によ
り波形等化する。パーシャル等化器１４は、１＋Ｄの特
性を有する等化フィルターと、コサインイコライザーで
構成される。等化されたリード信号と電圧制御発振器１
７の出力は、電圧差演算器１５に入力される。電圧差演
算器１５は、パーシャル等化器１４の出力信号と電圧制
御発振器１７の出力との位相差を演算する。
【０００６】例えば、ＰＲＭＬのｃｌａｓｓ−４用で
は、この電圧差演算器１５については、F.Dolivo.W.Sco
tt及びG.Ungerbock による論文「FAST TIMING RECOVERY
FOR PARTIAL-RESPONSE SIGNALING SYSTEMS 」(1986 IE
EE CH2655-9/89/0000-0573) に示されている。即ち、パ
ーシャル等化後のリード信号のサンプリング電圧をＹ
（ｎ）とし、電圧差演算器１５内の復調器（３値判定
器）による３値判定結果をＸ（ｎ）とすると、位相差Δ
τ（ｎ）は下記式で表される。 Δτ（ｎ）＝Ｙ（ｎ−１）・Ｘ（ｎ）−Ｙ（ｎ）・Ｘ
（ｎ−１）
は、この電圧差演算器１５については、F.Dolivo.W.Sco
tt及びG.Ungerbock による論文「FAST TIMING RECOVERY
FOR PARTIAL-RESPONSE SIGNALING SYSTEMS 」(1986 IE
EE CH2655-9/89/0000-0573) に示されている。即ち、パ
ーシャル等化後のリード信号のサンプリング電圧をＹ
（ｎ）とし、電圧差演算器１５内の復調器（３値判定
器）による３値判定結果をＸ（ｎ）とすると、位相差Δ
τ（ｎ）は下記式で表される。 Δτ（ｎ）＝Ｙ（ｎ−１）・Ｘ（ｎ）−Ｙ（ｎ）・Ｘ
（ｎ−１）
【０００７】電圧差演算器１５は、位相差を電圧によ
り、ｇｍアンプフィルタ１６に出力する。ｇｍアンプフ
ィルタ１６は、電圧信号を平滑化する。そして、ｇｍア
ンプフィルタ１６の出力により電圧制御発振器１７を制
御する。これにより、電圧制御発振器１７の出力である
クロックをリード信号に同期させる。
り、ｇｍアンプフィルタ１６に出力する。ｇｍアンプフ
ィルタ１６は、電圧信号を平滑化する。そして、ｇｍア
ンプフィルタ１６の出力により電圧制御発振器１７を制
御する。これにより、電圧制御発振器１７の出力である
クロックをリード信号に同期させる。
【０００８】一方、リード時以外の時は、切り換え回路
１８によりｇｍアンプフィルタ１６を位相／電圧変換器
１３に接続する。これにより、外部発振器１１、位相比
較器１２、位相／電圧変換器１３、ｇｍアンプフィルタ
１６及び電圧制御発振器１７によりＰＬＬループを形成
していた。
１８によりｇｍアンプフィルタ１６を位相／電圧変換器
１３に接続する。これにより、外部発振器１１、位相比
較器１２、位相／電圧変換器１３、ｇｍアンプフィルタ
１６及び電圧制御発振器１７によりＰＬＬループを形成
していた。
【０００９】即ち、リード時以外の時は、電圧制御発振
器１７の出力を、再生クロック周波数の中心に保ってお
く必要がある。又、磁気ディスク媒体へのライト用クロ
ックとして用いられる。このため、安定した周波数が得
られる外部発振器１１を基準としてＰＬＬループを形成
している。
器１７の出力を、再生クロック周波数の中心に保ってお
く必要がある。又、磁気ディスク媒体へのライト用クロ
ックとして用いられる。このため、安定した周波数が得
られる外部発振器１１を基準としてＰＬＬループを形成
している。
【００１０】この動作を説明すると、外部発振器１１の
出力と電圧制御発振器１７の出力を周波数位相比較器１
２に入力する。周波数位相比較器１２により外部発振器
１１の出力と電圧制御発振器１７の出力との位相差に応
じた信号が出力される。その位相差信号に応じた電圧信
号が位相／電圧変換器１３により出力される。そしてこ
の電圧をｇｍアンプフィルタ１６により平滑化して、電
圧制御発振器１７を制御する。
出力と電圧制御発振器１７の出力を周波数位相比較器１
２に入力する。周波数位相比較器１２により外部発振器
１１の出力と電圧制御発振器１７の出力との位相差に応
じた信号が出力される。その位相差信号に応じた電圧信
号が位相／電圧変換器１３により出力される。そしてこ
の電圧をｇｍアンプフィルタ１６により平滑化して、電
圧制御発振器１７を制御する。
【００１１】このように、従来技術では、リード時の位
相差を電圧差で出力するため、平滑化フィルタに、電圧
制御型フィルタであるｇｍアンプフィルタ１６を使用し
ていた。このｇｍアンプフィルタ１６は、複数のｇｍア
ンプを直列接続し、フィードバックループに、コンデン
サを設けたフィルタであった。
相差を電圧差で出力するため、平滑化フィルタに、電圧
制御型フィルタであるｇｍアンプフィルタ１６を使用し
ていた。このｇｍアンプフィルタ１６は、複数のｇｍア
ンプを直列接続し、フィードバックループに、コンデン
サを設けたフィルタであった。
【００１２】
【発明が解決しようとする課題】この電圧制御フィルタ
をｇｍアンプフィルタで構成したのは、ｇｍアンプがカ
ットオフ周波数を可変にできるためであった。即ち、磁
気ディスクのゾーン毎に、カットオフ周波数を制御する
のに都合が良いためであった。
をｇｍアンプフィルタで構成したのは、ｇｍアンプがカ
ットオフ周波数を可変にできるためであった。即ち、磁
気ディスクのゾーン毎に、カットオフ周波数を制御する
のに都合が良いためであった。
【００１３】このｇｍアンプフィルタは、構成が複雑で
あり、回路規模が大きくなるという問題があった。又、
構成が複雑のため、高価となるという問題もあった。
あり、回路規模が大きくなるという問題があった。又、
構成が複雑のため、高価となるという問題もあった。
【００１４】本発明の目的は、電圧制御フィルタの回路
構成を簡易にするための位相同期回路を提供するにあ
る。
構成を簡易にするための位相同期回路を提供するにあ
る。
【００１５】又、本発明の他の目的は、電圧制御フィル
タを安価で小さい回路規模とするための位相同期回路を
提供するにある。
タを安価で小さい回路規模とするための位相同期回路を
提供するにある。
【００１６】
【課題を解決するための手段】図１は本発明の原理図で
ある。本発明の請求項１は、ヘッドで読み出した信号に
位相同期したクロックを発生する位相同期回路におい
て、前記ヘッドから読み出された信号を波形等化した信
号と同期クロックとの位相差を電圧差に変換する電圧差
演算器２５と、前記電圧差演算器２５の出力を平滑化す
る積分型フィルタ２６と、前記積分型フィルタ２６の出
力に制御された位相の同期クロックを発生する電圧制御
発振器２７とを有することを特徴とする。
ある。本発明の請求項１は、ヘッドで読み出した信号に
位相同期したクロックを発生する位相同期回路におい
て、前記ヘッドから読み出された信号を波形等化した信
号と同期クロックとの位相差を電圧差に変換する電圧差
演算器２５と、前記電圧差演算器２５の出力を平滑化す
る積分型フィルタ２６と、前記積分型フィルタ２６の出
力に制御された位相の同期クロックを発生する電圧制御
発振器２７とを有することを特徴とする。
【００１７】本発明の請求項２は、請求項１の位相同期
回路において、発振器２１と、前記発振器２１の出力と
前記同期クロックとの位相を比較する位相比較器２２
と、前記位相比較器２２の位相差出力を電圧に変換する
位相／電圧変換器２３と、前記ヘッドのリード時は、前
記積分フィルタ２６を前記電圧差演算器２５に接続し、
前記ヘッドの非リード時は、前記積分フィルタ２６を前
記位相／電圧変換器２３に接続する切り換え回路２８と
を更に有することを特徴とする。
回路において、発振器２１と、前記発振器２１の出力と
前記同期クロックとの位相を比較する位相比較器２２
と、前記位相比較器２２の位相差出力を電圧に変換する
位相／電圧変換器２３と、前記ヘッドのリード時は、前
記積分フィルタ２６を前記電圧差演算器２５に接続し、
前記ヘッドの非リード時は、前記積分フィルタ２６を前
記位相／電圧変換器２３に接続する切り換え回路２８と
を更に有することを特徴とする。
【００１８】
【作用】本発明は、電圧制御フィルタに、積分型受動フ
ィルタを用いた。従来技術において、電圧制御フィルタ
として、ｇｍアンプフィルタを用いたのは、ｇｍアンプ
フィルタにより、ディスクのゾーン毎の周波数特性を変
えるためであった。本発明者等の検討の結果、このゾー
ン毎のトラック密度による周波数特性の変化は、電圧制
御発振器２７の本来の動作である程度吸収できることが
判った。従って、周波数特性を考慮して、電圧制御フィ
ルタに、ｇｍアンプフィルタを用いる必要はない。この
結果から、本発明は、電圧制御フィルタに、簡易な構成
の積分型フィルタを用いた。これにより、電圧制御フィ
ルタを簡易な構成で実現でき、且つ安価に構成できる。
ィルタを用いた。従来技術において、電圧制御フィルタ
として、ｇｍアンプフィルタを用いたのは、ｇｍアンプ
フィルタにより、ディスクのゾーン毎の周波数特性を変
えるためであった。本発明者等の検討の結果、このゾー
ン毎のトラック密度による周波数特性の変化は、電圧制
御発振器２７の本来の動作である程度吸収できることが
判った。従って、周波数特性を考慮して、電圧制御フィ
ルタに、ｇｍアンプフィルタを用いる必要はない。この
結果から、本発明は、電圧制御フィルタに、簡易な構成
の積分型フィルタを用いた。これにより、電圧制御フィ
ルタを簡易な構成で実現でき、且つ安価に構成できる。
【００１９】
（ａ）一実施例の説明 図２は本発明の一実施例ブロック図、図３は図２の電圧
差演算器のブロック図、図４は図２の非リード時のタイ
ムチャート図、図５は図２のリード時のタイムチャート
図である。
差演算器のブロック図、図４は図２の非リード時のタイ
ムチャート図、図５は図２のリード時のタイムチャート
図である。
【００２０】図２において、外部発振器２１は、水晶発
振器等で構成されている。そして、外部発振器２１は、
一定周期のクロックを発生する。周波数位相比較器２２
は、外部発振器２１の出力クロックと電圧制御発振器２
７の同期クロックとの位相を比較して、位相差に応じた
信号（位相差信号）を出力するものである。位相／電圧
変換器２３は、周波数位相比較器２２からの位相差信号
を電圧に変換するものである。
振器等で構成されている。そして、外部発振器２１は、
一定周期のクロックを発生する。周波数位相比較器２２
は、外部発振器２１の出力クロックと電圧制御発振器２
７の同期クロックとの位相を比較して、位相差に応じた
信号（位相差信号）を出力するものである。位相／電圧
変換器２３は、周波数位相比較器２２からの位相差信号
を電圧に変換するものである。
【００２１】パーシャル等化器２４は、（１＋Ｄ）の特
性を有する等化フィルターと、コサインイコライザーと
を有する。そして、等化フィルターで、ヘッドからの読
み出し信号を等化した後、等化された信号をコサインイ
コライザーでディスクの半径方向のパーシャルレスポン
ス特性に応じて自動等化する。
性を有する等化フィルターと、コサインイコライザーと
を有する。そして、等化フィルターで、ヘッドからの読
み出し信号を等化した後、等化された信号をコサインイ
コライザーでディスクの半径方向のパーシャルレスポン
ス特性に応じて自動等化する。
【００２２】電圧差演算器２５は、アナログデジタルコ
ンバータで構成されるサンプル回路と、図３に示す位相
差演算回路とからなる。そして、電圧差演算器２５は、
サンプル回路により、同期クロックで等化後の信号をサ
ンプルする。電圧差演算器２５は、サンプルされた信号
の振幅から位相差を示す電圧信号を演算する。
ンバータで構成されるサンプル回路と、図３に示す位相
差演算回路とからなる。そして、電圧差演算器２５は、
サンプル回路により、同期クロックで等化後の信号をサ
ンプルする。電圧差演算器２５は、サンプルされた信号
の振幅から位相差を示す電圧信号を演算する。
【００２３】電圧制御フィルター２６は、電圧差演算器
２５又は位相／電圧変換器２３からの電圧信号の高周波
数成分をカットするためのものであり、積分回路で構成
される。この積分回路は、入力抵抗Ｒ１と、入力抵抗Ｒ
１とグラウンド間に設けられた電流調整用抵抗Ｒ２とコ
ンデンサＣとで構成される。従って、この積分回路は、
周知の積分型受動フィルターを形成している。
２５又は位相／電圧変換器２３からの電圧信号の高周波
数成分をカットするためのものであり、積分回路で構成
される。この積分回路は、入力抵抗Ｒ１と、入力抵抗Ｒ
１とグラウンド間に設けられた電流調整用抵抗Ｒ２とコ
ンデンサＣとで構成される。従って、この積分回路は、
周知の積分型受動フィルターを形成している。
【００２４】電圧制御発振器２７は、電圧に応じた位相
の同期クロックを発生するものである。この同期クロッ
クは、周波数位相比較器２２及び電圧差演算器２５に出
力される。切り換え回路２８は、ヘッドのリード時に
は、電圧制御フィルター２６を電圧差演算器２５に接続
し、ヘッドの非リード時には、電圧制御フィルター２６
を位相／電圧変換器２３に接続するためのものである。
の同期クロックを発生するものである。この同期クロッ
クは、周波数位相比較器２２及び電圧差演算器２５に出
力される。切り換え回路２８は、ヘッドのリード時に
は、電圧制御フィルター２６を電圧差演算器２５に接続
し、ヘッドの非リード時には、電圧制御フィルター２６
を位相／電圧変換器２３に接続するためのものである。
【００２５】図３により、電圧差演算器２５の位相差演
算回路について説明する。３値判定回路２５０は、サン
プル値Ｙ（ｎ）を２つのスライスレベルＳ１、Ｓ２と比
較して、＋１、０、−１の判定値Ｘ（ｎ）に判定するも
のである。第１の遅延素子２５１は、サンプル値Ｙ
（ｎ）を１サンプル遅延させて、Ｙ（ｎ−１）を得るも
のである。第２の遅延素子２５２は、判定値Ｘ（ｎ）を
１サンプル遅延させて、Ｘ（ｎ−１）を得るものであ
る。第１の乗算器２５３は、Ｙ（ｎ−１）とＸ（ｎ）と
を乗算するものである。第２の乗算器２５４は、Ｙ
（ｎ）とＸ（ｎ−１）とを乗算するものである。加算器
２５５は、第１の乗算器２５３の出力Ｙ（ｎ−１）・Ｘ
（ｎ）から第２の乗算器２５４の出力Ｙ（ｎ）・Ｘ（ｎ
−１）を差し引き、位相差Δτ（ｎ）を得るものであ
る。
算回路について説明する。３値判定回路２５０は、サン
プル値Ｙ（ｎ）を２つのスライスレベルＳ１、Ｓ２と比
較して、＋１、０、−１の判定値Ｘ（ｎ）に判定するも
のである。第１の遅延素子２５１は、サンプル値Ｙ
（ｎ）を１サンプル遅延させて、Ｙ（ｎ−１）を得るも
のである。第２の遅延素子２５２は、判定値Ｘ（ｎ）を
１サンプル遅延させて、Ｘ（ｎ−１）を得るものであ
る。第１の乗算器２５３は、Ｙ（ｎ−１）とＸ（ｎ）と
を乗算するものである。第２の乗算器２５４は、Ｙ
（ｎ）とＸ（ｎ−１）とを乗算するものである。加算器
２５５は、第１の乗算器２５３の出力Ｙ（ｎ−１）・Ｘ
（ｎ）から第２の乗算器２５４の出力Ｙ（ｎ）・Ｘ（ｎ
−１）を差し引き、位相差Δτ（ｎ）を得るものであ
る。
【００２６】次に、図２の回路の動作を説明する。磁気
ディスク媒体の信号をヘッドがリードしている時は、切
り換え回路２８により電圧制御フィルター２６を、電圧
差演算器２５に接続する。そして、パーシャル等化器２
４、電圧差演算器２５、電圧制御フィルター２６、電圧
制御発振器２７によりＰＬＬループを形成する。
ディスク媒体の信号をヘッドがリードしている時は、切
り換え回路２８により電圧制御フィルター２６を、電圧
差演算器２５に接続する。そして、パーシャル等化器２
４、電圧差演算器２５、電圧制御フィルター２６、電圧
制御発振器２７によりＰＬＬループを形成する。
【００２７】このＰＬＬループでは、リード時には、デ
ィスク媒体から読みだされた信号をパーシャルレスポン
ス再生のための等化器であるパーシャル等化器２４によ
り波形等化する。図５に示すように、等化された信号
は、電圧差演算器１５のアナログデジタルコンバータ
で、電圧制御発振器１７の同期クロックのタイミングで
サンプルされる。サンプル値Ｙ（ｎ）は、３値判定回路
２５０により３値判定される。
ィスク媒体から読みだされた信号をパーシャルレスポン
ス再生のための等化器であるパーシャル等化器２４によ
り波形等化する。図５に示すように、等化された信号
は、電圧差演算器１５のアナログデジタルコンバータ
で、電圧制御発振器１７の同期クロックのタイミングで
サンプルされる。サンプル値Ｙ（ｎ）は、３値判定回路
２５０により３値判定される。
【００２８】図５に示すように、サンプル値Ｙ（ｎ）の
振幅と基準電圧ａとの差Δａが、位相差ΔＴ（ｎ）に比
例する。電圧差演算器１５の位相差演算回路は、位相差
Δτ（ｎ）を前記した式で演算する。即ち、加算器２５
５により、第１の乗算器２５３の出力Ｙ（ｎ−１）・Ｘ
（ｎ）と第２の乗算器２５４の出力Ｙ（ｎ）・Ｘ（ｎ−
１）との差を求める。この加算器２５５の電圧出力Δτ
（ｎ）は、Ｙ（ｎ−１）・Ｘ（ｎ）−Ｙ（ｎ）・Ｘ（ｎ
−１）である。
振幅と基準電圧ａとの差Δａが、位相差ΔＴ（ｎ）に比
例する。電圧差演算器１５の位相差演算回路は、位相差
Δτ（ｎ）を前記した式で演算する。即ち、加算器２５
５により、第１の乗算器２５３の出力Ｙ（ｎ−１）・Ｘ
（ｎ）と第２の乗算器２５４の出力Ｙ（ｎ）・Ｘ（ｎ−
１）との差を求める。この加算器２５５の電圧出力Δτ
（ｎ）は、Ｙ（ｎ−１）・Ｘ（ｎ）−Ｙ（ｎ）・Ｘ（ｎ
−１）である。
【００２９】電圧差演算器２５は、この電圧信号を、電
圧制御フィルター２６に出力する。電圧制御フィルター
２６は、コンデンサＣによりこの電圧信号を平滑化す
る。そして、電圧制御フィルター２６の出力により電圧
制御発振器２７を制御する。これにより、電圧制御発振
器２７の出力であるクロックをリード信号に同期させ
る。
圧制御フィルター２６に出力する。電圧制御フィルター
２６は、コンデンサＣによりこの電圧信号を平滑化す
る。そして、電圧制御フィルター２６の出力により電圧
制御発振器２７を制御する。これにより、電圧制御発振
器２７の出力であるクロックをリード信号に同期させ
る。
【００３０】一方、リード時以外の時は、切り換え回路
２８により電圧制御フィルター２６を位相／電圧変換器
２３に接続する。これにより、外部発振器２１、位相比
較器２２、位相／電圧変換器２３、電圧制御フィルター
２６及び電圧制御発振器２７によりＰＬＬループを形成
する。
２８により電圧制御フィルター２６を位相／電圧変換器
２３に接続する。これにより、外部発振器２１、位相比
較器２２、位相／電圧変換器２３、電圧制御フィルター
２６及び電圧制御発振器２７によりＰＬＬループを形成
する。
【００３１】この動作を図４により説明する。外部発振
器２１の出力と電圧制御発振器２７の出力を周波数位相
比較器２２に入力する。周波数位相比較器２２により外
部発振器２１の出力と電圧制御発振器２７の出力との位
相差に応じた信号が出力される。その位相差信号に応じ
た電圧信号が位相／電圧変換器２３により出力される。
そして、この電圧を電圧制御フィルター２６により平滑
化して、電圧制御発振器２７を制御する。
器２１の出力と電圧制御発振器２７の出力を周波数位相
比較器２２に入力する。周波数位相比較器２２により外
部発振器２１の出力と電圧制御発振器２７の出力との位
相差に応じた信号が出力される。その位相差信号に応じ
た電圧信号が位相／電圧変換器２３により出力される。
そして、この電圧を電圧制御フィルター２６により平滑
化して、電圧制御発振器２７を制御する。
【００３２】このようにして、電圧制御フィルターを、
積分回路からなる受動フィルターで構成したため、電圧
制御フィルターを簡易に且つ安価に構成できる。又、磁
気ディスクの半径方向の周波数特性の相違は、電圧制御
発振器２７によりある程度吸収できる。
積分回路からなる受動フィルターで構成したため、電圧
制御フィルターを簡易に且つ安価に構成できる。又、磁
気ディスクの半径方向の周波数特性の相違は、電圧制御
発振器２７によりある程度吸収できる。
【００３３】（ｂ）他の実施例の説明 上述の実施例の他に、本発明は、次のような変形が可能
である。 パーシャル等化器をアナログのもので説明したが、コ
サインイコライザーの前に、アナログデジタルコンバー
タを設け、且つコサインイコライザーをデジタルのもの
で構成しても良い。この場合に、電圧差演算器２５のア
ナログデジタルコンバータは不要である。
である。 パーシャル等化器をアナログのもので説明したが、コ
サインイコライザーの前に、アナログデジタルコンバー
タを設け、且つコサインイコライザーをデジタルのもの
で構成しても良い。この場合に、電圧差演算器２５のア
ナログデジタルコンバータは不要である。
【００３４】磁気ディスクの例で説明したが、光磁気
ディスク等に適用することもできる。以上、本発明を実
施例により説明したが、本発明の主旨の範囲内で種々の
変形が可能であり、これらを本発明の範囲から排除する
ものではない。
ディスク等に適用することもできる。以上、本発明を実
施例により説明したが、本発明の主旨の範囲内で種々の
変形が可能であり、これらを本発明の範囲から排除する
ものではない。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
次の効果を奏する。 位相同期回路の電圧制御フィルターを積分型フィルタ
ーで構成したため、構成が簡易となる。 又、積分型フィルターを用いたため、安価に構成でき
る。
次の効果を奏する。 位相同期回路の電圧制御フィルターを積分型フィルタ
ーで構成したため、構成が簡易となる。 又、積分型フィルターを用いたため、安価に構成でき
る。
【図１】本発明の原理図である。
【図２】本発明の一実施例ブロック図である。
【図３】図２の電圧差演算器のブロック図である。
【図４】図２の構成の非リード時のタイムチャート図で
ある。
ある。
【図５】図２の構成のリード時のタイムチャート図であ
る。
る。
【図６】従来技術の説明図である。
１１、２１ 外部発振器 １２、２２ 周波数位相比較器 １３、２３ 位相／電圧変換器 １４、２４ パーシャル等化器 １５、２５ 電圧差演算器 ２６ 積分型フィルター １７、２７ 電圧制御発振器 １８、２８ 切り換え回路
Claims (2)
- 【請求項１】 ヘッドで読み出した信号に位相同期した
クロックを発生する位相同期回路において、 前記ヘッドから読み出された信号を波形等化した信号と
同期クロックとの位相差を電圧差に変換する電圧差演算
器（２５）と、 前記電圧差演算器（２５）の出力を平滑化する積分型フ
ィルタ（２６）と、 前記積分型フィルタ（２６）の出力により制御された位
相の同期クロックを発生する電圧制御発振器（２７）と
を有することを特徴とする位相同期回路。 - 【請求項２】 請求項１の位相同期回路において、 発振器（２１）と、前記発振器（２１）の出力と前記同
期クロックとの位相を比較する位相比較器（２２）と、
前記位相比較器（２２）の位相差出力を電圧に変換する
位相／電圧変換器（２３）と、前記ヘッドのリード時
は、前記積分フィルタ（２６）を前記電圧差演算器（２
５）に接続し、前記ヘッドの非リード時は、前記積分フ
ィルタ（２６）を前記位相／電圧変換器（２３）に接続
する切り換え回路（２８）とを更に有することを特徴と
する位相同期回路。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6112029A JPH07296525A (ja) | 1994-04-27 | 1994-04-27 | 位相同期回路 |
| US08/400,720 US6002538A (en) | 1994-03-18 | 1995-03-08 | PRML regenerating apparatus having adjusted slice levels |
| KR1019950005337A KR100186892B1 (ko) | 1994-03-18 | 1995-03-15 | Prml 재생장치 |
| DE19549400A DE19549400B4 (de) | 1994-03-18 | 1995-03-17 | PRML-Regenerationsvorrichtung |
| DE19549402A DE19549402C2 (de) | 1994-03-18 | 1995-03-17 | Phasensynchronisationsschaltung (PLL) in einer PRML-Regenerationsvorrichtung |
| DE19509876A DE19509876C2 (de) | 1994-03-18 | 1995-03-17 | Verfahren und Schaltungsanordnung zur Aufbereitung eines von einem Aufzeichnungsträger wiedergegebenen Signals |
| DE19549401A DE19549401C2 (de) | 1994-03-18 | 1995-03-17 | Automatische Verstärkungsregelschaltung in einer PRML-Regenerationsvorrichtung |
| DE19549399A DE19549399B4 (de) | 1994-03-18 | 1995-03-17 | Phasensynchronisationsschaltung |
| US08/714,009 US5847891A (en) | 1994-03-18 | 1996-09-13 | PRML regenerating apparatus |
| US08/714,351 US5825570A (en) | 1994-03-18 | 1996-09-16 | PRML regenerating apparatus having reduced number of charge pump circuits |
| US08/715,040 US5841602A (en) | 1994-03-18 | 1996-09-17 | PRML regenerating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6112029A JPH07296525A (ja) | 1994-04-27 | 1994-04-27 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07296525A true JPH07296525A (ja) | 1995-11-10 |
Family
ID=14576224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6112029A Withdrawn JPH07296525A (ja) | 1994-03-18 | 1994-04-27 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07296525A (ja) |
-
1994
- 1994-04-27 JP JP6112029A patent/JPH07296525A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6594098B1 (en) | Acquistion timing loop for read channel | |
| US5459679A (en) | Real-time DC offset control and associated method | |
| JP3366389B2 (ja) | 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置 | |
| US3775759A (en) | Magnetic recording and readback systems with raised cosine equalization | |
| US7193942B2 (en) | Phase difference correction apparatus and data reproduction apparatus including data header detection apparatus | |
| US5696793A (en) | Phase difference detection circuit for extended partial-response class-4 signaling system | |
| US6853509B2 (en) | Acquisition signal error estimator | |
| JPH07296525A (ja) | 位相同期回路 | |
| KR940003664B1 (ko) | 디지틀 신호 검출장치 | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| JP3492713B2 (ja) | タイミング再生装置 | |
| JP2763454B2 (ja) | データ検出装置 | |
| JPH0896516A (ja) | クロック発生装置 | |
| JPH0963206A (ja) | データ再生装置における識別用クロックの同期方法およびデータ再生装置 | |
| JP2785210B2 (ja) | 記録媒体の再生装置 | |
| TW477118B (en) | Phase detector for a phase-locked loop | |
| JP3917317B2 (ja) | 等化・位相制御システム，およびそれを備えるディスク記憶装置 | |
| JPS6369067A (ja) | デジタル磁気記録情報の再生方式 | |
| JPH0793909A (ja) | 位相検出回路 | |
| JPH07134867A (ja) | 磁気記録再生装置 | |
| JP2000195191A (ja) | ディスク記憶装置の信号処理回路および信号処理方法 | |
| JP3689452B2 (ja) | デジタル信号再生装置 | |
| JPH09102172A (ja) | 磁気再生装置 | |
| JPH0982028A (ja) | データ再生回路 | |
| JPH06195890A (ja) | 位相同期ループ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010703 |