JPH0964101A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH0964101A
JPH0964101A JP7217115A JP21711595A JPH0964101A JP H0964101 A JPH0964101 A JP H0964101A JP 7217115 A JP7217115 A JP 7217115A JP 21711595 A JP21711595 A JP 21711595A JP H0964101 A JPH0964101 A JP H0964101A
Authority
JP
Japan
Prior art keywords
melting point
semiconductor chip
bump
main surface
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7217115A
Other languages
English (en)
Inventor
Hiroyuki Takahashi
裕之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7217115A priority Critical patent/JPH0964101A/ja
Publication of JPH0964101A publication Critical patent/JPH0964101A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07253—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07255—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/227—Multiple bumps having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/228—Multiple bumps having different structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/237—Multiple bump connectors having different shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H10W72/248—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/257—Multiple bump connectors having different materials

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 バンプ電極に加わる機械的応力を緩和して、
接続部の信頼性を向上することが可能な技術を提供す
る。 【構成】 半導体チップ２は一主面の外周部に配置され
た融点の高いＡｕバンプ電極１４および中央部およびこ
の付近に配置された融点の低い半田バンプ電極１６から
なる、融点の異なる２種類のバンプ電極を介して、パッ
ケージ基板１にフェースダウンボンディングされてい
る。特に半導体チップ２の一主面の外周部に融点の高い
Ａｕバンプ電極１４を配置したことにより、Ａｕは柔軟
性に優れているので、機械的応力が加わったとき、Ａｕ
バンプ電極１４はこれを緩和するように作用する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造方法に関し、特に、半導体チップを複数の
バンプ電極を介して配線基板にフェースダウンボンディ
ングする半導体集積回路装置に適用して有効な技術に関
するものである。
【０００２】
【従来の技術】最近のＬＳＩ（半導体集積回路装置）は
より高度の機能が要求されるようになってきており、こ
れに伴ってその集積度はますます高まる傾向にある。こ
のような高集積度のＬＳＩに適したパッケージの一方式
として、フリップチップ方式が採用されている。
【０００３】このフリップチップ方式は、一主面に全面
的に形成した複数の電極パッドに各々バンプ電極を形成
した半導体チップを用いて、この半導体チップをその複
数のバンプ電極を介して配線基板にフェースダウンボン
ディングする技術である。バンプ電極としては、低融点
での接続性に優れた半田（Ｐｂ−Ｓｎ系合金）が用いら
れる。
【０００４】このフリップチップ方式によれば、配線基
板上の配線を半導体チップのバンプ電極を接続する領域
まで引き延ばして、半導体チップをフェースダウンボン
ディングするので、ワイヤボンディング方式に比較して
信号経路を短縮できるため、高速な信号伝送が可能とな
る。また、このフリップチップ方式によれば、半導体チ
ップの一主面の外周部のみならず中央部およびこの付近
にも電極パッドを配置できるので、比較的小さい面積で
高集積度の半導体チップを実現できるようになり、さら
に電極パッドのピッチに余裕を持たせることができるよ
うになる。
【０００５】このようなフリップチップ方式を採用した
ＬＳＩパッケージは、例えば、特開昭６２−２４９４２
９号公報、あるいは特開昭６３−３１０１３９号公報に
開示されている。
【０００６】
【発明が解決しようとする課題】前記のようなフリップ
チップ方式を採用したＬＳＩパッケージでは、半田で構
成されたバンプ電極を介して半導体チップを配線基板に
フェースダウンボンディングするが、そのバンプ電極と
して用いる半田は機械的応力に対して弱いので、接続部
の信頼性が低下するという問題がある。
【０００７】すなわち、各種電子機器にＬＳＩを組み込
んだ場合、機器の使用環境によって外気温度やＬＳＩの
発熱により、熱膨張が発生し、この結果バンプ電極に対
して機械的応力が加わるようになるので、バンプ電極が
剥離したり、変形して接続不良が起こる。このため、Ｌ
ＳＩの長寿命化を図るのが困難になって、比較的短期間
での不良発生率が高くなるので、顧客の信用を損ねる原
因となる。
【０００８】本発明の目的は、バンプ電極に加わる機械
的応力を緩和して、接続部の信頼性を向上することが可
能な技術を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１１】（１）本発明の半導体集積回路装置は、半
導体チップをこの一主面に形成した複数のバンプ電極を
介して配線基板にフェースダウンボンディングする半導
体集積回路装置であって、前記複数のバンプ電極は、融
点の異なる２種類の金属で構成されて各々が半導体チッ
プの異なる位置に配置されている。
【００１２】（２）本発明の半導体集積回路装置の製造
方法は、（ａ）一主面に全面的に形成した複数の電極パ
ッドのうち、中央部およびこの付近の電極パッドに融点
の低いバンプ電極を形成した半導体チップを用意する工
程と、（ｂ）前記半導体チップの一主面の外周部の複数
の電極パッドに融点の高いバンプ電極を形成する工程
と、（ｃ）一主面に形成した複数の配線および電極のう
ち、前記半導体チップの融点の低いバンプ電極の位置に
対応した位置の前記電極に融点の低いバンプ電極を形成
するとともに、前記半導体チップの融点の高いバンプ電
極の位置に対応した位置の前記配線に融点の高いバンプ
電極を形成した配線基板を用意する工程と、（ｄ）前記
半導体チップの一主面と前記配線基板の一主面とを対向
させ、対応する融点の低いバンプ電極同士および融点の
高いバンプ電極同士を接続して、半導体チップを配線基
板にフェースダウンボンディングする工程とを含んでい
る。
【００１３】（３）本発明の半導体集積回路装置の製造
方法は、（ａ）一主面に全面的に形成した複数の電極パ
ッドのうち、中央部およびこの付近の電極パッドに融点
の低いバンプ電極を形成した半導体チップを用意する工
程と、（ｂ）前記半導体チップの一主面の外周部の複数
の電極パッドに融点の高いバンプ電極を形成する工程
と、（ｃ）一主面に形成した複数の配線および電極のう
ち、前記半導体チップの融点の高いバンプ電極の位置に
対応した位置の前記配線に融点の高いバンプ電極を形成
した配線基板を用意する工程と、（ｄ）前記半導体チッ
プの一主面と前記配線基板の一主面とを対向させ、対応
する融点の高いバンプ電極同士を接続すると同時に前記
融点の低いバンプ電極を前記電極に接続して、半導体チ
ップを配線基板にフェースダウンボンディングする工程
とを含んでいる。
【００１４】
【作用】上述した（１）の手段によれば、本発明の半導
体集積回路装置は、半導体チップを配線基板にフェース
ダウンボンディングする複数のバンプ電極は、融点の異
なる２種類の金属で構成されて各々が半導体チップの異
なる位置に配置されているので、バンプ電極に加わる機
械的応力を緩和して、接続部の信頼性を向上することが
可能となる。
【００１５】上述した（２）の手段によれば、本発明の
半導体集積回路の製造方法は、一主面の中央部およびこ
の付近の電極パッドに融点の低いバンプ電極を形成した
半導体チップを用意して、この一主面の外周部の複数の
電極パッドに融点の高いバンプ電極を形成する。次に、
一主面の前記半導体チップの融点の低いバンプ電極の位
置に対応した位置の電極に融点の低いバンプ電極を形成
するとともに、融点の高いバンプ電極の位置に対応した
位置の配線に融点の高いバンプ電極を形成した配線基板
を用意して、対応する融点の低いバンプ電極同士および
融点の高いバンプ電極同士を接続して、半導体チップを
配線基板にフェースダウンボンディングする。これによ
って、バンプ電極に加わる機械的応力を緩和して、接続
部の信頼性を向上することが可能となる。
【００１６】上述した（３）の手段によれば、本発明の
半導体集積回路の製造方法は、一主面の中央部およびこ
の付近の電極パッドに融点の低いバンプ電極を形成した
半導体チップを用意して、この一主面の外周部の複数の
電極パッドに融点の高いバンプ電極を形成する。次に、
一主面の前記半導体チップの融点の高いバンプ電極位置
に対応した位置の配線に融点の高いバンプ電極および他
の位置に電極を形成した配線基板を用意して、対応する
融点の高いバンプ電極同士を接続すると同時に融点の低
いバンプ電極を電極に接続して、半導体チップを配線基
板にフェースダウンボンディングする。これによって、
バンプ電極に加わる機械的応力を緩和して、接続部の信
頼性を向上することが可能となる。
【００１７】以下、本発明について、図面を参照して実
施例とともに詳細に説明する。
【００１８】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１９】
【実施例】
（実施例１）図１は本発明の実施例１による半導体集積
回路装置を示す断面図で、フリップチップ方式を採用し
たＬＳＩパッケージを示している。本実施例の半導体集
積回路装置は、例えばアルミナ、窒化アルミニウムなど
のセラミックで構成され配線基板として働くパッケージ
基板１の一主面上に、後述するような構造のバンプ電極
を介して半導体チップ２をフェースダウンボンディング
して、この半導体チップ２をキャップ３で気密封止した
パッケージ構造を有している。半導体チップ２は例えば
Ｓｉからなり、一例として１６メガビットの記憶容量を
有するメモリチップを用いている。
【００２０】パッケージ基板１の一主面には外周部に複
数の配線４が形成されるとともに、中央部およびこの付
近に複数の電極５が形成され、またその内部にはＧＮＤ
（接地）配線６および電源配線７が形成されている。Ｇ
ＮＤ配線６および電源配線７と電極５は、スルーホール
８を通じて接続されている。これら配線４、電極５、Ｇ
ＮＤ配線６および電源配線７は、パッケージ基板１を構
成するセラミックの製造時に予めスクリーン印刷法によ
って未焼結セラミックシートにＷのような高融点金属を
印刷しておいて、セラミック焼結処理と同時に熱処理さ
れて形成される。配線４および電極５の表面にはコンタ
クト性に優れた金属としてＡｕめっきが施されている。
【００２１】パッケージ基板１の一主面の外周部には、
例えば４２アロイで知られているＦｅ−Ｎｉ合金、ある
いはコバール（Ｆｅ−Ｎｉ−Ｃｏ合金）などで構成され
た複数のリード９がろう材１０を介して接続されてお
り、各リード９は配線４およびＧＮＤ配線６に接続され
ている。また、パッケージ基板１の裏面には全面的に、
例えばＷのような高融点金属で構成されたＧＮＤメタラ
イズ層１１が形成されていて、このＧＮＤメタライズ層
１１の表面にはコンタクト性に優れた金属としてＡｕめ
っきが施されている。ＧＮＤメタライズ層１１はスルー
ホール８を通じてＧＮＤ配線６に接続されている。
【００２２】パッケージ基板１の裏面のＧＮＤメタライ
ズ層１１には、このＧＮＤメタライズ層１１と略同一の
外形寸法を有する例えばＷ−Ｃｕ（１０％）で構成され
た金属ベース１２がろう材１３を介して接続されてい
る。この金属ベース１２は、ＧＮＤ電位の安定化、パッ
ケージの補強およびヒートシンクの役割を兼ねている。
【００２３】パッケージ基板１の一主面の外周部に形成
されている複数の配線４のうち、所望部例えば図９に示
すように４隅部に配置されている配線４Ａに対しては、
図２に拡大構造を示すように、予め融点の高いバンプ電
極としての大径のＡｕバンプ電極１４Ａが、例えば２段
に重ねられて形成されている。この大径のＡｕバンプ電
極１４Ａは、後述するような方法で形成され、その表裏
面は平坦化されている。なお、この大径のＡｕバンプ電
極１４Ａは２段に限らず、１段でも良く、あるいは３段
以上であっても良い。
【００２４】パッケージ基板１の一主面と対向してい
る、半導体チップ２の一主面には全面的に例えばＡｕ薄
膜からなる複数の電極パッド１５が形成され、これら電
極パッド１５のうち半導体チップ２の一主面の外周部に
配置されたものの所望部に対しては、すなわちパッケー
ジ基板１の図９に示した配線４Ａに対応した位置に配置
されている、図４に示したように外周部の４隅部に配置
されている電極パッド１５Ａに対しては、図２に拡大構
造を示すように、融点の高いバンプ電極としての小径の
Ａｕバンプ電極１４Ｂが、例えば２段に重ねられて接続
されている。
【００２５】そして、対応する融点の高い各Ａｕバンプ
電極１４Ａ、１４Ｂ同士は、後述するような熱圧着法に
よって一体に接続されてＡｕバンプ電極１４を構成して
いる。ここで、各Ａｕバンプ電極１４Ａ、１４Ｂ自身は
溶融することなく一体に接続されている。このようにバ
ンプ電極の一種としてＡｕバンプ電極１４を構成するこ
とにより、Ａｕは柔軟性に優れているので、機械的応力
が加わったときＡｕバンプ電極１４は、これを緩和する
ように作用する。しかも、Ａｕは化学的に安定している
ので、腐食しないため、経時的に安定している。
【００２６】小径のＡｕバンプ電極１４Ｂは、大径のＡ
ｕバンプ電極１４Ａと同様に、後述するような方法で形
成され、その表裏面は平坦化されている。なお、この小
径のＡｕバンプ電極１４Ｂも２段に限らず、１段でも良
く、あるいは３段以上であっても良い。また、大径およ
び小径のＡｕバンプ電極１４Ａ、１４Ｂを形成する対象
は、逆にするようにしても良い。
【００２７】一方、パッケージ基板１の一主面の電極５
および前記配線４Ａ以外の配線４と、半導体チップ２の
電極パッド１５のうち半導体チップ２の前記外周部の４
隅部の電極パッド１５Ａ以外の中央部およびこの付近に
配置されたものとの間には、すなわちパッケージ基板１
の図９に示した配線４Ａ以外の配線４および電極５に対
応した位置に配置されている電極パッド１５との間に
は、図２に拡大構造を示すように、融点の低いバンプ電
極としての半田（Ｐｂ−Ｓｎ系合金）バンプ電極１６が
接続されている。なお、この半田バンプ電極１６は、後
述するように予めパッケージ基板１側に形成された半田
バンプ電極１６Ａと、予め半導体チップ２の電極パッド
１５側に形成された半田バンプ電極１６Ｂとが、熱圧着
法によって溶融されて半田バンプ電極１６が形成されて
いる。
【００２８】ここで、図２からも明らかなように、Ａｕ
バンプ電極１４と半田バンプ電極１６は、パッケージ基
板１の一主面に対して垂直となる方向に形成される。ま
た、パッケージ基板１の一主面と半導体チップ２の一主
面との間隔が一定となるように、２段の大径のＡｕバン
プ電極１４Ａと２段の小径のＡｕバンプ電極１４Ｂとを
重ねたＡｕバンプ電極１６の高さ寸法と、半田バンプ電
極１６との高さ寸法は等しくなるように設定される。
【００２９】パッケージ基板１の主面の外周部には、例
えばアルミナ、窒化アルミニウムなどのセラミックで構
成されたダム枠１８が配置され、このダム枠１８の表裏
面には例えばＷのような高融点金属で構成されたメタラ
イズ層１９が形成されて、ろう材１７を介して接続され
ている。また、ダム枠１８の上面には、例えばＦｅ−Ｎ
ｉ合金、あるいＦｅ−Ｎｉ−Ｃｏ合金などで構成された
表面にＡｕめっきが施されたキャップ３が、ろう材２０
を介して接続されて、半導体チップ２を気密封止してい
る。
【００３０】次に、本実施例の半導体集積回路装置の一
つの製造方法を、図４乃至図１２を参照して工程順に説
明する。
【００３１】まず、図４に示すように、一主面に例えば
Ａｕ薄膜からなる複数の電極パッド１５を形成した半導
体チップ２を用意する。この電極パッド１５のうち外周
部の４隅部に配置されている電極パッド１５Ａに対して
は、後程に融点の高い小径のＡｕバンプ電極が形成され
る。
【００３２】次に、図５に示すように、半導体チップ２
の一主面の外周部の４隅部に配置された電極パッド１５
Ａ以外の、中央部およびこの付近に配置された電極パッ
ド１５に融点の低い半田バンプ電極１６Ｂを形成する。
半導体チップ２の外周部の４隅部に配置された電極パッ
ド１５ＡはＡｕ薄膜が形成されたままになっている。
【００３３】続いて、図６に示すように、半導体チップ
２の一主面の外周部の４隅部に配置された電極パッド１
５Ａに、融点の高い小径のＡｕバンプ電極１４Ｂを２段
に重ねて形成する。このＡｕバンプ電極１４Ｂは以下の
ようなボールボンディング技術を利用して形成すること
ができる。
【００３４】まず、図７（ａ）に示すように、ワイヤボ
ンダーに備えられているキャピラリー２１を半導体チッ
プ２上に配置して、キャピラリー２１から引き出したＡ
ｕ線２２の先端をトーチ２３で切断することにより、表
面張力によってＡｕボール２４を形成する。次に、図７
（ｂ）に示すように、キャピラリー２１を下降させてＡ
ｕボール２４を電極パッド１５Ａに熱圧着する。キャピ
ラリー２１は予め数１００℃に加熱されているので、熱
圧着はスムーズに行われる。
【００３５】続いて、図７（ｃ）に示すように、キャピ
ラリー２１を上昇させた後、図７（ｄ）に示すように、
Ａｕ線２２のネック部をトーチ２３で切断する。これに
より、切断されたＡｕ線２２の先端には図７（ａ）と同
様にＡｕボール２４が形成されるとともに、電極パッド
１５Ａ上には小径のＡｕバンプ電極１４Ｂが１段形成さ
れる。図７（ｅ）はＡｕバンプ電極１４Ｂの外形寸法の
一例を示している（単位はμｍ）。なお、Ａｕバンプ電
極１４Ｂの表面には突出したアンカー部２５が形成され
る。
【００３６】引き続いて、このようにして形成されたＡ
ｕバンプ電極１４Ｂに対して、図７（ａ）乃至図７
（ｄ）の操作を繰り返して別なＡｕバンプ電極１４Ｂを
形成することにより、２段のＡｕバンプ電極１４Ｂを重
ねることができる。この際、下の段のＡｕバンプ電極１
４Ｂのアンカー部２５を利用して、これに上の段のＡｕ
バンプ電極１４Ｂを食い込ませることにより、下の段の
Ａｕバンプ電極１４Ｂに対して上の段のＡｕバンプ電極
１４Ｂの機械的応力に対する接続部の信頼性向上効果が
得られる。
【００３７】次に、図８に示すように、金属ベース１２
およびダム枠１８を接続したパッケージ基板１を用意す
る。続いて、図９に示すように、パッケージ基板１の半
導体チップ２の半田バンプ電極１６Ｂの位置に対応した
位置である配線４Ａ以外の配線４および電極５に、図１
０に示すように、半田バンプ電極１６Ａを形成するとと
もに、半導体チップ２の小径のＡｕバンプ電極１４Ｂの
位置に対応した位置である配線４Ｂに融点の高い大径の
Ａｕバンプ電極１４Ａを２段に重ねて形成する。このＡ
ｕバンプ電極１４Ａは、図７（ａ）乃至図７（ｄ）に示
したような、ボールボンディング技術を利用して形成す
ることができる。また、半田バンプ電極１６Ａの形成は
周知の半田ボール形成技術を利用して、容易に行うこと
ができる。
【００３８】続いて、半導体チップ２をパッケージ基板
１にフェースダウンボンディングする。これは以下のよ
うにして行う。
【００３９】まず、図１１（ａ）に示すように、ツール
２６によって半導体チップ２を保持して、この半導体チ
ップ２の一主面をパッケージ基板１の一主面に対向さ
せ、両者間にハーフミラー２７を配置した状態で、半導
体チップ２の一主面に配置されているＡｕバンプ電極１
４Ｂおよび半田バンプ電極１６Ｂの位置座標を、ハーフ
ミラー２７を介して画像解析装置２８に入力する。これ
によって、半導体チップ２のバンプ電極のパターンを認
識する。次に、図１１（ｂ）に示すように、ハーフミラ
ー２７を９０度回転して、今度はパッケージ基板１の一
主面に配置されているＡｕバンプ電極１４Ａおよび半田
バンプ電極１６Ａの位置座標を、ハーフミラー２７を介
して画像解析装置２８に入力する。これによって、パッ
ケージ基板１のバンプ電極のパターンを認識する。
【００４０】続いて、画像解析装置２８によって半導体
チップ２のバンプ電極のパターンと、これに対応するパ
ッケージ基板１のバンプ電極のパターンとを正確に重ね
合わせるように半導体チップ２あるいはパッケージ基板
１の位置を制御した後、図１１（ｃ）に示すように、ツ
ール２６を下降させる。
【００４１】すなわち、図１２に拡大して示すように、
半導体チップ２を保持したツール２６をパッケージ基板
１に対して下降させ、半導体チップ２を押圧することに
より、対応する各Ａｕバンプ電極１４Ａ、１４Ｂ同士お
よび半田バンプ電極１６Ａ、１６Ｂを同時に熱圧着す
る。これによって、各Ａｕバンプ電極１４Ａ、１４Ｂ同
士は溶融することなく一体に接続されてＡｕバンプ電極
１４が形成される。同時に、各半田バンプ電極１６Ａ、
１６Ｂ同士は溶融して一体化されて半田バンプ電極１６
が形成される。なお、ツール２６およびパッケージ基板
１は半田バンプ電極１６の融点以上で、かつＡｕバンプ
電極１４の融点以下に加熱されているものとする。
【００４２】このように半導体チップ２およびパッケー
ジ基板１のバンプ電極の位置座標を利用して、両者を正
確に重ね合わせることにより、電極パッドの印刷の位置
ずれや、パッケージ基板１の収縮誤差などによって実際
の位置座標が設計座標からずれた場合でも、中心座標同
士を高い精度で一致させることができる。
【００４３】続いて、ダム枠１８のメタライズ層１９に
ろう材２０を介してキャップ３を取り付けることによ
り、図１に示したような構造の半導体集積回路装置が完
成する。
【００４４】このような半導体集積回路装置によれば、
半導体チップ２はこの一主面の外周部に配置された融点
の高いＡｕバンプ電極１４および中央部およびこの付近
に配置された融点の低い半田バンプ電極１６からなる、
融点の異なる２種類のバンプ電極を介して、パッケージ
基板１にフェースダウンボンディングされている。
【００４５】ここで、特に半導体チップ２の一主面の外
周部に配置されるバンプ電極は、機械的応力を受け易く
なっている。一方、中央部およびこの付近に配置されて
いるバンプ電極は、隣接するもの同士で引き合う力が働
くため、機械的応力は受けにくくなっている。
【００４６】従って、本実施例のように、特に半導体チ
ップ２の一主面の外周部にＡｕバンプ電極１４を配置し
たことにより、Ａｕは柔軟性に優れているので、機械的
応力が加わったとき、Ａｕバンプ電極１４はこれを緩和
するように作用する。よって、バンプ電極に加わる機械
的応力を緩和して、接続部の信頼性を向上することが可
能となる。
【００４７】また、従来ではフェースダウンボンディン
グに用いるバンプ電極は予め半導体チップの一主面に形
成していたが、本実施例では、半導体チップ２の一主面
に予め半田バンプ電極１６ＢおよびＡｕバンプ電極１４
Ｂを形成するとともに、パッケージ基板１の一主面に予
め半田バンプ電極１６ＡおよびＡｕバンプ電極１４Ａを
形成して、各対応するバンプ電極同士を一体化してフェ
ースダウンボンディングに用いるバンプ電極を形成する
ようにしたので、バンプ電極の高さを大きくすることが
でき、従来の略２倍の高さを得ることができる。これに
より、半導体チップ２とパッケージ基板１の熱膨張係数
差に起因した歪みが各バンプ電極１４、１６に加わった
場合でも、高さの大きいバンプ電極が容易に傾くので、
これにより歪みを吸収、緩和することができる。
【００４８】図３は、本実施例による半導体集積回路装
置の不良率を従来例と比較して示すグラフで、Ａは本実
施例による結果、Ｂは従来例による結果を示している。
縦軸は累積不良率、横軸は温度サイクル数である。例え
ば、２０％の累積不良率に達する温度サイクル数を比較
すると、従来例では約４０サイクルで達してしまうが、
本実施例では約２００サイクルまで延びている。また、
４０％の累積不良率に達する温度サイクル数は、従来例
では約１００サイクルであるが、本実施例では約７００
サイクルまで延びている。従って、本実施例によれば、
従来よりも約７倍程度に寿命を高めることができること
を示している。
【００４９】以上のような実施例１によれば次のような
効果が得られる。
【００５０】半導体チップ２は一主面の外周部に配置さ
れた融点の高いＡｕバンプ電極１４および中央部および
この付近に配置された融点の低い半田バンプ電極１６か
らなる、融点の異なる２種類のバンプ電極を介して、パ
ッケージ基板１にフェースダウンボンディングされてい
るので、バンプ電極に加わる機械的応力を緩和して、接
続部の信頼性を向上することが可能となる。
【００５１】図１３は実施例１の半導体集積回路装置の
他の製造方法を示すもので、融点の低い半田バンプ電極
１６を形成するのに、予め半導体チップ２の一主面のみ
に半田バンプ電極１６Ｂを形成しておくようにした例を
示すものである。この場合、予め形成する半田バンプ電
極１６Ｂはこれ１つで、結果的に融点の高いＡｕバンプ
電極１４と等しい高さ寸法となるように形成される。
【００５２】このような製造方法によれば、パッケージ
基板１に対して半田バンプ電極１６Ａを形成する工程は
不要になるので、この分コストダウンを図ることができ
る。
【００５３】（実施例２）図１４は本発明の実施例２に
よる半導体集積回路装置を示す概略断面図で、融点の高
いＡｕバンプ電極１４を形成するために、予めＡｕバン
プ電極１４Ｂを形成する際これを半導体チップ２の一主
面の外周部だけでなく、半導体チップ２で最も発熱の多
い位置であるその中央部にも配置するようにした例を示
すものである。
【００５４】この場合、半導体チップ２の中央部に形成
されたＡｕバンプ電極１４Ｂは信号経路としてだけでな
く放熱体として作用する。すなわち、Ａｕバンプ電極１
４Ｂは半田バンプ電極１６に比べて放熱性に優れている
ので、放熱体として作用させることもできる。
【００５５】従って、この実施例２によれば、実施例１
と同様な効果が得られる他に、放熱性を向上できるとい
う効果も得られる。
【００５６】（実施例３）図１５は本発明の実施例３に
よる半導体集積回路装置を示す概略斜視図で、融点の高
いＡｕバンプ電極１４を形成するために、予めＡｕバン
プ電極１４Ｂを形成する際これを半導体チップ２の一主
面の外周部だけでなく、半導体チップ２で最も発熱の多
い位置であるその中央部の近傍として、半導体チップ２
の他の主面の中央部にも配置するようにした例を示すも
のである。
【００５７】この場合、半導体チップ２の他の主面の中
央部のＡｕバンプ電極１４Ｂを形成する位置には予めＡ
ｕ薄膜を形成しておくようにする。この半導体チップ２
の他の主面に形成されたＡｕバンプ電極１４Ｂは、信号
経路からは独立して、放熱体専用として作用する。
【００５８】従って、この実施例３によれば、実施例１
と同様な効果が得られる他に、実施例２と同様な効果を
得ることができる。しかも、この実施例３では放熱体と
して用いるＡｕバンプ電極１４Ｂは信号経路から独立し
て配置できるので、配置に自由度を持たせることができ
る。
【００５９】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００６０】例えば、前記実施例では半導体チップの一
主面の外周部に形成する融点の高いＡｕバンプ電極は、
４隅部の電極パッドに対してのみ形成する例で説明した
が、外周部の全部の電極パッドあるいは大部分に対して
形成するようにしても良い。
【００６１】また、融点の高いＡｕバンプ電極の形成
は、Ａｕ１００％に限らずこれに微量な他の金属を含ま
せたものを用いるようにしても良い。
【００６２】さらに、本発明は、基板に取り付けた半導
体チップをバンプ電極を介して配線基板に実装するＢＧ
Ａ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージのボ
ール（バンプ）部にも適用することができる。
【００６３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置の技術に適用した場合について説明した
が、それに限定されるものではない。本発明は、少なく
ともバンプ電極を介して半導体チップを配線基板にボン
ディングする条件のものには適用できる。
【００６４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００６５】半導体チップを配線基板にフェースダウン
ボンディングする複数のバンプ電極は、融点の異なる２
種類の金属で構成されて各々が半導体チップの異なる位
置に配置されているので、バンプ電極に加わる機械的応
力を緩和して、接続部の信頼性を向上することが可能と
なる。
【図面の簡単な説明】
【図１】本発明の実施例１による半導体集積回路装置を
示す断面図である。
【図２】図１の主要部の拡大構造を示す断面図である。
【図３】本発明の実施例１による半導体集積回路装置の
不良率を従来例と比較して示すグラフである。
【図４】本発明の実施例１による半導体集積回路装置の
一製造方法の一工程を示す斜視図である。
【図５】本発明の実施例１による半導体集積回路装置の
一製造方法の他の工程を示す斜視図である。
【図６】本発明の実施例１による半導体集積回路装置の
一製造方法のその他の工程を示す斜視図である。
【図７】本発明の実施例１による半導体集積回路装置の
一製造方法のその他の工程を示すもので、（ａ）乃至
（ｅ）は断面図である。
【図８】本発明の実施例１による半導体集積回路装置の
一製造方法のその他の工程を示す断面図である。
【図９】本発明の実施例１による半導体集積回路装置の
一製造方法のその他の工程を示す斜視図である。
【図１０】本発明の実施例１による半導体集積回路装置
の一製造方法のその他の工程を示す斜視図である。
【図１１】本発明の実施例１による半導体集積回路装置
の一製造方法のその他の工程を示すもので、（ａ）乃至
（ｃ）は断面図である。
【図１２】本発明の実施例１による半導体集積回路装置
の一製造方法のその他の工程を示す断面図である。
【図１３】本発明の実施例１による半導体集積回路装置
の他の製造方法の一工程を示す断面図である。
【図１４】本発明の実施例２による半導体集積回路装置
を示す概略断面図である。
【図１５】本発明の実施例３による半導体集積回路装置
を示す概略斜視図である。
【符号の説明】
１…パッケージ基板、２…半導体チップ、３…キャッ
プ、４、４Ａ…配線、５…電極、６…ＧＮＤ配線、７…
電源配線、８…スルーホール、９…リード、１０、１
３、１７、２０…ろう材、１１…ＧＮＤメタライズ層、
１２…金属ベース、１４…Ａｕバンプ電極、、１４Ａ…
大径のＡｕバンプ電極、１４Ｂ…小径のＡｕバンプ電
極、１５…電極パッド、１６、１６Ａ、１６Ｂ…半田バ
ンプ電極、１８…ダム枠、１９…メタライズ層、２１…
キャピラリー、２２…Ａｕ線、２３…トーチ、２４…Ａ
ｕボール、２５…アンカー部、２６…ツール、２７…ハ
ーフミラー、２８…画像解析装置。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップをこの一主面に形成した複
    数のバンプ電極を介して配線基板にフェースダウンボン
    ディングする半導体集積回路装置であって、前記複数の
    バンプ電極は、融点の異なる２種類の金属で構成されて
    各々が半導体チップの異なる位置に配置されていること
    を特徴とする半導体集積回路装置。
  2. 【請求項２】 前記複数のバンプ電極は、融点の高いバ
    ンプ電極が半導体チップの一主面の外周部に配置される
    とともに、融点の低いバンプ電極が半導体チップの一主
    面の中央部およびこの付近に配置されていることを特徴
    とする請求項１に記載の半導体集積回路装置。
  3. 【請求項３】 前記融点の高いバンプ電極は、半導体チ
    ップの少なくとも最も発熱の多い位置の近傍に配置され
    ていることを特徴とする請求項１に記載の半導体集積回
    路装置。
  4. 【請求項４】 前記融点の高いバンプ電極はＡｕあるい
    はＡｕを主成分とする金属で構成されるとともに、前記
    融点の低いバンプ電極はＰｂ−Ｓｎ系合金で構成される
    ことを特徴とする請求項１乃至３のいずれか１項に記載
    の半導体集積回路装置。
  5. 【請求項５】 （ａ）一主面に全面的に形成した複数の
    電極パッドのうち、中央部およびこの付近の電極パッド
    に融点の低いバンプ電極を形成した半導体チップを用意
    する工程と、 （ｂ）前記半導体チップの一主面の外周部の複数の電極
    パッドに融点の高いバンプ電極を形成する工程と、 （ｃ）一主面に形成した複数の配線および電極のうち、
    前記半導体チップの融点の低いバンプ電極の位置に対応
    した位置の前記電極に融点の低いバンプ電極を形成する
    とともに、前記半導体チップの融点の高いバンプ電極の
    位置に対応した位置の前記配線に融点の高いバンプ電極
    を形成した配線基板を用意する工程と、 （ｄ）前記半導体チップの一主面と前記配線基板の一主
    面とを対向させ、対応する融点の低いバンプ電極同士お
    よび融点の高いバンプ電極同士を接続して、半導体チッ
    プを配線基板にフェースダウンボンディングする工程
    と、 を含むことを特徴とする半導体集積回路装置の製造方
    法。
  6. 【請求項６】 （ａ）一主面に全面的に形成した複数の
    電極パッドのうち、中央部およびこの付近の電極パッド
    に融点の低いバンプ電極を形成した半導体チップを用意
    する工程と、 （ｂ）前記半導体チップの一主面の外周部の複数の電極
    パッドに融点の高いバンプ電極を形成する工程と、 （ｃ）一主面に形成した複数の配線および電極のうち、
    前記半導体チップの融点の高いバンプ電極の位置に対応
    した位置の前記配線に融点の高いバンプ電極を形成した
    配線基板を用意する工程と、 （ｄ）前記半導体チップの一主面と前記配線基板の一主
    面とを対向させ、対応する融点の高いバンプ電極同士を
    接続すると同時に前記融点の低いバンプ電極を前記電極
    に接続して、半導体チップを配線基板にフェースダウン
    ボンディングする工程と、 を含むことを特徴とする半導体集積回路装置の製造方
    法。
  7. 【請求項７】 前記（ｂ）工程および（ｃ）工程におい
    て、融点の高いバンプ電極を複数段にわたって形成する
    ことを特徴とする請求項５または６に記載の半導体集積
    回路装置の製造方法。
  8. 【請求項８】 前記融点の高い金属としてＡｕあるいは
    Ａｕを主成分とする金属を用いるとともに、前記融点の
    低い金属としてＰｂ−Ｓｎ系合金を用いることを特徴と
    する請求項５乃至７のいずれか１項に記載の半導体集積
    回路装置の製造方法。
  9. 【請求項９】 前記融点の高いバンプ電極をボールボン
    ディング法を利用して形成することを特徴とする請求項
    ５乃至８のいずれか１項に記載の半導体集積回路装置の
    製造方法。
JP7217115A 1995-08-25 1995-08-25 半導体集積回路装置およびその製造方法 Pending JPH0964101A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7217115A JPH0964101A (ja) 1995-08-25 1995-08-25 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7217115A JPH0964101A (ja) 1995-08-25 1995-08-25 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0964101A true JPH0964101A (ja) 1997-03-07

Family

ID=16699097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7217115A Pending JPH0964101A (ja) 1995-08-25 1995-08-25 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0964101A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079601A (ja) * 1996-09-02 1998-03-24 Nec Corp フィルタ
WO2002093638A1 (fr) * 2001-05-16 2002-11-21 Fujitsu Limited Structure de montage et procede de montage d'une puce de semi-conducteur

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079601A (ja) * 1996-09-02 1998-03-24 Nec Corp フィルタ
WO2002093638A1 (fr) * 2001-05-16 2002-11-21 Fujitsu Limited Structure de montage et procede de montage d'une puce de semi-conducteur

Similar Documents

Publication Publication Date Title
US8810043B2 (en) Semiconductor device
US5616520A (en) Semiconductor integrated circuit device and fabrication method thereof
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
KR100856609B1 (ko) 반도체장치 및 그 제조방법
JP5259560B2 (ja) 半導体装置
US6984889B2 (en) Semiconductor device
US6563712B2 (en) Heak sink chip package
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US6518666B1 (en) Circuit board reducing a warp and a method of mounting an integrated circuit chip
US5349495A (en) System for securing and electrically connecting a semiconductor chip to a substrate
CN101378051B (zh) 半导体器件及其制造方法
US7750466B2 (en) Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same
JPH06244231A (ja) 気密半導体デバイスおよびその製造方法
JP2001320014A (ja) 半導体装置及びその製造方法
JP2001250836A (ja) 半導体装置およびその製造方法
CN100394566C (zh) 半导体封装物及其制造方法
JPH0855875A (ja) 半導体装置
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP2002026073A (ja) 半導体装置およびその製造方法
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JPH10214919A (ja) マルチチップモジュールの製造方法
JPH0964101A (ja) 半導体集積回路装置およびその製造方法
JP2646989B2 (ja) チップキャリア
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
JPH08250628A (ja) 半導体集積回路装置およびその製造方法