JPH05299517A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05299517A JPH05299517A JP9789992A JP9789992A JPH05299517A JP H05299517 A JPH05299517 A JP H05299517A JP 9789992 A JP9789992 A JP 9789992A JP 9789992 A JP9789992 A JP 9789992A JP H05299517 A JPH05299517 A JP H05299517A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower wiring
- forming
- insulating film
- sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】本発明は、基体表面を平坦化する工程を含む半
導体装置の製造方法に関し、配線層の間隔が一定でない
場合でも、浮遊容量の増加等配線層間での電気的な干渉
を生じさせることなく、均一な平坦化を図ることが可能
な半導体装置の製造方法の提供を目的とする。 【構成】基体２１上の下部配線層24ａ，24ｂの上の層間
絶縁膜に開口部を形成し、開口部を介して下部配線層24
ａ，24ｂと接続する上部配線層を形成する半導体装置の
製造方法において、下部配線層24ａ，24ｂと凸状の感光
性塗布膜26ａ〜26ｅとの間の凹部を埋めて第１のＳＯＧ
膜２７を形成する工程と、凸状の感光性塗布膜26ａ〜26
ｅを除去して下部配線層24ａ，24ｂ間の凹部の絶縁膜２
５上に凸状の第１のＳＯＧ膜を残存し、補助体28ａ〜28
ｄを形成する工程と、補助体28ａ〜28ｄの形成により残
存する凹部を埋めて第２のＳＯＧ膜２９を形成した後、
加熱処理する工程とを含み構成する。
導体装置の製造方法に関し、配線層の間隔が一定でない
場合でも、浮遊容量の増加等配線層間での電気的な干渉
を生じさせることなく、均一な平坦化を図ることが可能
な半導体装置の製造方法の提供を目的とする。 【構成】基体２１上の下部配線層24ａ，24ｂの上の層間
絶縁膜に開口部を形成し、開口部を介して下部配線層24
ａ，24ｂと接続する上部配線層を形成する半導体装置の
製造方法において、下部配線層24ａ，24ｂと凸状の感光
性塗布膜26ａ〜26ｅとの間の凹部を埋めて第１のＳＯＧ
膜２７を形成する工程と、凸状の感光性塗布膜26ａ〜26
ｅを除去して下部配線層24ａ，24ｂ間の凹部の絶縁膜２
５上に凸状の第１のＳＯＧ膜を残存し、補助体28ａ〜28
ｄを形成する工程と、補助体28ａ〜28ｄの形成により残
存する凹部を埋めて第２のＳＯＧ膜２９を形成した後、
加熱処理する工程とを含み構成する。
Description
【０００１】 （目次） ・産業上の利用分野 ・従来の技術（図８〜図１０） ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例 （１）第１及び第３の実施例（図１〜図３，図７） （２）第２の実施例（図４〜図６） ・発明の効果
【０００２】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、更に詳しく言えば、基体表面を平坦化する工程
を含む半導体装置の製造方法に関する。
に関し、更に詳しく言えば、基体表面を平坦化する工程
を含む半導体装置の製造方法に関する。
【０００３】
【従来の技術】近年、集積回路の高集積化に伴い、配線
層はより多層化され、段差が大きくなる傾向にある。ま
た、高密度化のため隣接する配線層の間隔を狭くするこ
とが多いが、配置上配線層の間隔が広い部分も必ず存在
する。
層はより多層化され、段差が大きくなる傾向にある。ま
た、高密度化のため隣接する配線層の間隔を狭くするこ
とが多いが、配置上配線層の間隔が広い部分も必ず存在
する。
【０００４】このような基体１の表面を平坦化する場
合、通常、ＳＯＧを用いるが、塗布法なので、配線層３
ａ，３ｂの間隔が広い部分はＳＯＧ膜５が薄く、配線層
の間隔が狭い部分は厚く形成される（図８（ａ）〜
（ｃ））。このため、十分な平坦化が図れない（特開昭
60-173856 参照）。
合、通常、ＳＯＧを用いるが、塗布法なので、配線層３
ａ，３ｂの間隔が広い部分はＳＯＧ膜５が薄く、配線層
の間隔が狭い部分は厚く形成される（図８（ａ）〜
（ｃ））。このため、十分な平坦化が図れない（特開昭
60-173856 参照）。
【０００５】従って、配線層の間隔が一定でない基体表
面を平坦化する場合、ＳＯＧの塗布膜厚が一定になるよ
うに形成するため、配線層の間隔が広い部分に、実効的
に配線層の間隔を狭くすべく、配線層の材料からなる帯
状の補助体を配線層に沿って配線層の形成と同時に形成
する場合がある（特開昭52-156582 参照）。
面を平坦化する場合、ＳＯＧの塗布膜厚が一定になるよ
うに形成するため、配線層の間隔が広い部分に、実効的
に配線層の間隔を狭くすべく、配線層の材料からなる帯
状の補助体を配線層に沿って配線層の形成と同時に形成
する場合がある（特開昭52-156582 参照）。
【０００６】図９（ａ）〜（ｄ），図１０（ｅ）〜
（ｈ）は、このような基体表面を平坦化する工程を含
む、従来例の半導体装置の製造方法について説明する断
面図である。
（ｈ）は、このような基体表面を平坦化する工程を含
む、従来例の半導体装置の製造方法について説明する断
面図である。
【０００７】図９（ａ）は、基体６上に下部配線層を形
成するため導電体膜９を形成した後の状態を示し、図中
符号７はシリコン基板、８はシリコン基板７上のシリコ
ン酸化膜、９は下部配線層を形成するため導電体膜であ
る。
成するため導電体膜９を形成した後の状態を示し、図中
符号７はシリコン基板、８はシリコン基板７上のシリコ
ン酸化膜、９は下部配線層を形成するため導電体膜であ
る。
【０００８】このような状態で、まず、図９（ｂ）に示
すように、導電体膜９をパターニングして、下部配線層
９ａ，９ｂと、下部配線層９ａ，９ｂ間に下部配線層９
ａ，９ｂと所定の間隔をおいて下部配線層９ａ，９ｂと
並行して形成された帯状の補助体９ｄ，９ｅとを形成す
る。なお、９ｃ，９ｆは下部配線層９ａ，９ｂと隣接す
る不図示の他の配線層との間の凹部に形成されている補
助体である。
すように、導電体膜９をパターニングして、下部配線層
９ａ，９ｂと、下部配線層９ａ，９ｂ間に下部配線層９
ａ，９ｂと所定の間隔をおいて下部配線層９ａ，９ｂと
並行して形成された帯状の補助体９ｄ，９ｅとを形成す
る。なお、９ｃ，９ｆは下部配線層９ａ，９ｂと隣接す
る不図示の他の配線層との間の凹部に形成されている補
助体である。
【０００９】次いで、下部配線層９ａ，９ｂと補助体９
ｃ〜９ｆとを被覆して絶縁膜１０を形成する。このと
き、補助体９ｃ〜９ｆがない場合には間隔が広い下部配
線層９ａ，９ｂ間の凹部では、補助体９ｄ，９ｅが形成
されているので、凹部の幅は狭くなり、絶縁膜１０は下
部配線層９ａ，９ｂ間の間隔が狭い部分と同様に比較的
均一な膜厚で形成される（図９（ｃ））。
ｃ〜９ｆとを被覆して絶縁膜１０を形成する。このと
き、補助体９ｃ〜９ｆがない場合には間隔が広い下部配
線層９ａ，９ｂ間の凹部では、補助体９ｄ，９ｅが形成
されているので、凹部の幅は狭くなり、絶縁膜１０は下
部配線層９ａ，９ｂ間の間隔が狭い部分と同様に比較的
均一な膜厚で形成される（図９（ｃ））。
【００１０】次に、塗布法によりＳＯＧ膜１１を形成し
た（図９（ｄ））後、エッチバックする。これにより、
表面の凹部が埋まり、平坦性が更に改善される（図９
（ｅ））。
た（図９（ｄ））後、エッチバックする。これにより、
表面の凹部が埋まり、平坦性が更に改善される（図９
（ｅ））。
【００１１】次いで、ＣＶＤ法により全面に絶縁膜１２
を形成した（図９（ｆ））後、下部配線層９ａ，９ｂ上
の絶縁膜１０，１２をパターニングしてビアホール13
ａ，13ｂを形成する（図９（ｇ））。その後、上部配線
層１４を形成する半導体装置が完成する（図９
（ｈ））。
を形成した（図９（ｆ））後、下部配線層９ａ，９ｂ上
の絶縁膜１０，１２をパターニングしてビアホール13
ａ，13ｂを形成する（図９（ｇ））。その後、上部配線
層１４を形成する半導体装置が完成する（図９
（ｈ））。
【００１２】
【発明が解決しようとする課題】しかし、上記の方法で
は、導電体である補助体９ｃ〜９ｆのために、補助体９
ｃ〜９ｆ間，又は補助体９ｃ〜９ｆ／配線層９ａ，９ｂ
間の浮遊容量が発生し、補助体９ｃ〜９ｆが無い場合の
浮遊容量と比較して大きくなる。従って、配線層９ａ，
９ｂ間の静電的な結合が一層大きくなる。このため、信
号にノイズが発生し、正確な信号を伝達できなくなる場
合が生じてくるという問題がある。
は、導電体である補助体９ｃ〜９ｆのために、補助体９
ｃ〜９ｆ間，又は補助体９ｃ〜９ｆ／配線層９ａ，９ｂ
間の浮遊容量が発生し、補助体９ｃ〜９ｆが無い場合の
浮遊容量と比較して大きくなる。従って、配線層９ａ，
９ｂ間の静電的な結合が一層大きくなる。このため、信
号にノイズが発生し、正確な信号を伝達できなくなる場
合が生じてくるという問題がある。
【００１３】また、この問題を解決するため前記補助体
としてＰＳＧ膜等の絶縁膜を用いることが開示されてい
るが（特開昭59-222944 , 特開昭61-152038 参照）、配
線層とは別に、かつＣＶＤ法により形成されるので、配
線層の膜厚に等しくするための膜厚の制御が難しいとい
う問題がある。
としてＰＳＧ膜等の絶縁膜を用いることが開示されてい
るが（特開昭59-222944 , 特開昭61-152038 参照）、配
線層とは別に、かつＣＶＤ法により形成されるので、配
線層の膜厚に等しくするための膜厚の制御が難しいとい
う問題がある。
【００１４】本発明は、かかる従来技術の問題点に鑑み
て創作されたものであり、配線層の間隔が一定でない場
合でも、浮遊容量の増加等配線層間での電気的な干渉を
生じさせることなく、均一な平坦化を図ることが可能な
半導体装置の製造方法の提供を目的とする。
て創作されたものであり、配線層の間隔が一定でない場
合でも、浮遊容量の増加等配線層間での電気的な干渉を
生じさせることなく、均一な平坦化を図ることが可能な
半導体装置の製造方法の提供を目的とする。
【００１５】
【課題を解決するための手段】上記課題は、基体上の下
部配線層を被覆する平坦化された層間絶縁膜であって、
前記下部配線層上の層間絶縁膜に開口部を形成し、該開
口部を介して前記下部配線層と接続する上部配線層を形
成する半導体装置の製造方法において、第１に、前記基
体上に形成された複数の下部配線層を被覆する絶縁膜を
形成する工程と、前記下部配線層間の凹部を埋めて前記
絶縁膜上に感光性塗布膜を形成した後、パターニングし
て前記下部配線層間の凹部の絶縁膜上に凸状の前記感光
性塗布膜を形成する工程と、前記下部配線層と前記凸状
の感光性塗布膜との間の凹部を埋めて第１のＳＯＧ膜を
形成する工程と、前記凸状の感光性塗布膜を除去して前
記下部配線層間の凹部の絶縁膜上に凸状の前記第１のＳ
ＯＧ膜を残存し、補助体を形成する工程と、前記補助体
の形成により残存する凹部を埋めて第２のＳＯＧ膜を形
成した後、加熱処理する工程とを有する半導体装置の製
造方法によって達成され、第２に、前記基体上に形成さ
れた複数の下部配線層を被覆する第１の絶縁膜を形成す
る工程と、前記下部配線層間の凹部を埋めて前記第１の
絶縁膜上に感光性塗布膜を形成した後、パターニングし
て前記下部配線層間の凹部の第１の絶縁膜上に凸状の前
記感光性塗布膜を形成する工程と、前記下部配線層と前
記凸状の感光性塗布膜との間の凹部を埋めてＳＯＧ膜を
形成する工程と、前記凸状の感光性塗布膜を除去して前
記下部配線層間の凹部の絶縁膜上に凸状のＳＯＧ膜を残
存し、補助体を形成した後、加熱処理する工程と、前記
第１の絶縁膜及び補助体を被覆して化学的気相成長法に
より第２の絶縁膜を形成する工程とを有する半導体装置
の製造方法によって達成され、第３に、前記基体上に形
成された複数の下部配線層を被覆する絶縁膜を形成する
工程と、前記下部配線層間の凹部を埋めて前記絶縁膜上
に第１のＳＯＧ膜を形成する工程と、前記第１のＳＯＧ
膜をパターニングして前記下部配線層間の凹部の絶縁膜
上に凸状の前記第１のＳＯＧ膜からなる補助体を形成す
る工程と、前記補助体の形成により残存する凹部を埋め
て第２のＳＯＧ膜を形成した後、加熱処理する工程とを
有する半導体装置の製造方法によって達成され、第４
に、前記基体上に形成された複数の下部配線層を被覆す
る第１の絶縁膜を形成する工程と、前記下部配線層間の
凹部を埋めて前記第１の絶縁膜上にＳＯＧ膜を形成した
後、パターニングして前記下部配線層間の凹部の第１の
絶縁膜上に凸状の前記第１のＳＯＧ膜からなる補助体を
形成した後、加熱処理する工程と、前記第１の絶縁膜及
び補助体を被覆して化学的気相成長法により第２の絶縁
膜を形成する工程とを有する半導体装置の製造方法によ
って達成され、第５に、前記下部配線層間の凹部を埋め
て感光性塗布膜を形成した後、前記感光性塗布膜をパタ
ーニングして前記下部配線層間の凹部の基体上に凸状の
前記感光性塗布膜を形成する工程と、前記下部配線層と
前記凸状の感光性塗布膜との間の凹部を埋めて第１のＳ
ＯＧ膜を形成する工程と、前記凸状の感光性塗布膜を除
去して前記下部配線層間の凹部の基体上に凸状の前記第
１のＳＯＧ膜を残存し、補助体を形成する工程と、前記
下部配線層と前記補助体との間の凹部を埋めて第２のＳ
ＯＧ膜を形成した後、加熱処理する工程とを有する半導
体装置の製造方法によって達成され、第６に、前記下部
配線層間の凹部を埋めて感光性塗布膜を形成した後、パ
ターニングして前記下部配線層間の凹部の基体上に凸状
の前記感光性塗布膜を形成する工程と、前記凸状の感光
性塗布膜の形成により残存する凹部を埋めてＳＯＧ膜を
形成する工程と、前記凸状の感光性塗布膜を除去して前
記下部配線層間の凹部の基体上に凸状の前記ＳＯＧ膜を
残存し、補助体を形成した後、加熱処理する工程と、前
記下部配線層及び補助体を被覆して化学的気相成長法に
より絶縁膜を形成する工程とを有する半導体装置の製造
方法によって達成され、第７に、前記下部配線層間の凹
部を埋めて第１のＳＯＧ膜を形成した後、パターニング
して前記下部配線層間の凹部の基体上に凸状の第１のＳ
ＯＧ膜からなる補助体を形成する工程と、前記補助体の
形成により残存する凹部を埋めて第２のＳＯＧ膜を形成
した後、加熱処理する工程とを有する半導体装置の製造
方法によって達成され、第８に、前記下部配線層間の凹
部を埋めてＳＯＧ膜を形成する工程と、前記ＳＯＧ膜を
パターニングして前記下部配線層間の凹部の基体上に凸
状のＳＯＧ膜からなる補助体を形成した後、加熱処理す
る工程と、前記下部配線層及び補助体を被覆して化学的
気相成長法により絶縁膜を形成する工程とを有する半導
体装置の製造方法によって達成され、第９に、前記補助
膜の形成により残存する凹部を埋めて第２のＳＯＧ膜を
形成した後、加熱処理する工程の後、前記第２のＳＯＧ
膜を被覆して化学的気相成長法により絶縁膜を形成する
工程を有する第１，第３，第５及び第７の発明のいずれ
かに記載の半導体装置の製造方法によって達成され、第
１０に、前記ＳＯＧ膜，第１のＳＯＧ膜又は第２のＳＯ
Ｇ膜は加熱処理前の構造が次の一般式：
部配線層を被覆する平坦化された層間絶縁膜であって、
前記下部配線層上の層間絶縁膜に開口部を形成し、該開
口部を介して前記下部配線層と接続する上部配線層を形
成する半導体装置の製造方法において、第１に、前記基
体上に形成された複数の下部配線層を被覆する絶縁膜を
形成する工程と、前記下部配線層間の凹部を埋めて前記
絶縁膜上に感光性塗布膜を形成した後、パターニングし
て前記下部配線層間の凹部の絶縁膜上に凸状の前記感光
性塗布膜を形成する工程と、前記下部配線層と前記凸状
の感光性塗布膜との間の凹部を埋めて第１のＳＯＧ膜を
形成する工程と、前記凸状の感光性塗布膜を除去して前
記下部配線層間の凹部の絶縁膜上に凸状の前記第１のＳ
ＯＧ膜を残存し、補助体を形成する工程と、前記補助体
の形成により残存する凹部を埋めて第２のＳＯＧ膜を形
成した後、加熱処理する工程とを有する半導体装置の製
造方法によって達成され、第２に、前記基体上に形成さ
れた複数の下部配線層を被覆する第１の絶縁膜を形成す
る工程と、前記下部配線層間の凹部を埋めて前記第１の
絶縁膜上に感光性塗布膜を形成した後、パターニングし
て前記下部配線層間の凹部の第１の絶縁膜上に凸状の前
記感光性塗布膜を形成する工程と、前記下部配線層と前
記凸状の感光性塗布膜との間の凹部を埋めてＳＯＧ膜を
形成する工程と、前記凸状の感光性塗布膜を除去して前
記下部配線層間の凹部の絶縁膜上に凸状のＳＯＧ膜を残
存し、補助体を形成した後、加熱処理する工程と、前記
第１の絶縁膜及び補助体を被覆して化学的気相成長法に
より第２の絶縁膜を形成する工程とを有する半導体装置
の製造方法によって達成され、第３に、前記基体上に形
成された複数の下部配線層を被覆する絶縁膜を形成する
工程と、前記下部配線層間の凹部を埋めて前記絶縁膜上
に第１のＳＯＧ膜を形成する工程と、前記第１のＳＯＧ
膜をパターニングして前記下部配線層間の凹部の絶縁膜
上に凸状の前記第１のＳＯＧ膜からなる補助体を形成す
る工程と、前記補助体の形成により残存する凹部を埋め
て第２のＳＯＧ膜を形成した後、加熱処理する工程とを
有する半導体装置の製造方法によって達成され、第４
に、前記基体上に形成された複数の下部配線層を被覆す
る第１の絶縁膜を形成する工程と、前記下部配線層間の
凹部を埋めて前記第１の絶縁膜上にＳＯＧ膜を形成した
後、パターニングして前記下部配線層間の凹部の第１の
絶縁膜上に凸状の前記第１のＳＯＧ膜からなる補助体を
形成した後、加熱処理する工程と、前記第１の絶縁膜及
び補助体を被覆して化学的気相成長法により第２の絶縁
膜を形成する工程とを有する半導体装置の製造方法によ
って達成され、第５に、前記下部配線層間の凹部を埋め
て感光性塗布膜を形成した後、前記感光性塗布膜をパタ
ーニングして前記下部配線層間の凹部の基体上に凸状の
前記感光性塗布膜を形成する工程と、前記下部配線層と
前記凸状の感光性塗布膜との間の凹部を埋めて第１のＳ
ＯＧ膜を形成する工程と、前記凸状の感光性塗布膜を除
去して前記下部配線層間の凹部の基体上に凸状の前記第
１のＳＯＧ膜を残存し、補助体を形成する工程と、前記
下部配線層と前記補助体との間の凹部を埋めて第２のＳ
ＯＧ膜を形成した後、加熱処理する工程とを有する半導
体装置の製造方法によって達成され、第６に、前記下部
配線層間の凹部を埋めて感光性塗布膜を形成した後、パ
ターニングして前記下部配線層間の凹部の基体上に凸状
の前記感光性塗布膜を形成する工程と、前記凸状の感光
性塗布膜の形成により残存する凹部を埋めてＳＯＧ膜を
形成する工程と、前記凸状の感光性塗布膜を除去して前
記下部配線層間の凹部の基体上に凸状の前記ＳＯＧ膜を
残存し、補助体を形成した後、加熱処理する工程と、前
記下部配線層及び補助体を被覆して化学的気相成長法に
より絶縁膜を形成する工程とを有する半導体装置の製造
方法によって達成され、第７に、前記下部配線層間の凹
部を埋めて第１のＳＯＧ膜を形成した後、パターニング
して前記下部配線層間の凹部の基体上に凸状の第１のＳ
ＯＧ膜からなる補助体を形成する工程と、前記補助体の
形成により残存する凹部を埋めて第２のＳＯＧ膜を形成
した後、加熱処理する工程とを有する半導体装置の製造
方法によって達成され、第８に、前記下部配線層間の凹
部を埋めてＳＯＧ膜を形成する工程と、前記ＳＯＧ膜を
パターニングして前記下部配線層間の凹部の基体上に凸
状のＳＯＧ膜からなる補助体を形成した後、加熱処理す
る工程と、前記下部配線層及び補助体を被覆して化学的
気相成長法により絶縁膜を形成する工程とを有する半導
体装置の製造方法によって達成され、第９に、前記補助
膜の形成により残存する凹部を埋めて第２のＳＯＧ膜を
形成した後、加熱処理する工程の後、前記第２のＳＯＧ
膜を被覆して化学的気相成長法により絶縁膜を形成する
工程を有する第１，第３，第５及び第７の発明のいずれ
かに記載の半導体装置の製造方法によって達成され、第
１０に、前記ＳＯＧ膜，第１のＳＯＧ膜又は第２のＳＯ
Ｇ膜は加熱処理前の構造が次の一般式：
【００１６】
【化３】
【００１７】で示されるものであることを特徴とする請
求項１〜請求項９のいずれかに記載の半導体装置によっ
て達成される。
求項１〜請求項９のいずれかに記載の半導体装置によっ
て達成される。
【００１８】
【作 用】本発明の半導体装置の製造方法によれば、下
部配線層間の凹部に凸状のＳＯＧ膜又は第１のＳＯＧ膜
からなる補助体を形成している。従って、ＳＯＧ膜等は
塗布により形成することができ、また、更にエッチバッ
クすることにより、補助体の高さを容易に下部配線層及
び被覆する絶縁膜の高さに揃えることが可能である。ま
た、このような補助体により凹部の幅は実質的に狭くな
り、ＳＯＧ膜等は下部配線層間の間隔が狭い部分と同様
に比較的均一な膜厚で形成される。しかも、ＳＯＧ膜等
からなる補助体は絶縁膜なので、下部配線層間の浮遊容
量は増加しない。
部配線層間の凹部に凸状のＳＯＧ膜又は第１のＳＯＧ膜
からなる補助体を形成している。従って、ＳＯＧ膜等は
塗布により形成することができ、また、更にエッチバッ
クすることにより、補助体の高さを容易に下部配線層及
び被覆する絶縁膜の高さに揃えることが可能である。ま
た、このような補助体により凹部の幅は実質的に狭くな
り、ＳＯＧ膜等は下部配線層間の間隔が狭い部分と同様
に比較的均一な膜厚で形成される。しかも、ＳＯＧ膜等
からなる補助体は絶縁膜なので、下部配線層間の浮遊容
量は増加しない。
【００１９】以上により、下部配線層の間隔が一定でな
い場合でも、浮遊容量の増加等下部配線層間での電気的
な干渉を生じさせることなく、均一な平坦化を図ること
ができる。
い場合でも、浮遊容量の増加等下部配線層間での電気的
な干渉を生じさせることなく、均一な平坦化を図ること
ができる。
【００２０】また、ＳＯＧ膜，第１のＳＯＧ膜又は第２
のＳＯＧ膜は、
のＳＯＧ膜は、
【００２１】
【化４】
【００２２】からなっているので、一度加熱処理し、固
化させたＳＯＧ膜は、百数十度という低温で加熱処理を
行うことにより、容易に水分を除去し、再吸収を防止す
ることができる。これは、ほとんどの含有水分が物理吸
着しており、化学吸着している含有水分が殆どないため
だと考えられる。従って、従来例のようにＳＯＧ膜への
水分の吸収及びＳＯＧ膜からの脱水を防ぐため、必ずし
もＣＶＤ法等により形成された絶縁膜によりＳＯＧ膜を
保護しなくてもよい。
化させたＳＯＧ膜は、百数十度という低温で加熱処理を
行うことにより、容易に水分を除去し、再吸収を防止す
ることができる。これは、ほとんどの含有水分が物理吸
着しており、化学吸着している含有水分が殆どないため
だと考えられる。従って、従来例のようにＳＯＧ膜への
水分の吸収及びＳＯＧ膜からの脱水を防ぐため、必ずし
もＣＶＤ法等により形成された絶縁膜によりＳＯＧ膜を
保護しなくてもよい。
【００２３】更に、通常の無機ＳＯＧ膜と比較して、上
記の無機ＳＯＧ膜は膜厚を厚く形成した場合でも、クラ
ックが発生しにくいことが確かめられている。これによ
り、ＳＯＧ膜にクラックを発生させることなく、下部配
線層により生ずる相当段差のある凹部に形成することが
できる。
記の無機ＳＯＧ膜は膜厚を厚く形成した場合でも、クラ
ックが発生しにくいことが確かめられている。これによ
り、ＳＯＧ膜にクラックを発生させることなく、下部配
線層により生ずる相当段差のある凹部に形成することが
できる。
【００２４】
【実施例】次に、図面を参照しながら本発明の実施例に
ついて説明する。 （１）第１及び第３の実施例 図１（ａ）〜（ｄ），図２（ｅ）〜（ｈ），図３（ｉ）
〜（ｋ）は本発明の第１の実施例の半導体装置の製造方
法について説明する断面図である。
ついて説明する。 （１）第１及び第３の実施例 図１（ａ）〜（ｄ），図２（ｅ）〜（ｈ），図３（ｉ）
〜（ｋ）は本発明の第１の実施例の半導体装置の製造方
法について説明する断面図である。
【００２５】まず、図１（ａ）に示すように、熱酸化に
よりシリコン基板２２上にシリコン酸化膜２３を形成し
た後、シリコン酸化膜２３上に膜厚約０．７μｍのアル
ミニウム（Ａｌ）膜からなる下部配線層24ａ，24ｂを形
成する。このとき、配線の都合上、場所により、下部配
線層24ａ，24ｂ間の間隔が狭い領域と広い領域が生ずる
のは避けられない。
よりシリコン基板２２上にシリコン酸化膜２３を形成し
た後、シリコン酸化膜２３上に膜厚約０．７μｍのアル
ミニウム（Ａｌ）膜からなる下部配線層24ａ，24ｂを形
成する。このとき、配線の都合上、場所により、下部配
線層24ａ，24ｂ間の間隔が狭い領域と広い領域が生ずる
のは避けられない。
【００２６】次に、熱ＣＶＤ法又はプラズマＣＶＤ法に
より下部配線層24ａ，24ｂを被覆して膜厚約5000Åのシ
リコン酸化膜（絶縁膜）２５を形成する（図１
（ｂ））。次いで、塗布法により全面にレジスト膜（感
光性塗布膜）２６を形成する。このとき、レジスト膜２
６の膜厚は下部配線層24ａ，24ｂ間の凹部で０．７〜１
μｍとなるようにする（図１（ｃ））。
より下部配線層24ａ，24ｂを被覆して膜厚約5000Åのシ
リコン酸化膜（絶縁膜）２５を形成する（図１
（ｂ））。次いで、塗布法により全面にレジスト膜（感
光性塗布膜）２６を形成する。このとき、レジスト膜２
６の膜厚は下部配線層24ａ，24ｂ間の凹部で０．７〜１
μｍとなるようにする（図１（ｃ））。
【００２７】続いて、フォトリソグラフィーによりレジ
スト膜２６をパターニングし、下部配線層24ａ，24ｂ間
の凹部のシリコン酸化膜２５上に下部配線層24ａ，24ｂ
と所定の間隔をおいて下部配線層24ａ，24ｂと並行する
帯状のレジスト膜26ａ〜26ｅを形成する。このとき、帯
状のレジスト膜26ａ〜26ｅの幅，レジスト膜26ａ〜26ｅ
間の間隔がそれぞれ約３μｍとなるようにするととも
に、下部配線層24ａ，24ｂの側壁の絶縁膜２５と下部配
線層24ａ，24ｂ上の絶縁膜２５を被覆するレジスト膜26
ｂ，26ｄの端部との間の間隔が約３μｍとなるようにす
る（図１（ｄ））。
スト膜２６をパターニングし、下部配線層24ａ，24ｂ間
の凹部のシリコン酸化膜２５上に下部配線層24ａ，24ｂ
と所定の間隔をおいて下部配線層24ａ，24ｂと並行する
帯状のレジスト膜26ａ〜26ｅを形成する。このとき、帯
状のレジスト膜26ａ〜26ｅの幅，レジスト膜26ａ〜26ｅ
間の間隔がそれぞれ約３μｍとなるようにするととも
に、下部配線層24ａ，24ｂの側壁の絶縁膜２５と下部配
線層24ａ，24ｂ上の絶縁膜２５を被覆するレジスト膜26
ｂ，26ｄの端部との間の間隔が約３μｍとなるようにす
る（図１（ｄ））。
【００２８】次に、加熱処理前の構造が次の一般式：
【００２９】
【化５】
【００３０】で示される無機ＳＯＧを全面に塗布する。
これにより、レジスト膜26ａ〜26ｅ間の凹部を埋めて第
１のＳＯＧ膜２７が形成される（図２（ｅ））。次い
で、ＣＦ4 ガス＋ＣＨＦ3 ガスの混合ガスを用いたドラ
イエッチングにより下部配線層24ａ，24ｂ上の絶縁膜２
５が表出するまでエッチバックする。このとき、同時に
凹部のレジスト膜26ａ〜26ｅが表出する（図２
（ｆ））。
これにより、レジスト膜26ａ〜26ｅ間の凹部を埋めて第
１のＳＯＧ膜２７が形成される（図２（ｅ））。次い
で、ＣＦ4 ガス＋ＣＨＦ3 ガスの混合ガスを用いたドラ
イエッチングにより下部配線層24ａ，24ｂ上の絶縁膜２
５が表出するまでエッチバックする。このとき、同時に
凹部のレジスト膜26ａ〜26ｅが表出する（図２
（ｆ））。
【００３１】次に、レジスト剥離液によりレジスト膜26
ａ〜26ｅを選択的に除去すると、下部配線層24ａ，24ｂ
と並行して凸状かつ幅約３μｍの帯状の無機ＳＯＧ膜か
らなる補助体28ａ〜28ｄが、下部配線層24ａ，24ｂの側
壁の絶縁膜２５と補助体28ａ〜28ｄとの間の間隔，補助
体28ｂ，28ｃ間の間隔それぞれ約３μｍを開けて、形成
される（図２（ｇ））。
ａ〜26ｅを選択的に除去すると、下部配線層24ａ，24ｂ
と並行して凸状かつ幅約３μｍの帯状の無機ＳＯＧ膜か
らなる補助体28ａ〜28ｄが、下部配線層24ａ，24ｂの側
壁の絶縁膜２５と補助体28ａ〜28ｄとの間の間隔，補助
体28ｂ，28ｃ間の間隔それぞれ約３μｍを開けて、形成
される（図２（ｇ））。
【００３２】続いて、窒素ガス中、温度１５０〜１７０
℃の条件で、加熱処理を行い、無機ＳＯＧ膜からなる補
助体28ａ〜28ｄに含まれる溶媒を蒸発・除去する。次い
で、平坦化のため、全面に上記と同じ種類の無機ＳＯＧ
を塗布し、第２のＳＯＧ膜２９を形成する。このとき、
下部配線層24ａ，24ｂ間の間隔が広い場合でも、凹部に
は補助体28ａ〜28ｄが形成されているので、実質的な凹
部の幅が狭くなっているので、形成された第２のＳＯＧ
膜２９の膜厚は、下部配線層24ａ，24ｂ間の間隔が広い
部分と狭い部分とで殆ど変わず、均一に形成される。ま
た、下部配線層24ａ，24ｂ上及び凹部の補助体28ａ〜28
ｄ上では薄く、かつ凹部では厚く形成され、表面の平坦
化が図られる（図２（ｈ））。
℃の条件で、加熱処理を行い、無機ＳＯＧ膜からなる補
助体28ａ〜28ｄに含まれる溶媒を蒸発・除去する。次い
で、平坦化のため、全面に上記と同じ種類の無機ＳＯＧ
を塗布し、第２のＳＯＧ膜２９を形成する。このとき、
下部配線層24ａ，24ｂ間の間隔が広い場合でも、凹部に
は補助体28ａ〜28ｄが形成されているので、実質的な凹
部の幅が狭くなっているので、形成された第２のＳＯＧ
膜２９の膜厚は、下部配線層24ａ，24ｂ間の間隔が広い
部分と狭い部分とで殆ど変わず、均一に形成される。ま
た、下部配線層24ａ，24ｂ上及び凹部の補助体28ａ〜28
ｄ上では薄く、かつ凹部では厚く形成され、表面の平坦
化が図られる（図２（ｈ））。
【００３３】次に、ＣＦ4 ガス＋ＣＨＦ3 ガスの混合ガ
ス又はＣＦ4 ガス＋Ｏ2 ガスの混合ガスを用いたドライ
エッチングにより、絶縁膜が表出するまで第２のＳＯＧ
膜２９の表層をエッチバックした後、窒素又は酸素ガス
雰囲気中、温度４００℃の条件で、時間１５分程度加熱
処理を行い、補助体28ａ〜28ｄ及び第２のＳＯＧ膜２９
を固化する。
ス又はＣＦ4 ガス＋Ｏ2 ガスの混合ガスを用いたドライ
エッチングにより、絶縁膜が表出するまで第２のＳＯＧ
膜２９の表層をエッチバックした後、窒素又は酸素ガス
雰囲気中、温度４００℃の条件で、時間１５分程度加熱
処理を行い、補助体28ａ〜28ｄ及び第２のＳＯＧ膜２９
を固化する。
【００３４】次いで、ＣＶＤ法により膜厚約3000Åのシ
リコン酸化膜（絶縁膜）３０を形成し、補助体28ａ〜28
ｄ及び第２のＳＯＧ膜２９を被覆する（図３（ｉ））。
次に、フォトリソグラフィによりパターニングされたレ
ジスト膜３１をマスクとして下部配線層24ａ，24ｂ上の
シリコン酸化膜２５，３０を選択的に除去して、ビアホ
ール（開口部）32ａ，32ｂを形成する（図３（ｊ））。
リコン酸化膜（絶縁膜）３０を形成し、補助体28ａ〜28
ｄ及び第２のＳＯＧ膜２９を被覆する（図３（ｉ））。
次に、フォトリソグラフィによりパターニングされたレ
ジスト膜３１をマスクとして下部配線層24ａ，24ｂ上の
シリコン酸化膜２５，３０を選択的に除去して、ビアホ
ール（開口部）32ａ，32ｂを形成する（図３（ｊ））。
【００３５】次いで、ビアホール32ａ，32ｂを被覆して
Ａｌ膜を形成し、パターニングすると、ビアホール32
ａ，32ｂを介して下部配線層24ａ，24ｂと接続する上部
配線層３３が形成され、半導体装置が完成する（図３
（ｋ））。
Ａｌ膜を形成し、パターニングすると、ビアホール32
ａ，32ｂを介して下部配線層24ａ，24ｂと接続する上部
配線層３３が形成され、半導体装置が完成する（図３
（ｋ））。
【００３６】以上のように、本発明の第１の実施例によ
れば、図２（ｅ），（ｆ）に示すように、補助体28ａ〜
28ｄとなる第１のＳＯＧ膜を塗布により形成し、更にエ
ッチバックしているので、補助体28ａ〜28ｄの高さを容
易に下部配線層24ａ，24ｂ及び被覆するシリコン酸化膜
２５の高さに揃えることが可能である。また、図２
（ｇ）に示すように、下部配線層24ａ，24ｂ間の凹部に
補助体28ａ〜28ｄを形成しているので、凹部の幅は実質
的に狭くなり、図２（ｈ）に示すように、平坦化のため
の第２のＳＯＧ膜２９の膜厚は、下部配線層24ａ，24ｂ
間の間隔が広い部分と狭い部分とで殆ど変わらず、均一
に形成される。しかも、第１のＳＯＧ膜からなる補助体
28ａ〜28ｄは絶縁膜なので、下部配線層24ａ，24ｂ間の
浮遊容量は増加しない。
れば、図２（ｅ），（ｆ）に示すように、補助体28ａ〜
28ｄとなる第１のＳＯＧ膜を塗布により形成し、更にエ
ッチバックしているので、補助体28ａ〜28ｄの高さを容
易に下部配線層24ａ，24ｂ及び被覆するシリコン酸化膜
２５の高さに揃えることが可能である。また、図２
（ｇ）に示すように、下部配線層24ａ，24ｂ間の凹部に
補助体28ａ〜28ｄを形成しているので、凹部の幅は実質
的に狭くなり、図２（ｈ）に示すように、平坦化のため
の第２のＳＯＧ膜２９の膜厚は、下部配線層24ａ，24ｂ
間の間隔が広い部分と狭い部分とで殆ど変わらず、均一
に形成される。しかも、第１のＳＯＧ膜からなる補助体
28ａ〜28ｄは絶縁膜なので、下部配線層24ａ，24ｂ間の
浮遊容量は増加しない。
【００３７】また、通常の無機ＳＯＧ膜と比較して、一
般式：
般式：
【００３８】
【化６】
【００３９】で表される上記の無機ＳＯＧ膜は膜厚を厚
く形成した場合でも、クラックは発生しにくいことが実
験により判明している。これにより、ＳＯＧ膜にクラッ
クを発生させることなく、下部配線層24ａ，24ｂにより
生ずる相当段差のある凹部に形成することができる。
く形成した場合でも、クラックは発生しにくいことが実
験により判明している。これにより、ＳＯＧ膜にクラッ
クを発生させることなく、下部配線層24ａ，24ｂにより
生ずる相当段差のある凹部に形成することができる。
【００４０】なお、上記実施例では平坦化のための絶縁
膜を第２のＳＯＧ膜２９により形成しているが、図７
（ａ）〜（ｃ）に示す第３の実施例のように、補助体28
ａ〜28ｄを被覆して直接ＣＶＤ法によりシリコン酸化膜
３４を形成してもよい。この場合でも、少なくとも凹部
の幅の１／２以上の膜厚のシリコン酸化膜３４を形成す
ることにより、凹部を埋めて表面の平坦化を図ることが
できる。
膜を第２のＳＯＧ膜２９により形成しているが、図７
（ａ）〜（ｃ）に示す第３の実施例のように、補助体28
ａ〜28ｄを被覆して直接ＣＶＤ法によりシリコン酸化膜
３４を形成してもよい。この場合でも、少なくとも凹部
の幅の１／２以上の膜厚のシリコン酸化膜３４を形成す
ることにより、凹部を埋めて表面の平坦化を図ることが
できる。
【００４１】また、下部配線層24ａ，24ｂを被覆してシ
リコン酸化膜２５を形成し、その上に補助体28ａ〜28ｄ
を形成し、更に第２のＳＯＧ膜を形成しているが、下部
配線層24ａ，24ｂを被覆するシリコン酸化膜２５を形成
せずに、上記の一般式で示される構造を有する、補助体
28ａ〜28ｄとなる第１のＳＯＧ膜及び平坦化のための第
２のＳＯＧ膜２９を、下部配線層24ａ，24ｂ間の凹部の
基体２１上に直接形成してもよい。ところで、上記の一
般式で示される構造を有する無機ＳＯＧ膜は、有機ＳＯ
Ｇと比較して百数十度という低温で加熱処理を行うこと
により、容易に水分を除去することができる。これは、
ほとんどの含有水分が物理吸着しており、化学吸着して
いる含有水分が殆どないためだと考えられる。従って、
従来例のようにＳＯＧ膜への水分の吸収及びＳＯＧ膜か
らの脱水を防ぐため、必ずしも第１の実施例のようにＣ
ＶＤ法等により形成されたシリコン酸化膜３０によりＳ
ＯＧ膜を保護しなくてもよい。
リコン酸化膜２５を形成し、その上に補助体28ａ〜28ｄ
を形成し、更に第２のＳＯＧ膜を形成しているが、下部
配線層24ａ，24ｂを被覆するシリコン酸化膜２５を形成
せずに、上記の一般式で示される構造を有する、補助体
28ａ〜28ｄとなる第１のＳＯＧ膜及び平坦化のための第
２のＳＯＧ膜２９を、下部配線層24ａ，24ｂ間の凹部の
基体２１上に直接形成してもよい。ところで、上記の一
般式で示される構造を有する無機ＳＯＧ膜は、有機ＳＯ
Ｇと比較して百数十度という低温で加熱処理を行うこと
により、容易に水分を除去することができる。これは、
ほとんどの含有水分が物理吸着しており、化学吸着して
いる含有水分が殆どないためだと考えられる。従って、
従来例のようにＳＯＧ膜への水分の吸収及びＳＯＧ膜か
らの脱水を防ぐため、必ずしも第１の実施例のようにＣ
ＶＤ法等により形成されたシリコン酸化膜３０によりＳ
ＯＧ膜を保護しなくてもよい。
【００４２】（２）第２の実施例 図４（ａ）〜（ｄ），図５（ｅ）〜（ｈ），図６（ｉ）
は、本発明の第２の実施例の半導体装置の製造方法につ
いて説明する断面図である。
は、本発明の第２の実施例の半導体装置の製造方法につ
いて説明する断面図である。
【００４３】まず、図４（ａ）に示すように、シリコン
基板４２上にシリコン酸化膜４３を形成した後、シリコ
ン酸化膜４３上に膜厚約０．７μｍのＡｌ膜からなる下
部配線層44ａ，44ｂを形成する。このとき、配線上の都
合により、場所により下部配線層44ａ，44ｂ間の間隔が
狭い領域と広い領域が生ずる。
基板４２上にシリコン酸化膜４３を形成した後、シリコ
ン酸化膜４３上に膜厚約０．７μｍのＡｌ膜からなる下
部配線層44ａ，44ｂを形成する。このとき、配線上の都
合により、場所により下部配線層44ａ，44ｂ間の間隔が
狭い領域と広い領域が生ずる。
【００４４】次に、熱ＣＶＤ法又はプラズマＣＶＤ法に
より下部配線層44ａ，44ｂを被覆して膜厚約5000Åのシ
リコン酸化膜（絶縁膜）４５を形成する（図４
（ｂ））。次に、加熱処理前の一般式：
より下部配線層44ａ，44ｂを被覆して膜厚約5000Åのシ
リコン酸化膜（絶縁膜）４５を形成する（図４
（ｂ））。次に、加熱処理前の一般式：
【００４５】
【化７】
【００４６】で表される無機ＳＯＧを全面に塗布する。
これにより、下部配線層44ａ，44ｂ間の凹部が膜厚０．
７〜１μｍの第３のＳＯＧ膜４６により埋め込まれる
（図４（ｃ））。続いて、溶剤を蒸発・除去するため、
温度１５０〜１７０℃の温度で加熱処理を行う。
これにより、下部配線層44ａ，44ｂ間の凹部が膜厚０．
７〜１μｍの第３のＳＯＧ膜４６により埋め込まれる
（図４（ｃ））。続いて、溶剤を蒸発・除去するため、
温度１５０〜１７０℃の温度で加熱処理を行う。
【００４７】次いで、塗布法により全面にレジスト膜
（感光性塗布膜）を形成する。続いて、フォトリソグラ
フィーによりレジスト膜をパターニングし、下部配線層
44ａ，44ｂ間の凹部上の無機ＳＯＧ膜の上に下部配線層
44ａ，44ｂと所定の間隔をおいて下部配線層44ａ，44ｂ
と並行して凸状かつ幅約３μｍの帯状のレジスト膜47ａ
〜47ｄを形成する。このとき、帯状のレジスト膜47ａ〜
47ｄの幅，レジスト膜47ａ〜47ｄ間の間隔がそれぞれ約
３μｍとなるようにするとともに、下部配線層44ａ，24
ｂの側壁のシリコン酸化膜４５とレジスト膜47ｂ，47ｄ
の端部との間の間隔が約３μｍとなるようにする（図４
（ｄ））。
（感光性塗布膜）を形成する。続いて、フォトリソグラ
フィーによりレジスト膜をパターニングし、下部配線層
44ａ，44ｂ間の凹部上の無機ＳＯＧ膜の上に下部配線層
44ａ，44ｂと所定の間隔をおいて下部配線層44ａ，44ｂ
と並行して凸状かつ幅約３μｍの帯状のレジスト膜47ａ
〜47ｄを形成する。このとき、帯状のレジスト膜47ａ〜
47ｄの幅，レジスト膜47ａ〜47ｄ間の間隔がそれぞれ約
３μｍとなるようにするとともに、下部配線層44ａ，24
ｂの側壁のシリコン酸化膜４５とレジスト膜47ｂ，47ｄ
の端部との間の間隔が約３μｍとなるようにする（図４
（ｄ））。
【００４８】次いで、レジスト膜47ａ〜47ｄをマスクと
してＣＦ4 ガス＋ＣＨＦ3 ガスの混合ガスを用いて下部
配線層44ａ，44ｂ間の凹部のシリコン酸化膜４５が表出
するまでドライエッチングする。これにより、下部配線
層44ａ，44ｂと並行して凸状かつ帯状の無機ＳＯＧ膜
（第４のＳＯＧ膜）からなる補助体48ａ〜48ｄが形成さ
れる（図５（ｅ））。
してＣＦ4 ガス＋ＣＨＦ3 ガスの混合ガスを用いて下部
配線層44ａ，44ｂ間の凹部のシリコン酸化膜４５が表出
するまでドライエッチングする。これにより、下部配線
層44ａ，44ｂと並行して凸状かつ帯状の無機ＳＯＧ膜
（第４のＳＯＧ膜）からなる補助体48ａ〜48ｄが形成さ
れる（図５（ｅ））。
【００４９】次に、レジスト剥離液によりレジスト膜47
ａ〜47ｄを除去する。続いて、温度４００℃，窒素又は
酸素雰囲気中での加熱処理により補助体48ａ〜48ｄを固
化する。
ａ〜47ｄを除去する。続いて、温度４００℃，窒素又は
酸素雰囲気中での加熱処理により補助体48ａ〜48ｄを固
化する。
【００５０】次いで、全面に上記と同じ種類の無機ＳＯ
Ｇを塗布し、第４のＳＯＧ膜４９を形成する。このと
き、下部配線層44ａ，44ｂ間の間隔が広い場合でも、凹
部には補助体48ａ〜48ｄが形成されているので、実質的
な凹部の幅が狭くなっている。従って、形成された無機
ＳＯＧ膜の膜厚は、下部配線層44ａ，44ｂ間の間隔が広
い部分と狭い部分とで殆ど変わらず、均一に形成され
る。また、下部配線層44ａ，44ｂ上及び凹部の補助体48
ａ〜48ｄ上では薄く、かつ凹部では厚く形成され、表面
の平坦化が図られる（図５（ｆ））。
Ｇを塗布し、第４のＳＯＧ膜４９を形成する。このと
き、下部配線層44ａ，44ｂ間の間隔が広い場合でも、凹
部には補助体48ａ〜48ｄが形成されているので、実質的
な凹部の幅が狭くなっている。従って、形成された無機
ＳＯＧ膜の膜厚は、下部配線層44ａ，44ｂ間の間隔が広
い部分と狭い部分とで殆ど変わらず、均一に形成され
る。また、下部配線層44ａ，44ｂ上及び凹部の補助体48
ａ〜48ｄ上では薄く、かつ凹部では厚く形成され、表面
の平坦化が図られる（図５（ｆ））。
【００５１】次に、ＣＦ4 ガス＋ＣＨＦ3 ガスの混合ガ
ス又はＣＦ4 ガス＋Ｏ2 ガスの混合ガスを用いたドライ
エッチングにより、絶縁膜が表出するまで補助体48ａ〜
48ｄ及び第４のＳＯＧ膜４９の表層をエッチバックした
後、窒素又は酸素ガス雰囲気中、温度４００℃の条件
で、時間１５分程度加熱処理を行い、補助体48ａ〜48ｄ
及び第４のＳＯＧ膜４９を固化する。
ス又はＣＦ4 ガス＋Ｏ2 ガスの混合ガスを用いたドライ
エッチングにより、絶縁膜が表出するまで補助体48ａ〜
48ｄ及び第４のＳＯＧ膜４９の表層をエッチバックした
後、窒素又は酸素ガス雰囲気中、温度４００℃の条件
で、時間１５分程度加熱処理を行い、補助体48ａ〜48ｄ
及び第４のＳＯＧ膜４９を固化する。
【００５２】次いで、ＣＶＤ法により膜厚約3000Åのシ
リコン酸化膜（絶縁膜）５０を形成し、シリコン酸化膜
４５，補助体48ａ〜48ｄ及び第４のＳＯＧ膜４９を被覆
する（図５（ｇ））。
リコン酸化膜（絶縁膜）５０を形成し、シリコン酸化膜
４５，補助体48ａ〜48ｄ及び第４のＳＯＧ膜４９を被覆
する（図５（ｇ））。
【００５３】次いで、新たに形成されたレジスト膜５１
をマスクとして下部配線層44ａ，44ｂ上のシリコン酸化
膜４５，４９を選択的に除去して、ビアホール（開口
部）52ａ，52ｂを形成する（図５（ｈ））。
をマスクとして下部配線層44ａ，44ｂ上のシリコン酸化
膜４５，４９を選択的に除去して、ビアホール（開口
部）52ａ，52ｂを形成する（図５（ｈ））。
【００５４】次に、レジスト膜５１を除去した後、ビア
ホール52ａ，52ｂを被覆してアルミ膜を形成し、パター
ニングすると、ビアホール52ａ，52ｂを介して下部配線
層44ａ，44ｂと接続する上部配線層５３が形成され、半
導体装置が完成する（図６（ｉ））。
ホール52ａ，52ｂを被覆してアルミ膜を形成し、パター
ニングすると、ビアホール52ａ，52ｂを介して下部配線
層44ａ，44ｂと接続する上部配線層５３が形成され、半
導体装置が完成する（図６（ｉ））。
【００５５】以上のように、本発明の第２の実施例によ
れば、図４（ｃ），図５（ｇ）に示すように、補助体48
ａ〜48ｄとなる第３のＳＯＧ膜４６を塗布により形成
し、更にエッチバックしているので、補助体48ａ〜48ｄ
の高さを容易に下部配線層44ａ，44ｂ及び被覆するシリ
コン酸化膜45５の高さに揃えることが可能である。ま
た、図５（ｅ）に示すように、下部配線層44ａ，44ｂ間
の凹部に補助体48ａ〜48ｄを形成しているので、図５
（ｆ）に示すように、凹部の幅は実質的に狭くなり、平
坦化のための第４のＳＯＧ膜４９の膜厚は、下部配線層
44ａ，44ｂ間の間隔が広い部分と狭い部分とで殆ど変わ
らず、均一に形成される。しかも、第３のＳＯＧ膜から
なる補助体48ａ〜48ｄは絶縁膜なので、下部配線層44
ａ，44ｂ間の浮遊容量は増加しない。
れば、図４（ｃ），図５（ｇ）に示すように、補助体48
ａ〜48ｄとなる第３のＳＯＧ膜４６を塗布により形成
し、更にエッチバックしているので、補助体48ａ〜48ｄ
の高さを容易に下部配線層44ａ，44ｂ及び被覆するシリ
コン酸化膜45５の高さに揃えることが可能である。ま
た、図５（ｅ）に示すように、下部配線層44ａ，44ｂ間
の凹部に補助体48ａ〜48ｄを形成しているので、図５
（ｆ）に示すように、凹部の幅は実質的に狭くなり、平
坦化のための第４のＳＯＧ膜４９の膜厚は、下部配線層
44ａ，44ｂ間の間隔が広い部分と狭い部分とで殆ど変わ
らず、均一に形成される。しかも、第３のＳＯＧ膜から
なる補助体48ａ〜48ｄは絶縁膜なので、下部配線層44
ａ，44ｂ間の浮遊容量は増加しない。
【００５６】また、一般式：
【００５７】
【化８】
【００５８】で表される無機ＳＯＧ膜を用いているの
で、下部配線層44ａ，44ｂにより生ずる相当段差のある
凹部に形成することができる。また、有機ＳＯＧと比較
して百数十度という低温で加熱処理を行うことにより、
容易に水分を除去することができるので、従来例のよう
にＳＯＧ膜への水分の吸収及びＳＯＧ膜からの脱水を防
ぐため、ＣＶＤ法等により形成された絶縁膜によりＳＯ
Ｇ膜を保護しなくてもよい。
で、下部配線層44ａ，44ｂにより生ずる相当段差のある
凹部に形成することができる。また、有機ＳＯＧと比較
して百数十度という低温で加熱処理を行うことにより、
容易に水分を除去することができるので、従来例のよう
にＳＯＧ膜への水分の吸収及びＳＯＧ膜からの脱水を防
ぐため、ＣＶＤ法等により形成された絶縁膜によりＳＯ
Ｇ膜を保護しなくてもよい。
【００５９】なお、上記実施例では平坦化のための絶縁
膜を第４のＳＯＧ膜４９により形成しているが、図７
（ａ）〜（ｃ）に示すのと同様に、補助体48ａ〜48ｄを
被覆して直接ＣＶＤ法によりシリコン酸化膜を形成して
もよい。この場合でも、少なくとも凹部の幅の１／２以
上の膜厚のシリコン酸化膜を形成することにより、凹部
を埋めて表面の平坦化を図ることができる。
膜を第４のＳＯＧ膜４９により形成しているが、図７
（ａ）〜（ｃ）に示すのと同様に、補助体48ａ〜48ｄを
被覆して直接ＣＶＤ法によりシリコン酸化膜を形成して
もよい。この場合でも、少なくとも凹部の幅の１／２以
上の膜厚のシリコン酸化膜を形成することにより、凹部
を埋めて表面の平坦化を図ることができる。
【００６０】また、第１の実施例において説明したのと
同様に、下部配線層44ａ，44ｂを被覆してシリコン酸化
膜４５を形成し、その上に補助体48ａ〜48ｄを形成し、
更に第４のＳＯＧ膜４９を形成しているが、下部配線層
44ａ，44ｂを被覆するシリコン酸化膜４５を形成せず
に、上記の一般式で示される構造を有する、補助体48ａ
〜48ｄとなる第３のＳＯＧ膜及び平坦化のための第４の
ＳＯＧ膜４９を、下部配線層44ａ，44ｂ間の凹部の基体
４１上に直接形成してもよい。
同様に、下部配線層44ａ，44ｂを被覆してシリコン酸化
膜４５を形成し、その上に補助体48ａ〜48ｄを形成し、
更に第４のＳＯＧ膜４９を形成しているが、下部配線層
44ａ，44ｂを被覆するシリコン酸化膜４５を形成せず
に、上記の一般式で示される構造を有する、補助体48ａ
〜48ｄとなる第３のＳＯＧ膜及び平坦化のための第４の
ＳＯＧ膜４９を、下部配線層44ａ，44ｂ間の凹部の基体
４１上に直接形成してもよい。
【００６１】
【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、下部配線層間の凹部に凸状のＳＯＧ膜
又は第１のＳＯＧ膜からなる補助体を形成している。塗
布形成し、また、更にエッチバックすることにより、補
助体の高さを容易に下部配線層及び被覆する絶縁膜の高
さに揃えることが可能である。また、このような補助体
により、基体全体に渡り比較的均一な膜厚のＳＯＧ膜等
を形成することができる。しかも、ＳＯＧ膜等からなる
補助体は絶縁膜なので、下部配線層間の浮遊容量の増加
を防止することができる。
造方法によれば、下部配線層間の凹部に凸状のＳＯＧ膜
又は第１のＳＯＧ膜からなる補助体を形成している。塗
布形成し、また、更にエッチバックすることにより、補
助体の高さを容易に下部配線層及び被覆する絶縁膜の高
さに揃えることが可能である。また、このような補助体
により、基体全体に渡り比較的均一な膜厚のＳＯＧ膜等
を形成することができる。しかも、ＳＯＧ膜等からなる
補助体は絶縁膜なので、下部配線層間の浮遊容量の増加
を防止することができる。
【００６２】これにより、下部配線層の間隔が一定でな
い場合でも、浮遊容量の増加等下部配線層間での電気的
な干渉を生じさせることなく、均一な平坦化を図ること
ができる。
い場合でも、浮遊容量の増加等下部配線層間での電気的
な干渉を生じさせることなく、均一な平坦化を図ること
ができる。
【００６３】また、ＳＯＧ膜，第１のＳＯＧ膜又は第２
のＳＯＧ膜は、
のＳＯＧ膜は、
【００６４】
【化９】
【００６５】からなっているので、有機ＳＯＧと比較し
て百数十度という低温で加熱処理を行うことにより、容
易に水分を除去することができる。従って、従来例のよ
うにＳＯＧ膜への水分の吸収及びＳＯＧ膜からの脱水を
防ぐため、必ずしもＣＶＤ法等により形成された絶縁膜
によりＳＯＧ膜を保護しなくてもよくなる。
て百数十度という低温で加熱処理を行うことにより、容
易に水分を除去することができる。従って、従来例のよ
うにＳＯＧ膜への水分の吸収及びＳＯＧ膜からの脱水を
防ぐため、必ずしもＣＶＤ法等により形成された絶縁膜
によりＳＯＧ膜を保護しなくてもよくなる。
【００６６】更に、通常の無機ＳＯＧ膜と比較して、上
記の無機ＳＯＧ膜は膜厚を厚く形成した場合でも、クラ
ックが発生しにくいので、ＳＯＧ膜にクラックを発生さ
せることなく、下部配線層により生ずる相当段差のある
凹部に形成することができる。
記の無機ＳＯＧ膜は膜厚を厚く形成した場合でも、クラ
ックが発生しにくいので、ＳＯＧ膜にクラックを発生さ
せることなく、下部配線層により生ずる相当段差のある
凹部に形成することができる。
【図１】本発明の第１の実施例について説明する断面図
（その１）である。
（その１）である。
【図２】本発明の第１の実施例について説明する断面図
（その２）である。
（その２）である。
【図３】本発明の第１の実施例について説明する断面図
（その３）である。
（その３）である。
【図４】本発明の第２の実施例について説明する断面図
（その１）である。
（その１）である。
【図５】本発明の第２の実施例について説明する断面図
（その２）である。
（その２）である。
【図６】本発明の第２の実施例について説明する断面図
（その３）である。
（その３）である。
【図７】本発明の第３の実施例について説明する断面図
である。
である。
【図８】従来例について説明する断面図である。
【図９】他の従来例について説明する断面図（その１）
である。
である。
【図１０】他の従来例について説明する断面図（その
２）である。
２）である。
２１，４１ 基体、 ２２，４２ シリコン基板、 ２３，４３ シリコン酸化膜、 24ａ，24ｂ，44ａ，44ｂ 下部配線層、 ２５，３０，４５，５０ シリコン酸化膜（絶縁膜）、 ２６，26ａ〜26ｅ，47ａ〜47ｅ レジスト膜（感光性塗
布膜）、 ２７ 第１のＳＯＧ膜、 28ａ〜28ｄ，48ａ〜48ｄ 補助体、 ２９ 第２のＳＯＧ膜、 ３１，５１ レジスト膜、 32ａ，32ｂ，52ａ，52ｂ ビアホール（開口部）、 ３３，５３ 上部配線層、 ４６ 第３のＳＯＧ膜、 ４９ 第４のＳＯＧ膜。
布膜）、 ２７ 第１のＳＯＧ膜、 28ａ〜28ｄ，48ａ〜48ｄ 補助体、 ２９ 第２のＳＯＧ膜、 ３１，５１ レジスト膜、 32ａ，32ｂ，52ａ，52ｂ ビアホール（開口部）、 ３３，５３ 上部配線層、 ４６ 第３のＳＯＧ膜、 ４９ 第４のＳＯＧ膜。
Claims (11)
- 【請求項１】 基体上の下部配線層を被覆する平坦化さ
れた層間絶縁膜であって、前記下部配線層上の層間絶縁
膜に開口部を形成し、該開口部を介して前記下部配線層
と接続する上部配線層を形成する半導体装置の製造方法
において、 前記基体上に形成された複数の下部配線層を被覆する絶
縁膜を形成する工程と、 前記下部配線層間の凹部を埋めて前記絶縁膜上に感光性
塗布膜を形成した後、パターニングして前記下部配線層
間の凹部の絶縁膜上に凸状の感光性塗布膜を形成する工
程と、 前記下部配線層と前記凸状の感光性塗布膜との間の凹部
を埋めて第１のＳＯＧ膜を形成する工程と、 前記凸状の感光性塗布膜を除去して前記下部配線層間の
凹部の絶縁膜上に凸状の前記第１のＳＯＧ膜を残存し、
補助体を形成する工程と、 前記補助体の形成により残存する凹部を埋めて第２のＳ
ＯＧ膜を形成した後、加熱処理する工程とを有する半導
体装置の製造方法。 - 【請求項２】 基体上の下部配線層を被覆する平坦化さ
れた層間絶縁膜であって、前記下部配線層上の層間絶縁
膜に開口部を形成し、該開口部を介して前記下部配線層
と接続する上部配線層を形成する半導体装置の製造方法
において、 前記基体上に形成された複数の下部配線層を被覆する第
１の絶縁膜を形成する工程と、 前記下部配線層間の凹部を埋めて前記第１の絶縁膜上に
感光性塗布膜を形成した後、パターニングして前記下部
配線層間の凹部の第１の絶縁膜上に凸状の感光性塗布膜
を形成する工程と、 前記凸状の感光性塗布膜の形成により残存する凹部を埋
めてＳＯＧ膜を形成する工程と、 前記凸状の感光性塗布膜を除去して前記下部配線層間の
凹部の絶縁膜上に凸状の前記ＳＯＧ膜を残存し、補助体
を形成した後、加熱処理する工程と、 前記第１の絶縁膜及び前記補助体を被覆して化学的気相
成長法により第２の絶縁膜を形成する工程とを有する半
導体装置の製造方法。 - 【請求項３】 基体上の下部配線層を被覆する平坦化さ
れた層間絶縁膜であって、前記下部配線層上の層間絶縁
膜に開口部を形成し、該開口部を介して前記下部配線層
と接続する上部配線層を形成する半導体装置の製造方法
において、 前記基体上に形成された複数の下部配線層を被覆する絶
縁膜を形成する工程と、 前記下部配線層間の凹部を埋めて前記絶縁膜上に第１の
ＳＯＧ膜を形成する工程と、 前記第１のＳＯＧ膜をパターニングして前記下部配線層
間の凹部の絶縁膜上に凸状の前記第１のＳＯＧ膜からな
る補助体を形成する工程と、 前記補助体の形成により残存する凹部を埋めて第２のＳ
ＯＧ膜を形成した後、加熱処理する工程とを有する半導
体装置の製造方法。 - 【請求項４】 基体上の下部配線層を被覆する平坦化さ
れた層間絶縁膜であって、前記下部配線層上の層間絶縁
膜に開口部を形成し、該開口部を介して前記下部配線層
と接続する上部配線層を形成する半導体装置の製造方法
において、 前記基体上に形成された複数の下部配線層を被覆する第
１の絶縁膜を形成する工程と、 前記下部配線層間の凹部を埋めて前記第１の絶縁膜上に
ＳＯＧ膜を形成した後、パターニングして前記下部配線
層間の凹部の第１の絶縁膜上に凸状の前記ＳＯＧ膜から
なる補助体を形成した後、加熱処理する工程と、 前記第１の絶縁膜及び補助体を被覆して化学的気相成長
法により第２の絶縁膜を形成する工程とを有する半導体
装置の製造方法。 - 【請求項５】 基体上の下部配線層を被覆する平坦化さ
れた層間絶縁膜であって、前記下部配線層上の層間絶縁
膜に開口部を形成し、該開口部を介して前記下部配線層
と接続する上部配線層を形成する半導体装置の製造方法
において、 前記下部配線層間の凹部を埋めて感光性塗布膜を形成し
た後、パターニングして前記下部配線層間の凹部の基体
上に凸状の感光性塗布膜を形成する工程と、 前記下部配線層と前記凸状の感光性塗布膜との間の凹部
を埋めて第１のＳＯＧ膜を形成する工程と、 前記凸状の感光性塗布膜を除去して前記下部配線層間の
凹部の基体上に凸状の前記第１のＳＯＧ膜を残存し、補
助体を形成する工程と、 前記補助体の形成により残存する凹部を埋めて第２のＳ
ＯＧ膜を形成した後、加熱処理する工程とを有する半導
体装置の製造方法。 - 【請求項６】 基体上の下部配線層を被覆する平坦化さ
れた層間絶縁膜であって、前記下部配線層上の層間絶縁
膜に開口部を形成し、該開口部を介して前記下部配線層
と接続する上部配線層を形成する半導体装置の製造方法
において、 前記下部配線層間の凹部を埋めて感光性塗布膜を形成し
た後、パターニングして前記下部配線層間の凹部の基体
上に凸状の感光性塗布膜を形成する工程と、 前記凸状の感光性塗布膜の形成により残存する凹部を埋
めてＳＯＧ膜を形成する工程と、 前記凸状の感光性塗布膜を除去して前記下部配線層間の
凹部の基体上に凸状の前記ＳＯＧ膜を残存し、補助体を
形成した後、加熱処理する工程と、 前記下部配線層及び補助体を被覆して化学的気相成長法
により絶縁膜を形成する工程とを有する半導体装置の製
造方法。 - 【請求項７】 基体上の下部配線層を被覆する平坦化さ
れた層間絶縁膜であって、前記下部配線層上の層間絶縁
膜に開口部を形成し、該開口部を介して前記下部配線層
と接続する上部配線層を形成する半導体装置の製造方法
において、 前記下部配線層間の凹部を埋めて第１のＳＯＧ膜を形成
した後、パターニングして前記下部配線層間の凹部の基
体上に凸状の前記第１のＳＯＧ膜からなる補助体を形成
する工程と、 前記補助体の形成により残存する凹部を埋めて第２のＳ
ＯＧ膜を形成した後、加熱処理する工程とを有する半導
体装置の製造方法。 - 【請求項８】 基体上の下部配線層を被覆する平坦化さ
れた層間絶縁膜であって、前記下部配線層上の層間絶縁
膜に開口部を形成し、該開口部を介して前記下部配線層
と接続する上部配線層を形成する半導体装置の製造方法
において、 前記下部配線層間の凹部を埋めてＳＯＧ膜を形成する工
程と、 前記ＳＯＧ膜をパターニングして前記下部配線層間の凹
部の基体上に凸状の前記ＳＯＧ膜からなる補助体を形成
した後、加熱処理する工程と、 前記下部配線層及び補助体を被覆して化学的気相成長法
により絶縁膜を形成する工程とを有する半導体装置の製
造方法。 - 【請求項９】 前記補助体の形成により残存する凹部を
埋めて第２のＳＯＧ膜を形成した後、加熱処理する工程
の後、前記第２のＳＯＧ膜を被覆して化学的気相成長法
により絶縁膜を形成する工程を有する請求項１，請求項
３，請求項５及び請求項７のいずれかに記載の半導体装
置の製造方法。 - 【請求項１０】 前記ＳＯＧ膜，第１のＳＯＧ膜又は第
２のＳＯＧ膜は加熱処理前の構造が次の一般式： 【化１】 で示されるものであることを特徴とする請求項１〜請求
項９のいずれかに記載の半導体装置。 - 【請求項１１】 前記ＳＯＧ膜，第１のＳＯＧ膜又は第
２のＳＯＧ膜は加熱処理前の構造が次の一般式： 【化２】 で示されるものであることを特徴とする請求項１〜請求
項９のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9789992A JPH05299517A (ja) | 1992-04-17 | 1992-04-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9789992A JPH05299517A (ja) | 1992-04-17 | 1992-04-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299517A true JPH05299517A (ja) | 1993-11-12 |
Family
ID=14204591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9789992A Withdrawn JPH05299517A (ja) | 1992-04-17 | 1992-04-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299517A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100555479B1 (ko) * | 1999-07-13 | 2006-03-03 | 삼성전자주식회사 | 미세 패턴 사이의 좁은 갭를 갖는 반도체 소자의 층간 절연막형성 방법 |
-
1992
- 1992-04-17 JP JP9789992A patent/JPH05299517A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100555479B1 (ko) * | 1999-07-13 | 2006-03-03 | 삼성전자주식회사 | 미세 패턴 사이의 좁은 갭를 갖는 반도체 소자의 층간 절연막형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4190164B2 (ja) | ダミー絶縁層を用いた集積回路素子の導電性コンタクト体の形成方法 | |
| US5110712A (en) | Incorporation of dielectric layers in a semiconductor | |
| JP2000077625A5 (ja) | ||
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| JPH1117005A (ja) | 半導体装置及びその製造方法 | |
| JP3575448B2 (ja) | 半導体装置 | |
| JP2000183158A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05299517A (ja) | 半導体装置の製造方法 | |
| JPH08306681A (ja) | 平坦化塗布絶縁膜の形成方法 | |
| JP2849286B2 (ja) | 半導体装置の製造方法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| KR100226250B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100199367B1 (ko) | 반도체 소자의 비아 콘택홀 형성방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002124514A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0590425A (ja) | 多層配線形成法 | |
| JP2025152898A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002050688A (ja) | 半導体装置およびその製造方法 | |
| JP2636753B2 (ja) | 半導体装置の製造方法 | |
| JP2000349151A (ja) | 半導体装置およびその製造方法 | |
| JPH0684901A (ja) | 半導体装置の製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPH09270426A (ja) | 半導体装置のパッド電極構造及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |