JPH0964267A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH0964267A
JPH0964267A JP7221889A JP22188995A JPH0964267A JP H0964267 A JPH0964267 A JP H0964267A JP 7221889 A JP7221889 A JP 7221889A JP 22188995 A JP22188995 A JP 22188995A JP H0964267 A JPH0964267 A JP H0964267A
Authority
JP
Japan
Prior art keywords
lead frame
bonding
wire
lead
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7221889A
Other languages
English (en)
Inventor
Koji Tabuchi
浩司 田淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7221889A priority Critical patent/JPH0964267A/ja
Publication of JPH0964267A publication Critical patent/JPH0964267A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】半導体装置用リードフレームにおいて、インナ
リードの変形を防止するとともにボンディングワイヤ長
を短くしボンディング性の向上及び樹脂封止後のワイヤ
変形を防ぎショートの不良率を低減して安定した組立て
を実施する。 【解決手段】本発明のリードフレーム1は、インナリー
ド4の先端部で、かつボンディング面とは反対側の面に
インナリード4を固定する絶縁物2を設けている。これ
により、インナリード4の変形を防ぎ、インナリード4
先端にボンディングが可能になるのでボンディングワイ
ヤ6を短くすることができる。よって、ボンディング工
程における長いボンディングワイヤ6のための変形や樹
脂封止後の樹脂変動によるボンディングワイヤ6同志の
ショートといった不具合を改善することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はリードフレームに関
し、特にワイヤボンディングにて半導体素子の電極パッ
ドに接続されるリードフレームに関する。
【0002】
【従来の技術】従来のリードフレームについて、図面を
参照しながら説明する。
【0003】図7に示すリードフレーム1は、まず、エ
ッチング加工又はプレス加工によりインナリード4のパ
ターンを形成し、次に、めっき加工,ダウンセット加工
を行うことにより得られるが、近年のリードフレーム1
の多ピン化,インナリード4の狭ピッチ化に伴い、リー
ドフレーム1の製造工程や半導体装置の組立て工程にお
いて、インナリード4の変形によるショート,上下のば
らつきといった不具合が発生した。そこで、インナリー
ド4の変形を防ぐ手段として、図8に示すような絶縁物
2でインナリード4を固定する手法が用いられた。これ
は、従来のパターン加工,めっき加工の後に、絶縁物
2、特に片面接着剤を施したポリイミドテープが主流で
あるが、インナリード4に貼り付けて得られる。更に効
果的な手法として、図9,図10あるいは図11に示す
ようなインナリード4の先端部を固定する手段があり、
これにより図8のようなインナリード4の中間部を固定
する構造よりもインナリード4の変形を抑えることがで
きる。
【0004】一方、リードフレーム1の製造方法、特に
エッチング加工において、インナリード4の先端カット
方式がある。これは、インナリード4のピッチの狭ピッ
チ化に伴い通常のエッチングのみの製法ではインナリー
ド4の先端の形状を形成するのが困難であるため、エッ
チング加工時にインナリード4の先端部は全て隣接のイ
ンナリード4と接続し、めっき加工,絶縁物2によるイ
ンナリード4の固定を行った後金型を用いて接続された
インナリード4の先端部を切り離し、本来の形状を形成
する製造方法であるが、この際にも図8のインナリード
4の中間部を固定する構造より、図9および図10に示
すインナリード4の先端部を固定する構造の方が変形を
防ぐ固定の強度,安定性を考慮した場合有利であるとい
える。
【0005】こうして得られた図9,図10あるいは図
11に示すリードフレーム1を用いて半導体素子をAg
ペーストを介してアイランド3に搭載し、次に、金属細
線(以下、ワイヤという)で半導体素子電極パッドとイ
ンナリード4を電気的に接続する。
【0006】
【発明が解決しようとする課題】近年、半導体素子の小
型化が進むにつれインナリードの狭ピッチ化にも制限が
ある為にワイヤ長は長くなる一方である。図7に示す従
来のリードフレームを用いてワイヤボンディングを行っ
た場合、図12に示すように、半導体素子5が大型の時
はボンディング性には問題はなかったが、図13に示す
ように、半導体素子5が小さくなるにつれてワイヤ6は
長くなり、ワイヤ6が垂れ下がって隣接のインナリード
やアイランド3端部に接触する問題が発生する。
【0007】一方、図9,図10あるいは図11に示す
インナリード4の先端部を絶縁物2で固定した場合にお
いても絶縁処理が施されている為に隣接のインナリード
4やアイランド3の部分との接触不良という問題は改善
されるが、図14あるいは図15に示すように、ワイヤ
6の長さについては、先端に絶縁物2を配置してある
分、その絶縁物2を飛び越して更にインナリード4の奥
側にワイヤボンディングしなければならないので、図1
3の構造の時よりもワイヤ6は長くなってしまう。これ
により、樹脂封止工程の樹脂の流れによるワイヤ6の変
形は増大し、図16に示すように樹脂封止後にワイヤ6
同志の接触不良が発生しやすくなるという問題がある。
【0008】本発明の目的は、ワイヤとインナリードや
アイランドとの接触不良及び樹脂封止後のワイヤ同志の
接触不良のないリードフレームを提供することにある。
【0009】
【課題を解決するための手段】本発明は、半導体素子を
搭載するアイランドと、このアイランドの周囲に配置さ
れ前記半導体素子の電極パッドと金属細線を介して電気
的に接続する複数のインナリードとを有する半導体装置
用リードフレームにおいて、前記インナリードの前記金
属細線がボンディングされる面の反対側の面に前記複数
のインナリードのそれぞれを固定する絶縁物を配置する
か、又は前記インナリードの先端部に形成された段差部
に前記インナリードの表面と同一平面となるように前記
インナリードのそれぞれを固定する絶縁物を充填したこ
とを特徴とする。
【0010】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
【0011】図1は本発明の第1の実施の形態の平面
図、図2は図1のリードフレームに半導体素子を搭載し
ワイヤにて接続した断面図、図3は図1のインナリード
のボンディング方法の一例を説明する断面図である。本
発明の第1の実施の形態は、図1に示すように、まず、
図7に示す従来のリードフレーム1と同様にエッチング
加工あるいはプレス加工にてインナリード4を含むパタ
ーン形成を行う。次に、インナリード4のボンディング
領域にめっきを施す。次に、図8あるいは図9,図10
に示す従来のリードフレーム1のボンディングを行う面
と反対側の面にポリイミドテープ等の絶縁物2を貼り付
け、その後、必要あれば、先端カット加工,ダウンセッ
ト加工を行う。
【0012】次に、図2に示すように、このようにして
得られたリードフレーム1のアイランド3にAgペース
トを介して半導体素子5を搭載し、ワイヤ6にてワイヤ
ボンディングを行う。ワイヤボンディング方法の一例
は、図3に示すように、ボンディング装置のヒータプレ
ート7上にリードフレーム1を設置してワイヤボンディ
ングを行うが、ボンディング面と反対側の面に絶縁物2
が貼り付けられているので、インナリード4の最先端に
ボンディングが可能となり、ワイヤ6の長さを短くでき
る。また、最先端部を固定しているので、インナリード
4の変形に対しても従来と同等以上の効果を得ることが
できる。
【0013】図4は図1のインナリードのボンディング
方法の他の例を説明する断面図である。図1のリードフ
レーム1を用いたボンディング方法の他の例は、図4に
示すように、ボンディング装置のヒータプレート7の絶
縁物2と対応する位置にあらかじめ絶縁物2と嵌合する
溝を設けておく。この溝に絶縁物2を嵌合させてインナ
リード4をヒータプレート7上に配置することにより、
インナリード4は絶縁物2を除く全面でヒータプレート
7と密着することができ、ボンディング性が更に向上す
る。
【0014】図5は本発明の第2の実施の形態のリード
フレームに半導体素子を搭載しワイヤにて接続した断面
図である。図5に示すように、本発明の第2の実施の形
態のリードフレーム1は、まず、エッチング加工あるい
はプレス加工にてインナリード4を含むパターンを形成
する。次に、インナリード4の先端部の絶縁物2を充填
する部分にハーフエッチングあるいはコイニングを施し
段差部を形成する。次に、この段差部に絶縁物2を充填
し、インナリード4と絶縁物2が同一平面になるように
成形した後、めっき加工あるいはダウンセット加工を行
う。
【0015】図6は図5のインナリードのボンディング
方法の一例を説明する断面図である。図6に示すよう
に、このようにして得られたリードフレーム1をボンデ
ィング装置のヒータプレート7上に設置してワイヤボン
ディングを行うが、インナリード4と絶縁物2の表面が
同一平面上にあるので、ヒータプレート7の面と完全に
密着でき、ボンディング性は更に向上できる。
【0016】
【発明の効果】以上説明したように本発明は、インナリ
ード先端部かつボンディング面と反対側の面に絶縁物に
よるインナリードの固定を行っているので、インナリー
ドの変形を防止し、なおかつ、インナリードの最先端部
の位置にワイヤボンディングを行うことが可能になり飛
躍的にワイヤ長を短くすることができる。これにより、
従来長ワイヤのため発生していたボンディング時のワイ
ヤ垂れ、カール,又樹脂封止後のワイヤの変形や隣接ワ
イヤとの接触といった不具合を改善することができ、ボ
ンディングによる不良率及び樹脂封止後のショートの不
良率を低減(0%)でき、安定した組立てを実施するこ
とができる効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の平面図である。
【図2】図1のリードフレームに半導体素子を搭載しワ
イヤにて接続した断面図である。
【図3】図1のインナリードのボンディング方法の一例
を説明する断面図である。
【図4】図1のインナリードのボンディング方法の他の
例を説明する断面図である。
【図5】本発明の第2の実施の形態のリードフレームに
半導体素子を搭載しワイヤにて接続した断面図である。
【図6】図5のインナリードのボンディング方法の一例
を説明する断面図である。
【図7】従来のリードフレームの第1の例の平面図であ
る。
【図8】従来のリードフレームの第2の例の平面図であ
る。
【図9】従来のリードフレームの第3の例の平面図であ
る。
【図10】図9の絶縁物で固定した部分の部分拡大平面
図である。
【図11】従来のリードフレームの第4の例の平面図で
ある。
【図12】従来のリードフレームに大型の半導体素子を
搭載しワイヤにて接続した断面図である。
【図13】従来のリードフレームに小型の半導体素子を
搭載した場合のワイヤの垂れの状態を示す断面図であ
る。
【図14】従来のリードフレームのインナリードの先端
部を絶縁物で固定した場合のワイヤの状態を示す固定部
の断面図である。
【図15】従来のリードフレームのインナリードの先端
部を絶縁物で固定した場合のワイヤの状態を示す半導体
素子搭載部の断面図である。
【図16】従来のリードフレームのインナリードの先端
部を絶縁物で固定し樹脂封止後のワイヤ同志の接触状態
を示す平面図である。
【符号の説明】
1 リードフレーム 2 絶縁物 3 アイランド 4 インナリード 5 半導体素子 6 ワイヤ 7 ヒータプレート

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子を搭載するアイランドと、こ
    のアイランドの周囲に配置され前記半導体素子の電極パ
    ッドと金属細線を介して電気的に接続する複数のインナ
    リードとを有する半導体装置用リードフレームにおい
    て、前記インナリードの前記金属細線がボンディングさ
    れる面の反対側の面に前記複数のインナリードのそれぞ
    れを固定する絶縁物を配置したことを特徴とするリード
    フレーム。
  2. 【請求項2】 前記絶縁物が複数のインナリードの先端
    部に配置されていることを特徴とする請求項1記載のリ
    ードフレーム。
  3. 【請求項3】 前記絶縁物がインナリードの先端部に形
    成された段差部に前記インナリードの表面と同一平面と
    なるように充填されていることを特徴とする請求項1記
    載のリードフレーム。
JP7221889A 1995-08-30 1995-08-30 リードフレーム Pending JPH0964267A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7221889A JPH0964267A (ja) 1995-08-30 1995-08-30 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7221889A JPH0964267A (ja) 1995-08-30 1995-08-30 リードフレーム

Publications (1)

Publication Number Publication Date
JPH0964267A true JPH0964267A (ja) 1997-03-07

Family

ID=16773770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7221889A Pending JPH0964267A (ja) 1995-08-30 1995-08-30 リードフレーム

Country Status (1)

Country Link
JP (1) JPH0964267A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228058A (ja) * 1989-03-01 1990-09-11 Mitsubishi Electric Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228058A (ja) * 1989-03-01 1990-09-11 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
CN101114629B (zh) 树脂密封型半导体装置及其制造方法
KR900002908B1 (ko) 수지 봉지형 반도체 장치
CN1855409B (zh) 制造半导体器件的方法
JP2972096B2 (ja) 樹脂封止型半導体装置
JP2003023134A (ja) 半導体装置およびその製造方法
JP3866127B2 (ja) 半導体装置
JP4091050B2 (ja) 半導体装置の製造方法
JP2586835B2 (ja) 半導体集積回路
JPH04352436A (ja) 半導体装置
JPH0964267A (ja) リードフレーム
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3424184B2 (ja) 樹脂封止型半導体装置
JPS60210845A (ja) 樹脂封止型半導体装置
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JPH11145369A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JPH0332048A (ja) 半導体装置
TWI706482B (zh) 引線框架的製造方法及引線框架
JP2717728B2 (ja) リードフレームの製造方法
JP3644555B2 (ja) リードフレームおよび半導体装置
JP2002246528A (ja) 半導体装置の製造方法
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
JP2001044351A (ja) 半導体装置およびその製造方法
JP2004200719A (ja) 半導体装置
KR100201389B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970812