JPH0964367A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0964367A
JPH0964367A JP7216026A JP21602695A JPH0964367A JP H0964367 A JPH0964367 A JP H0964367A JP 7216026 A JP7216026 A JP 7216026A JP 21602695 A JP21602695 A JP 21602695A JP H0964367 A JPH0964367 A JP H0964367A
Authority
JP
Japan
Prior art keywords
semiconductor layer
film
oxide film
gate electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7216026A
Other languages
English (en)
Inventor
Toshiyuki Kishi
敏幸 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP7216026A priority Critical patent/JPH0964367A/ja
Publication of JPH0964367A publication Critical patent/JPH0964367A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 ＳＯＩ基板を用いた半導体装置において従来
問題であった半導体層の素子分離端とゲート電極との重
なり領域での寄生ＭＯＳの発生を、この領域の酸化膜を
ゲート酸化膜より厚くすることにより抑え、リーク電流
を低減することができ、安定したトランジスタ動作を有
する半導体装置を得る。 【解決手段】 支持基板１と絶縁膜２と半導体層３とか
らなるＳＯＩ基板４に設ける半導体装置は、絶縁膜２上
の島状の半導体層３の側面と上面絶縁膜が、ゲート電極
が存在する面のみゲート絶縁膜より厚い膜厚の絶縁膜で
ある境界領域被膜１５を有する半導体装置およびその製
造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体基板上に形成
する金属−酸化膜−半導体（ＭＯＳ）型半導体装置の構
造とその製造方法に関し、とくに素子分離領域端で発生
するリーク電流を低減する半導体装置の構造およびその
製造方法に関する。
【０００２】
【従来の技術】支持基板に形成する絶縁膜上に半導体層
を有する半導体基板、いわゆるＳＯＩ（Ｓｉｌｉｃｏｎ
Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いる半導体装置
が知られている。
【０００３】このＳＯＩ基板を用いる半導体装置におい
ては、素子間の完全な絶縁分離が可能であり、ラッチア
ップやソフトエラーを抑制することができるという利点
をもつことが知られている。
【０００４】さらにまた、絶縁膜上に形成する半導体層
を薄膜化する半導体装置では、空乏層電荷の大部分がゲ
ート電極のポテンシャルに支配されるため、短チャネル
効果の抑制や電流駆動能力の向上などの効果が得られ
る。
【０００５】このＳＯＩ基板を用いた従来技術における
半導体装置の構造を、図１６の断面図を用いて説明す
る。図１６に示すように、支持基板１と絶縁膜２と半導
体層３とからなるＳＯＩ基板４を用いる。そして半導体
層３は、層間絶縁膜３２と半導体層３下層の絶縁膜２と
により完全に絶縁分離している。
【０００６】半導体層３に設けるチャネル領域上にゲー
ト酸化膜１４とゲート電極８とを設ける、いわゆるＭＯ
Ｓ型半導体装置を構成している。
【０００７】さらにゲート電極８に整合する領域の半導
体層３には、図１６では図示していないがソースとドレ
インとを設ける。
【０００８】さらに、層間絶縁膜３２に設けるコンタク
トホール２１を介して、ソースとドレインとゲート電極
８に接続する配線３３を設ける。
【０００９】つぎに、このＳＯＩ基板４を用いる従来技
術におけるＭＯＳ型の半導体装置の平面パターン構造
を、図１５の平面図を用いて説明する。ここで図１６の
断面図は、図１５のＡ−Ｂ線における断面を図示してい
る。
【００１０】図１５に示すように、ＳＯＩ基板４上に形
成する半導体層３の周囲領域には層間絶縁膜３２を設
け、この層間絶縁膜３２により半導体層３は完全に絶縁
分離している。
【００１１】半導体層３に設けるチャネル領域上にゲー
ト酸化膜を介してゲート電極８を設ける、いわゆるＭＯ
Ｓ型半導体装置を構成している。
【００１２】さらにゲート電極８に整合する領域の半導
体層３には、ソース６とドレイン５とを設けている。
【００１３】さらに、層間絶縁膜３２に設けるコンタク
トホール２１を介して、ソース６とドレイン５とゲート
電極８に接続する配線３３を設ける。
【００１４】このＳＯＩ基板４を用いた半導体装置は、
半導体層３と、この半導体層３の周辺領域の層間絶縁膜
３２との境界である素子分離領域端と、この素子分離領
域端上に形成するゲート電極８とにより寄生ＭＯＳ領域
９を形成する。
【００１５】この寄生ＭＯＳ領域９の構造を、従来技術
の平面パターン形状を示した図１５におけるＡ−Ｂ線に
おける断面を示した従来技術の断面図である図１６を用
いて説明する。
【００１６】寄生ＭＯＳ領域９は、半導体層３と層間絶
縁膜３２との境界である部分で、チャネル領域７と垂直
方向に、ゲート酸化膜１４とゲート電極８とからなるＭ
ＯＳ構造を形成する。
【００１７】この寄生ＭＯＳ領域９では、通常のチャネ
ル領域７からの電界と、半導体層３の側壁部に形成され
るＭＯＳからの電界とが加わり、通常のチャネル領域７
よりも低電界でチャネルが形成され、リーク電流が発生
する。
【００１８】
【発明が解決しようとする課題】図１６を用いて説明し
たＭＯＳ型半導体装置では、寄生ＭＯＳ領域９が形成さ
れる。このためＭＯＳ型半導体装置を駆動するときに、
寄生ＭＯＳ領域９では、通常のゲート電極８に対して垂
直方向の電界と、半導体層３の側壁部で形成するゲート
電極８からの平行方向の電界とが加わることになり、リ
ーク電流が発生する。
【００１９】この寄生ＭＯＳ領域９によるリーク電流の
特性を、図１７のグラフを用いて説明する。
【００２０】図１７はＭＯＳ型半導体装置のゲート電圧
とドレイン電流との相関を示したものである。横軸には
ゲート電圧を示し、縦軸にはドレイン電流を対数で示し
ている。
【００２１】通常のＭＯＳ型半導体装置は、図１７の実
線６３で示すようにゲート電圧ゼロＶでのドレイン電流
は１ｐＡ以下とごくわずかである。
【００２２】しかしながら、寄生ＭＯＳ領域９が存在す
るＭＯＳ型半導体装置では、図１７の破線６５で示すよ
うなリーク電流のため、ゲート電圧ゼロＶでもドレイン
電流が流れる。そしてこのリーク電流によって、システ
ムでの誤動作や消費電力の増大をもたらし問題となる。
【００２３】また、このリーク電流は同一システム内で
もＮチャネル型半導体装置とＰチャネル型半導体装置と
で電流量が異なる。この理由は、一般的には、素子領域
を形成するための選択酸化や、素子形成後の酸化処理に
より、Ｎチャネル型半導体装置のウェルを形成するボロ
ンが酸化膜中に取り込まれるためであり、寄生ＭＯＳ領
域での濃度が薄くなり、Ｎチャネル型半導体装置の方が
リーク電流が大きくなり問題である。
【００２４】またさらにトランジスタの種類によって
も、このリーク電流には差が生じる。ＭＯＳ型半導体か
ら構成するシステムにおいて、チャネル長が短いトラン
ジスタでは寄生ＭＯＳのチャネル長も短くなるため、リ
ーク電流は増加し、とくにチャネル長の短いトランジス
タで問題である。
【００２５】本発明の目的は上記課題を解決して、寄生
ＭＯＳ領域によるリーク電流を低減することが可能な半
導体装置を得るための構造とその製造方法とを提供する
ことである。
【００２６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の構造とその製造方法とは、下
記記載の手段を採用する。
【００２７】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極とを備え、
ゲート電極と半導体層との間の半導体層周辺領域に境界
領域被膜を設けることを特徴とする。
【００２８】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極とを備え、
ゲート電極と半導体層との間の半導体層周辺領域にゲー
ト酸化膜より膜厚の厚い境界領域被膜を設けることを特
徴とする
【００２９】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極とを備え、
ゲート電極と半導体層との間の半導体層周辺領域の対向
する２辺に境界領域被膜を設けることを特徴とする。
【００３０】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極とを備え、
ゲート電極と半導体層との間の半導体層周辺領域の対向
する２辺にゲート電極より大きな境界領域被膜を設ける
ことを特徴とする。
【００３１】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極とを備え、
ゲート電極と半導体層との間の半導体層周辺領域の対向
する２辺にゲート酸化膜より膜厚の厚い境界領域被膜を
設けることを特徴とする。
【００３２】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極とを備え、
ゲート電極と半導体層との間の半導体層周辺領域の対向
する２辺にゲート電極より大きくしかもゲート酸化膜よ
り膜厚の厚い境界領域被膜を設けることを特徴とする。
【００３３】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極とを備え、
ゲート電極と半導体層との間の半導体層周辺領域の全域
に境界領域被膜を設けることを特徴とする。
【００３４】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極とを備え、
ゲート電極と半導体層との間の半導体層周辺領域の全域
にゲート酸化膜より膜厚の厚い境界領域被膜を設けるこ
とを特徴とする。
【００３５】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極とを備え、ゲート電極と半導体層との間
の半導体層周辺領域に境界領域被膜を設けることを特徴
とする。
【００３６】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極とを備え、ゲート電極と半導体層との間
の半導体層周辺領域にゲート酸化膜より膜厚の厚い境界
領域被膜を設けることを特徴とする。
【００３７】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極とを備え、ゲート電極と半導体層との間
の半導体層周辺領域の対向する２辺に境界領域被膜を設
けることを特徴とする。
【００３８】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極とを備え、ゲート電極と半導体層との間
の半導体層周辺領域の対向する２辺にゲート電極より大
きな境界領域被膜を設けることを特徴とする。
【００３９】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極とを備え、ゲート電極と半導体層との間
の半導体層周辺領域の対向する２辺にゲート酸化膜より
膜厚の厚い境界領域被膜を設けることを特徴とする。
【００４０】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極とを備え、ゲート電極と半導体層との間
の半導体層周辺領域の対向する２辺にゲート電極より大
きくしかもゲート酸化膜より膜厚の厚い境界領域被膜を
設けることを特徴とする。
【００４１】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極とを備え、ゲート電極と半導体層との間
の半導体層周辺領域の全域に境界領域被膜を設けること
を特徴とする。
【００４２】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極とを備え、ゲート電極と半導体層との間
の半導体層周辺領域の全域にゲート酸化膜より膜厚の厚
い境界領域被膜を設けることを特徴とする。
【００４３】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極と、Ｎチャ
ネル型半導体装置とＰチャネル型半導体装置と、半導体
層の周辺領域に設ける境界領域被膜とを備え、境界領域
被膜はＰチャネル型半導体装置よりＮチャネル型半導体
装置のほうがその幅寸法が大きいことを特徴とする。
【００４４】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極と、Ｎチャ
ネル型半導体装置とＰチャネル型半導体装置と、半導体
層周辺領域の対向する２辺に設ける境界領域被膜とを備
え、境界領域被膜はＰチャネル型半導体装置よりＮチャ
ネル型半導体装置のほうがその幅寸法が大きいことを特
徴とする。
【００４５】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極と、Ｎチャ
ネル型半導体装置とＰチャネル型半導体装置と、半導体
層周辺領域の対向する２辺にゲート電極より大きな境界
領域被膜とを備え、境界領域被膜はＰチャネル型半導体
装置よりＮチャネル型半導体装置のほうがその幅寸法が
大きいことを特徴とする。
【００４６】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極と、Ｎチャ
ネル型半導体装置とＰチャネル型半導体装置と、半導体
層周辺領域の対向する２辺にゲート酸化膜より膜厚の厚
い境界領域被膜とを備え、境界領域被膜はＰチャネル型
半導体装置よりＮチャネル型半導体装置のほうがその幅
寸法が大きいことを特徴とする。
【００４７】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極と、Ｎチャ
ネル型半導体装置とＰチャネル型半導体装置と、半導体
層周辺領域の対向する２辺にゲート電極より大きくしか
もゲート酸化膜より膜厚の厚い境界領域被膜とを備え、
境界領域被膜はＰチャネル型半導体装置よりＮチャネル
型半導体装置のほうがその幅寸法が大きいことを特徴と
する。
【００４８】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極と、Ｎチャ
ネル型半導体装置とＰチャネル型半導体装置と、半導体
層周辺領域の全域に設ける境界領域被膜とを備え、境界
領域被膜はＰチャネル型半導体装置よりＮチャネル型半
導体装置のほうがその幅寸法が大きいことを特徴とす
る。
【００４９】本発明における半導体装置は、支持基板と
絶縁膜と島状の半導体層とからなるＳＯＩ基板と、半導
体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
半導体層を横断するように設けるゲート電極と、Ｎチャ
ネル型半導体装置とＰチャネル型半導体装置と、半導体
層周辺領域の全域にゲート酸化膜より膜厚の厚い境界領
域被膜とを備え、境界領域被膜はＰチャネル型半導体装
置よりＮチャネル型半導体装置のほうがその幅寸法が大
きいことを特徴とする。
【００５０】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極と、Ｎチャネル型半導体装置とＰチャネ
ル型半導体装置と、半導体層の周辺領域に設ける境界領
域被膜とを備え、境界領域被膜はＰチャネル型半導体装
置よりＮチャネル型半導体装置のほうがその幅寸法が大
きいことを特徴とする。
【００５１】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極と、Ｎチャネル型半導体装置とＰチャネ
ル型半導体装置と、半導体層周辺領域の対向する２辺に
設ける境界領域被膜とを備え、境界領域被膜はＰチャネ
ル型半導体装置よりＮチャネル型半導体装置のほうがそ
の幅寸法が大きいことを特徴とする。
【００５２】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極と、Ｎチャネル型半導体装置とＰチャネ
ル型半導体装置と、半導体層周辺領域の対向する２辺に
ゲート電極より大きな境界領域被膜とを備え、境界領域
被膜はＰチャネル型半導体装置よりＮチャネル型半導体
装置のほうがその幅寸法が大きいことを特徴とする。
【００５３】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極と、Ｎチャネル型半導体装置とＰチャネ
ル型半導体装置と、半導体層周辺領域の対向する２辺に
ゲート酸化膜より膜厚の厚い境界領域被膜とを備え、境
界領域被膜はＰチャネル型半導体装置よりＮチャネル型
半導体装置のほうがその幅寸法が大きいことを特徴とす
る。
【００５４】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極と、Ｎチャネル型半導体装置とＰチャネ
ル型半導体装置と、半導体層周辺領域の対向する２辺に
ゲート電極より大きくしかもゲート酸化膜より膜厚の厚
い境界領域被膜とを備え、境界領域被膜はＰチャネル型
半導体装置よりＮチャネル型半導体装置のほうがその幅
寸法が大きいことを特徴とする。
【００５５】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極と、Ｎチャネル型半導体装置とＰチャネ
ル型半導体装置と、半導体層周辺領域の全域に設ける境
界領域被膜とを備え、境界領域被膜はＰチャネル型半導
体装置よりＮチャネル型半導体装置のほうがその幅寸法
が大きいことを特徴とする。
【００５６】本発明における半導体装置は、支持基板と
絶縁膜とフィールド酸化膜に囲まれた島状の半導体層か
らなるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
と、ゲート酸化膜上に設け半導体層を横断するように設
けるゲート電極と、Ｎチャネル型半導体装置とＰチャネ
ル型半導体装置と、半導体層周辺領域の全域にゲート酸
化膜より膜厚の厚い境界領域被膜とを備え、境界領域被
膜はＰチャネル型半導体装置よりＮチャネル型半導体装
置のほうがその幅寸法が大きいことを特徴とする。
【００５７】本発明における半導体装置の製造方法は、
支持基板と絶縁膜と半導体層とからなるＳＯＩ基板の半
導体層を酸化雰囲気中で全面を酸化処理して薄膜化絶縁
膜を形成し、この薄膜化絶縁膜を全面エッチングして所
定の半導体層膜厚とする工程と、半導体層上に感光性樹
脂を形成し、感光性樹脂をエッチングマスクに用いて半
導体層をエッチングして島状の半導体層を形成する工程
と、半導体層を酸化雰囲気中で酸化処理して境界領域被
膜を形成する工程と、全面に感光性樹脂を形成し、半導
体層側面の境界領域被膜と半導体層上面の境界領域被膜
とを残すように感光性樹脂をエッチングマスクに用いて
境界領域被膜をエッチングし、酸化雰囲気中で酸化処理
することによりゲート絶縁膜を形成する工程と、全面に
ゲート電極材料を形成し、ゲート電極材料上に感光性樹
脂を形成し、感光性樹脂をエッチングマスクに用いてゲ
ート電極材料をエッチングしてゲート電極を形成する工
程と、感光性樹脂をイオン注入マスクとしてソース、ド
レイン形成領域に半導体層と逆導電型の高濃度不純物層
を形成する工程と、熱処理を行うことによりイオン注入
した不純物を活性化する工程と、層間絶縁膜を形成し、
フォトエッチング技術により層間絶縁膜にコンタクトホ
ールを形成する工程と、配線を形成する工程とを有する
ことを特徴とする。
【００５８】本発明における半導体装置の製造方法は、
支持基板と絶縁膜と半導体層とからなるＳＯＩ基板の半
導体層上に感光性樹脂を形成し、感光性樹脂をエッチン
グマスクに用いて半導体層をエッチングして島状の半導
体層を形成する工程と、半導体層を酸化雰囲気中で酸化
処理して境界領域被膜を形成する工程と、全面に感光性
樹脂を形成し、半導体層側面の境界領域被膜と半導体層
上面の境界領域被膜とを残すように感光性樹脂をエッチ
ングマスクに用いて境界領域被膜をエッチングし、酸化
雰囲気中で酸化することによりゲート絶縁膜を形成する
工程と、全面にゲート電極材料を形成し、ゲート電極材
料上に感光性樹脂を形成し、感光性樹脂をエッチングマ
スクに用いてゲート電極材料をエッチングしてゲート電
極を形成する工程と、感光性樹脂をイオン注入マスクと
してソース、ドレイン形成領域に半導体層と逆導電型の
高濃度不純物層を形成する工程と、熱処理を行うことに
よりイオン注入した不純物を活性化する工程と、層間絶
縁膜を形成し、フォトエッチング技術により層間絶縁膜
にコンタクトホールを形成する工程と、配線を形成する
工程とを有することを特徴とする。
【００５９】本発明における半導体装置の製造方法は、
支持基板と絶縁膜と半導体層とからなるＳＯＩ基板の半
導体層を酸化雰囲気中で全面を酸化処理して薄膜化絶縁
膜を形成し、この薄膜化絶縁膜を全面エッチングして所
定の半導体層膜厚とする工程と、酸化雰囲気で全面を酸
化処理してパッド酸化膜を形成し、全面に化学気相成長
法によりシリコン窒化膜を形成する工程と、このシリコ
ン窒化膜上に感光性樹脂を形成し、感光性樹脂をエッチ
ングマスクに用いて素子形成領域以外のシリコン窒化膜
をエッチングする工程と、酸化雰囲気で酸化を行い素子
領域以外にフィールド酸化膜を形成する選択酸化処理を
行い島状の半導体層を形成する工程と、シリコン窒化膜
とパッド酸化膜を除去し、酸化雰囲気中で酸化処理して
全面に犠牲酸化膜を形成する工程と、犠牲酸化膜を除去
し、酸化雰囲気中で酸化処理して境界領域被膜を形成す
る工程と、全面に感光性樹脂を形成し、半導体層上面の
境界領域被膜を残すように感光性樹脂をエッチングマス
クに用いて境界領域被膜をエッチングし、酸化雰囲気中
で酸化処理することによりゲート絶縁膜を形成する工程
と、全面にゲート電極材料を形成し、ゲート電極材料上
に感光性樹脂を形成し、感光性樹脂をエッチングマスク
に用いてゲート電極材料をエッチングしてゲート電極を
形成する工程と、感光性樹脂をイオン注入マスクとして
ソース、ドレイン形成領域に半導体層と逆導電型の高濃
度不純物層を形成する工程と、熱処理を行うことによっ
てイオン注入した不純物を活性化する工程と、層間絶縁
膜を形成し、フォトエッチング技術により層間絶縁膜に
コンタクトホールを形成する工程と、配線を形成する工
程とを有することを特徴とする。
【００６０】本発明における半導体装置の製造方法は、
支持基板と絶縁膜と半導体層とからなるＳＯＩ基板の半
導体層を酸化雰囲気中で全面を酸化処理を行いパッド酸
化膜を形成し、全面に化学気相成長法によりシリコン窒
化膜を形成する工程と、シリコン窒化膜上に感光性樹脂
を形成し、感光性樹脂をエッチングマスクに用いて素子
形成領域以外のシリコン窒化膜をエッチングする工程
と、酸化雰囲気中で酸化を行い素子領域以外にフィール
ド酸化膜を形成する選択酸化処理を行い島状の半導体層
を形成する工程と、シリコン窒化膜とパッド酸化膜を除
去し、酸化雰囲気中で酸化処理して全面に犠牲酸化膜を
形成する工程と、犠牲酸化膜を除去し、酸化雰囲気中で
酸化処理して境界領域被膜を形成する工程と、全面に感
光性樹脂を形成し、半導体層上面の境界領域被膜を残す
ように感光性樹脂をエッチングマスクに用いて境界領域
被膜をエッチングし、酸化雰囲気中で酸化処理すること
によりゲート絶縁膜を形成する工程と、全面にゲート電
極材料を形成し、ゲート電極材料上に感光性樹脂を形成
し、感光性樹脂をエッチングマスクに用いてゲート電極
材料をエッチングしてゲート電極を形成する工程と、感
光性樹脂をイオン注入マスクとしてソース、ドレイン形
成領域に半導体層と逆導電型の高濃度不純物層を形成す
る工程と、熱処理を行うことによってイオン注入した不
純物を活性化する工程と、層間絶縁膜を形成し、フォト
エッチング技術により層間絶縁膜にコンタクトホールを
形成する工程と、配線を形成する工程とを有することを
特徴とする。
【００６１】本発明における半導体装置の製造方法は、
第１導電型の半導体基板に酸素イオンをイオン注入し、
熱処理を行い支持基板と絶縁膜と半導体層とからなるＳ
ＯＩ基板を形成する工程と、半導体層を酸化雰囲気中で
全面を酸化して薄膜化絶縁膜を形成し、この薄膜化絶縁
膜を全面エッチングして所定の半導体層膜厚とする工程
と、半導体層上に感光性樹脂を形成し、感光性樹脂をエ
ッチングマスクに用いて半導体層をエッチングして島状
の半導体層を形成する工程と、半導体層を酸化雰囲気中
で酸化処理して境界領域被膜を形成する工程と、全面に
感光性樹脂を形成し、半導体層側面の境界領域被膜と半
導体層上面の境界領域被膜とを残すように感光性樹脂を
エッチングマスクに用いて境界領域被膜をエッチング
し、酸化雰囲気中で酸化処理することによりゲート絶縁
膜を形成する工程と、全面にゲート電極材料を形成し、
このゲート電極材料上に感光性樹脂を形成し、感光性樹
脂をエッチングマスクに使用してゲート電極材料をエッ
チングしてゲート電極を形成する工程と、感光性樹脂を
イオン注入マスクとしてソース、ドレイン形成領域に第
２導電型の高濃度不純物層を形成する工程と、熱処理を
行うことによりイオン注入した不純物を活性化する工程
と、層間絶縁膜を形成し、フォトエッチング技術により
層間絶縁膜にコンタクトホールを形成する工程と、配線
を形成する工程とを有することを特徴とする。
【００６２】本発明における半導体装置の製造方法は、
第１導電型の半導体基板に酸素イオンをイオン注入し、
熱処理を行うことにより支持基板と絶縁膜と半導体層と
からなるＳＯＩ基板を形成する工程と、半導体層上に感
光性樹脂を形成し、感光性樹脂をエッチングマスクに用
いて半導体層をエッチングして島状の半導体層を形成す
る工程と、半導体層を酸化雰囲気中で酸化処理して境界
領域被膜を形成する工程と、全面に感光性樹脂を形成
し、半導体層側面の境界領域被膜と半導体層上面の境界
領域被膜とを残すように感光性樹脂をエッチングマスク
に用いて境界領域被膜をエッチングし、酸化雰囲気中で
酸化処理することによりゲート絶縁膜を形成する工程
と、全面にゲート電極材料を形成し、ゲート電極材料上
に感光性樹脂を形成し、感光性樹脂をエッチングマスク
に使用してゲート電極材料をエッチングしてゲート電極
を形成する工程と、感光性樹脂をイオン注入マスクとし
てソース、ドレイン形成領域に第２導電型の高濃度不純
物層を形成する工程と、熱処理を行うことによりイオン
注入した不純物を活性化する工程と、層間絶縁膜を形成
し、フォトエッチング技術により層間絶縁膜にコンタク
トホールを形成する工程と、配線を形成する工程とを有
することを特徴とする。
【００６３】本発明における半導体装置の製造方法は、
第１導電型の半導体基板に酸素イオンをイオン注入し、
熱処理を行うことによって支持基板と絶縁膜と半導体層
とからなるＳＯＩ基板を形成する工程と、半導体層を酸
化雰囲気中で全面を酸化処理して薄膜化絶縁膜を形成
し、この薄膜化絶縁膜を全面エッチングし所定の半導体
層膜厚とする工程と、酸化雰囲気中で全面を酸化してパ
ッド酸化膜を形成し、全面に化学気相成長法によってシ
リコン窒化膜を形成する工程と、シリコン窒化膜上に感
光性樹脂を形成し、感光性樹脂をエッチングマスクに用
いて素子形成領域以外のシリコン窒化膜をエッチングす
る工程と、酸化雰囲気で酸化を行い素子領域以外にフィ
ールド酸化膜を形成する選択酸化処理を行い島状の半導
体層を形成する工程と、シリコン窒化膜とパッド酸化膜
を除去し、酸化雰囲気中で酸化処理して全面に犠牲酸化
膜を形成する工程と、犠牲酸化膜を除去し、酸化雰囲気
中で酸化処理して境界領域被膜を形成する工程と、全面
に感光性樹脂を形成し、半導体層上面の境界領域被膜を
残すように感光性樹脂をエッチングマスクに用いて境界
領域被膜をエッチングし、酸化雰囲気中で酸化処理する
ことによりゲート絶縁膜を形成する工程と、全面にゲー
ト電極材料を形成し、ゲート電極材料上に感光性樹脂を
形成し、感光性樹脂をエッチングマスクに用いてゲート
電極材料をエッチングしてゲート電極を形成する工程
と、感光性樹脂をイオン注入マスクとしてソース、ドレ
イン形成領域に第２導電型の高濃度不純物層を形成する
工程と、熱処理を行うことによりイオン注入した不純物
を活性化する工程と、層間絶縁膜を形成し、フォトエッ
チング技術により層間絶縁膜にコンタクトホールを形成
する工程と、配線を形成する工程とを有することを特徴
とする。
【００６４】本発明における半導体装置の製造方法は、
第１導電型の半導体基板に酸素イオンをイオン注入し、
熱処理を行うことにより支持基板と絶縁膜と半導体層と
からなるＳＯＩ基板を形成する工程と、酸化雰囲気中で
全面を酸化処理してパッド酸化膜を形成し、全面に化学
気相成長法によりシリコン窒化膜を形成する工程と、シ
リコン窒化膜上に感光性樹脂を形成し、感光性樹脂をエ
ッチングマスクに用いて素子形成領域以外のシリコン窒
化膜をエッチングする工程と、酸化雰囲気で酸化処理を
行い素子領域以外にフィールド酸化膜を形成する選択酸
化処理を行い島状の半導体層を形成する工程と、シリコ
ン窒化膜とパッド酸化膜を除去し、酸化雰囲気中で酸化
処理して全面に犠牲酸化膜を形成する工程と、犠牲酸化
膜を除去し、酸化雰囲気中で酸化処理して境界領域被膜
を形成する工程と、全面に感光性樹脂を形成し、半導体
層上面の境界領域被膜を残すように感光性樹脂をエッチ
ングマスクに用いて境界領域被膜をエッチングし、酸化
雰囲気中で酸化処理することによってゲート絶縁膜を形
成する工程と、全面にゲート電極材料を形成し、ゲート
電極材料上に感光性樹脂を形成し、感光性樹脂をエッチ
ングマスクに用いてゲート電極材料をエッチングしてゲ
ート電極を形成する工程と、感光性樹脂をイオン注入マ
スクとして用いてソース、ドレイン形成領域に第２導電
型の高濃度不純物層を形成する工程と、熱処理を行うこ
とによりイオン注入した不純物を活性化する工程と、層
間絶縁膜を形成し、フォトエッチング技術により層間絶
縁膜にコンタクトホールを形成する工程と、配線を形成
する工程とを有することを特徴とする。
【００６５】このように本発明の半導体装置は、素子分
離領域端でのゲート電極との重なり部分の半導体層周辺
領域に、ゲート絶縁膜より厚い膜厚の絶縁膜からなる境
界領域被膜を設けている。
【００６６】さらにまた本発明の半導体装置は、素子分
離領域端でのゲート電極との重なり部分の半導体層周辺
領域に、ゲート絶縁膜より厚い膜厚の絶縁膜からなる境
界領域被膜を設け、そしてこの境界領域被膜は、Ｎチャ
ネル型半導体装置のほうが、Ｐチャネル型半導体装置よ
り広く設けている。
【００６７】またさらに、本発明の半導体装置は、シス
テムを構成するＭＯＳ型半導体装置のチャネル長が短い
半導体装置では、素子分離領域端でのゲート電極との重
なり部分の半導体層周辺領域で、境界領域被膜の領域を
大きく設けている。
【００６８】本発明の半導体装置では、このように寄生
ＭＯＳ領域の絶縁膜を厚くしてあるため、ゲート電極か
らの電界を弱め、通常のチャネル領域より閾値電圧を高
くしている。
【００６９】したがって、寄生ＭＯＳ領域によるリーク
は低減でき、ゲート電圧ゼロＶでのリーク電流をなくす
ことができる。
【００７０】さらに、Ｎチャネル型半導体装置とＰチャ
ネル型半導体装置とで厚い膜厚の境界領域被膜の領域を
変化させる手段や、チャネル長により領域を変化させる
手段を採用することができるため、半導体装置の特性に
合わせた設計ができ、システム設計の自由度を増すこと
ができる。
【００７１】
【発明の実施の形態】以下図面を用いて本発明の実施例
における半導体装置の構造とその製造方法とを説明す
る。まずはじめに、図１の断面図を用いて本発明の実施
例における半導体装置の構造を説明する。
【００７２】本発明の半導体装置は、図１に示すよう
に、支持基板１と絶縁膜２と半導体層３とからなるＳＯ
Ｉ基板４を使用する。そしてこのＳＯＩ基板４上に、ゲ
ート電極８とゲート酸化膜１４と半導体層３とからなる
ＭＯＳ型半導体装置を設けている。このゲート電極８は
半導体層３を横断するように設ける。
【００７３】半導体層３の側面と、半導体層３上面とゲ
ート電極８とが重なる領域の半導体層周辺領域の絶縁膜
は、ゲート酸化膜１４より厚い膜厚の絶縁膜からなる境
界領域被膜１５を設けている。
【００７４】この境界領域被膜１５が、半導体層３での
ゲート電極８からの電界を弱め、寄生ＭＯＳに起因する
リーク電流を抑えている。
【００７５】さらに層間絶縁膜３２に設けるコンタクト
ホール２１を介してゲート電極８と接続する配線３３を
設ける。
【００７６】つぎに、このリーク電流を低減するための
境界領域被膜１５を設ける半導体装置の平面構造を、図
２を用いて説明する。図２は本発明の実施例における半
導体装置の平面パターン形状を示す平面図である。
【００７７】この図２に示すように本発明の半導体装置
は、ＳＯＩ基板４を用いて設ける半導体層３の周囲の全
域に層間絶縁膜３２を設け、この層間絶縁膜３２により
半導体層３を完全に絶縁分離している。さらに、半導体
層３上に設けるゲート酸化膜と、半導体層３とゲート電
極８が重なる領域の半導体層周辺領域に設ける境界領域
被膜１５を介してゲート電極８を設けている。この境界
領域被膜１５は半導体層３の周辺領域の対向する２辺に
設けている。さらにこの境界領域被膜１５はゲート電極
８より大きなパターン寸法で構成している。
【００７８】このゲート電極８に整合する領域の半導体
層３には、高濃度不純物層であるソース６とドレイン５
とを設ける。さらに層間絶縁膜３２に設けるコンタクト
ホール２１を介して、ソース６とドレイン５とゲート電
極８に接続する配線３３を設ける。
【００７９】この図１と図２とに示す本発明の半導体装
置は、通常のＭＯＳ型半導体装置と同様に、ゲート電極
８下に形成するチャネル領域のドレイン５とソース６と
の間に電流を流すことにより駆動する。
【００８０】この図１と図２とに示す本発明の半導体装
置では、素子分離領域端とゲート電極８との重なり部分
である半導体層周辺領域の絶縁膜を、ゲート酸化膜１４
より厚い膜厚の絶縁膜からなる境界領域被膜１５として
いる。このためにゲート電界を弱めることが可能とな
り、寄生ＭＯＳ領域によるリーク電流の発生はなく、図
１７のグラフの実線６３に示すようなゲート電圧−ドレ
イン電流特性となり、安定したトランジスタ動作を得る
ことができる。
【００８１】つぎに本発明の他の実施例における半導体
装置の構造を、図３を用いて説明する。まず図３の平面
図を用いて本発明の実施例における半導体装置の構造を
説明する。
【００８２】図３には本発明の他の実施例における半導
体装置の平面構造を示している。なお、この図３につけ
る符号は図１と図２と同一箇所には同一符号をつけてい
る。
【００８３】この図３に示す実施例では、半導体層３と
層間絶縁膜３２との境界の半導体層周辺領域である素子
分離領域全域の絶縁膜を、ゲート酸化膜１４より厚い膜
厚の絶縁膜からなる境界領域被膜１５としている。この
ため半導体層３を横断するように設けるゲート電極８と
の重なり部分において、境界領域被膜１５が存在するた
め、ゲート電極８からの電界を弱めることができ、寄生
ＭＯＳに起因するリーク電流を抑えることが可能であ
る。
【００８４】さらに別の実施例における半導体装置を、
図４を用いて説明する。図４の断面図には本発明の他の
実施例における半導体装置の断面構造を示す。なおこの
図４につける符号は図１と図２と同一箇所には同一符号
をつけている。
【００８５】この図４に示す実施例における半導体装置
では、半導体層３の素子分離は選択酸化（ＬＯＣＯＳ
法）により形成しており、半導体層３はフィールド酸化
膜１０により絶縁分離している。
【００８６】この半導体層３とフィールド酸化膜１０と
の境界は鳥の嘴状の形状をしておりバービークと呼ばれ
る。そして、Ｎチャネル型半導体装置では、半導体層３
に導入されているボロン不純物が、ＬＯＣＯＳ分離を行
う選択酸化時に酸化膜中に拡散し、とくにバーズビーク
領域では濃度が低下している。このため、このバーズビ
ーク領域が寄生ＭＯＳとなりリーク電流が発生する。
【００８７】このため、図４に示す本発明の半導体装置
では、フィールド酸化膜１０のバーズビーク部にゲート
酸化膜１４より厚い膜厚の絶縁膜からなる境界領域被膜
１５を設ける。この境界領域被膜１５を設けることによ
り、ゲート電極８からの電界を弱め、リーク電流の発生
を抑えている。
【００８８】さらに別の実施例における半導体装置を、
図５を用いて説明する。図５には本発明の他の実施例に
おける半導体装置の平面構造を示す。この図５に示す半
導体装置はＮチャネル型半導体装置６１とＰチャネル型
半導体装置６２とから構成するインバータ回路である。
【００８９】このインバータ回路では、Ｎチャネル型半
導体装置６１の半導体層周辺領域の素子分離端の厚い膜
厚の絶縁膜からなる第１の境界領域被膜１５ａは、Ｐチ
ャネル型半導体装置６２の半導体層周辺領域の素子分離
端の厚い膜厚の絶縁膜からなる第２の境界領域被膜１５
ｂより、その幅寸法を大きくしている。このため、Ｎチ
ャネル型半導体装置６１では、ボロンの酸化膜中への拡
散による寄生ＭＯＳ領域の閾値低下を防ぐことができ、
Ｐチャネル型半導体装置６２の場合には、リンの濃度は
この領域で逆に増加するため、第２の境界領域被膜１５
ｂの幅寸法は小さくてよい。このために、電流駆動能力
がＮチャネル型半導体装置６１より劣るＰチャネル型半
導体装置６２のチャネル幅を大きくできる効果がある。
【００９０】このため、寄生ＭＯＳ領域によるリークを
抑えるとともに、Ｐチャネル型半導体装置６２では、第
２の境界領域被膜１５ｂの幅寸法を最小限に設計するこ
とが可能であり、電流駆動能力の低下も抑えることが可
能である。
【００９１】さらに本発明の他の実施例としては、チャ
ネル長が短い場合には、寄生ＭＯＳのチャネル長も短く
なりリーク電流が増加する。したがって、システム内で
チャネル長が短いトランジスタでは、境界領域被膜の幅
寸法を広め、チャネル長が長い領域では、境界領域被膜
の幅寸法を狭くすることが可能である。
【００９２】つぎに図１と図２に示す半導体装置の構造
を形成するための製造方法を、図６から図８の断面図と
図９の平面図を用いて説明する。
【００９３】まず図６に示すように、導電型がＰ型の単
結晶シリコン基板に、酸素イオンをイオン注入量が４×
１０17ｃｍ-2、エネルギー１２０ＫｅＶの条件でイオン
注入する。その後、温度１３２０℃で６時間の条件で熱
アニール処理を行い、支持基板１と、膜厚８０ｎｍの絶
縁膜２と、絶縁膜２上の膜厚１８０ｎｍのＰ型の半導体
層３とからなるいわゆるＳＩＭＯＸのＳＯＩ基板４を形
成する。
【００９４】その後、ＳＯＩ基板４上の全面に感光性樹
脂５１を回転塗布法により形成し、所定のフォトマスク
を用いて露光処理と現像処理とを行い、半導体層３の形
成領域上に感光性樹脂５１を形成するように、この感光
性樹脂５１をパターニングする。
【００９５】その後、パターニングした感光性樹脂５１
をエッチングマスクとして用いて半導体層３を、絶縁膜
２に達するまで１８０ｎｍの膜厚をすべてエッチングす
る。このエッチング処理は、反応性イオンエッチング装
置を用いて、エッチングガスとして六フッ化イオウ（Ｓ
Ｆ6 ）とヘリウム（Ｈｅ）と酸素（Ｏ2 ）との混合ガス
を用いて行う。
【００９６】半導体層３をエッチング後、エッチングマ
スクに用いた感光性樹脂５１を除去する。この結果、Ｍ
ＯＳ型半導体装置を形成する島状の半導体層３を形成す
ることができる。
【００９７】つぎに図７に示すように、酸化処理を行っ
て半導体層３の表面に酸化シリコンからなる境界領域被
膜１５を２０ｎｍの膜厚で形成する。この境界領域被膜
１５の形成条件は、酸素と窒素との混合ガス雰囲気中
で、温度１０００℃、時間２５分の条件で行う。
【００９８】その後、全面に感光性樹脂５１を回転塗布
法により形成し、所定のフォトマスクを用いて露光処理
と現像処理とを行い、感光性樹脂５１を半導体層３のチ
ャネル形成領域が開口し、しかも図９の平面図の境界領
域被膜１５を形成するようにパターニングする。
【００９９】この境界領域被膜１５は、図９に示すよう
に、半導体層３の周辺領域で対向する２辺の半導体層３
の端部から素子領域側へ０．６μｍ残るようにパターニ
ングする。さらに境界領域被膜１５は、ゲート電極８よ
り大きなパターンになるように構成している。
【０１００】つぎに感光性樹脂５１をエッチングマスク
に用いて、チャネル形成領域の境界領域被膜１５をエッ
チングする。この境界領域被膜１５のエッチングは、エ
ッチング液としてフッ化水素（ＨＦ）を用いるウエット
エッチングにより行う。
【０１０１】このエッチング処理により、半導体層３の
端部から素子領域側０．６μｍの部分に境界領域被膜１
５を形成することができる。その後、エッチングマスク
として用いた感光性樹脂５１を除去する。
【０１０２】つぎに図８に示すように、酸化処理を行っ
て半導体層３の表面に酸化シリコンからなるゲート酸化
膜１４を１０ｎｍの膜厚で形成する。このゲート酸化膜
１４の形成条件は、酸素雰囲気中で、温度９００℃、時
間２５分の条件で行う。
【０１０３】その後、反応ガスとしてモノシラン（Ｓｉ
Ｈ4 ）を用いる化学気相成長法によって、膜厚が４００
ｎｍの多結晶シリコン膜からなるゲート電極材料８１を
全面に形成する。
【０１０４】つぎに、全面に感光性材料である感光性樹
脂５１を回転塗布法によって形成する。その後、所定の
フォトマスクを使用して露光処理と、現像処理とを行な
い、ＭＯＳ型素子のゲート電極を形成する領域に感光性
樹脂５１を形成するようにパターニングする。
【０１０５】その後、このパターニングした感光性樹脂
５１をエッチングマスクとして用いて、エッチングガス
として六フッ化イオウ（ＳＦ6 ）と酸素（Ｏ2 ）の混合
ガスを用いてドライエッチング法により、多結晶シリコ
ン膜からなるゲート電極材料８１をエッチングしてゲー
ト電極８を形成する。その後、エッチングマスクとして
用いた感光性樹脂５１を除去する。
【０１０６】つぎに図９の平面図に示すように、ゲート
電極８に整合した領域の半導体層３に、この半導体層３
と逆導電型の不純物である砒素をイオン注入処理により
導入して、ソース６領域とドレイン５領域の高濃度不純
物層を形成する。この高濃度不純物層を形成するための
砒素のイオン注入量は３×１０15ｃｍ-2程度の条件で行
う。
【０１０７】その後、ソース６とドレイン５の高濃度不
純物層の活性化処理を行う。このイオン注入処理により
半導体層３に注入した不純物の活性化は、窒素雰囲気
で、温度９００℃、時間２０分のアニール条件で行う。
【０１０８】その後、リンとボロンとを含む酸化シリコ
ン膜からなる層間絶縁膜３２を、膜厚４００ｎｍ程度
で、化学気相成長法により全面に形成する。
【０１０９】つぎにこの層間絶縁膜３２上に感光性樹脂
（図示せず）を回転塗布法により形成し、さらに所定の
フォトマスクを用いて露光処理と現像処理とを行い、コ
ンタクトホール２１に対応する開口を有する感光性樹脂
を形成するようにパターニングする。
【０１１０】その後、このパターニングした感光性樹脂
をエッチングマスクとして用いて層間絶縁膜３２をエッ
チングして、コンタクトホール２１を形成する。
【０１１１】このコンタクトホール２１を形成するため
のエッチングは反応性イオンエッチング装置を用い、三
フッ化メタン（ＣＨＦ3 ）と二フッ化メタン（ＣＨ2 Ｆ
2 ）との混合ガスをエッチングガスとして用いて行う。
【０１１２】その後、スパッタリング装置を用いて、シ
リコンと銅とを含むアルミニウムからなる配線材料を、
８００ｎｍ程度の膜厚で全面に形成する。
【０１１３】その後、配線材料上に感光性樹脂（図示せ
ず）を回転塗布法により形成し、所定のフォトマスクを
用いて露光処理と現像処理とを行い、配線３３に対応す
るパターンを有する感光性樹脂をパターニングする。
【０１１４】その後、この感光性樹脂をエッチングマス
クにして配線材料をエッチングして配線３３を形成す
る。
【０１１５】この配線３３のエッチングは、反応性イオ
ンエッチング装置を用い、エッチングガスとして塩素
（Ｃｌ2 ）と三塩化ホウ素（ＢＣｌ3 ）との混合ガスを
用いて行う。
【０１１６】この結果、断面構造として図１に示す構造
をもち、平面構造として図２に示す本発明の半導体装置
を形成することができる。
【０１１７】つぎに以上説明した半導体装置の製造方法
と別の実施例における製造方法を、図６から図８の断面
図と図９の平面図を用いて説明する。
【０１１８】まずはじめに図６に示すように、支持基板
１と膜厚８０ｎｍの絶縁膜２と膜厚１８０ｎｍで導電型
がＰ型の半導体層３とからなるＳＯＩ基板４を使用す
る。そして、酸化処理をおこなって、半導体層３の表面
に酸化シリコンからなる薄膜化絶縁膜（図示せず）を１
８０ｎｍの膜厚で形成する。その後、この薄膜化絶縁膜
をフッ化水素（ＨＦ）を用いて全面エッチングする。こ
のエッチング処理により半導体層３は約１００ｎｍの膜
厚となる。
【０１１９】このように、半導体層３を１００ｎｍある
いはそれ以下の膜厚に薄膜化することによって、半導体
装置は空乏層電荷の大部分がゲートのポテンシャルに支
配されるようになり、短チャネル効果の抑制や電流駆動
能力の向上などの効果が得られる。
【０１２０】その後、このＳＯＩ基板４上の全面に感光
性樹脂５１を回転塗布法によって形成し、所定のフォト
マスクを用いて露光処理と現像処理とを行い、半導体層
３の形成領域上に感光性樹脂５１を形成するように、こ
の感光性樹脂５１をパターニングする。
【０１２１】その後、感光性樹脂５１をエッチングマス
クとして用いて半導体層３を絶縁膜２に達するまで１０
０ｎｍの膜厚をすべてエッチングする。このエッチング
処理は、反応性イオンエッチング装置を用いて、エッチ
ングガスとして六フッ化イオウ（ＳＦ6 ）とヘリウム
（Ｈｅ）と酸素（Ｏ2 ）との混合ガスを用いて行う。
【０１２２】半導体層３をエッチング後、エッチングマ
スクに用いた感光性樹脂５１を除去する。この結果、Ｍ
ＯＳ型半導体装置を形成する島状の半導体層３を形成す
ることができる。
【０１２３】つぎに図７に示すように、酸化処理を行い
半導体層３の表面に酸化シリコンからなる境界領域被膜
１５を２０ｎｍの膜厚で形成する。この境界領域被膜１
５の形成条件は、酸素と窒素との混合ガス雰囲気中で、
温度１０００℃、時間２５分の条件で行う。
【０１２４】その後、全面に感光性樹脂５１を回転塗布
法により形成し、所定のフォトマスクを用いて露光処理
と現像処理とを行い、感光性樹脂５１を半導体層３のチ
ャネル形成領域が開口し、しかも図９の平面図に示す境
界領域被膜１５を形成するようにパターニングする。
【０１２５】この境界領域被膜１５は、図９に示すよう
に、半導体層３の周辺領域で対向する２辺の半導体層３
の端部から素子領域側へ０．６μｍ残るようにパターニ
ングする。さらに境界領域被膜１５は、ゲート電極８よ
り大きなパターンになるように構成している。
【０１２６】つぎにこのパターニングした感光性樹脂５
１をエッチングマスクに用いて、チャネル形成領域の境
界領域被膜１５をエッチングする。この境界領域被膜１
５のエッチングは、エッチング液としてフッ化水素（Ｈ
Ｆ）を用いるウエットエッチングにより行う。
【０１２７】このエッチング処理により、半導体層３の
端部から素子領域側０．６μｍの部分に境界領域被膜１
５を形成することができる。その後、エッチングマスク
に用いた感光性樹脂５１を除去する。
【０１２８】つぎに図８に示すように、酸化処理を行い
半導体層３の表面に酸化シリコンからなるゲート酸化膜
１４を１０ｎｍの膜厚で形成する。このゲート酸化膜１
４の形成条件は、酸素雰囲気中で、温度９００℃、時間
２５分の条件で行う。
【０１２９】その後、反応ガスとしてモノシラン（Ｓｉ
Ｈ4 ）を用いる化学気相成長法によって、膜厚が４００
ｎｍの多結晶シリコン膜からなるゲート電極材料８１を
全面に形成する。
【０１３０】つぎに、全面に感光性材料である感光性樹
脂５１を回転塗布法により形成し、所定のフォトマスク
を用いて露光処理と、現像処理とを行ない、ＭＯＳ型素
子のゲート電極を形成する領域に感光性樹脂５１を形成
する。
【０１３１】その後、この感光性樹脂５１をエッチング
マスクとして用いて、六フッ化イオウ（ＳＦ6 ）と酸素
（Ｏ2 ）との混合ガスをエッチングガスとして用いてド
ライエッチング法により、多結晶シリコン膜からなるゲ
ート電極材料８１をエッチングしてゲート電極８を形成
する。その後、エッチングマスクに用いた感光性樹脂５
１を除去する。
【０１３２】つぎに図９の平面図に示すように、ゲート
電極８に整合した領域の半導体層３に、この半導体層３
と逆導電型の不純物である砒素をイオン注入法を用いて
導入し、ソース６領域とドレイン５領域となる高濃度不
純物層を形成する。この高濃度不純物層を形成するため
の砒素のイオン注入量は３×１０15ｃｍ-2程度の条件で
行う。
【０１３３】つぎにイオン注入により半導体層３に導入
した不純物の活性化処理を行う。この不純物の活性化
は、窒素雰囲気中で、温度９００℃、時間２０分のアニ
ール条件で行えばよい。
【０１３４】その後、リンとボロンとを含む酸化シリコ
ン膜からなる層間絶縁膜３２を、膜厚４００ｎｍ程度
で、化学気相成長法により全面に形成する。
【０１３５】つぎに層間絶縁膜３２上に感光性樹脂（図
示せず）を回転塗布法によって形成し、さらに所定のフ
ォトマスクを用いて露光処理と現像処理とを行い、コン
タクトホール２１に対応する開口を有する感光性樹脂を
パターニングする。
【０１３６】その後、このパターニングした感光性樹脂
をエッチングマスクとして用いて層間絶縁膜３２をエッ
チングして、コンタクトホール２１を形成する。
【０１３７】このコンタクトホール２１のエッチング
は、反応性イオンエッチング装置を用い、三フッ化メタ
ン（ＣＨＦ3 ）と二フッ化メタン（ＣＨ2 Ｆ2 ）との混
合ガスをエッチングガスとして用いて行う。
【０１３８】その後、スパッタリング装置を用いて、シ
リコンと銅とを含むアルミニウムからなる配線材料を、
８００ｎｍ程度の膜厚で全面に形成する。
【０１３９】その後、配線材料上に感光性樹脂（図示せ
ず）を回転塗布法により形成し、所定のフォトマスクを
用いて露光処理と現像処理とを行い、配線３３に対応す
るパターンを有する感光性樹脂をパターニングする。
【０１４０】その後、この感光性樹脂をエッチングマス
クにして配線材料をエッチングして配線３３を形成す
る。
【０１４１】この配線３３のエッチングは、反応性イオ
ンエッチング装置を用い、エッチングガスとして塩素
（Ｃｌ2 ）と三塩化ホウ素（ＢＣｌ3 ）との混合ガスを
用いて行う。
【０１４２】この結果、断面構造として図１に示す構造
をもち、平面構造として図２に示す本発明の半導体装置
を形成することができる。以上説明した半導体装置で
は、半導体層３を１００ｎｍあるいはそれ以下の膜厚に
薄膜化することによって、半導体装置は空乏層電荷の大
部分がゲートのポテンシャルに支配されるようになり、
短チャネル効果の抑制や電流駆動能力の向上などの効果
が得られる。
【０１４３】つぎに、本発明の実施例である図４に示す
半導体装置の構造を形成するための製造方法を、図１０
から図１３の断面図と図１４の平面図を用いて説明す
る。
【０１４４】まずはじめに図１０に示すように、導電型
がＰ型の単結晶シリコン基板に、酸素イオンをイオン注
入量が４×１０17ｃｍ-2、エネルギー１２０ＫｅＶの条
件でイオン注入する。その後、温度１３２０℃で６時間
の条件で熱アニール処理し、支持基板１と、膜厚８０ｎ
ｍの絶縁膜２と、膜厚１８０ｎｍのＰ型の半導体層３と
からなるいわゆるＳＩＭＯＸのＳＯＩ基板４を形成す
る。
【０１４５】その後、酸化処理を行い半導体層３の表面
に酸化シリコンからなる薄膜化絶縁膜（図示せず）を１
８０ｎｍの膜厚で形成する。その後、この薄膜化絶縁膜
を、エッチング液としてフッ化水素（ＨＦ）を用いて全
面エッチングする。このエッチング処理により半導体層
３は約１００ｎｍの膜厚となる。
【０１４６】つぎに半導体層３を酸化処理して、この半
導体層３の表面に酸化シリコンからなるパッド酸化膜１
７を１００ｎｍの膜厚で形成する。このパッド酸化膜１
７形成のための酸化処理条件は、酸素雰囲気中で、温度
９００℃、時間２５分の条件で行う。
【０１４７】その後、ジクロルシランとアンモニアとを
反応ガスとして用いる化学気相成長法により、膜厚が１
００ｎｍのシリコン窒化膜１８をパッド酸化膜１７上に
形成する。
【０１４８】その後、全面に感光性樹脂５１を回転塗布
法により形成し、所定のフォトマスクを用いて露光処理
と現像処理とを行い、感光性樹脂５１を半導体層３のチ
ャネル形成領域に形成するようにパターニングする。
【０１４９】つぎにこのパターニングした感光性樹脂５
１をエッチングマスクに用いて、シリコン窒化膜１８を
エッチングする。このシリコン窒化膜１８のエッチング
は、反応性イオンエッチング装置を用い、六フッ化イオ
ウ（ＳＦ6 ）と三フッ化メタン（ＣＨＦ3 ）とヘリウム
（Ｈｅ）との混合ガスをエッチングガスとして用いて行
う。
【０１５０】その後、図１１に示すように感光性樹脂５
１を除去する。そして、シリコン窒化膜１８を耐酸化膜
マスクとしてこのシリコン窒化膜１８を形成していない
領域を酸化する、いわゆる選択酸化処理により、フィー
ルド酸化膜１０を２４０ｎｍの厚さで形成する。この選
択酸化処理は、水蒸気雰囲気中で、温度９５０℃、時間
６０分の条件で行う。
【０１５１】つぎに耐酸化膜マスクとして用いたシリコ
ン窒化膜１８を加熱したリン酸で除去し、つづいて、パ
ッド酸化膜１７を除去する。これにより、図１１に示す
ように、半導体層３は、この半導体層３周囲のフィール
ド酸化膜１０と、半導体層３下層の絶縁膜２とにより完
全に絶縁分離された構造となる。
【０１５２】つぎに図１２に示すように、酸化処理を行
い半導体層３の表面に酸化シリコンからなる境界領域被
膜１５を２０ｎｍの膜厚で形成する。この境界領域被膜
１５の形成条件は、酸素と窒素との混合ガス雰囲気中
で、温度１０００℃、時間２５分の条件で行う。
【０１５３】その後、全面に感光性樹脂５１を回転塗布
法により形成し、所定のフォトマスクを用いて露光処理
と現像処理とを行い、感光性樹脂５１を半導体層３のチ
ャネル形成領域が開口し、しかも図１４の平面図の境界
領域被膜１５を形成するようにパターニングする。
【０１５４】この境界領域被膜１５は、図１４に示すよ
うに半導体層３の端部から素子領域側へ０．６μｍ残る
ようにパターニングする。
【０１５５】つぎに感光性樹脂５１をエッチングマスク
に用いて、チャネル形成領域の境界領域被膜１５をエッ
チングする。この境界領域被膜１５のエッチングは、エ
ッチング液としてフッ化水素（ＨＦ）を用いるウエット
エッチングにより行う。
【０１５６】これにより、半導体層３の端部から素子領
域側０．６μｍの部分までは境界領域被膜１５を形成す
ることができる。その後、エッチングマスクとして用い
た感光性樹脂５１を除去する。
【０１５７】つぎに図１３に示すように、酸化処理を行
い半導体層３の表面に酸化シリコンからなるゲート酸化
膜１４を１０ｎｍの膜厚で形成する。このゲート酸化膜
１４の形成条件は、酸素雰囲気中で、温度９００℃、時
間２５分の条件で行う。
【０１５８】その後、反応ガスとしてモノシラン（Ｓｉ
Ｈ4 ）を用いる化学気相成長法によって、膜厚が４００
ｎｍの多結晶シリコン膜からなるゲート電極材料８１を
全面に形成する。
【０１５９】つぎに、全面に感光性材料である感光性樹
脂５１をゲート電極材料８１上に回転塗布法により形成
し、所定のフォトマスクを用いて露光処理と現像処理を
行ない、ＭＯＳ型素子のゲート電極を形成する領域に感
光性樹脂５１を形成するようにパターニングする。
【０１６０】その後、このパターニングした感光性樹脂
５１をエッチングマスクとして使用して、エッチングガ
スとして六フッ化イオウ（ＳＦ6 ）と酸素（Ｏ2 ）との
混合ガスを用いるドライエッチング法により、多結晶シ
リコン膜からなるゲート電極材料８１をエッチングし、
ゲート電極８を形成する。その後、エッチングマスクと
して用いた感光性樹脂５１を除去する。
【０１６１】つぎに図１４の平面図に示すように、ゲー
ト電極８に整合した領域の半導体層３に、この半導体層
３と逆導電型の不純物である砒素をイオン注入法により
導入して、ソース６領域とドレイン５領域の高濃度不純
物層を形成する。この高濃度不純物層を形成するための
砒素のイオン注入量は３×１０15ｃｍ-2程度の条件で行
う。
【０１６２】その後、このソース６とドレイン５の不純
物の活性化処理を行う。このイオン注入により半導体層
層３に導入した不純物の活性化処理は、窒素雰囲気で、
温度９００℃、時間２０分のアニール条件で行う。
【０１６３】その後、リンとボロンとを含む酸化シリコ
ン膜からなる層間絶縁膜３２を、膜厚４００ｎｍ程度
で、化学気相成長法により全面に形成する。
【０１６４】つぎに層間絶縁膜３２上に感光性樹脂（図
示せず）を回転塗布法によって形成し、さらに所定のフ
ォトマスクを用いて露光処理と現像処理とを行い、コン
タクトホール２１に対応する開口を有する感光性樹脂を
形成するようにパターニングする。
【０１６５】その後、このパターニングした感光性樹脂
をエッチングマスクとして用いて層間絶縁膜３２をエッ
チングして、コンタクトホール２１を形成する。
【０１６６】このコンタクトホール２１形成のためのエ
ッチングは、反応性イオンエッチング装置を用い、三フ
ッ化メタン（ＣＨＦ3 ）と二フッ化メタン（ＣＨ
2 Ｆ2 ）との混合ガスをエッチングガスとして用いて行
う。
【０１６７】その後、スパッタリング装置を用いて、シ
リコンと銅とを含むアルミニウムからなる配線材料を、
８００ｎｍ程度の膜厚で全面に形成する。
【０１６８】その後、配線材料上に感光性樹脂（図示せ
ず）を回転塗布法により形成し、所定のフォトマスクを
用いて露光処理と現像処理とを行い、配線３３に対応す
るパターンを有する感光性樹脂をパターニングする。
【０１６９】その後、この感光性樹脂をエッチングマス
クにして配線材料をエッチングして配線３３を形成す
る。
【０１７０】この配線３３のエッチングは、反応性イオ
ンエッチング装置を用い、エッチングガスとして塩素
（Ｃｌ2 ）と三塩化ホウ素（ＢＣｌ3 ）との混合ガスを
用いて行う。
【０１７１】この結果、断面構造として図４に示す構造
をもち、平面構造として図１４に示す本発明の半導体装
置を形成することができる。
【０１７２】つぎに、以上の説明と異なる実施例におけ
る本発明の他の実施例を、図５の平面図を用いて説明す
る。
【０１７３】図５は、Ｎチャネル型半導体装置６１とＰ
チャネル型半導体装置６２とからなるインバータ回路を
示している。
【０１７４】このＮチャネル型半導体装置６１とＰチャ
ネル型半導体装置６２との断面構造は、本発明の実施例
である図１あるいは図４の構造と同じである。
【０１７５】Ｎチャネル型半導体装置６１の場合には、
製造工程における熱履歴により、半導体層３に導入して
いるボロンが酸化膜中に取り込まれ、ボロン不純物濃度
が低下する。
【０１７６】一方、Ｐチャネル型半導体装置６２の場合
には、半導体層３に含まれる不純物がリンであるため、
熱履歴により、リンは酸化膜と半導体層３にパイルアッ
プするため、リン不純物濃度は増加する。
【０１７７】このため、半導体層３の端部で形成される
寄生ＭＯＳの閾値は、Ｎチャネル型半導体装置６１のほ
うが低い値を示し、リーク電流が大きくなる。
【０１７８】したがって、図５に示すようなインバータ
回路においては、Ｎチャネル型半導体装置６１の第１の
境界領域被膜１５ａの領域を半導体層３からチャネル領
域側へ０．８μｍとし、Ｐチャネル型半導体装置６２の
第２の境界領域被膜１５ｂの領域を半導体層３からチャ
ネル側へ０．４μｍと短くすることができる。
【０１７９】このため、Ｎチャネル型半導体装置６１で
は、寄生ＭＯＳによるリーク電流を低減させ、Ｐチャネ
ル型半導体装置６２では、チャネル幅をＮチャネル型半
導体装置６１より大きくすることができる。このため
に、本来キャリアがホールであるために、Ｎチャネル型
半導体装置６１より電流駆動能力の劣るＰチャネル型半
導体装置６２の電流を設計上、多くすることが可能であ
る。
【０１８０】つぎに、本発明の他の実施例を説明する。
トランジスタのチャネル長が、たとえば０．５μｍ以下
と短くなると、寄生ＭＯＳのチャネル長も同じく短くな
り、リーク電流は増加する。逆に、チャネル長が長い場
合には減少する。したがってシステムにおいてチャネル
長が０．５μｍ以下のトランジスタでは、たとえば、境
界領域被膜の領域を半導体層からチャネル側へ０．６μ
ｍとし、チャネル長が０．５μｍより大きい場合には、
境界領域被膜の領域を０．３μｍとする。このように、
システム内でトランジスタの特性を活かしながら、寄生
ＭＯＳによるリーク電流の低減を計ることが可能であ
る。
【０１８１】以上説明した実施例においては境界領域被
膜としては、ゲート電極より大きなパターン形状とする
例で説明したが、ゲート電極と同じ大きさパターン形状
としてもよい。そしてこのときも半導体層周辺領域の対
向する２辺に境界領域被膜を設ける。
【０１８２】さらに図５と図１４を用いて説明した実施
例では境界領域被膜としてはゲート電極下の領域の対向
する２辺に設ける実施例で説明したが、半導体層周辺領
域の全域に境界領域被膜を設けてもよい。
【０１８３】以上説明した実施例では、ＳＯＩ基板とし
てＳＩＭＯＸ基板を用いて説明したが、表面にシリコン
酸化膜を形成したシリコン基板を貼り合わせた後、シリ
コン基板の研磨を行うＤＷＢ（Ｄｉｒｅｃｔ Ｗａｆｅ
ｒ Ｂｏｎｄｉｎｇ）基板を用いても、本発明の半導体
装置を形成することができる。
【０１８４】
【発明の効果】以上の説明で明らかなように、本発明の
半導体装置の構造、およびその製造方法においては、Ｓ
ＯＩ基板を用いた半導体装置において従来問題であった
半導体層の素子分離端とゲート電極との重なり領域での
寄生ＭＯＳの発生を、この領域の酸化膜をゲート酸化膜
より厚くする境界領域被膜を設けることにより抑え、リ
ーク電流を低減することができ、安定したトランジスタ
動作を有する半導体装置を得ることができる。
【０１８５】さらに本発明の半導体装置では、境界領域
被膜の領域をマスクを用いて形成するため、Ｎチャネル
型半導体装置とＰチャネル型半導体装置とで変化させる
ことができ、設計の自由度を増大させることができ、そ
のうえ寄生ＭＯＳによるリーク電流を低減することがで
きる。
【図面の簡単な説明】
【図１】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
【図２】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す平面図である。
【図３】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す平面図である。
【図４】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
【図５】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す平面図である。
【図６】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
【図７】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
【図８】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
【図９】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す平面図である。
【図１０】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図１１】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図１２】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図１３】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図１４】本発明の実施例における半導体装置の構造と
その製造方法とを示す平面図である。
【図１５】従来技術における半導体装置を示す平面図で
ある。
【図１６】従来技術における半導体装置を示す断面図で
ある。
【図１７】本発明および従来技術における半導体装置の
ゲート電圧とドレイン電流特性を示すグラフである。
【符号の説明】
１ 支持基板 ２ 絶縁膜 ３ 半導体層 ４ ＳＯＩ基板 ５ ドレイン ６ ソース ８ ゲート電極 ９ 寄生ＭＯＳ領域 １４ ゲート酸化膜 １５ 境界領域被膜 ２１ コンタクトホール ３２ 層間絶縁膜 ３３ 配線 ５１ 感光性樹脂

Claims (38)

    【特許請求の範囲】
  1. 【請求項１】 支持基板と絶縁膜と島状の半導体層から
    なるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
    と、ゲート酸化膜上に設け半導体層を横断するように設
    けるゲート電極とを備え、ゲート電極と半導体層との間
    の半導体層周辺領域に境界領域被膜を設けることを特徴
    とする半導体装置。
  2. 【請求項２】 支持基板と絶縁膜と島状の半導体層から
    なるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
    と、ゲート酸化膜上に設け半導体層を横断するように設
    けるゲート電極とを備え、ゲート電極と半導体層との間
    の半導体層周辺領域にゲート酸化膜より膜厚の厚い境界
    領域被膜を設けることを特徴とする半導体装置。
  3. 【請求項３】 支持基板と絶縁膜と島状の半導体層から
    なるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
    と、ゲート酸化膜上に設け半導体層を横断するように設
    けるゲート電極とを備え、ゲート電極と半導体層との間
    の半導体層周辺領域の対向する２辺に境界領域被膜を設
    けることを特徴とする半導体装置。
  4. 【請求項４】 支持基板と絶縁膜と島状の半導体層から
    なるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
    と、ゲート酸化膜上に設け半導体層を横断するように設
    けるゲート電極とを備え、ゲート電極と半導体層との間
    の半導体層周辺領域の対向する２辺にゲート電極より大
    きな境界領域被膜を設けることを特徴とする半導体装
    置。
  5. 【請求項５】 支持基板と絶縁膜と島状の半導体層から
    なるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
    と、ゲート酸化膜上に設け半導体層を横断するように設
    けるゲート電極とを備え、ゲート電極と半導体層との間
    の半導体層周辺領域の対向する２辺にゲート酸化膜より
    膜厚の厚い境界領域被膜を設けることを特徴とする半導
    体装置。
  6. 【請求項６】 支持基板と絶縁膜と島状の半導体層から
    なるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
    と、ゲート酸化膜上に設け半導体層を横断するように設
    けるゲート電極とを備え、ゲート電極と半導体層との間
    の半導体層周辺領域の対向する２辺にゲート電極より大
    きくしかもゲート酸化膜より膜厚の厚い境界領域被膜を
    設けることを特徴とする半導体装置。
  7. 【請求項７】 支持基板と絶縁膜と島状の半導体層から
    なるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
    と、ゲート酸化膜上に設け半導体層を横断するように設
    けるゲート電極とを備え、ゲート電極と半導体層との間
    の半導体層周辺領域の全域に境界領域被膜を設けること
    を特徴とする半導体装置。
  8. 【請求項８】 支持基板と絶縁膜と島状の半導体層から
    なるＳＯＩ基板と、半導体層上に設けるゲート酸化膜
    と、ゲート酸化膜上に設け半導体層を横断するように設
    けるゲート電極とを備え、ゲート電極と半導体層との間
    の半導体層周辺領域の全域にゲート酸化膜より膜厚の厚
    い境界領域被膜を設けることを特徴とする半導体装置。
  9. 【請求項９】 支持基板と絶縁膜とフィールド酸化膜に
    囲まれた島状の半導体層とからなるＳＯＩ基板と、半導
    体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
    半導体層を横断するように設けるゲート電極とを備え、
    ゲート電極と半導体層との間の半導体層周辺領域に境界
    領域被膜を設けることを特徴とする半導体装置。
  10. 【請求項１０】 支持基板と絶縁膜とフィールド酸化膜
    に囲まれた島状の半導体層とからなるＳＯＩ基板と、半
    導体層上に設けるゲート酸化膜と、ゲート酸化膜上に設
    け半導体層を横断するように設けるゲート電極とを備
    え、ゲート電極と半導体層との間の半導体層周辺領域に
    ゲート酸化膜より膜厚の厚い境界領域被膜を設けること
    を特徴とする半導体装置。
  11. 【請求項１１】 支持基板と絶縁膜とフィールド酸化膜
    に囲まれた島状の半導体層とからなるＳＯＩ基板と、半
    導体層上に設けるゲート酸化膜と、ゲート酸化膜上に設
    け半導体層を横断するように設けるゲート電極とを備
    え、ゲート電極と半導体層との間の半導体層周辺領域の
    対向する２辺に境界領域被膜を設けることを特徴とする
    半導体装置。
  12. 【請求項１２】 支持基板と絶縁膜とフィールド酸化膜
    に囲まれた島状の半導体層とからなるＳＯＩ基板と、半
    導体層上に設けるゲート酸化膜と、ゲート酸化膜上に設
    け半導体層を横断するように設けるゲート電極とを備
    え、ゲート電極と半導体層との間の半導体層周辺領域の
    対向する２辺にゲート電極より大きな境界領域被膜を設
    けることを特徴とする半導体装置。
  13. 【請求項１３】 支持基板と絶縁膜とフィールド酸化膜
    に囲まれた島状の半導体層とからなるＳＯＩ基板と、半
    導体層上に設けるゲート酸化膜と、ゲート酸化膜上に設
    け半導体層を横断するように設けるゲート電極とを備
    え、ゲート電極と半導体層との間の半導体層周辺領域の
    対向する２辺にゲート酸化膜より膜厚の厚い境界領域被
    膜を設けることを特徴とする半導体装置。
  14. 【請求項１４】 支持基板と絶縁膜とフィールド酸化膜
    に囲まれた島状の半導体層からなるＳＯＩ基板と、半導
    体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け
    半導体層を横断するように設けるゲート電極とを備え、
    ゲート電極と半導体層との間の半導体層周辺領域の対向
    する２辺にゲート電極より大きくしかもゲート酸化膜よ
    り膜厚の厚い境界領域被膜を設けることを特徴とする半
    導体装置。
  15. 【請求項１５】 支持基板と絶縁膜とフィールド酸化膜
    に囲まれた島状の半導体層とからなるＳＯＩ基板と、半
    導体層上に設けるゲート酸化膜と、ゲート酸化膜上に設
    け半導体層を横断するように設けるゲート電極とを備
    え、ゲート電極と半導体層との間の半導体層周辺領域の
    全域に境界領域被膜を設けることを特徴とする半導体装
    置。
  16. 【請求項１６】 支持基板と絶縁膜とフィールド酸化膜
    に囲まれた島状の半導体層とからなるＳＯＩ基板と、半
    導体層上に設けるゲート酸化膜と、ゲート酸化膜上に設
    け半導体層を横断するように設けるゲート電極とを備
    え、ゲート電極と半導体層との間の半導体層周辺領域の
    全域にゲート酸化膜より膜厚の厚い境界領域被膜を設け
    ることを特徴とする半導体装置。
  17. 【請求項１７】 支持基板と絶縁膜と島状の半導体層と
    からなるＳＯＩ基板と、半導体層上に設けるゲート酸化
    膜と、ゲート酸化膜上に設け半導体層を横断するように
    設けるゲート電極と、Ｎチャネル型半導体装置とＰチャ
    ネル型半導体装置と、半導体層の周辺領域に設ける境界
    領域被膜とを備え、境界領域被膜はＰチャネル型半導体
    装置よりＮチャネル型半導体装置のほうがその幅寸法が
    大きいことを特徴とする半導体装置。
  18. 【請求項１８】 支持基板と絶縁膜と島状の半導体層と
    からなるＳＯＩ基板と、半導体層上に設けるゲート酸化
    膜と、ゲート酸化膜上に設け半導体層を横断するように
    設けるゲート電極と、Ｎチャネル型半導体装置とＰチャ
    ネル型半導体装置と、半導体層周辺領域の対向する２辺
    に設ける境界領域被膜とを備え、境界領域被膜はＰチャ
    ネル型半導体装置よりＮチャネル型半導体装置のほうが
    その幅寸法が大きいことを特徴とする半導体装置。
  19. 【請求項１９】 支持基板と絶縁膜と島状の半導体層と
    からなるＳＯＩ基板と、半導体層上に設けるゲート酸化
    膜と、ゲート酸化膜上に設け半導体層を横断するように
    設けるゲート電極と、Ｎチャネル型半導体装置とＰチャ
    ネル型半導体装置と、半導体層周辺領域の対向する２辺
    にゲート電極より大きな境界領域被膜とを備え、境界領
    域被膜はＰチャネル型半導体装置よりＮチャネル型半導
    体装置のほうがその幅寸法が大きいことを特徴とする半
    導体装置。
  20. 【請求項２０】 支持基板と絶縁膜と島状の半導体層と
    からなるＳＯＩ基板と、半導体層上に設けるゲート酸化
    膜と、ゲート酸化膜上に設け半導体層を横断するように
    設けるゲート電極と、Ｎチャネル型半導体装置とＰチャ
    ネル型半導体装置と、半導体層周辺領域の対向する２辺
    にゲート酸化膜より膜厚の厚い境界領域被膜とを備え、
    境界領域被膜はＰチャネル型半導体装置よりＮチャネル
    型半導体装置のほうがその幅寸法が大きいことを特徴と
    する半導体装置。
  21. 【請求項２１】 支持基板と絶縁膜と島状の半導体層と
    からなるＳＯＩ基板と、半導体層上に設けるゲート酸化
    膜と、ゲート酸化膜上に設け半導体層を横断するように
    設けるゲート電極と、Ｎチャネル型半導体装置とＰチャ
    ネル型半導体装置と、半導体層周辺領域の対向する２辺
    にゲート電極より大きくしかもゲート酸化膜より膜厚の
    厚い境界領域被膜とを備え、境界領域被膜はＰチャネル
    型半導体装置よりＮチャネル型半導体装置のほうがその
    幅寸法が大きいことを特徴とする半導体装置。
  22. 【請求項２２】 支持基板と絶縁膜と島状の半導体層と
    からなるＳＯＩ基板と、半導体層上に設けるゲート酸化
    膜と、ゲート酸化膜上に設け半導体層を横断するように
    設けるゲート電極と、Ｎチャネル型半導体装置とＰチャ
    ネル型半導体装置と、半導体層周辺領域の全域に設ける
    境界領域被膜とを備え、境界領域被膜はＰチャネル型半
    導体装置よりＮチャネル型半導体装置のほうがその幅寸
    法が大きいことを特徴とする半導体装置。
  23. 【請求項２３】 支持基板と絶縁膜と島状の半導体層と
    からなるＳＯＩ基板と、半導体層上に設けるゲート酸化
    膜と、ゲート酸化膜上に設け半導体層を横断するように
    設けるゲート電極と、Ｎチャネル型半導体装置とＰチャ
    ネル型半導体装置と、半導体層周辺領域の全域にゲート
    酸化膜より膜厚の厚い境界領域被膜とを備え、境界領域
    被膜はＰチャネル型半導体装置よりＮチャネル型半導体
    装置のほうがその幅寸法が大きいことを特徴とする半導
    体装置。
  24. 【請求項２４】 支持基板と絶縁膜とフィールド酸化膜
    に囲まれた島状の半導体層とからなるＳＯＩ基板と、半
    導体層上に設けるゲート酸化膜と、ゲート酸化膜上に設
    け半導体層を横断するように設けるゲート電極と、Ｎチ
    ャネル型半導体装置とＰチャネル型半導体装置と、半導
    体層の周辺領域に設ける境界領域被膜とを備え、境界領
    域被膜はＰチャネル型半導体装置よりＮチャネル型半導
    体装置のほうがその幅寸法が大きいことを特徴とする半
    導体装置。
  25. 【請求項２５】 支持基板と絶縁膜とフィールド酸化膜
    に囲まれた島状の半導体層とからなるＳＯＩ基板と、半
    導体層上に設けるゲート酸化膜と、ゲート酸化膜上に設
    け半導体層を横断するように設けるゲート電極と、Ｎチ
    ャネル型半導体装置とＰチャネル型半導体装置と、半導
    体層周辺領域の対向する２辺に設ける境界領域被膜とを
    備え、境界領域被膜はＰチャネル型半導体装置よりＮチ
    ャネル型半導体装置のほうがその幅寸法が大きいことを
    特徴とする半導体装置。
  26. 【請求項２６】 支持基板と絶縁膜とフィールド酸化膜
    に囲まれた島状の半導体層とからなるＳＯＩ基板と、半
    導体層上に設けるゲート酸化膜と、ゲート酸化膜上に設
    け半導体層を横断するように設けるゲート電極と、Ｎチ
    ャネル型半導体装置とＰチャネル型半導体装置と、半導
    体層周辺領域の対向する２辺にゲート電極より大きな境
    界領域被膜とを備え、境界領域被膜はＰチャネル型半導
    体装置よりＮチャネル型半導体装置のほうがその幅寸法
    が大きいことを特徴とする半導体装置。
  27. 【請求項２７】 支持基板と絶縁膜とフィールド酸化膜
    に囲まれた島状の半導体層とからなるＳＯＩ基板と、半
    導体層上に設けるゲート酸化膜と、ゲート酸化膜上に設
    け半導体層を横断するように設けるゲート電極と、Ｎチ
    ャネル型半導体装置とＰチャネル型半導体装置と、半導
    体層周辺領域の対向する２辺にゲート酸化膜より膜厚の
    厚い境界領域被膜とを備え、境界領域被膜はＰチャネル
    型半導体装置よりＮチャネル型半導体装置のほうがその
    幅寸法が大きいことを特徴とする半導体装置。
  28. 【請求項２８】 支持基板と絶縁膜とフィールド酸化膜
    に囲まれた島状の半導体層とからなるＳＯＩ基板と、半
    導体層上に設けるゲート酸化膜と、ゲート酸化膜上に設
    け半導体層を横断するように設けるゲート電極と、Ｎチ
    ャネル型半導体装置とＰチャネル型半導体装置と、半導
    体層周辺領域の対向する２辺にゲート電極より大きくし
    かもゲート酸化膜より膜厚の厚い境界領域被膜とを備
    え、境界領域被膜はＰチャネル型半導体装置よりＮチャ
    ネル型半導体装置のほうがその幅寸法が大きいことを特
    徴とする半導体装置。
  29. 【請求項２９】 支持基板と絶縁膜とフィールド酸化膜
    に囲まれた島状の半導体層とからなるＳＯＩ基板と、半
    導体層上に設けるゲート酸化膜と、ゲート酸化膜上に設
    け半導体層を横断するように設けるゲート電極と、Ｎチ
    ャネル型半導体装置とＰチャネル型半導体装置と、半導
    体層周辺領域の全域に設ける境界領域被膜とを備え、境
    界領域被膜はＰチャネル型半導体装置よりＮチャネル型
    半導体装置のほうがその幅寸法が大きいことを特徴とす
    る半導体装置。
  30. 【請求項３０】 支持基板と絶縁膜とフィールド酸化膜
    に囲まれた島状の半導体層とからなるＳＯＩ基板と、半
    導体層上に設けるゲート酸化膜と、ゲート酸化膜上に設
    け半導体層を横断するように設けるゲート電極と、Ｎチ
    ャネル型半導体装置とＰチャネル型半導体装置と、半導
    体層周辺領域の全域にゲート酸化膜より膜厚の厚い境界
    領域被膜とを備え、境界領域被膜はＰチャネル型半導体
    装置よりＮチャネル型半導体装置のほうがその幅寸法が
    大きいことを特徴とする半導体装置。
  31. 【請求項３１】 支持基板と絶縁膜と半導体層とからな
    るＳＯＩ基板の半導体層を酸化雰囲気で全面を酸化処理
    して薄膜化絶縁膜を形成し、この薄膜化絶縁膜を全面エ
    ッチングして所定の半導体層膜厚とする工程と、半導体
    層上に感光性樹脂を形成し、感光性樹脂をエッチングマ
    スクに用いて半導体層をエッチングして島状の半導体層
    を形成する工程と、半導体層を酸化雰囲気中で酸化処理
    して境界領域被膜を形成する工程と、全面に感光性樹脂
    を形成し、半導体層側面の境界領域被膜と半導体層上面
    の境界領域被膜とを残すように感光性樹脂をエッチング
    マスクに用いて境界領域被膜をエッチングし、酸化雰囲
    気中で酸化処理することによりゲート絶縁膜を形成する
    工程と、全面にゲート電極材料を形成し、ゲート電極材
    料上に感光性樹脂を形成し、感光性樹脂をエッチングマ
    スクに用いてゲート電極材料をエッチングしてゲート電
    極を形成する工程と、感光性樹脂をイオン注入マスクと
    してソース、ドレイン形成領域に半導体層と逆導電型の
    高濃度不純物層を形成する工程と、熱処理を行うことに
    よりイオン注入した不純物を活性化する工程と、層間絶
    縁膜を形成し、フォトエッチング技術により層間絶縁膜
    にコンタクトホールを形成する工程と、配線を形成する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  32. 【請求項３２】 支持基板と絶縁膜と半導体層とからな
    るＳＯＩ基板の半導体層上に感光性樹脂を形成し、感光
    性樹脂をエッチングマスクに用いて半導体層をエッチン
    グして島状の半導体層を形成する工程と、半導体層を酸
    化雰囲気中で酸化処理して境界領域被膜を形成する工程
    と、全面に感光性樹脂を形成し、半導体層側面の境界領
    域被膜と半導体層上面の境界領域被膜とを残すように感
    光性樹脂をエッチングマスクに用いて境界領域被膜をエ
    ッチングし、酸化雰囲気中で酸化することによりゲート
    絶縁膜を形成する工程と、全面にゲート電極材料を形成
    し、ゲート電極材料上に感光性樹脂を形成し、感光性樹
    脂をエッチングマスクに用いてゲート電極材料をエッチ
    ングしてゲート電極を形成する工程と、感光性樹脂をイ
    オン注入マスクとしてソース、ドレイン形成領域に半導
    体層と逆導電型の高濃度不純物層を形成する工程と、熱
    処理を行うことによりイオン注入した不純物を活性化す
    る工程と、層間絶縁膜を形成し、フォトエッチング技術
    により層間絶縁膜にコンタクトホールを形成する工程
    と、配線を形成する工程とを有することを特徴とする半
    導体装置の製造方法。
  33. 【請求項３３】 支持基板と絶縁膜と半導体層とからな
    るＳＯＩ基板の半導体層を酸化雰囲気中で全面を酸化処
    理して薄膜化絶縁膜を形成し、この薄膜化絶縁膜を全面
    エッチングして所定の半導体層膜厚とする工程と、酸化
    雰囲気で全面を酸化処理してパッド酸化膜を形成し、全
    面に化学気相成長法によりシリコン窒化膜を形成する工
    程と、このシリコン窒化膜上に感光性樹脂を形成し、感
    光性樹脂をエッチングマスクに用いて素子形成領域以外
    のシリコン窒化膜をエッチングする工程と、酸化雰囲気
    で酸化を行い素子領域以外にフィールド酸化膜を形成す
    る選択酸化処理を行い島状の半導体層を形成する工程
    と、シリコン窒化膜とパッド酸化膜を除去し、酸化雰囲
    気中で酸化処理して全面に犠牲酸化膜を形成する工程
    と、犠牲酸化膜を除去し、酸化雰囲気中で酸化処理して
    境界領域被膜を形成する工程と、全面に感光性樹脂を形
    成し、半導体層上面の境界領域被膜を残すように感光性
    樹脂をエッチングマスクに用いて境界領域被膜をエッチ
    ングし、酸化雰囲気中で酸化処理することによりゲート
    絶縁膜を形成する工程と、全面にゲート電極材料を形成
    し、ゲート電極材料上に感光性樹脂を形成し、感光性樹
    脂をエッチングマスクに用いてゲート電極材料をエッチ
    ングしてゲート電極を形成する工程と、感光性樹脂をイ
    オン注入マスクとしてソース、ドレイン形成領域に半導
    体層と逆導電型の高濃度不純物層を形成する工程と、熱
    処理を行うことによってイオン注入した不純物を活性化
    する工程と、層間絶縁膜を形成し、フォトエッチング技
    術により層間絶縁膜にコンタクトホールを形成する工程
    と、配線を形成する工程とを有することを特徴とする半
    導体装置の製造方法。
  34. 【請求項３４】 支持基板と絶縁膜と半導体層とからな
    るＳＯＩ基板の半導体層を酸化雰囲気中で全面を酸化処
    理を行いパッド酸化膜を形成し、全面に化学気相成長法
    によりシリコン窒化膜を形成する工程と、シリコン窒化
    膜上に感光性樹脂を形成し、感光性樹脂をエッチングマ
    スクに用いて素子形成領域以外のシリコン窒化膜をエッ
    チングする工程と、酸化雰囲気中で酸化を行い素子領域
    以外にフィールド酸化膜を形成する選択酸化処理を行い
    島状の半導体層を形成する工程と、シリコン窒化膜とパ
    ッド酸化膜を除去し、酸化雰囲気中で酸化処理して全面
    に犠牲酸化膜を形成する工程と、犠牲酸化膜を除去し、
    酸化雰囲気中で酸化処理して境界領域被膜を形成する工
    程と、全面に感光性樹脂を形成し、半導体層上面の境界
    領域被膜を残すように感光性樹脂をエッチングマスクに
    用いて境界領域被膜をエッチングし、酸化雰囲気中で酸
    化処理することによりゲート絶縁膜を形成する工程と、
    全面にゲート電極材料を形成し、ゲート電極材料上に感
    光性樹脂を形成し、感光性樹脂をエッチングマスクに用
    いてゲート電極材料をエッチングしてゲート電極を形成
    する工程と、感光性樹脂をイオン注入マスクとしてソー
    ス、ドレイン形成領域に半導体層と逆導電型の高濃度不
    純物層を形成する工程と、熱処理を行うことによってイ
    オン注入した不純物を活性化する工程と、層間絶縁膜を
    形成し、フォトエッチング技術により層間絶縁膜にコン
    タクトホールを形成する工程と、配線を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  35. 【請求項３５】 第１導電型の半導体基板に酸素イオン
    をイオン注入し、熱処理を行って支持基板と絶縁膜と半
    導体層とからなるＳＯＩ基板を形成する工程と、半導体
    層を酸化雰囲気中で全面を酸化して薄膜化絶縁膜を形成
    し、この薄膜化絶縁膜を全面エッチングして所定の半導
    体層膜厚とする工程と、半導体層上に感光性樹脂を形成
    し、感光性樹脂をエッチングマスクに用いて半導体層を
    エッチングして島状の半導体層を形成する工程と、半導
    体層を酸化雰囲気中で酸化処理して境界領域被膜を形成
    する工程と、全面に感光性樹脂を形成し、半導体層側面
    の境界領域被膜と半導体層上面の境界領域被膜とを残す
    ように感光性樹脂をエッチングマスクに用いて境界領域
    被膜をエッチングし、酸化雰囲気中で酸化処理すること
    によりゲート絶縁膜を形成する工程と、全面にゲート電
    極材料を形成し、このゲート電極材料上に感光性樹脂を
    形成し、感光性樹脂をエッチングマスクに使用してゲー
    ト電極材料をエッチングしてゲート電極を形成する工程
    と、感光性樹脂をイオン注入マスクとしてソース、ドレ
    イン形成領域に第２導電型の高濃度不純物層を形成する
    工程と、熱処理を行うことによりイオン注入した不純物
    を活性化する工程と、層間絶縁膜を形成し、フォトエッ
    チング技術により層間絶縁膜にコンタクトホールを形成
    する工程と、配線を形成する工程とを有することを特徴
    とする半導体装置の製造方法。
  36. 【請求項３６】 第１導電型の半導体基板に酸素イオン
    をイオン注入し、熱処理を行うことにより支持基板と絶
    縁膜と半導体層とからなるＳＯＩ基板を形成する工程
    と、半導体層上に感光性樹脂を形成し、感光性樹脂をエ
    ッチングマスクに用いて半導体層をエッチングして島状
    の半導体層を形成する工程と、半導体層を酸化雰囲気中
    で酸化処理して境界領域被膜を形成する工程と、全面に
    感光性樹脂を形成し、半導体層側面の境界領域被膜と半
    導体層上面の境界領域被膜とを残すように感光性樹脂を
    エッチングマスクに用いて境界領域被膜をエッチング
    し、酸化雰囲気中で酸化処理することによりゲート絶縁
    膜を形成する工程と、全面にゲート電極材料を形成し、
    ゲート電極材料上に感光性樹脂を形成し、感光性樹脂を
    エッチングマスクに用いてゲート電極材料をエッチング
    してゲート電極を形成する工程と、感光性樹脂をイオン
    注入マスクとしてソース、ドレイン形成領域に第２導電
    型の高濃度不純物層を形成する工程と、熱処理を行うこ
    とによりイオン注入した不純物を活性化する工程と、層
    間絶縁膜を形成し、フォトエッチング技術により層間絶
    縁膜にコンタクトホールを形成する工程と、配線を形成
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  37. 【請求項３７】 第１導電型の半導体基板に酸素イオン
    をイオン注入し、熱処理を行うことによって支持基板と
    絶縁膜と半導体層とからなるＳＯＩ基板を形成する工程
    と、半導体層を酸化雰囲気中で全面を酸化処理して薄膜
    化絶縁膜を形成し、この薄膜化絶縁膜を全面エッチング
    し所定の半導体層膜厚とする工程と、酸化雰囲気中で全
    面を酸化してパッド酸化膜を形成し、全面に化学気相成
    長法によってシリコン窒化膜を形成する工程と、シリコ
    ン窒化膜上に感光性樹脂を形成し、感光性樹脂をエッチ
    ングマスクに用いて素子形成領域以外のシリコン窒化膜
    をエッチングする工程と、酸化雰囲気で酸化を行い素子
    領域以外にフィールド酸化膜を形成する選択酸化処理を
    行い島状の半導体層を形成する工程と、シリコン窒化膜
    とパッド酸化膜を除去し、酸化雰囲気中で酸化処理して
    全面に犠牲酸化膜を形成する工程と、犠牲酸化膜を除去
    し、酸化雰囲気中で酸化処理して境界領域被膜を形成す
    る工程と、全面に感光性樹脂を形成し、半導体層上面の
    境界領域被膜を残すように感光性樹脂をエッチングマス
    クに用いて境界領域被膜をエッチングし、酸化雰囲気中
    で酸化処理することによりゲート絶縁膜を形成する工程
    と、全面にゲート電極材料を形成し、ゲート電極材料上
    に感光性樹脂を形成し、感光性樹脂をエッチングマスク
    に用いてゲート電極材料をエッチングしてゲート電極を
    形成する工程と、感光性樹脂をイオン注入マスクとして
    ソース、ドレイン形成領域に第２導電型の高濃度不純物
    層を形成する工程と、熱処理を行うことによりイオン注
    入した不純物を活性化する工程と、層間絶縁膜を形成
    し、フォトエッチング技術により層間絶縁膜にコンタク
    トホールを形成する工程と、配線を形成する工程とを有
    することを特徴とする半導体装置の製造方法。
  38. 【請求項３８】 第１導電型の半導体基板に酸素イオン
    をイオン注入し、熱処理を行うことにより支持基板と絶
    縁膜と半導体層とからなるＳＯＩ基板を形成する工程
    と、酸化雰囲気中で全面を酸化処理してパッド酸化膜を
    形成し、全面に化学気相成長法によりシリコン窒化膜を
    形成する工程と、シリコン窒化膜上に感光性樹脂を形成
    し、感光性樹脂をエッチングマスクに用いて素子形成領
    域以外のシリコン窒化膜をエッチングする工程と、酸化
    雰囲気で酸化処理を行い素子領域以外にフィールド酸化
    膜を形成する選択酸化処理を行い島状の半導体層を形成
    する工程と、シリコン窒化膜とパッド酸化膜を除去し、
    酸化雰囲気中で酸化処理して全面に犠牲酸化膜を形成す
    る工程と、犠牲酸化膜を除去し、酸化雰囲気中で酸化処
    理して境界領域被膜を形成する工程と、全面に感光性樹
    脂を形成し、半導体層上面の境界領域被膜を残すように
    感光性樹脂をエッチングマスクに用いて境界領域被膜を
    エッチングし、酸化雰囲気中で酸化処理することによっ
    てゲート絶縁膜を形成する工程と、全面にゲート電極材
    料を形成し、ゲート電極材料上に感光性樹脂を形成し、
    感光性樹脂をエッチングマスクに用いてゲート電極材料
    をエッチングしてゲート電極を形成する工程と、感光性
    樹脂をイオン注入マスクとして用いてソース、ドレイン
    形成領域に第２導電型の高濃度不純物層を形成する工程
    と、熱処理を行うことによりイオン注入した不純物を活
    性化する工程と、層間絶縁膜を形成し、フォトエッチン
    グ技術により層間絶縁膜にコンタクトホールを形成する
    工程と、配線を形成する工程とを有することを特徴とす
    る半導体装置の製造方法。
JP7216026A 1995-08-24 1995-08-24 半導体装置およびその製造方法 Pending JPH0964367A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7216026A JPH0964367A (ja) 1995-08-24 1995-08-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7216026A JPH0964367A (ja) 1995-08-24 1995-08-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0964367A true JPH0964367A (ja) 1997-03-07

Family

ID=16682139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7216026A Pending JPH0964367A (ja) 1995-08-24 1995-08-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0964367A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259847A (ja) * 2003-02-25 2004-09-16 Citizen Watch Co Ltd 半導体装置およびその製造方法
FR3069702A1 (fr) * 2017-07-27 2019-02-01 Stmicroelectronics (Rousset) Sas Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259847A (ja) * 2003-02-25 2004-09-16 Citizen Watch Co Ltd 半導体装置およびその製造方法
FR3069702A1 (fr) * 2017-07-27 2019-02-01 Stmicroelectronics (Rousset) Sas Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif
US10777552B2 (en) 2017-07-27 2020-09-15 Stmicroelectronics (Rousset) Sas Method of simultaneous fabrication of SOI transistors and of transistors on bulk substrate

Similar Documents

Publication Publication Date Title
JP4066574B2 (ja) 半導体装置の製造方法
JP2586342B2 (ja) 半導体装置の製造方法
US6821858B2 (en) Semiconductor devices and methods for manufacturing the same
JPH04102317A (ja) 半導体装置の製造方法
JP2000196090A (ja) ダブルゲ―ト構造を持つｓｏｉ素子及びその製造方法
JPH08172199A (ja) 半導体装置とその製造方法
JP4086099B2 (ja) 半導体素子の形成方法
JP4551795B2 (ja) 半導体装置の製造方法
US5969388A (en) Mos device and method of fabricating the same
JPH0964367A (ja) 半導体装置およびその製造方法
JP2807448B2 (ja) Ｍｏｓ型半導体装置およびその製造方法
JP2519541B2 (ja) 半導体装置
US6197627B1 (en) MOS device and method of fabricating the same
JPH08250725A (ja) 半導体装置
JPH1093101A (ja) 半導体装置及びその製造方法
JP2003017579A (ja) 半導体装置とその製造方法
JPH0794721A (ja) 半導体装置及びその製造方法
KR100256824B1 (ko) 반도체소자의 제조방법
KR100304975B1 (ko) 반도체소자제조방법
JPH0837230A (ja) 半導体集積回路装置及びその製造方法
JPS6376480A (ja) 半導体装置及びその製造方法
JP3148227B2 (ja) 半導体装置の製造方法
JP2004259847A (ja) 半導体装置およびその製造方法
JP2001257354A (ja) 半導体装置及びその製造方法
JPH09283764A (ja) 半導体装置およびその製造方法