JPH0964701A - Ｃｒ発振器及びこれを用いた携帯装置 - Google Patents
Ｃｒ発振器及びこれを用いた携帯装置Info
- Publication number
- JPH0964701A JPH0964701A JP7217066A JP21706695A JPH0964701A JP H0964701 A JPH0964701 A JP H0964701A JP 7217066 A JP7217066 A JP 7217066A JP 21706695 A JP21706695 A JP 21706695A JP H0964701 A JPH0964701 A JP H0964701A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- oscillator
- resistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 238000007493 shaping process Methods 0.000 claims description 12
- 230000010355 oscillation Effects 0.000 abstract description 28
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000001419 dependent effect Effects 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000007599 discharging Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 発振周波数が半導体装置製造時の特性ばらつ
きに依存されにくい回路構成のＣＲ発振器にする。 【解決手段】 一端を第１の駆動回路の出力に接続され
た第１のコンデンサと、一端を第１の駆動回路と逆相の
出力タイミングで動作する第２の駆動回路の出力に接続
された第２のコンデンサと、第１及び第２のコンデンサ
の他端間に接続された抵抗と、抵抗の少なくとも一端に
接続された波形成形回路と、とを有し、波形成形された
信号を第１及び第２の駆動回路の入力に帰還し、第１及
び第２のコンデンサを前記抵抗を介して相互に充放電さ
せることにより発振を行う。
きに依存されにくい回路構成のＣＲ発振器にする。 【解決手段】 一端を第１の駆動回路の出力に接続され
た第１のコンデンサと、一端を第１の駆動回路と逆相の
出力タイミングで動作する第２の駆動回路の出力に接続
された第２のコンデンサと、第１及び第２のコンデンサ
の他端間に接続された抵抗と、抵抗の少なくとも一端に
接続された波形成形回路と、とを有し、波形成形された
信号を第１及び第２の駆動回路の入力に帰還し、第１及
び第２のコンデンサを前記抵抗を介して相互に充放電さ
せることにより発振を行う。
Description
【０００１】
【発明の属する技術分野】本発明はＣＲ発振器及びこれ
を用いた携帯装置に関し、詳しくは半導体集積回路化さ
れたＣＲ発振器の回路構成に関する。
を用いた携帯装置に関し、詳しくは半導体集積回路化さ
れたＣＲ発振器の回路構成に関する。
【０００２】
【従来の技術】電池を電源として動作する万歩計や電子
体温計等の携帯装置では、発振周波数の精度は低くても
良いのでできるだけ装置を安くしたいという要望があ
り、外付け部品として高価な振動子等を使用するような
発振回路ではなく、安価に発振回路を構成できるＣＲ発
振器を使用することが多い。
体温計等の携帯装置では、発振周波数の精度は低くても
良いのでできるだけ装置を安くしたいという要望があ
り、外付け部品として高価な振動子等を使用するような
発振回路ではなく、安価に発振回路を構成できるＣＲ発
振器を使用することが多い。
【０００３】図４は従来のＣＲ発振器の回路例を示し、
図５は図４の回路例の各点における動作波形を示す。
尚、図５に示す任意時間の発振波形において、図５
（ａ）（配線ａ３）の電圧が最低電圧の時を時間ｔ50、
続く最高電圧の時を時間ｔ51とし、以後再び電圧が最低
または最高になった時の時間を各々ｔ52、ｔ53・・とす
る。図４のＣＲ発振器３は、インバータ３２と、その出
力を更に反転するインバータ３３とから構成されてい
る。インバータ３２の入力には保護抵抗３１が接続さ
れ、保護抵抗３１とインバータ３３の出力の間に接続さ
れたコンデンサ３５と、保護抵抗３１とインバータ３２
の出力の間に接続された抵抗３４とによって充放電回路
が形成されている。また、インバータ３３の出力はバッ
ファ３７を介して内部回路のクロックとなるＣＬＫに接
続されている。
図５は図４の回路例の各点における動作波形を示す。
尚、図５に示す任意時間の発振波形において、図５
（ａ）（配線ａ３）の電圧が最低電圧の時を時間ｔ50、
続く最高電圧の時を時間ｔ51とし、以後再び電圧が最低
または最高になった時の時間を各々ｔ52、ｔ53・・とす
る。図４のＣＲ発振器３は、インバータ３２と、その出
力を更に反転するインバータ３３とから構成されてい
る。インバータ３２の入力には保護抵抗３１が接続さ
れ、保護抵抗３１とインバータ３３の出力の間に接続さ
れたコンデンサ３５と、保護抵抗３１とインバータ３２
の出力の間に接続された抵抗３４とによって充放電回路
が形成されている。また、インバータ３３の出力はバッ
ファ３７を介して内部回路のクロックとなるＣＬＫに接
続されている。
【０００４】各図に基づいて発振動作について簡単に説
明する。まづ、例えば、図５に示す発振波形の時間ｔ50
からｔ51では、図４の配線ａ３の電圧（図５（ａ）の波
形）はインバータ３２の入力スレッショルド電圧（図５
のＶT3）より低いので、図４の配線ｂ３のインバータ３
２の出力電圧（図５（ｂ）の波形）は”Ｈ”レベル、イ
ンバータ３３の出力電圧は”Ｌ”レベルとなり、コンデ
ンサ３５は抵抗３４を介して充電される。充電が進んで
時間ｔ51になると、配線ａ３の電圧がインバータ３２の
入力スレッショルド電圧を越えるので、インバータ３２
の出力は”Ｌ”レベル、インバータ３３の出力は”Ｈ”
レベルにそれぞれ反転する。この時、コンデンサ３５の
電荷は保存されるので、配線ａ３の電圧は図５（ａ）に
示すようにＶT3＋Ｖ3（Ｖ3≦電源電圧）の電圧に上昇す
る。
明する。まづ、例えば、図５に示す発振波形の時間ｔ50
からｔ51では、図４の配線ａ３の電圧（図５（ａ）の波
形）はインバータ３２の入力スレッショルド電圧（図５
のＶT3）より低いので、図４の配線ｂ３のインバータ３
２の出力電圧（図５（ｂ）の波形）は”Ｈ”レベル、イ
ンバータ３３の出力電圧は”Ｌ”レベルとなり、コンデ
ンサ３５は抵抗３４を介して充電される。充電が進んで
時間ｔ51になると、配線ａ３の電圧がインバータ３２の
入力スレッショルド電圧を越えるので、インバータ３２
の出力は”Ｌ”レベル、インバータ３３の出力は”Ｈ”
レベルにそれぞれ反転する。この時、コンデンサ３５の
電荷は保存されるので、配線ａ３の電圧は図５（ａ）に
示すようにＶT3＋Ｖ3（Ｖ3≦電源電圧）の電圧に上昇す
る。
【０００５】続いて、コンデンサ３５の電荷は抵抗３４
を介して徐々に放電され、時間ｔ52になると、インバー
タ３２の入力スレッショルド電圧を下回るので各インバ
ータの出力状態が再び反転して時間ｔ50と同様な状態に
なる。以上の動作を繰り返すことにより発振が継続し、
この時の発振波形をバッファ３４を介してクロック（Ｃ
ＬＫ）として内部回路へ供給する。
を介して徐々に放電され、時間ｔ52になると、インバー
タ３２の入力スレッショルド電圧を下回るので各インバ
ータの出力状態が再び反転して時間ｔ50と同様な状態に
なる。以上の動作を繰り返すことにより発振が継続し、
この時の発振波形をバッファ３４を介してクロック（Ｃ
ＬＫ）として内部回路へ供給する。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
ＣＲ発振器１は、抵抗３４及びコンデンサ３５による充
放電回路にインバータ３２及び３３の出力トランジスタ
のＯＮ抵抗が加算されることになり、ＯＮ抵抗の値がば
らつくと発振周波数がばらついてしまうという問題があ
る。一方、トランジスタのＯＮ抵抗は、半導体装置を製
造する時の不純物濃度やゲート幅、ゲート酸化膜厚等の
製造ばらつきによりスレッショルド電圧や能力係数等の
特性がばらつきやすいので、抵抗またはコンデンサを外
付けにして発振周波数を調整しなければ精度が出せない
という問題もある。また、ＯＮ抵抗を低減しようとすれ
ば、各インバータのチャネル幅とチャネル長の比を大き
くする必要があり、各インバータの素子面積が大きくな
って半導体装置のチップコストが高くなるという問題も
ある。
ＣＲ発振器１は、抵抗３４及びコンデンサ３５による充
放電回路にインバータ３２及び３３の出力トランジスタ
のＯＮ抵抗が加算されることになり、ＯＮ抵抗の値がば
らつくと発振周波数がばらついてしまうという問題があ
る。一方、トランジスタのＯＮ抵抗は、半導体装置を製
造する時の不純物濃度やゲート幅、ゲート酸化膜厚等の
製造ばらつきによりスレッショルド電圧や能力係数等の
特性がばらつきやすいので、抵抗またはコンデンサを外
付けにして発振周波数を調整しなければ精度が出せない
という問題もある。また、ＯＮ抵抗を低減しようとすれ
ば、各インバータのチャネル幅とチャネル長の比を大き
くする必要があり、各インバータの素子面積が大きくな
って半導体装置のチップコストが高くなるという問題も
ある。
【０００７】そこで本発明はこれらの問題を解決し、Ｃ
Ｒ発振器の発振周波数を半導体装置の製造時の特性ばら
つきに依存されにくい回路構成にすることを目的とす
る。
Ｒ発振器の発振周波数を半導体装置の製造時の特性ばら
つきに依存されにくい回路構成にすることを目的とす
る。
【０００８】
【課題を解決するための手段】上述の問題を解決するた
めに、請求項１の記載に係わるＣＲ発振器は、一端を第
１の駆動回路の出力に接続された第１のコンデンサと、
一端を第１の駆動回路と逆相の出力タイミングで動作す
る第２の駆動回路の出力に接続された第２のコンデンサ
と、第１及び第２のコンデンサの他端間に接続された抵
抗と、抵抗の少なくとも一端に接続されて波形を成形す
る波形成形回路と、を有し、波形成形された信号を第１
及び第２の駆動回路の入力に帰還し、第１及び第２のコ
ンデンサを抵抗を介して相互に充放電させることにより
発振を行うことを特徴とする。また、請求項２の記載に
係わるＣＲ発振器は、請求項１に記載の波形成形回路
は、抵抗の両端に接続されたバッファ回路と、前記バッ
ファ回路の出力を受けるラッチ回路とから構成されてい
ることを特徴とする。請求項３の記載に係わる携帯装置
は、請求項１または請求項２に記載のＣＲ発振器を使用
し、電池を電源とすることを特徴とする。
めに、請求項１の記載に係わるＣＲ発振器は、一端を第
１の駆動回路の出力に接続された第１のコンデンサと、
一端を第１の駆動回路と逆相の出力タイミングで動作す
る第２の駆動回路の出力に接続された第２のコンデンサ
と、第１及び第２のコンデンサの他端間に接続された抵
抗と、抵抗の少なくとも一端に接続されて波形を成形す
る波形成形回路と、を有し、波形成形された信号を第１
及び第２の駆動回路の入力に帰還し、第１及び第２のコ
ンデンサを抵抗を介して相互に充放電させることにより
発振を行うことを特徴とする。また、請求項２の記載に
係わるＣＲ発振器は、請求項１に記載の波形成形回路
は、抵抗の両端に接続されたバッファ回路と、前記バッ
ファ回路の出力を受けるラッチ回路とから構成されてい
ることを特徴とする。請求項３の記載に係わる携帯装置
は、請求項１または請求項２に記載のＣＲ発振器を使用
し、電池を電源とすることを特徴とする。
【０００９】本発明のような回路構成をとることによ
り、請求項１及び請求項２の記載に係わるＣＲ発振器
は、発振周波数の精度が半導体装置製造時の特性ばらつ
きに依存され難くなる。また、請求項３の記載に係わる
携帯装置は、高価な発振子等の部品を使用しなくて済む
ようになる。
り、請求項１及び請求項２の記載に係わるＣＲ発振器
は、発振周波数の精度が半導体装置製造時の特性ばらつ
きに依存され難くなる。また、請求項３の記載に係わる
携帯装置は、高価な発振子等の部品を使用しなくて済む
ようになる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態例を図
１、図２及び図３を参照しながら詳細に説明する。尚、
本明細書では全図面を通して同一または同様の回路要素
には同一の符号を付して説明を簡略化している。図１は
本発明によるＣＭＯＳ構成のＣＲ発振器の回路例を示
し、図２は図１の回路に電源電圧が印加されて発振を行
っている時の各部の模式的な動作波形を示す。尚、図２
に示す任意時間の発振波形において、図２（ａ）（配線
ｂ１）の電圧が最低電圧の時を時間ｔ０、続く最高電圧
の時を時間ｔ１とし、以後再び電圧が最低または最高に
なった時の時間を各々ｔ２、ｔ３・・とする。
１、図２及び図３を参照しながら詳細に説明する。尚、
本明細書では全図面を通して同一または同様の回路要素
には同一の符号を付して説明を簡略化している。図１は
本発明によるＣＭＯＳ構成のＣＲ発振器の回路例を示
し、図２は図１の回路に電源電圧が印加されて発振を行
っている時の各部の模式的な動作波形を示す。尚、図２
に示す任意時間の発振波形において、図２（ａ）（配線
ｂ１）の電圧が最低電圧の時を時間ｔ０、続く最高電圧
の時を時間ｔ１とし、以後再び電圧が最低または最高に
なった時の時間を各々ｔ２、ｔ３・・とする。
【００１１】図１のＣＲ発振器１は、一端を駆動回路と
してのバッファ回路１１の出力に接続されたコンデンサ
１３と、一端をバッファ回路１１とは逆相の出力タイミ
ングで動作する駆動回路としてのインバータ回路１２の
出力に接続されたコンデンサ１４と、コンデンサ１３及
び１４の他端間に接続された抵抗１５と、コンデンサ１
３の他端に接続された波形成形回路としてのバッファ回
路１６とから構成され、バッファ回路１６の出力はバッ
ファ回路１１及びインバータ回路１２の各入力に帰還さ
れるとともに、インバータ回路１７を介して内部回路の
クロック信号となるＣＬＫに接続されている。尚、バッ
ファ回路１６の入力側には電源電圧以上の電圧印加を抑
制するために、電源電圧及び基準電位に対して保護ダイ
オードを付加する場合もある。
してのバッファ回路１１の出力に接続されたコンデンサ
１３と、一端をバッファ回路１１とは逆相の出力タイミ
ングで動作する駆動回路としてのインバータ回路１２の
出力に接続されたコンデンサ１４と、コンデンサ１３及
び１４の他端間に接続された抵抗１５と、コンデンサ１
３の他端に接続された波形成形回路としてのバッファ回
路１６とから構成され、バッファ回路１６の出力はバッ
ファ回路１１及びインバータ回路１２の各入力に帰還さ
れるとともに、インバータ回路１７を介して内部回路の
クロック信号となるＣＬＫに接続されている。尚、バッ
ファ回路１６の入力側には電源電圧以上の電圧印加を抑
制するために、電源電圧及び基準電位に対して保護ダイ
オードを付加する場合もある。
【００１２】図１及び図２に基づいて発振動作について
説明する。時間ｔ０からｔ１の間では、図１の配線ｂ１
の電圧（図２（ａ）の波形）はバッファ回路１６の入力
スレッショルド電圧（＝ＶT1）より低く、図１のバッフ
ァ回路１６の出力電圧（図２（ｃ）の波形）は”Ｈ”レ
ベルとなるので、バッファ回路１１の出力は”Ｈ”レベ
ルになるとともにインバータ回路１２の出力は”Ｌ”レ
ベルとなる。従って、図１の配線ｃ１の電圧（図２
（ｂ）の波形）はバッファ回路１６の入力スレッショル
ド電圧より高くなり、コンデンサ１４の正電荷が抵抗１
５を介してコンデンサ１３に向けて流れ、各コンデンサ
が充放電される。
説明する。時間ｔ０からｔ１の間では、図１の配線ｂ１
の電圧（図２（ａ）の波形）はバッファ回路１６の入力
スレッショルド電圧（＝ＶT1）より低く、図１のバッフ
ァ回路１６の出力電圧（図２（ｃ）の波形）は”Ｈ”レ
ベルとなるので、バッファ回路１１の出力は”Ｈ”レベ
ルになるとともにインバータ回路１２の出力は”Ｌ”レ
ベルとなる。従って、図１の配線ｃ１の電圧（図２
（ｂ）の波形）はバッファ回路１６の入力スレッショル
ド電圧より高くなり、コンデンサ１４の正電荷が抵抗１
５を介してコンデンサ１３に向けて流れ、各コンデンサ
が充放電される。
【００１３】各コンデンサの充放電が進んで時間ｔ１に
なると、配線ｂ１の電圧がバッファ回路１６の入力スレ
ッショルド電圧を越えてバッファ回路１６の出力は”
Ｈ”レベルとなり、バッファ回路１１の出力は”Ｈ”レ
ベル、インバータ回路１２の出力は”Ｌ”レベルにそれ
ぞれ反転する。この時、コンデンサ１３及びコンデンサ
１４の各電荷は電荷保存則によりそれぞれ保存されるの
で、配線ｂ１は図２（ａ）に示すようにＶT1＋Ｖ1 （Ｖ
1 ≦電源電圧）の電圧になり、配線ｃ１は図２（ｂ）に
示すようにＶT1−Ｖ1 の電圧になる。
なると、配線ｂ１の電圧がバッファ回路１６の入力スレ
ッショルド電圧を越えてバッファ回路１６の出力は”
Ｈ”レベルとなり、バッファ回路１１の出力は”Ｈ”レ
ベル、インバータ回路１２の出力は”Ｌ”レベルにそれ
ぞれ反転する。この時、コンデンサ１３及びコンデンサ
１４の各電荷は電荷保存則によりそれぞれ保存されるの
で、配線ｂ１は図２（ａ）に示すようにＶT1＋Ｖ1 （Ｖ
1 ≦電源電圧）の電圧になり、配線ｃ１は図２（ｂ）に
示すようにＶT1−Ｖ1 の電圧になる。
【００１４】続く時間ｔ１からｔ２の間では、時間ｔ０
からｔ１の間とは逆に、コンデンサ１３の正電荷が抵抗
１５を介してコンデンサ１４に向けて流れて各コンデン
サが充放電され、時間ｔ２で配線ｂ１の電圧がバッファ
回路１６の入力スレッショルド電圧を下回ると、バッフ
ァ回路１６の出力状態が再び反転して時間ｔ０と同様な
状態になる。以上の動作を繰り返すことにより発振が継
続し、この時の発振波形をインバータ回路１７のＣＬＫ
出力を介して内部回路へ供給され、内部回路のクロック
信号となる。
からｔ１の間とは逆に、コンデンサ１３の正電荷が抵抗
１５を介してコンデンサ１４に向けて流れて各コンデン
サが充放電され、時間ｔ２で配線ｂ１の電圧がバッファ
回路１６の入力スレッショルド電圧を下回ると、バッフ
ァ回路１６の出力状態が再び反転して時間ｔ０と同様な
状態になる。以上の動作を繰り返すことにより発振が継
続し、この時の発振波形をインバータ回路１７のＣＬＫ
出力を介して内部回路へ供給され、内部回路のクロック
信号となる。
【００１５】尚、出力反転時の配線ｂ１及びｃ１の電圧
範囲は、電荷保存則により原理的にはＶT1±ＶDD（電源
電圧）の電圧範囲で変動するはずであるが、前述の保護
ダイオードによる電圧吸収やコンデンサ１３及び１４の
リーク電流及び出力トランジスタの電圧降下等の要因に
より、上述のようにＶT1±Ｖ1 （Ｖ1 ≦電源電圧）の電
圧範囲で変動することになり、コンデンサ２３及び２４
と抵抗２５による時定数で決定される発振周波数とは異
なってくる。ただし、従来のＣＲ発振器で問題になった
出力トランジスタのＯＮ抵抗の影響がなくなり、主にコ
ンデンサ１３及び１４の容量値と抵抗１５の精度、波形
成形回路の入力スレッショルド電圧等に依存だけになる
ので、半導体装置製造時の特性ばらつきによる発振周波
数のばらつきは従来の回路に比べて少なくなる。また、
バッファ回路１１及びインバータ回路１２の出力能力は
従来に比べて小さくしても良い。
範囲は、電荷保存則により原理的にはＶT1±ＶDD（電源
電圧）の電圧範囲で変動するはずであるが、前述の保護
ダイオードによる電圧吸収やコンデンサ１３及び１４の
リーク電流及び出力トランジスタの電圧降下等の要因に
より、上述のようにＶT1±Ｖ1 （Ｖ1 ≦電源電圧）の電
圧範囲で変動することになり、コンデンサ２３及び２４
と抵抗２５による時定数で決定される発振周波数とは異
なってくる。ただし、従来のＣＲ発振器で問題になった
出力トランジスタのＯＮ抵抗の影響がなくなり、主にコ
ンデンサ１３及び１４の容量値と抵抗１５の精度、波形
成形回路の入力スレッショルド電圧等に依存だけになる
ので、半導体装置製造時の特性ばらつきによる発振周波
数のばらつきは従来の回路に比べて少なくなる。また、
バッファ回路１１及びインバータ回路１２の出力能力は
従来に比べて小さくしても良い。
【００１６】図３は本発明の他の実施の形態例を示し、
ＣＲ発振回路２は、一端をバッファ回路２１の出力に接
続されたコンデンサ２３と、一端をバッファ回路２１と
は逆相の出力タイミングで動作するインバータ回路２２
の出力に接続されたコンデンサ２４と、コンデンサ２３
及び２４の他端間に接続された抵抗２５と、抵抗２５の
両端に接続された波形成形回路２６とから構成され、波
形成形回路２６の一方の出力はバッファ回路２１及びイ
ンバータ回路２２の入力に帰還され、他方の出力は内部
回路のクロックとなるＣＬＫに接続されている。バッフ
ァ回路２１はＮＯＲ回路２１ａとその出力に接続された
インバータ回路２１ｂとからなり、波形成形回路２６は
抵抗２５の両端にそれぞれ接続されたヒステリシス特性
を有するインバータ回路２６ａ及び２６ｂと、各々の出
力にＲＳラッチ構成で接続されたＮＯＲ回路２６ｃ及び
２６ｄとからなる。また、発振を停止させるための発振
停止入力ＳＴが、インバータ回路２８、ＮＯＲ回路２１
ａ及び２６ａの入力に各々接続され、インバータ回路２
８の出力はＰＭＯＳトランジスタ２９のゲートに接続さ
れている。ＰＭＯＳ２９は、ドレインがインバータ回路
２６ｂの入力に接続され、ソースが電源電圧に接続され
たている。
ＣＲ発振回路２は、一端をバッファ回路２１の出力に接
続されたコンデンサ２３と、一端をバッファ回路２１と
は逆相の出力タイミングで動作するインバータ回路２２
の出力に接続されたコンデンサ２４と、コンデンサ２３
及び２４の他端間に接続された抵抗２５と、抵抗２５の
両端に接続された波形成形回路２６とから構成され、波
形成形回路２６の一方の出力はバッファ回路２１及びイ
ンバータ回路２２の入力に帰還され、他方の出力は内部
回路のクロックとなるＣＬＫに接続されている。バッフ
ァ回路２１はＮＯＲ回路２１ａとその出力に接続された
インバータ回路２１ｂとからなり、波形成形回路２６は
抵抗２５の両端にそれぞれ接続されたヒステリシス特性
を有するインバータ回路２６ａ及び２６ｂと、各々の出
力にＲＳラッチ構成で接続されたＮＯＲ回路２６ｃ及び
２６ｄとからなる。また、発振を停止させるための発振
停止入力ＳＴが、インバータ回路２８、ＮＯＲ回路２１
ａ及び２６ａの入力に各々接続され、インバータ回路２
８の出力はＰＭＯＳトランジスタ２９のゲートに接続さ
れている。ＰＭＯＳ２９は、ドレインがインバータ回路
２６ｂの入力に接続され、ソースが電源電圧に接続され
たている。
【００１７】上述の回路構成により、発振停止入力ＳＴ
が”Ｌ”のときは図１のＣＲ発振回路１と同様な動作に
より発振を継続し、発振停止入力ＳＴが”Ｈ”のときは
配線ｂ１及びｃ１を”Ｈ”に固定して発振を停止する。
発振動作の詳細な説明は図１の場合と同様なので省略す
る。尚、本発明のＣＲ発振器では、各コンデンサ及び抵
抗を半導体装置の内部に内蔵しても構わないし、コンデ
ンサまたは抵抗を外付けにして、発振周波数を調整でき
るようにしても良い。また、発振回路での消費電流をで
きるだけ小さくするには、入力スレッショルド電圧付近
の電圧が入力されて貫通電流が流れる波形成形回路の入
力回路のＯＮ抵抗を大きくする方が良く、各コンデンサ
につながる寄生容量のばらつきを少なくするためには、
発振停止のためのトランジスタは抵抗の両端に各々接続
する方が良い。更に、波形成形回路及び発振停止回路
は、図１及び図３の回路に限定されるものではなく、同
様の機能を実現できる回路方式ならば何でも良い。
が”Ｌ”のときは図１のＣＲ発振回路１と同様な動作に
より発振を継続し、発振停止入力ＳＴが”Ｈ”のときは
配線ｂ１及びｃ１を”Ｈ”に固定して発振を停止する。
発振動作の詳細な説明は図１の場合と同様なので省略す
る。尚、本発明のＣＲ発振器では、各コンデンサ及び抵
抗を半導体装置の内部に内蔵しても構わないし、コンデ
ンサまたは抵抗を外付けにして、発振周波数を調整でき
るようにしても良い。また、発振回路での消費電流をで
きるだけ小さくするには、入力スレッショルド電圧付近
の電圧が入力されて貫通電流が流れる波形成形回路の入
力回路のＯＮ抵抗を大きくする方が良く、各コンデンサ
につながる寄生容量のばらつきを少なくするためには、
発振停止のためのトランジスタは抵抗の両端に各々接続
する方が良い。更に、波形成形回路及び発振停止回路
は、図１及び図３の回路に限定されるものではなく、同
様の機能を実現できる回路方式ならば何でも良い。
【００１８】また、本発明のＣＲ発振器では、抵抗の両
端の電圧が逆方向に変化するので、レイアウト配置的な
工夫により急激な電圧変化による不要輻射や電源ノイズ
等をキャンセルしやすくなり、セットでの不要輻射対策
が簡単になる。
端の電圧が逆方向に変化するので、レイアウト配置的な
工夫により急激な電圧変化による不要輻射や電源ノイズ
等をキャンセルしやすくなり、セットでの不要輻射対策
が簡単になる。
【００１９】
【発明の効果】以上のように本発明によれば、請求項１
及び請求項２の記載に係わるＣＲ発振器は、発振周波数
の精度が半導体装置製造時の特性ばらつきに依存され難
くなるので、容易にＣＲ発振器を使用することができ、
半導体のチップコストを低減しやすいという効果があ
る。また、請求項３の記載に係わる携帯装置は、高価な
発振子等の部品を使用しなくて済むようになるので、装
置単価を安価にすることができるようになるという効果
がある。
及び請求項２の記載に係わるＣＲ発振器は、発振周波数
の精度が半導体装置製造時の特性ばらつきに依存され難
くなるので、容易にＣＲ発振器を使用することができ、
半導体のチップコストを低減しやすいという効果があ
る。また、請求項３の記載に係わる携帯装置は、高価な
発振子等の部品を使用しなくて済むようになるので、装
置単価を安価にすることができるようになるという効果
がある。
【図１】本発明の実施の形態例を示す回路図、
【図２】本発明の実施の形態例の動作波形を示す説明
図、
図、
【図３】本発明の他の実施の形態例を示す回路図、
【図４】従来の回路例を示す回路図、
【図５】従来の回路例の動作波形を示す説明図である。
１ ：ＣＲ発振器 １１、１２：駆動回路 １３ ：第１のコンデンサ １４ ：第２のコンデンサ １５ ：抵抗 １６ ：波形成形回路
Claims (3)
- 【請求項１】 一端を第１の駆動回路の出力に接続され
た第１のコンデンサと、一端を第１の駆動回路と逆相の
出力タイミングで動作する第２の駆動回路の出力に接続
された第２のコンデンサと、第１及び第２のコンデンサ
の他端間に接続された抵抗と、前記抵抗の少なくとも一
端に接続されて波形を成形する波形成形回路と、を有
し、波形成形された信号を前記第１及び第２の駆動回路
の入力に帰還し、第１及び第２のコンデンサを前記抵抗
を介して相互に充放電させることにより発振を行うこと
を特徴とするＣＲ発振器。 - 【請求項２】 前記波形成形回路は、前記抵抗の両端に
接続されたバッファ回路と、前記バッファ回路の出力を
受けるラッチ回路とから構成されていることを特徴とす
る請求項１に記載のＣＲ発振器。 - 【請求項３】 請求項１または請求項２に記載のＣＲ発
振器を使用し、電池を電源とすることを特徴とする携帯
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7217066A JPH0964701A (ja) | 1995-08-25 | 1995-08-25 | Ｃｒ発振器及びこれを用いた携帯装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7217066A JPH0964701A (ja) | 1995-08-25 | 1995-08-25 | Ｃｒ発振器及びこれを用いた携帯装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964701A true JPH0964701A (ja) | 1997-03-07 |
Family
ID=16698306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7217066A Pending JPH0964701A (ja) | 1995-08-25 | 1995-08-25 | Ｃｒ発振器及びこれを用いた携帯装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964701A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008066930A (ja) * | 2006-09-06 | 2008-03-21 | Kawasaki Microelectronics Kk | 発振回路 |
| CN102364878A (zh) * | 2011-10-26 | 2012-02-29 | 中国兵器工业集团第二一四研究所苏州研发中心 | 大范围线性可调延时电路 |
| US10560077B2 (en) | 2017-08-30 | 2020-02-11 | Toshiba Memory Corporation | CR oscillator |
-
1995
- 1995-08-25 JP JP7217066A patent/JPH0964701A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008066930A (ja) * | 2006-09-06 | 2008-03-21 | Kawasaki Microelectronics Kk | 発振回路 |
| CN102364878A (zh) * | 2011-10-26 | 2012-02-29 | 中国兵器工业集团第二一四研究所苏州研发中心 | 大范围线性可调延时电路 |
| US10560077B2 (en) | 2017-08-30 | 2020-02-11 | Toshiba Memory Corporation | CR oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890005227B1 (ko) | 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로 | |
| US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
| US11245360B2 (en) | Oscillator circuit, chip and electronic device | |
| US5453719A (en) | Oscillator circuit generating oscillation signal responsive to one of resonant element and external clock signal | |
| JPH06343024A (ja) | 電源に対して補償されたｍｏｓ発振回路 | |
| US6650163B1 (en) | Clock generator for integrated circuit | |
| US6181123B1 (en) | Digital programmable direct current to direct current (DC-DC) voltage-down converter | |
| US6917249B1 (en) | RC oscillator | |
| US6710629B2 (en) | Impedance comparison integrator circuit | |
| JPH0964701A (ja) | Ｃｒ発振器及びこれを用いた携帯装置 | |
| JPH0258806B2 (ja) | ||
| TWI543522B (zh) | 產生可調整輸出信號頻率的振盪器 | |
| JP2001102866A (ja) | Ｃｒ発振回路 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| US11942944B2 (en) | Oscillator with improved frequency stability | |
| JP2000091890A (ja) | 発振回路 | |
| JP3546979B2 (ja) | 半導体装置及びこれを用いたｉｃカード装置 | |
| JP3235006B2 (ja) | 発振用集積回路 | |
| JPS6049365B2 (ja) | 低消費電力水晶発振回路 | |
| JPH04258A (ja) | Ｄｃ―ｄｃコンバータ | |
| JPH1132431A (ja) | パワーオンリセット回路 | |
| JPS63119315A (ja) | 電圧制御発振器 | |
| JPH08272491A (ja) | 電圧検出回路 | |
| JPH0774541A (ja) | Ｃｍｏｓ反転増幅回路及びこれを用いた圧電振動子の発振回路 | |
| JP2003069341A (ja) | Ｒｃ発振回路 |