JPH096476A - 周辺装置 - Google Patents
周辺装置Info
- Publication number
- JPH096476A JPH096476A JP7181086A JP18108695A JPH096476A JP H096476 A JPH096476 A JP H096476A JP 7181086 A JP7181086 A JP 7181086A JP 18108695 A JP18108695 A JP 18108695A JP H096476 A JPH096476 A JP H096476A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal line
- signal
- computer
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 40
- 239000000872 buffer Substances 0.000 claims abstract description 19
- 230000007175 bidirectional communication Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 24
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- NSMXQKNUPPXBRG-SECBINFHSA-N (R)-lisofylline Chemical compound O=C1N(CCCC[C@H](O)C)C(=O)N(C)C2=C1N(C)C=N2 NSMXQKNUPPXBRG-SECBINFHSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 電源を事にする二つのシステムが接続された
場合、電源が投入されていない側の入力段のＩＣに寄生
する寄生ダイオードによりラッチアップ現象を回避し
て、電源の回り込みを防止する。 【構成】 ノート型のコンピュータ１０と拡張ボックス
２５とを接続する際、拡張ボックス２５内に保護回路３
０を設け、信号線の接続を保護回路３０を介して行なう
ものとする。保護回路３０は、コンピュータ１０もしく
は拡張ボックス２５の電源ＶＣＣ３，ＶＣＣが投入され
ているとき供給される検出用電源ＶＣＣ２を有し、片方
の電源ＶＣＣ３もしくはＶＣＣのみが確立している場合
には、信号線に介装されたトライステートバッファもし
くはアナログスイッチをオフとして、信号線をハイイン
ピーダンス状態に保持する。両方の電源が供給されてい
るときには、トライステートバッファおよびアナログス
イッチは信号を出力可能な状態となる。
場合、電源が投入されていない側の入力段のＩＣに寄生
する寄生ダイオードによりラッチアップ現象を回避し
て、電源の回り込みを防止する。 【構成】 ノート型のコンピュータ１０と拡張ボックス
２５とを接続する際、拡張ボックス２５内に保護回路３
０を設け、信号線の接続を保護回路３０を介して行なう
ものとする。保護回路３０は、コンピュータ１０もしく
は拡張ボックス２５の電源ＶＣＣ３，ＶＣＣが投入され
ているとき供給される検出用電源ＶＣＣ２を有し、片方
の電源ＶＣＣ３もしくはＶＣＣのみが確立している場合
には、信号線に介装されたトライステートバッファもし
くはアナログスイッチをオフとして、信号線をハイイン
ピーダンス状態に保持する。両方の電源が供給されてい
るときには、トライステートバッファおよびアナログス
イッチは信号を出力可能な状態となる。
Description
【０００１】
【産業上の利用分野】本発明は、周辺装置に関し、詳し
くは音声，映像などのデータを処理する周辺装置に関す
る。
くは音声，映像などのデータを処理する周辺装置に関す
る。
【０００２】
【従来の技術】この種の周辺装置は、コンピュータ、特
にノートもしくはラップトップタイプのコンピュータに
接続され、音声や映像などのデータを処理して、静止画
や動画の再生、あるいはコンピュータ本体で表示可能な
画像よりも大画面の画像をＣＲＴなどに表示、さらには
ＣＤの再生などを実現している。こうした周辺装置は、
コンピュータに用意された拡張バスに接続されて動作す
る。
にノートもしくはラップトップタイプのコンピュータに
接続され、音声や映像などのデータを処理して、静止画
や動画の再生、あるいはコンピュータ本体で表示可能な
画像よりも大画面の画像をＣＲＴなどに表示、さらには
ＣＤの再生などを実現している。こうした周辺装置は、
コンピュータに用意された拡張バスに接続されて動作す
る。
【０００３】図１３にこうした周辺装置の接続例を示
す。図示するように、ノートタイプのコンピュータ１０
は、その拡張バスから接続ケーブルＣＣ３により、周辺
装置である拡張ボックス２５に接続されており、同時に
コンピュータ１０のＲＧＢ出力から接続ケーブルＣＣ２
により、拡張ボックス２５のＲＧＢ入力端子に接続され
ている。更に、この例では、拡張ボックス２５からテレ
ビ受像器１５に、接続ケーブルＣＣ１により、コンポジ
ット信号が出力される構成となっている。もとよりビデ
オ信号については、ＲＧＢ出力，ＮＴＳＣセパレート信
号など他の形式の信号も出力可能である。
す。図示するように、ノートタイプのコンピュータ１０
は、その拡張バスから接続ケーブルＣＣ３により、周辺
装置である拡張ボックス２５に接続されており、同時に
コンピュータ１０のＲＧＢ出力から接続ケーブルＣＣ２
により、拡張ボックス２５のＲＧＢ入力端子に接続され
ている。更に、この例では、拡張ボックス２５からテレ
ビ受像器１５に、接続ケーブルＣＣ１により、コンポジ
ット信号が出力される構成となっている。もとよりビデ
オ信号については、ＲＧＢ出力，ＮＴＳＣセパレート信
号など他の形式の信号も出力可能である。
【０００４】
【発明が解決しようとする課題】コンピュータ１０と周
辺装置（拡張ボックス）２５とを接続する際には、本来
両者の電源を落としておき、同時に電源を投入するとい
うのが、原則である。一方のみの電源が入っている場合
には、図１２に示すように、電源が入っていない側の回
路（図では第２のシステム）に入力段にＦＥＴを備えた
ＩＣが使用されていると、ＣＭＯＳなどのＦＥＴに存在
する寄生ダイオードによって、電源が投入されていない
側の電源回路に電力が供給されてしまい、その動作が不
安定になるばかりか、場合によっては他の回路の損傷を
招くことがあるという問題があった。この問題は、コン
ピュータと周辺装置とが、別々の電源により動作してい
る場合、両者の電源を全く同時に入れるという運用を行
なえば生じないが両者の電源を同時に入り切りすること
は、現実には困難である。また、使用者の側からする、
周辺装置の機能を利用しない場合には、周辺装置の電源
を投入しないで済ませることも十分に考えられる使い方
であり、いちいち総ての電源を同時に入り切りしなけれ
ばならないというのでは、使い勝手が不十分なものとな
ってしまう。
辺装置（拡張ボックス）２５とを接続する際には、本来
両者の電源を落としておき、同時に電源を投入するとい
うのが、原則である。一方のみの電源が入っている場合
には、図１２に示すように、電源が入っていない側の回
路（図では第２のシステム）に入力段にＦＥＴを備えた
ＩＣが使用されていると、ＣＭＯＳなどのＦＥＴに存在
する寄生ダイオードによって、電源が投入されていない
側の電源回路に電力が供給されてしまい、その動作が不
安定になるばかりか、場合によっては他の回路の損傷を
招くことがあるという問題があった。この問題は、コン
ピュータと周辺装置とが、別々の電源により動作してい
る場合、両者の電源を全く同時に入れるという運用を行
なえば生じないが両者の電源を同時に入り切りすること
は、現実には困難である。また、使用者の側からする、
周辺装置の機能を利用しない場合には、周辺装置の電源
を投入しないで済ませることも十分に考えられる使い方
であり、いちいち総ての電源を同時に入り切りしなけれ
ばならないというのでは、使い勝手が不十分なものとな
ってしまう。
【０００５】本発明の周辺装置は、こうした問題を解決
し、バスを介してコンピュータに接続された周辺装置の
信号線の取り扱いを改善することを目的としてなされ、
次の構成を採った。
し、バスを介してコンピュータに接続された周辺装置の
信号線の取り扱いを改善することを目的としてなされ、
次の構成を採った。
【０００６】
【課題を解決するための手段および作用】本発明の周辺
装置は、コンピュータとの間で信号をやり取りして、音
声，映像などのデータを処理する周辺装置であって、前
記コンピュータから出力されるアドレス信号線および電
源信号線を含む複数の信号線を接続するコネクタと、該
コネクタを介して前記電源信号線が接続され、該電源信
号線から電力により動作して、前記コンピュータの電源
が投入されていることを検出する第１の検出手段と、前
記周辺装置に電源が供給されていることを検出する第２
の検出手段と、前記第１，第２の検出手段のいずれか一
方のみが電源供給を検出したとき、前記コネクタに接続
された前記信号線の電気的な接続を遮断する遮断手段と
を備えたことを要旨とする。
装置は、コンピュータとの間で信号をやり取りして、音
声，映像などのデータを処理する周辺装置であって、前
記コンピュータから出力されるアドレス信号線および電
源信号線を含む複数の信号線を接続するコネクタと、該
コネクタを介して前記電源信号線が接続され、該電源信
号線から電力により動作して、前記コンピュータの電源
が投入されていることを検出する第１の検出手段と、前
記周辺装置に電源が供給されていることを検出する第２
の検出手段と、前記第１，第２の検出手段のいずれか一
方のみが電源供給を検出したとき、前記コネクタに接続
された前記信号線の電気的な接続を遮断する遮断手段と
を備えたことを要旨とする。
【０００７】この周辺装置は、遮断手段が、第１，第２
の検出手段のいずれか一方のみが電源供給を検出したと
き、コネクタに接続された前記信号線の電気的な接続を
遮断するから、寄生ダイオードによる回り込みの問題は
解消され、コンピュータおよび周辺装置の動作は正常に
保たれる。
の検出手段のいずれか一方のみが電源供給を検出したと
き、コネクタに接続された前記信号線の電気的な接続を
遮断するから、寄生ダイオードによる回り込みの問題は
解消され、コンピュータおよび周辺装置の動作は正常に
保たれる。
【０００８】また、この周辺装置において、遮断手段
を、前記信号線が信号を一方向にやり取りする信号線で
ある場合にはトライステートバッファにより構成し、前
記信号線が信号を双方向にやり取りする信号線である場
合にはアナログスイッチにより構成することも好適であ
る。この場合には、信号線が双方向性のものであっても
一方向性のものであっても容易に対応することができ
る。
を、前記信号線が信号を一方向にやり取りする信号線で
ある場合にはトライステートバッファにより構成し、前
記信号線が信号を双方向にやり取りする信号線である場
合にはアナログスイッチにより構成することも好適であ
る。この場合には、信号線が双方向性のものであっても
一方向性のものであっても容易に対応することができ
る。
【０００９】
【実施例】以上説明した本発明の構成・作用を一層明ら
かにするために、以下本発明の好適な実施例について説
明する。図１は本発明の実施例の構成を模式的に示すブ
ロック図、図２は第２のシステムに相当する拡張ボック
スの内部構成を示すブロック図である。本実施例の拡張
ボックス２５は、図１３に示したように、ノート型のコ
ンピュータ１０と接続ケーブルＣＣ２，および接続ケー
ブルＣＣ３により接続されている。
かにするために、以下本発明の好適な実施例について説
明する。図１は本発明の実施例の構成を模式的に示すブ
ロック図、図２は第２のシステムに相当する拡張ボック
スの内部構成を示すブロック図である。本実施例の拡張
ボックス２５は、図１３に示したように、ノート型のコ
ンピュータ１０と接続ケーブルＣＣ２，および接続ケー
ブルＣＣ３により接続されている。
【００１０】図１との対応関係を説明すると、図１にお
ける第１のシステムがノート型コンピュータ１０に相当
する。図１ではバッテリ１２は外部に示したが、バッテ
リ１２は、実際にはコンピュータ１０の内部に収納され
ている。また、後述する保護回路３０は、説明のために
図１では第２システムとは別体に示したが、実際には、
保護回路３０は、電源２２と共に拡張ボックス２５の内
部に収納されており、第２システム２０と共に拡張ボッ
クス２５を構成している。電源２２は、実際には、後述
するように商用電源から生成されている直流電源であ
る。
ける第１のシステムがノート型コンピュータ１０に相当
する。図１ではバッテリ１２は外部に示したが、バッテ
リ１２は、実際にはコンピュータ１０の内部に収納され
ている。また、後述する保護回路３０は、説明のために
図１では第２システムとは別体に示したが、実際には、
保護回路３０は、電源２２と共に拡張ボックス２５の内
部に収納されており、第２システム２０と共に拡張ボッ
クス２５を構成している。電源２２は、実際には、後述
するように商用電源から生成されている直流電源であ
る。
【００１１】発明に対応した実施例の基本的な構成を先
に説明する。第１システム１０と第２システム２０と
は、アドレス信号などの様々な信号を拡張バスからの接
続ケーブルＣＣ３を介して接続している。これらの信号
線は、従来の技術の欄で説明したように、入力側では、
ＣＭＯＳの回路素子に接続されている。したがって、両
システムの信号線を直接接続すると、図１２に示したよ
うに、信号を出力する側のシステムの電源がオンとなっ
ており、信号を入力する側のシステムの電源がオフとな
っている場合、寄生ダイオードを介して電流が流れ、い
わゆるラッチアップ現象を生じてしまう。これに対し
て、本実施例では、アドレス信号やデータ信号あるいは
リード・ライトなどの制御信号は、保護回路３０を介し
て接続されており、両システム１０，２０の電源が共に
確立していない限りは、信号線を接続状態とはしない構
成となっている。以下、この構成を具体的に説明する。
に説明する。第１システム１０と第２システム２０と
は、アドレス信号などの様々な信号を拡張バスからの接
続ケーブルＣＣ３を介して接続している。これらの信号
線は、従来の技術の欄で説明したように、入力側では、
ＣＭＯＳの回路素子に接続されている。したがって、両
システムの信号線を直接接続すると、図１２に示したよ
うに、信号を出力する側のシステムの電源がオンとなっ
ており、信号を入力する側のシステムの電源がオフとな
っている場合、寄生ダイオードを介して電流が流れ、い
わゆるラッチアップ現象を生じてしまう。これに対し
て、本実施例では、アドレス信号やデータ信号あるいは
リード・ライトなどの制御信号は、保護回路３０を介し
て接続されており、両システム１０，２０の電源が共に
確立していない限りは、信号線を接続状態とはしない構
成となっている。以下、この構成を具体的に説明する。
【００１２】図２は、拡張ボックス２５内の構成を示す
ブロック図である。図示するように、この拡張ボックス
２５は、図１における保護回路３０および第２システム
２０に相当し、ホストマシンであるコンピュータ１０と
は、ホスト側電源ＶＣＣ３、データＤ、アドレスＡ、コ
ントロールＣ（入力および出力）とをやりとり可能に、
接続ケーブルＣＣ３により接続されている。
ブロック図である。図示するように、この拡張ボックス
２５は、図１における保護回路３０および第２システム
２０に相当し、ホストマシンであるコンピュータ１０と
は、ホスト側電源ＶＣＣ３、データＤ、アドレスＡ、コ
ントロールＣ（入力および出力）とをやりとり可能に、
接続ケーブルＣＣ３により接続されている。
【００１３】接続ケーブルＣＣ３は、拡張ボックス２５
側では、拡張ボックス２５の背面を通って内部に設けら
れたコネクタＣＮ７，ＣＮ８に接続されている。このコ
ネクタＣＮ７，ＣＮ８の信号の配置の一例を図８および
図９に示す。コネクタＣＮ７，ＣＮ８の各信号は、接続
ケーブルＣＣ３により、コンピュータ１０の拡張バスに
接続されている。コンピュータ１０側の拡張バスのコネ
クタの信号配置を図１０および図１１に示した。
側では、拡張ボックス２５の背面を通って内部に設けら
れたコネクタＣＮ７，ＣＮ８に接続されている。このコ
ネクタＣＮ７，ＣＮ８の信号の配置の一例を図８および
図９に示す。コネクタＣＮ７，ＣＮ８の各信号は、接続
ケーブルＣＣ３により、コンピュータ１０の拡張バスに
接続されている。コンピュータ１０側の拡張バスのコネ
クタの信号配置を図１０および図１１に示した。
【００１４】拡張ボックス２５の第２システム２０内に
は、アドレスデコードなどを行なうゲートアレイ（Ｇ／
Ａ）２４のほか、映像を取り扱う映像処理回路、ＣＤ−
ＲＯＭを制御するＣＤ−ＲＯＭ処理回路、音声を処理す
る音声処理回路、および電源回路が収納されている。各
回路の構成を詳しく説明する。
は、アドレスデコードなどを行なうゲートアレイ（Ｇ／
Ａ）２４のほか、映像を取り扱う映像処理回路、ＣＤ−
ＲＯＭを制御するＣＤ−ＲＯＭ処理回路、音声を処理す
る音声処理回路、および電源回路が収納されている。各
回路の構成を詳しく説明する。
【００１５】映像処理回路は、外部のＣＲＴに映像を表
示するための拡張されたビデオコントロール回路である
ＶＧＡ２６、映像データを記憶するフレームメモリ２
８、同期信号を発生する同期信号発生器４０、ＲＧＢ信
号をコンポジット信号に変換するエンコーダ４２、およ
び信号切替器４４から構成されている。これらの回路
は、協働して、コンピュータ１０の表示能力以上の画像
を、外付けのＣＲＴに表示可能である。また、後述する
ように、この拡張ボックス２５では、ＣＤ−ＲＯＭおよ
び音楽ＣＤを再生可能なＣＤドライブ５０が備えられ、
これを駆動・制御可能なので、ＣＤ−ＲＯＭからのデー
タを外付けのテレビあるいはモニタに表示可能である。
これらの機能は、接続されたコンピュータ１０がモノク
ロのディスプレイしか備えていない場合、カラーの映像
を表示する上で特に有効である。なお、コンピュータ１
０がカラーの画像信号を出力することができるものも多
いので、接続ケーブルＣＣ１によりこの画像信号（ＲＧ
Ｂ信号）を入力し、これを切替器４４により、内部で生
成したＲＧＢ信号と切り替えて、選択的に出力すること
ができる。
示するための拡張されたビデオコントロール回路である
ＶＧＡ２６、映像データを記憶するフレームメモリ２
８、同期信号を発生する同期信号発生器４０、ＲＧＢ信
号をコンポジット信号に変換するエンコーダ４２、およ
び信号切替器４４から構成されている。これらの回路
は、協働して、コンピュータ１０の表示能力以上の画像
を、外付けのＣＲＴに表示可能である。また、後述する
ように、この拡張ボックス２５では、ＣＤ−ＲＯＭおよ
び音楽ＣＤを再生可能なＣＤドライブ５０が備えられ、
これを駆動・制御可能なので、ＣＤ−ＲＯＭからのデー
タを外付けのテレビあるいはモニタに表示可能である。
これらの機能は、接続されたコンピュータ１０がモノク
ロのディスプレイしか備えていない場合、カラーの映像
を表示する上で特に有効である。なお、コンピュータ１
０がカラーの画像信号を出力することができるものも多
いので、接続ケーブルＣＣ１によりこの画像信号（ＲＧ
Ｂ信号）を入力し、これを切替器４４により、内部で生
成したＲＧＢ信号と切り替えて、選択的に出力すること
ができる。
【００１６】ＣＤ−ＲＯＭ処理回路は、必要なインタフ
ェース回路，制御回路が内蔵されたＣＤドライブ５０に
より構成されている。ＣＤドライブ５０からの音声信号
は、ダイレクトにヘッドフォン端子およびＣＤのダイレ
クト出力端子に出力されると共に、後述するミキサ７８
にも出力されている。ＣＤドライブ５０は、ＣＤ−ＲＯ
Ｍおよび音楽ＣＤの再生に必要な総ての制御信号、デー
タを、コンピュータ１０側とやりとりすることができ
る。
ェース回路，制御回路が内蔵されたＣＤドライブ５０に
より構成されている。ＣＤドライブ５０からの音声信号
は、ダイレクトにヘッドフォン端子およびＣＤのダイレ
クト出力端子に出力されると共に、後述するミキサ７８
にも出力されている。ＣＤドライブ５０は、ＣＤ−ＲＯ
Ｍおよび音楽ＣＤの再生に必要な総ての制御信号、デー
タを、コンピュータ１０側とやりとりすることができ
る。
【００１７】音声処理回路は、ＦＭ音源６０、ディジタ
ル−アナログ変換器６２、アテネータ（手動ボリュー
ム）６４、ヘッドホン用アンプ６６、ラインアウト用ア
ンプ６８、ＰＣＭ音源７０、エイリアシングノイズをカ
ットするためのハイカットフィルタ７２、音源をミキシ
ングするための第１のミキサ７４、ミキシングする音源
の音量を調整するディジタルアテネータ７６、およびラ
インイン，マイクイン，ＦＭ音源，ＣＤ音源などをミキ
シングする第２のミキサ７８などを備える。
ル−アナログ変換器６２、アテネータ（手動ボリュー
ム）６４、ヘッドホン用アンプ６６、ラインアウト用ア
ンプ６８、ＰＣＭ音源７０、エイリアシングノイズをカ
ットするためのハイカットフィルタ７２、音源をミキシ
ングするための第１のミキサ７４、ミキシングする音源
の音量を調整するディジタルアテネータ７６、およびラ
インイン，マイクイン，ＦＭ音源，ＣＤ音源などをミキ
シングする第２のミキサ７８などを備える。
【００１８】電源回路は、商用交流から直流＋５ボルト
および１２ボルトを取り出すＡＣ／ＤＣコンバータ８
０、この直流１２ボルトを用いて回路用の−５ボルトを
生成するＤＣ／ＤＣコンバータ８２、および同じく直流
１２ボルトからもう一つの＋５ボルトを生成する３端子
レギュレータ８４から構成されている。以下の説明で
は、電源回路のＡＣ／ＤＣコンバータ８０から直接出力
される＋５ボルトを周辺装置側電源ＶＣＣと呼ぶ。
および１２ボルトを取り出すＡＣ／ＤＣコンバータ８
０、この直流１２ボルトを用いて回路用の−５ボルトを
生成するＤＣ／ＤＣコンバータ８２、および同じく直流
１２ボルトからもう一つの＋５ボルトを生成する３端子
レギュレータ８４から構成されている。以下の説明で
は、電源回路のＡＣ／ＤＣコンバータ８０から直接出力
される＋５ボルトを周辺装置側電源ＶＣＣと呼ぶ。
【００１９】保護回路３０の構成を図３ないし図５に示
す。図４および図５に示すように、接続ケーブルＣＣ３
が接続されるコネクタＣＮ７，ＣＮ８の各端子に割り当
てられた信号線のうち、電源関係の信号線を除く信号
は、バッファ用に設けられたトライステートバッファＩ
Ｃ７，８，９，１０（ＳＮ７４ＨＣ２４４）あるいはア
ナログスイッチＩＣ３０，３１，３２（ＳＮ７４ＣＢＴ
３３８３）に接続されている。これらのトライステート
バッファＩＣ７ないし１０のゲート端子１Ｇ，２Ｇおよ
びアナログスイッチＩＣ３０ないし３２のビットイネー
ブル端子ＢＥには、プロテクト信号ＰＲＯＴＥＣＴが接
続されている。なお、これらのＩＣ７ないし１０および
ＩＣ３０ないし３２は、いずれも後述する検出用電源Ｖ
ＣＣ２により動作するよう接続されている。
す。図４および図５に示すように、接続ケーブルＣＣ３
が接続されるコネクタＣＮ７，ＣＮ８の各端子に割り当
てられた信号線のうち、電源関係の信号線を除く信号
は、バッファ用に設けられたトライステートバッファＩ
Ｃ７，８，９，１０（ＳＮ７４ＨＣ２４４）あるいはア
ナログスイッチＩＣ３０，３１，３２（ＳＮ７４ＣＢＴ
３３８３）に接続されている。これらのトライステート
バッファＩＣ７ないし１０のゲート端子１Ｇ，２Ｇおよ
びアナログスイッチＩＣ３０ないし３２のビットイネー
ブル端子ＢＥには、プロテクト信号ＰＲＯＴＥＣＴが接
続されている。なお、これらのＩＣ７ないし１０および
ＩＣ３０ないし３２は、いずれも後述する検出用電源Ｖ
ＣＣ２により動作するよう接続されている。
【００２０】上述したこのプロテクト信号ＰＲＯＴＥＣ
Ｔを生成するのが、図３に示した回路である。この回路
は、電源回路から出力される周辺装置側電源ＶＣＣの状
態を検出するリセット検出素子ＩＣ２２、ホスト側電源
ＶＣＣ３の状態を検出するリセット検出素子ＩＣ２３、
両検出素子ＩＣ２２，２３の出力ＯＵＴを入力して負論
理で論理和を演算するノアゲートＩＣ５、その出力を反
転するゲートＩＣ５および二色発色可能な発光ダイオー
ドＬＥＤ１から構成されている。ノアゲートＩＣ５およ
びその出力を反転するゲートＩＣ５の構成は、後段のゲ
ートの一方の入力がグランドに固定されていることか
ら、結局前段のノアゲートＩＣ５の両入力が共にロウレ
ベルのときのみ出力がロウレベルに落ちるオアゲートＩ
Ｃ５として機能していることになる。なお、リセット検
出素子ＩＣ２２，ＩＣ２３の出力ＯＵＴは、後述する検
出用電源ＶＣＣ２によりプルアップ抵抗器Ｒ１２１，Ｒ
１２２を介してプルアップされている。また、ホスト側
電源ＶＣＣ３の出力ＯＵＴは、抵抗器Ｒ７６を介して、
信号ＰｏｎＢとして出力されている。
Ｔを生成するのが、図３に示した回路である。この回路
は、電源回路から出力される周辺装置側電源ＶＣＣの状
態を検出するリセット検出素子ＩＣ２２、ホスト側電源
ＶＣＣ３の状態を検出するリセット検出素子ＩＣ２３、
両検出素子ＩＣ２２，２３の出力ＯＵＴを入力して負論
理で論理和を演算するノアゲートＩＣ５、その出力を反
転するゲートＩＣ５および二色発色可能な発光ダイオー
ドＬＥＤ１から構成されている。ノアゲートＩＣ５およ
びその出力を反転するゲートＩＣ５の構成は、後段のゲ
ートの一方の入力がグランドに固定されていることか
ら、結局前段のノアゲートＩＣ５の両入力が共にロウレ
ベルのときのみ出力がロウレベルに落ちるオアゲートＩ
Ｃ５として機能していることになる。なお、リセット検
出素子ＩＣ２２，ＩＣ２３の出力ＯＵＴは、後述する検
出用電源ＶＣＣ２によりプルアップ抵抗器Ｒ１２１，Ｒ
１２２を介してプルアップされている。また、ホスト側
電源ＶＣＣ３の出力ＯＵＴは、抵抗器Ｒ７６を介して、
信号ＰｏｎＢとして出力されている。
【００２１】この信号ＰｏｎＢは、図４に示すように、
トランジスタＴＲ１のベースに接続されている。このト
ランジスタＴＲ１のエミッタは、ホスト側電源ＶＣＣ３
に接続されており、更にこのトランジスタＴＲ１のコレ
クタには、ダイオードＤ７を介して周辺装置側電源ＶＣ
Ｃが接続されている。このトランジスタＴＲ１のコレク
タの電位は、検出用電源ＶＣＣ２として出力されてい
る。
トランジスタＴＲ１のベースに接続されている。このト
ランジスタＴＲ１のエミッタは、ホスト側電源ＶＣＣ３
に接続されており、更にこのトランジスタＴＲ１のコレ
クタには、ダイオードＤ７を介して周辺装置側電源ＶＣ
Ｃが接続されている。このトランジスタＴＲ１のコレク
タの電位は、検出用電源ＶＣＣ２として出力されてい
る。
【００２２】なお、図３に示した発光ダイオードＬＥＤ
１は、検出用電源ＶＣＣ２により緑の発光素子が点灯
し、このときプロテクト信号ＰＲＯＴＥＣＴがハイレベ
ルになっている時には、ＩＣ５の他のゲートにより赤の
発光素子が点灯され、結果的にオレンジ色で点灯する。
プロテクト信号ＰＲＯＴＥＣＴがロウレベルになると、
赤の発光素子は消灯するから、発光ダイオードＬＥＤ１
は、緑色に発光することになり、結果的にオレンジで片
電源動作状態であることの警告を、緑で正常動作状態で
あることの報知を、１個の発光ダイオードＬＥＤ１によ
り行なうことができる。
１は、検出用電源ＶＣＣ２により緑の発光素子が点灯
し、このときプロテクト信号ＰＲＯＴＥＣＴがハイレベ
ルになっている時には、ＩＣ５の他のゲートにより赤の
発光素子が点灯され、結果的にオレンジ色で点灯する。
プロテクト信号ＰＲＯＴＥＣＴがロウレベルになると、
赤の発光素子は消灯するから、発光ダイオードＬＥＤ１
は、緑色に発光することになり、結果的にオレンジで片
電源動作状態であることの警告を、緑で正常動作状態で
あることの報知を、１個の発光ダイオードＬＥＤ１によ
り行なうことができる。
【００２３】先に説明したリセット検出素子ＩＣ２２，
ＩＣ２３（図３参照）は、オープンコレクタ出力であ
り、電源入力端子ＶＣＣが＋４．２５ボルト以上になる
と、出力段のトランジスタがオンとなり、その電位はグ
ランドに落ちる。出力ＯＵＴは、プルアップ抵抗器Ｒ１
２１，Ｒ１２２により、検出用電源ＶＣＣ２にプルアッ
プされているから、結局電源ＶＣＣ３もしくはＶＣＣの
いずれか一方が確立すると、電源が確立した側のリセッ
ト検出ＩＣ２２，ＩＣ２３の出力はロウレベルとなり、
信号ＰｏｎＢもロウレベルとなって、トランジスタＴＲ
１もターンオンする。この結果、ホスト側電源ＶＣＣ３
もしくは周辺装置側電源ＶＣＣのいずれかが確立すれ
ば、トランジスタＴＲ１もしくはダイオードＤ７を介し
て検出用電源ＶＣＣ２は、供給されることになる。この
結果、プルアップ抵抗器Ｒ１２１，Ｒ１２２をプルアッ
プする電源ＶＣＣ２は確立するから、リセット検出素子
ＩＣ２２，ＩＣ２３のうち出力がロウレベルに落ちいな
い側の出力ＯＵＴは、ハイレベルに保たれる。この結
果、ＩＣ５の各入力端子の電圧は、グランドレベルかハ
イレベルのいずれかに決定されることになる。ホスト側
電源ＶＣＣ３か周辺装置用電源ＶＣＣのいずれか一方が
確立し、他方の電源が立ち上がっていない状態では、リ
セット検出素子ＩＣ２２，ＩＣ２３の出力の一方のみが
ロウレベルに落ちていることになり、オアゲートＩＣ５
０の出力、即ちプロテクト信号ＰＲＯＴＥＣＴはハイレ
ベルとなっている。
ＩＣ２３（図３参照）は、オープンコレクタ出力であ
り、電源入力端子ＶＣＣが＋４．２５ボルト以上になる
と、出力段のトランジスタがオンとなり、その電位はグ
ランドに落ちる。出力ＯＵＴは、プルアップ抵抗器Ｒ１
２１，Ｒ１２２により、検出用電源ＶＣＣ２にプルアッ
プされているから、結局電源ＶＣＣ３もしくはＶＣＣの
いずれか一方が確立すると、電源が確立した側のリセッ
ト検出ＩＣ２２，ＩＣ２３の出力はロウレベルとなり、
信号ＰｏｎＢもロウレベルとなって、トランジスタＴＲ
１もターンオンする。この結果、ホスト側電源ＶＣＣ３
もしくは周辺装置側電源ＶＣＣのいずれかが確立すれ
ば、トランジスタＴＲ１もしくはダイオードＤ７を介し
て検出用電源ＶＣＣ２は、供給されることになる。この
結果、プルアップ抵抗器Ｒ１２１，Ｒ１２２をプルアッ
プする電源ＶＣＣ２は確立するから、リセット検出素子
ＩＣ２２，ＩＣ２３のうち出力がロウレベルに落ちいな
い側の出力ＯＵＴは、ハイレベルに保たれる。この結
果、ＩＣ５の各入力端子の電圧は、グランドレベルかハ
イレベルのいずれかに決定されることになる。ホスト側
電源ＶＣＣ３か周辺装置用電源ＶＣＣのいずれか一方が
確立し、他方の電源が立ち上がっていない状態では、リ
セット検出素子ＩＣ２２，ＩＣ２３の出力の一方のみが
ロウレベルに落ちていることになり、オアゲートＩＣ５
０の出力、即ちプロテクト信号ＰＲＯＴＥＣＴはハイレ
ベルとなっている。
【００２４】プロテクト信号ＰＲＯＴＥＣＴがハイレベ
ルになっていると、トライステートバッファＩＣ７ない
しＩＣ１０のゲート１Ｇ，２Ｇがハイレベルに制御さ
れ、トライステートバッファの出力はハイインピーダン
ス状態となる。また、アナログスイッチＩＣ３０ないし
３２のビットイネーブル端子ＢＥもハイレベルとなり、
アナログスイッチはオフ状態となる。
ルになっていると、トライステートバッファＩＣ７ない
しＩＣ１０のゲート１Ｇ，２Ｇがハイレベルに制御さ
れ、トライステートバッファの出力はハイインピーダン
ス状態となる。また、アナログスイッチＩＣ３０ないし
３２のビットイネーブル端子ＢＥもハイレベルとなり、
アナログスイッチはオフ状態となる。
【００２５】プロテクト信号ＰＲＯＴＥＣＴによるトラ
イステートバッファおよびアナログスイッチの動作状態
を、図６および図７の説明図を用いて詳しく説明する。
図６は、上述した回路における該当部分を抜き出した説
明図である。保護回路３０内では、リセット検出素子Ｉ
Ｃ２２，ＩＣ２３により、周辺装置側電源ＶＣＣおよび
ホスト側電源ＶＣＣ３の状態が検出され、少なくともい
ずれか一方の電源が確立すると検出用電源ＶＣＣ２が供
給可能な状態となる。また、いずれか一方の電源ＶＣＣ
３，ＶＣＣが確立し他方が供給されていない状態では、
プロテクト信号ＰＲＯＴＥＣＴがハイレベルに保持され
る。この状態を、図７に示した。図示するように、ホス
ト側電源ＶＣＣ３が供給されておらず周辺装置側電源Ｖ
ＣＣが確立した状態では、コンピュータ（第１システ
ム）１０側の出力段ＯＵＴのゲート１０２の出力はオフ
状態となっているから、この信号については、保護回路
３０のトライステートバッファ１００が、プロテクト信
号ＰＲＯＴＥＣＴによりハイインピーダンス状態となっ
ていても、拡張ボックス２５の第２システム２０側の入
力段ｉｎのゲート１０１に与える影響に差異はない。
イステートバッファおよびアナログスイッチの動作状態
を、図６および図７の説明図を用いて詳しく説明する。
図６は、上述した回路における該当部分を抜き出した説
明図である。保護回路３０内では、リセット検出素子Ｉ
Ｃ２２，ＩＣ２３により、周辺装置側電源ＶＣＣおよび
ホスト側電源ＶＣＣ３の状態が検出され、少なくともい
ずれか一方の電源が確立すると検出用電源ＶＣＣ２が供
給可能な状態となる。また、いずれか一方の電源ＶＣＣ
３，ＶＣＣが確立し他方が供給されていない状態では、
プロテクト信号ＰＲＯＴＥＣＴがハイレベルに保持され
る。この状態を、図７に示した。図示するように、ホス
ト側電源ＶＣＣ３が供給されておらず周辺装置側電源Ｖ
ＣＣが確立した状態では、コンピュータ（第１システ
ム）１０側の出力段ＯＵＴのゲート１０２の出力はオフ
状態となっているから、この信号については、保護回路
３０のトライステートバッファ１００が、プロテクト信
号ＰＲＯＴＥＣＴによりハイインピーダンス状態となっ
ていても、拡張ボックス２５の第２システム２０側の入
力段ｉｎのゲート１０１に与える影響に差異はない。
【００２６】他方、拡張ボックス２５の第２システム２
０側の出力段ＯＵＴのゲート１１２の出力は０ボルトま
たは＋５ボルトになっているから、仮に保護回路３０に
設けられたアナログスイッチ１１０がオフ状態となって
いないと、コンピュータ１０側の入力段ｉｎのゲート１
１１に信号が伝わり、寄生ダイオードを介したラッチア
ップが生じる可能性がある。本実施例では、プロテクト
信号ＰＲＯＴＥＣＴによりアナログスイッチ１１０がオ
フ状態に保たれるから、その出力はハイインピーダンス
状態となり、電源が投入されていないコンピュータ１０
の入力段ｉｎのゲート１１１に何等影響を与えることが
ない。
０側の出力段ＯＵＴのゲート１１２の出力は０ボルトま
たは＋５ボルトになっているから、仮に保護回路３０に
設けられたアナログスイッチ１１０がオフ状態となって
いないと、コンピュータ１０側の入力段ｉｎのゲート１
１１に信号が伝わり、寄生ダイオードを介したラッチア
ップが生じる可能性がある。本実施例では、プロテクト
信号ＰＲＯＴＥＣＴによりアナログスイッチ１１０がオ
フ状態に保たれるから、その出力はハイインピーダンス
状態となり、電源が投入されていないコンピュータ１０
の入力段ｉｎのゲート１１１に何等影響を与えることが
ない。
【００２７】更に、信号線が双方向性の場合であって
も、保護回路３０においてアナログスイッチ１２０が介
装されているから、電源が投入されている拡張ボックス
２５の第２システム２０のバッファ１２２の出力がハイ
レベル（＋５ボルト）となっても、電源が供給されてい
ないコンピュータ１０の入力段のゲート１２１に何等影
響を与えることはない。
も、保護回路３０においてアナログスイッチ１２０が介
装されているから、電源が投入されている拡張ボックス
２５の第２システム２０のバッファ１２２の出力がハイ
レベル（＋５ボルト）となっても、電源が供給されてい
ないコンピュータ１０の入力段のゲート１２１に何等影
響を与えることはない。
【００２８】図７に示した状態から、コンピュータ１０
の側の電源が投入されると、ホスト側電源ＶＣＣ３が確
立される。リセット検出素子ＩＣ２３は、これを検出
し、その出力をロウレベルに反転するから、オアゲート
ＩＣ５０の出力、即ちプロテクト信号ＰＲＯＴＥＣＴは
ロウレベルに反転する。この結果、トライステートバッ
ファ（図４，図５におけるＩＣ７ないし１０、図６，図
７におけるバッファ１００）は、トライステート状態を
解除され、通常のバッファとして動作する。同様に、ア
ナログスイッチＩＣ（図４，図５におけるＩＣ３０ない
し３２、図６，図７におけるアナログＳＷ１１０，１２
０）はオン状態となり、双方向に導通状態となる。した
がって、この状態で、拡張ボックス２５は、そのまま動
作する。
の側の電源が投入されると、ホスト側電源ＶＣＣ３が確
立される。リセット検出素子ＩＣ２３は、これを検出
し、その出力をロウレベルに反転するから、オアゲート
ＩＣ５０の出力、即ちプロテクト信号ＰＲＯＴＥＣＴは
ロウレベルに反転する。この結果、トライステートバッ
ファ（図４，図５におけるＩＣ７ないし１０、図６，図
７におけるバッファ１００）は、トライステート状態を
解除され、通常のバッファとして動作する。同様に、ア
ナログスイッチＩＣ（図４，図５におけるＩＣ３０ない
し３２、図６，図７におけるアナログＳＷ１１０，１２
０）はオン状態となり、双方向に導通状態となる。した
がって、この状態で、拡張ボックス２５は、そのまま動
作する。
【００２９】以上説明した本実施例によれば、第１シス
テムであるコンピュータ１０と第２システムである周辺
装置を内蔵した拡張ボックス２５を接続する際、一方の
電源のみが投入され、片方が電源の供給がなされていな
い場合でも、入力段に存在する寄生ダイオードに起因し
て、信号線を経由して電源が供給されるという問題を生
じることがない。この結果、コンピュータ１０の電源の
入り切りと拡張ボックス２５側の電源の入り切りとが無
関係になされても、電源の障害を発生することがない。
従って、電源の入り切りを同期させる必要がなく、使い
勝手が良好となる。
テムであるコンピュータ１０と第２システムである周辺
装置を内蔵した拡張ボックス２５を接続する際、一方の
電源のみが投入され、片方が電源の供給がなされていな
い場合でも、入力段に存在する寄生ダイオードに起因し
て、信号線を経由して電源が供給されるという問題を生
じることがない。この結果、コンピュータ１０の電源の
入り切りと拡張ボックス２５側の電源の入り切りとが無
関係になされても、電源の障害を発生することがない。
従って、電源の入り切りを同期させる必要がなく、使い
勝手が良好となる。
【００３０】以上本発明の実施例について説明したが、
本発明はこうした実施例に何等限定されるものではな
く、例えばトライステートバッファやアナログスイッチ
に代えてリレーや無接点リレーを用いる構成、ホスト側
電源および周辺装置側電源の確立をコンパレータなどを
用いて検出する構成、保護回路３０をコンピュータ１０
側に内蔵した構成、あるいは保護回路３０を独立の機器
とした構成、さらには保護回路３０を接続ケーブルＣＣ
３内に設けた構成など、本発明の要旨を逸脱しない範囲
内において、種々なる態様で実施し得ることは勿論であ
る。
本発明はこうした実施例に何等限定されるものではな
く、例えばトライステートバッファやアナログスイッチ
に代えてリレーや無接点リレーを用いる構成、ホスト側
電源および周辺装置側電源の確立をコンパレータなどを
用いて検出する構成、保護回路３０をコンピュータ１０
側に内蔵した構成、あるいは保護回路３０を独立の機器
とした構成、さらには保護回路３０を接続ケーブルＣＣ
３内に設けた構成など、本発明の要旨を逸脱しない範囲
内において、種々なる態様で実施し得ることは勿論であ
る。
【００３１】
【発明の効果】以上説明したように本発明の周辺装置に
よれば、遮断手段が、第１，第２の検出手段のいずれか
一方のみが電源供給を検出したとき、コネクタに接続さ
れた前記信号線の電気的な接続を遮断するから、片電源
に起因する寄生ダイオードによる回り込みの問題を解消
することができるという優れた効果を奏する。この結
果、片電源のタイミングが存在してもコンピュータおよ
び周辺装置の動作は正常に保たれる。従って、コンピュ
ータと周辺装置の電源の入り切りを同期させる必要がな
くなり、使い勝手が格段に改善される。
よれば、遮断手段が、第１，第２の検出手段のいずれか
一方のみが電源供給を検出したとき、コネクタに接続さ
れた前記信号線の電気的な接続を遮断するから、片電源
に起因する寄生ダイオードによる回り込みの問題を解消
することができるという優れた効果を奏する。この結
果、片電源のタイミングが存在してもコンピュータおよ
び周辺装置の動作は正常に保たれる。従って、コンピュ
ータと周辺装置の電源の入り切りを同期させる必要がな
くなり、使い勝手が格段に改善される。
【００３２】また、この周辺装置において、遮断手段
を、前記信号線が信号を一方向にやり取りする信号線で
ある場合にはトライステートバッファにより構成し、前
記信号線が信号を双方向にやり取りする信号線である場
合にはアナログスイッチにより構成すれば、信号線が双
方向性のものであっても一方向性のものであっても容易
に対応することができるという効果を奏する。
を、前記信号線が信号を一方向にやり取りする信号線で
ある場合にはトライステートバッファにより構成し、前
記信号線が信号を双方向にやり取りする信号線である場
合にはアナログスイッチにより構成すれば、信号線が双
方向性のものであっても一方向性のものであっても容易
に対応することができるという効果を奏する。
【図１】本発明の一実施例において発明の原理を示す概
略構成図である。
略構成図である。
【図２】本実施例の周辺装置の内部構成を示すブロック
図である。
図である。
【図３】保護回路３０における電源検出に関する回路を
示す回路図である。
示す回路図である。
【図４】保護回路３０の一部を示す回路図である。
【図５】同じく保護回路３０の一部を示す回路図であ
る。
る。
【図６】保護回路３０の動作原理を模式的に示す説明図
である。
である。
【図７】同じく保護回路３０の動作状態を示す説明図で
ある。
ある。
【図８】拡張ボックス２５に用意されたコネクタＣＮ７
の信号配置を示す説明図である。
の信号配置を示す説明図である。
【図９】同じくコネクタＣＮ８の信号配置を示す説明図
である。
である。
【図１０】コンピュータ１０側の拡張バスの信号配置を
示す説明図である。
示す説明図である。
【図１１】同じくコンピュータ１０側の拡張バスの残り
の信号配置を示す説明図である。
の信号配置を示す説明図である。
【図１２】従来の周辺装置とコンピュータとの接続にお
ける電源の回り込みの発生を示す説明図である。
ける電源の回り込みの発生を示す説明図である。
【図１３】コンピュータ１０と拡張ボックス２５との接
続の様子を示す斜視図である。
続の様子を示す斜視図である。
１Ｇ，２Ｇ…ゲート端子 １０…コンピュータ（第１システム） １２…バッテリ １５…テレビ受像器 ２０…第２システム ２５…拡張ボックス ２６…ＶＧＡ ２８…フレームメモリ ３０…保護回路 ４０…同期信号発生器 ４２…エンコーダ ４４…信号切替器 ５０…ＣＤドライブ ６０…ＦＭ音源 ６２…アナログ変換器 ６４…アテネータ ６６…ヘッドホン用アンプ ６８…ラインアウト用アンプ ７０…ＰＣＭ音源 ７２…ハイカットフィルタ ７４…第１のミキサ ７６…ディジタルアテネータ ７８…第２のミキサ ８０…ＡＣ／ＤＣコンバータ ８２…ＤＣ／ＤＣコンバータ １００…トライステートバッファ １０１…ゲート １０２…ゲート １１０…アナログスイッチ １１１，１１２…ゲート １２０…アナログスイッチ １２１，１２２…バッファ ＢＥ…ビットイネーブル端子 ＣＣ１…接続ケーブル ＣＣ２…接続ケーブル ＣＣ３…接続ケーブル ＣＮ７…コネクタ ＣＮ８…コネクタ Ｄ７…ダイオード ＩＣ２２…リセット検出素子 ＩＣ２３…リセット検出素子 ＩＣ３０，３１，３２…アナログスイッチ ＩＣ５…ノアゲート ＩＣ５０…オアゲート ＩＣ７，８，９，１０…トライステートバッファ ＰＲＯＴＥＣＴ…プロテクト信号 Ｒ１２１…プルアップ抵抗器 Ｒ７６…抵抗器 ＴＲ１…トランジスタ
Claims (2)
- 【請求項１】 コンピュータとの間で信号をやり取りし
て、音声，映像などのデータを処理する周辺装置であっ
て、 前記コンピュータから出力されるアドレス信号線および
電源信号線を含む複数の信号線を接続するコネクタと、 該コネクタを介して前記電源信号線が接続され、該電源
信号線から電力により動作して、前記コンピュータの電
源が投入されていることを検出する第１の検出手段と、 前記周辺装置に電源が供給されていることを検出する第
２の検出手段と、 前記第１，第２の検出手段のいずれか一方のみが電源供
給を検出したとき、前記コネクタに接続された前記信号
線の電気的な接続を遮断する遮断手段とを備えた周辺装
置。 - 【請求項２】 請求項１記載の周辺装置であって、 前記遮断手段は、前記信号線が信号を一方向にやり取り
する信号線である場合にはトライステートバッファであ
り、前記信号線が信号を双方向にやり取りする信号線で
ある場合にはアナログスイッチである周辺装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7181086A JP2802381B2 (ja) | 1995-06-22 | 1995-06-22 | 保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7181086A JP2802381B2 (ja) | 1995-06-22 | 1995-06-22 | 保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH096476A true JPH096476A (ja) | 1997-01-10 |
| JP2802381B2 JP2802381B2 (ja) | 1998-09-24 |
Family
ID=16094579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7181086A Expired - Fee Related JP2802381B2 (ja) | 1995-06-22 | 1995-06-22 | 保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2802381B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188245B1 (en) | 1998-05-06 | 2001-02-13 | Nec Corporation | Bus circuit which prevents current from flowing from a power supply of one circuit to a power supply of another circuit for a predetermined period |
| JP2007034479A (ja) * | 2005-07-25 | 2007-02-08 | Nec Corp | 稼働系装置、待機系装置、稼働・待機システム、稼働系制御方法、待機系制御方法、および、稼働系・待機系制御方法 |
| DE112004001739B4 (de) * | 2003-09-18 | 2008-12-18 | Advantest Corporation | Halbleiterschalter-Schaltung |
| JP2014067449A (ja) * | 2013-12-27 | 2014-04-17 | Sony Corp | 同期サーバ及び電力受電装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02115914A (ja) * | 1988-10-26 | 1990-04-27 | Nec Corp | オプション機器のインタフェース回路 |
-
1995
- 1995-06-22 JP JP7181086A patent/JP2802381B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02115914A (ja) * | 1988-10-26 | 1990-04-27 | Nec Corp | オプション機器のインタフェース回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188245B1 (en) | 1998-05-06 | 2001-02-13 | Nec Corporation | Bus circuit which prevents current from flowing from a power supply of one circuit to a power supply of another circuit for a predetermined period |
| DE112004001739B4 (de) * | 2003-09-18 | 2008-12-18 | Advantest Corporation | Halbleiterschalter-Schaltung |
| JP2007034479A (ja) * | 2005-07-25 | 2007-02-08 | Nec Corp | 稼働系装置、待機系装置、稼働・待機システム、稼働系制御方法、待機系制御方法、および、稼働系・待機系制御方法 |
| JP2014067449A (ja) * | 2013-12-27 | 2014-04-17 | Sony Corp | 同期サーバ及び電力受電装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2802381B2 (ja) | 1998-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3790611B2 (ja) | ディスプレイ装置及びその電源供給制御方法 | |
| US6920569B1 (en) | Device configured as stand-alone or slave based on detection of power supply in a powered data bus system | |
| US5034808A (en) | Unified automatic video and audio signal control and distribution system | |
| KR910006374B1 (ko) | 영상처리 시스템의 전원공급 및 입력신호 조절회로 | |
| CN112202439B (zh) | 一种电容隔离电路、接口模块、芯片和系统 | |
| US6329983B1 (en) | Method and apparatus for automatically detecting connecting status of a video output port | |
| CN114625329A (zh) | 多屏幕显示控制装置 | |
| JP2802381B2 (ja) | 保護装置 | |
| US6226053B1 (en) | Video line connection apparatus for adaptively connecting external input/output line | |
| EP1521236A2 (en) | Electronic display device and method of controlling such a display device | |
| CN107333073A (zh) | 一种防死机的外部图像信源接口电路 | |
| CN112954135A (zh) | 音视频信号单向隔离传输控制装置 | |
| JP2001013938A (ja) | ディスプレイ装置 | |
| US6600521B1 (en) | Power loopthrough | |
| JPS61296383A (ja) | 電子機器 | |
| US5331223A (en) | Signal supplying unit having means for selecting signal in accordance with terminal connection | |
| JP3203409B2 (ja) | 双方向バスライン用スイッチ回路 | |
| JPH08106345A (ja) | 異電圧素子間インタフェース装置 | |
| US5566347A (en) | Multiple interface driver circuit for a peripheral storage device | |
| CN1116675C (zh) | 录像机 | |
| JP2512500B2 (ja) | コンピュ―タ画像およびビデオ映像を用いる教育システム | |
| KR0175434B1 (ko) | 컴퓨터 제어 가능한 마이크로 오디오 콤포넌트 시스템 | |
| JP3364934B2 (ja) | 磁気記録再生装置 | |
| KR200183504Y1 (ko) | 오디오/비디오 출력제어기능이 부가된 영상기록재생장치 | |
| JP3156509B2 (ja) | リモートコントロール装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |