JPH02115914A - オプション機器のインタフェース回路 - Google Patents

オプション機器のインタフェース回路

Info

Publication number
JPH02115914A
JPH02115914A JP63269826A JP26982688A JPH02115914A JP H02115914 A JPH02115914 A JP H02115914A JP 63269826 A JP63269826 A JP 63269826A JP 26982688 A JP26982688 A JP 26982688A JP H02115914 A JPH02115914 A JP H02115914A
Authority
JP
Japan
Prior art keywords
main body
option
gate
power
interface circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63269826A
Other languages
English (en)
Inventor
Katsuyuki Mizuno
勝之 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63269826A priority Critical patent/JPH02115914A/ja
Publication of JPH02115914A publication Critical patent/JPH02115914A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 玖亙且１ 本発明はオプション機器のインタフェース回路に関し、
特に本体装置とオプション機器とが別の電源により駆動
されるように構成された情報処理システムにおけるオプ
ション機器のインタフェース回路に関する。
差米韮韮 ある種の情報処理システムでは、本体側とオプション側
とは夫々個別のバッテリにより駆動されるよう構成され
ている。この様なシステムでは、オプションの本体接続
時に両バッテリ間の電源電圧の差により生じるいわゆる
ラッチアップ現象によって装置内部のＣＭＯ３回路が破
壊される危険がある。
そこで、オプション側に設けられた本体装置との信号イ
ンタフェース部には、当該ラッチアップに対して強いＴ
ＴＬ回路構成が採用されている。
ＴＴＬ回路はその構成上、電力消費がＣＭＯ３回路に比
して著しく大きく、よってバッテリの消耗を早めるとい
う欠点を有している。
１匪Ａ１週 そこで、本発明はかかる従来のものの欠点を解決すべく
なされたものであって、その目的とするところは、ラッ
チアップによる回路の破壊を、低消費電力のＣＭＯ３Ｉ
成を用いて防止可能なオプション機器のインタフェース
回路を提供することにある。
■曹ぼり１盛 本発明によれば、本体装置とオプション機器とが別の電
源により駆動されるように構成された情報処理システム
におけるオプション機器のインタフェース回路であって
、これ等両電源の少なくとも一方が断となっていること
を検出して電源断検出信号を発生する検出手段と、前記
本体装置と前記オプション機器との間の信号線に挿入さ
れ、前記電源断検出信号に応答して非活性状態となる３
ステートゲート回路とを有することを特徴とするインタ
フェース回路が得られる。
Ｋ甚旦 以下、図面を参照しつつ本発明の詳細な説明する。
図は本発明の実施例の回路ブロック図である。
情報処理装置本体側１とオプション（ｌＰ＋　２との信
号の授受は全てインタフェースである０ＭＯ３による３
ステートゲート回路３．４によりなされるようになって
いる。この３ステートゲート回路３゜４は本体側１より
電源ＶＤ１の供給を受けており、これ等のイネーブル端
子ＥＮには電源断検出回路５の検出出力が印加されてい
る。
この電源断検出回路５は本体側電源ＶＤ１とオプション
側電源ＶＤ２とを２人力とするアンドゲートからなって
いる。このアンドゲート５の動作電源もやはり本体側電
源ＶＤＩとなっている。
かかる構成において、本体側１及びオプション側２の両
者共に電源がオンとなっている場合、アンドゲート５の
出力はハイレベルとなり、よって３ステートゲート回路
３．４は共にイネーブル状態にある。そのために、シス
テムバスの信号の授受がこれ等両装置間で可能である。
次に、本体側１及びオプションＩＩＩＩＩ　２の電源の
どちらか一方がオフの場合、アンドゲート５の出力はロ
ーレベルとなり、３ステートゲート回路３゜４は共にデ
ィスイネーブル状態となる。従って、システムバス信号
の出力は全てハイインピーダンスとなり、よって等価的
に両装置間は切断された状態となり、ラッチア・ノブが
なくなるのである。
九肌座左退 以上述べた如く、本発明によれば、システムバス信号の
インタフェース部に本体、オプション両装置の少くとも
一方の駆動電源が断となっていることを検出し、これに
よりインタフェースを非活性状態とする０ＭＯ３による
３ステートゲートを用いる構成としているので、ＴＴＬ
インタフェースとする必要がなくなり、よって低消費電
力特性を有しかつラッチアップに対しても強いインタフ
ェースが得られるという効果がある。
【図面の簡単な説明】
図は本発明の実施例のブロック図である。 主要部分の符号の説明 １・・・・・・本体側 ２・・・・・・オプション側

Claims (1)

    【特許請求の範囲】
  1. （１）本体装置とオプション機器とが別の電源により駆
    動されるように構成された情報処理システムにおけるオ
    プション機器のインタフェース回路であって、これ等両
    電源の少なくとも一方が断となっていることを検出して
    電源断検出信号を発生する検出手段と、前記本体装置と
    前記オプション機器との間の信号線に挿入され、前記電
    源断検出信号に応答して非活性状態となる３ステートゲ
    ート回路とを有することを特徴とするインタフェース回
    路。
JP63269826A 1988-10-26 1988-10-26 オプション機器のインタフェース回路 Pending JPH02115914A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63269826A JPH02115914A (ja) 1988-10-26 1988-10-26 オプション機器のインタフェース回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63269826A JPH02115914A (ja) 1988-10-26 1988-10-26 オプション機器のインタフェース回路

Publications (1)

Publication Number Publication Date
JPH02115914A true JPH02115914A (ja) 1990-04-27

Family

ID=17477715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63269826A Pending JPH02115914A (ja) 1988-10-26 1988-10-26 オプション機器のインタフェース回路

Country Status (1)

Country Link
JP (1) JPH02115914A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH096476A (ja) * 1995-06-22 1997-01-10 Melco:Kk 周辺装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6324627B2 (ja) * 1983-08-31 1988-05-21 Hitachi Chemical Co Ltd

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6324627B2 (ja) * 1983-08-31 1988-05-21 Hitachi Chemical Co Ltd

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH096476A (ja) * 1995-06-22 1997-01-10 Melco:Kk 周辺装置

Similar Documents

Publication Publication Date Title
JPS60112320A (ja) トライステ−トゲ−トの保護方式
DE69320503D1 (de) Dreizustandspuffer für ein System mit zweifacher Speisespannung
GB2357872B (en) A power failure safe architecture
JPH1063379A5 (ja)
TW476042B (en) Interface switching device
JPH02115914A (ja) オプション機器のインタフェース回路
KR890702142A (ko) 백플레인 버스용 노드장치
SE0200233D0 (sv) Förfarande för att nedbringa strömförbrukningen vid etablering av en förbindelse enligt s k bluetooth-teknik
CN215552558U (zh) 一种电动汽车低压电源电路及电动汽车
JPH07249973A (ja) 電子機器
CN115009023B (zh) 车载电源及其供电与控制系统、供电与控制方法
JPS6130845A (ja) シリアル転送装置
US6529032B1 (en) Methods and apparatus for full I/O functionality and blocking of backdrive current
JPH036037Y2 (ja)
JPH02285968A (ja) インバータ装置
JPH05134787A (ja) 情報処理装置
JP2626165B2 (ja) 半導体装置のリセット回路
JPH04296918A (ja) 半導体集積回路装置
JP2828331B2 (ja) 大規模ハードウェアのリセット制御方式
JPS63265765A (ja) 極性検出回路
JP2003234649A (ja) 入出力バッファ回路
JPH03104315A (ja) Ｃｍｏｓ半導体装置の入力端子電位固定回路
JPS6282558A (ja) ディスク駆動装置を用いるコンピュータシステムの電源制御装置
JPH11313030A (ja) リモコン信号切換回路および信号切換回路
JPS60173639A (ja) インタ−フエ−ス回路