JPH0964775A - 高周波装置 - Google Patents
高周波装置Info
- Publication number
- JPH0964775A JPH0964775A JP7221370A JP22137095A JPH0964775A JP H0964775 A JPH0964775 A JP H0964775A JP 7221370 A JP7221370 A JP 7221370A JP 22137095 A JP22137095 A JP 22137095A JP H0964775 A JPH0964775 A JP H0964775A
- Authority
- JP
- Japan
- Prior art keywords
- tuner
- input
- compartment
- output
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【目的】 ＲＦ変換されたディジタル信号を受信し復調
する装置に係り、特にＣＡＴＶ網を利用してディジタル
信号を受信する装置に関するものであり、小型化を目的
としたものである。 【構成】 ディジタル変調された高周波信号が入力され
る入力端子１と、この入力端子１が一方の入力に接続さ
れるとともに他方の入力にＰＬＬ回路３の出力が接続さ
れたチューナ部２と、このチューナ部２の出力に接続さ
れたディジタル復調部４と、このディジタル復調部４の
出力が接続された出力端子５とを一つの金属製の筺体内
に設け、前記ディジタル復調部４で生成されるクロック
周波数から得られる信号でＰＬＬ回路３を制御する構成
としたものである。
する装置に係り、特にＣＡＴＶ網を利用してディジタル
信号を受信する装置に関するものであり、小型化を目的
としたものである。 【構成】 ディジタル変調された高周波信号が入力され
る入力端子１と、この入力端子１が一方の入力に接続さ
れるとともに他方の入力にＰＬＬ回路３の出力が接続さ
れたチューナ部２と、このチューナ部２の出力に接続さ
れたディジタル復調部４と、このディジタル復調部４の
出力が接続された出力端子５とを一つの金属製の筺体内
に設け、前記ディジタル復調部４で生成されるクロック
周波数から得られる信号でＰＬＬ回路３を制御する構成
としたものである。
Description
【０００１】
【産業上の利用分野】本発明はＲＦ変換されたディジタ
ル信号を受信し復調する装置に係り、特にＣＡＴＶ網を
利用してディジタル信号を受信する高周波装置に関する
ものである。
ル信号を受信し復調する装置に係り、特にＣＡＴＶ網を
利用してディジタル信号を受信する高周波装置に関する
ものである。
【０００２】
【従来の技術】従来の高周波装置は図６に示すように、
ディジタル変調された高周波信号が入力される入力端子
６１と、この入力端子６１が一方の入力に接続されると
ともに局部発振器の発振周波数を制御する他方の入力に
はＰＬＬ回路６２の出力が接続されたチューナ部６３
と、このチューナ部６３の出力に接続されたディジタル
復調部６４と、このディジタル復調部６４の出力が接続
された出力端子６５とで構成されていた。そしてディジ
タル復調部６４は別の筺体に実装されていた。また、Ｐ
ＬＬ回路６２には基準発振器６６が接続されていた。
ディジタル変調された高周波信号が入力される入力端子
６１と、この入力端子６１が一方の入力に接続されると
ともに局部発振器の発振周波数を制御する他方の入力に
はＰＬＬ回路６２の出力が接続されたチューナ部６３
と、このチューナ部６３の出力に接続されたディジタル
復調部６４と、このディジタル復調部６４の出力が接続
された出力端子６５とで構成されていた。そしてディジ
タル復調部６４は別の筺体に実装されていた。また、Ｐ
ＬＬ回路６２には基準発振器６６が接続されていた。
【０００３】
【発明が解決しようとする課題】しかしながら、この様
な従来の構成では、高周波信号を中間周波信号に変換す
るチューナ部６３と、このチューナ部６３から出力され
る中間周波信号を復調するディジタル復調部６４とは別
々の筺体に設けていたためどうしても大型になってしま
うという問題があった。
な従来の構成では、高周波信号を中間周波信号に変換す
るチューナ部６３と、このチューナ部６３から出力され
る中間周波信号を復調するディジタル復調部６４とは別
々の筺体に設けていたためどうしても大型になってしま
うという問題があった。
【０００４】本発明はこのような問題点を解決するもの
で小型化された高周波装置を提供することを目的とした
ものである。
で小型化された高周波装置を提供することを目的とした
ものである。
【０００５】
【課題を解決するための手段】この目的を達成するため
に本発明の高周波装置は、チューナ部とディジタル復調
部とを一つの金属製の筺体内に設けるとともに、前記デ
ィジタル復調部で生成されるクロック周波数をＰＬＬ回
路の基準周波数とした構成としたものである。
に本発明の高周波装置は、チューナ部とディジタル復調
部とを一つの金属製の筺体内に設けるとともに、前記デ
ィジタル復調部で生成されるクロック周波数をＰＬＬ回
路の基準周波数とした構成としたものである。
【０００６】
【作用】この構成により、チューナ部とディジタル信号
復調部とを一体化するとともにＰＬＬ回路に供給される
クロックは前記ディジタル復調部で生成されることによ
り、基準発振器が不要となる。従って、小型化された高
周波装置を提供することができる。
復調部とを一体化するとともにＰＬＬ回路に供給される
クロックは前記ディジタル復調部で生成されることによ
り、基準発振器が不要となる。従って、小型化された高
周波装置を提供することができる。
【０００７】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【０００８】（実施例１）図１は本発明の一実施例にお
ける高周波装置のブロック図である。本発明の高周波装
置は図１に示すように、第１の入力端子１と、この第１
の入力端子１が一方の入力に接続されるとともに局部発
振器１０の発振周波数を制御する他方の入力にはＰＬＬ
回路３の出力が接続されるチューナ部２と、このチュー
ナ部２の出力が接続されたディジタル復調部４と、この
ディジタル復調部４の出力が接続される第１の出力端子
５および第２の出力端子６とが一つの金属製の筺体内に
設けられた構成となっている。そして前記チューナ部２
の詳細は前記第１の入力端子１からの信号が入力される
第１の同調フィルタ７と、この第１の同調フィルタ７に
接続された第１の増幅器８と、この第１の増幅器８に接
続された第２の同調フィルタ９と、この第２の同調フィ
ルタ９の出力が一方の入力に接続されるとともに他方の
入力には局部発振器１０の出力が接続された混合器１１
と、この混合器１１の出力に接続された第２の増幅器１
２と、この第２の増幅器１２の出力に接続された中間周
波フィルタ１３とで構成されている。一方、前記ディジ
タル復調部４は、前記中間周波フィルタ１３の出力が接
続された復調器１４と、この復調器１４に接続された前
記第１の出力端子５および前記第２の出力端子６および
第２の入力端子１５およびクロック信号発生器１６と、
このクロック信号発生器１６に接続された第３の出力端
子１７とを備え、この出力端子１７は局部発振器１０に
接続されたＰＬＬ回路３に基準周波数を与えるための第
３の入力端子１８に接続された構成としている。
ける高周波装置のブロック図である。本発明の高周波装
置は図１に示すように、第１の入力端子１と、この第１
の入力端子１が一方の入力に接続されるとともに局部発
振器１０の発振周波数を制御する他方の入力にはＰＬＬ
回路３の出力が接続されるチューナ部２と、このチュー
ナ部２の出力が接続されたディジタル復調部４と、この
ディジタル復調部４の出力が接続される第１の出力端子
５および第２の出力端子６とが一つの金属製の筺体内に
設けられた構成となっている。そして前記チューナ部２
の詳細は前記第１の入力端子１からの信号が入力される
第１の同調フィルタ７と、この第１の同調フィルタ７に
接続された第１の増幅器８と、この第１の増幅器８に接
続された第２の同調フィルタ９と、この第２の同調フィ
ルタ９の出力が一方の入力に接続されるとともに他方の
入力には局部発振器１０の出力が接続された混合器１１
と、この混合器１１の出力に接続された第２の増幅器１
２と、この第２の増幅器１２の出力に接続された中間周
波フィルタ１３とで構成されている。一方、前記ディジ
タル復調部４は、前記中間周波フィルタ１３の出力が接
続された復調器１４と、この復調器１４に接続された前
記第１の出力端子５および前記第２の出力端子６および
第２の入力端子１５およびクロック信号発生器１６と、
このクロック信号発生器１６に接続された第３の出力端
子１７とを備え、この出力端子１７は局部発振器１０に
接続されたＰＬＬ回路３に基準周波数を与えるための第
３の入力端子１８に接続された構成としている。
【０００９】この高周波装置は、アメリカ合衆国仕様と
なっており、５０ＭＨｚから１２０ＭＨｚのディジタル
変調された信号を入力端子１に入力し、混合器１１にて
中間周波数４４ＭＨｚに変換し、復調器１４で復調し、
第１の出力端子５および第２の出力端子６に出力するも
のである。なお、入力端子１に入力される入力信号はＱ
ＰＲ変調された１チャンネル当り３ＭＨｚの帯域であ
り、通常のＣＡＴＶ信号よりも７ｄＢから１０ｄＢ低い
レベルとなっている。
なっており、５０ＭＨｚから１２０ＭＨｚのディジタル
変調された信号を入力端子１に入力し、混合器１１にて
中間周波数４４ＭＨｚに変換し、復調器１４で復調し、
第１の出力端子５および第２の出力端子６に出力するも
のである。なお、入力端子１に入力される入力信号はＱ
ＰＲ変調された１チャンネル当り３ＭＨｚの帯域であ
り、通常のＣＡＴＶ信号よりも７ｄＢから１０ｄＢ低い
レベルとなっている。
【００１０】以下にその動作を説明する。入力端子１よ
り入力された入力信号は第１の同調フィルタ７にて入力
信号帯域以外の不必要な信号は除去される。なおこの第
１の同調フィルタ７はＰＬＬ回路３より供給される同調
電圧によって同調周波数が制御される。第１の同調フィ
ルタ７の出力は第１の増幅器８で増幅される。なおここ
ではあとで説明する復調器１４より供給されるＡＧＣ電
圧により利得が制御される。第１の増幅器８の出力は、
第２の同調フィルタ９に入力され入力信号帯域以外の不
必要な信号は除去される。なおここでも第１の同調フィ
ルタ７と同様にＰＬＬ回路３より供給される同調電圧に
よって同調周波数が制御される。第２の同調フィルタ９
の出力は混合器１１の一方の入力に入力される。混合器
１１では他方の入力に局部発振器１０の出力が供給され
て混合され中間周波数に変換されて出力される。ＰＬＬ
回路３では局部発振器１０の出力が供給され、あとで説
明するクロック信号発生器１６から出力される第３の出
力端子１７の基準信号と位相を比較し、同調電圧を出力
する。この同調電圧は局部発振器１０の発振周波数およ
び、前記第１の同調フィルタ７および第２の同調フィル
タ９の同調周波数を制御する。混合器１１より出力され
た中間周波信号は第２の増幅器１２にて更に増幅されて
中間周波フィルタ１３にて不必要な信号を除去したあ
と、復調器１４の一方の入力に供給される。復調器１４
の他方の入力には、クロック信号発生器１６にて送信側
の信号に基づいて３６ＭＨｚの周波数が作られ第３の出
力端子１７にて出力されて図示していない本高周波装置
の外部にある分周器にて分周された同期クロック信号が
第２の入力端子１５を通して供給される。この復調器１
４ではクロック信号発生器１６の発振周波数を制御する
とともに、供給された前記中間周波信号を復調し第１の
出力端子５および第２の出力端子６に出力する。
り入力された入力信号は第１の同調フィルタ７にて入力
信号帯域以外の不必要な信号は除去される。なおこの第
１の同調フィルタ７はＰＬＬ回路３より供給される同調
電圧によって同調周波数が制御される。第１の同調フィ
ルタ７の出力は第１の増幅器８で増幅される。なおここ
ではあとで説明する復調器１４より供給されるＡＧＣ電
圧により利得が制御される。第１の増幅器８の出力は、
第２の同調フィルタ９に入力され入力信号帯域以外の不
必要な信号は除去される。なおここでも第１の同調フィ
ルタ７と同様にＰＬＬ回路３より供給される同調電圧に
よって同調周波数が制御される。第２の同調フィルタ９
の出力は混合器１１の一方の入力に入力される。混合器
１１では他方の入力に局部発振器１０の出力が供給され
て混合され中間周波数に変換されて出力される。ＰＬＬ
回路３では局部発振器１０の出力が供給され、あとで説
明するクロック信号発生器１６から出力される第３の出
力端子１７の基準信号と位相を比較し、同調電圧を出力
する。この同調電圧は局部発振器１０の発振周波数およ
び、前記第１の同調フィルタ７および第２の同調フィル
タ９の同調周波数を制御する。混合器１１より出力され
た中間周波信号は第２の増幅器１２にて更に増幅されて
中間周波フィルタ１３にて不必要な信号を除去したあ
と、復調器１４の一方の入力に供給される。復調器１４
の他方の入力には、クロック信号発生器１６にて送信側
の信号に基づいて３６ＭＨｚの周波数が作られ第３の出
力端子１７にて出力されて図示していない本高周波装置
の外部にある分周器にて分周された同期クロック信号が
第２の入力端子１５を通して供給される。この復調器１
４ではクロック信号発生器１６の発振周波数を制御する
とともに、供給された前記中間周波信号を復調し第１の
出力端子５および第２の出力端子６に出力する。
【００１１】ここでチューナ部２およびディジタル復調
部４にはそれぞれ電源が必要であり、また第１の増幅器
８には復調器１４からのＡＧＣ電圧を供給する必要があ
るが、本発明においてはチューナ部２およびディジタル
復調部４を一体化しているため内部で接続すればよく、
外部に端子を出す必要がないため小型化できる。
部４にはそれぞれ電源が必要であり、また第１の増幅器
８には復調器１４からのＡＧＣ電圧を供給する必要があ
るが、本発明においてはチューナ部２およびディジタル
復調部４を一体化しているため内部で接続すればよく、
外部に端子を出す必要がないため小型化できる。
【００１２】また、ＰＬＬ回路３には局部発振器１０の
出力が供給され、この出力と基準信号と位相比較するこ
とにより同調電圧を生成し、局部発振器１０に供給して
いる。この基準信号は従来においては水晶振動子と容量
素子をＰＬＬ回路に付加することで得ていた。本発明に
おいては第３の入力端子１８から基準信号がＰＬＬ回路
３に供給されるため、水晶振動子および容量素子を削除
できるため小型化できるうえコストも安くできるという
特徴がある。またこの基準信号は前記第３の出力端子１
７から出力されて図示していない本高周波装置の外部に
ある分周器にて９分の１に分周された４ＭＨｚの同期ク
ロック信号を使用している。このように基準信号は前記
復調器１４で受信信号から生成されているので温度や湿
度によるドリフトがなく、正確で安定した同調電圧を供
給できるという利点もある。
出力が供給され、この出力と基準信号と位相比較するこ
とにより同調電圧を生成し、局部発振器１０に供給して
いる。この基準信号は従来においては水晶振動子と容量
素子をＰＬＬ回路に付加することで得ていた。本発明に
おいては第３の入力端子１８から基準信号がＰＬＬ回路
３に供給されるため、水晶振動子および容量素子を削除
できるため小型化できるうえコストも安くできるという
特徴がある。またこの基準信号は前記第３の出力端子１
７から出力されて図示していない本高周波装置の外部に
ある分周器にて９分の１に分周された４ＭＨｚの同期ク
ロック信号を使用している。このように基準信号は前記
復調器１４で受信信号から生成されているので温度や湿
度によるドリフトがなく、正確で安定した同調電圧を供
給できるという利点もある。
【００１３】（実施例２）図２は本発明の第２の実施例
における高周波装置のブロック図である。本実施例にお
いては実施例１で示したＰＬＬ回路３にＤＣ−ＤＣコン
バータ１９が接続されていることが実施例１と異なるの
みであり、その他の部分は実施例１と同様である。よっ
てＰＬＬ回路３に接続されたＤＣ−ＤＣコンバータ１９
のみ説明をする。従来においては通常同調電圧の電源と
して＋３０Ｖの直流電圧が使用される。しかし他の回路
の電源は＋５Ｖや＋９Ｖ等の直流電圧であり共用化でき
ないため別の電源端子が必要であった。本実施例におい
てはＤＣ−ＤＣコンバータ１９が内蔵されておりチュー
ナ部２に供給される＋９Ｖを＋３０Ｖに変換しているた
め、別の電源端子は必要なく、小型化できるという利点
がある。
における高周波装置のブロック図である。本実施例にお
いては実施例１で示したＰＬＬ回路３にＤＣ−ＤＣコン
バータ１９が接続されていることが実施例１と異なるの
みであり、その他の部分は実施例１と同様である。よっ
てＰＬＬ回路３に接続されたＤＣ−ＤＣコンバータ１９
のみ説明をする。従来においては通常同調電圧の電源と
して＋３０Ｖの直流電圧が使用される。しかし他の回路
の電源は＋５Ｖや＋９Ｖ等の直流電圧であり共用化でき
ないため別の電源端子が必要であった。本実施例におい
てはＤＣ−ＤＣコンバータ１９が内蔵されておりチュー
ナ部２に供給される＋９Ｖを＋３０Ｖに変換しているた
め、別の電源端子は必要なく、小型化できるという利点
がある。
【００１４】図３は本発明の第１の実施例における高周
波装置の斜視図である。第１の実施例における配置は以
下のようになっている。すなわち長方形筺体４０の略中
央部で長手方向の両横側面に当接する第１の仕切板４１
を設け、この第１の仕切板４１で仕切られた一方の区画
室にチューナ部２を設けるとともに他方の区画室には更
に前記第１の仕切板４１と略平行に第２の仕切板４２を
設け、前記チューナ部２の区画室側から順に復調器１４
と、クロック信号発生器１６とを設けている。そして一
方の横側面４０ａの前記チューナ部２側に入力端子１を
設けるとともに他方の横側面４０ｂの前記復調器１４側
に第１の出力端子５、第２の出力端子６、第３の出力端
子１７を設けている。
波装置の斜視図である。第１の実施例における配置は以
下のようになっている。すなわち長方形筺体４０の略中
央部で長手方向の両横側面に当接する第１の仕切板４１
を設け、この第１の仕切板４１で仕切られた一方の区画
室にチューナ部２を設けるとともに他方の区画室には更
に前記第１の仕切板４１と略平行に第２の仕切板４２を
設け、前記チューナ部２の区画室側から順に復調器１４
と、クロック信号発生器１６とを設けている。そして一
方の横側面４０ａの前記チューナ部２側に入力端子１を
設けるとともに他方の横側面４０ｂの前記復調器１４側
に第１の出力端子５、第２の出力端子６、第３の出力端
子１７を設けている。
【００１５】この高周波装置においては前記局部発振器
１０と前記クロック信号発生器１６と前記復調器１４の
中の局部発振器の３つの発振器を持っており、それぞれ
が干渉してスプリアスを発生し妨害を与えるという問題
があった。本実施例においては前記チューナ部２と前記
ディジタル復調部４とクロック信号発生器１６とが互い
に第１の仕切板４１と第２の仕切板４２によって仕切ら
れているため干渉がなくスプリアスが発生しないという
利点がある。
１０と前記クロック信号発生器１６と前記復調器１４の
中の局部発振器の３つの発振器を持っており、それぞれ
が干渉してスプリアスを発生し妨害を与えるという問題
があった。本実施例においては前記チューナ部２と前記
ディジタル復調部４とクロック信号発生器１６とが互い
に第１の仕切板４１と第２の仕切板４２によって仕切ら
れているため干渉がなくスプリアスが発生しないという
利点がある。
【００１６】図４は本発明の第２の実施例における高周
波装置の斜視図である。すなわち長方形筺体４０の略中
央部で長手方向の両横側面に当接する第１の仕切板４１
を設け、この第１の仕切板で仕切られた一方の区画室に
チューナ部２を設けるとともに他方の区画室には更に前
記第１の仕切板４１と略平行に第２の仕切板４２を設
け、前記チューナ部２の区画室側から順に復調器１４
と、クロック信号発生器１６とを設け、一方の横側面４
０ａの前記チューナ部２側に入力端子１を設けるととも
に他方の横側面４０ｂの前記復調器１４側に第１の出力
端子５、第２の出力端子６、第３の出力端子１７を設け
ている。そしてチューナ部２が設けられた区画室側に横
側面と略平行に第３の仕切板５１を設け、この第３の仕
切板５１と入力端子１が設けられた一方の横側面４０ａ
側に設けられた区画室に前記チューナ部２を実装すると
ともに、前記第３の仕切板５１と他方の横側面４０ｂ側
に設けられた区画室内にＤＣ−ＤＣコンバータ部１９を
配置している。このＤＣ−ＤＣコンバータ部１９はさら
にプリント基板上においてアースパターンで囲まれてい
る。次にこの説明をする。
波装置の斜視図である。すなわち長方形筺体４０の略中
央部で長手方向の両横側面に当接する第１の仕切板４１
を設け、この第１の仕切板で仕切られた一方の区画室に
チューナ部２を設けるとともに他方の区画室には更に前
記第１の仕切板４１と略平行に第２の仕切板４２を設
け、前記チューナ部２の区画室側から順に復調器１４
と、クロック信号発生器１６とを設け、一方の横側面４
０ａの前記チューナ部２側に入力端子１を設けるととも
に他方の横側面４０ｂの前記復調器１４側に第１の出力
端子５、第２の出力端子６、第３の出力端子１７を設け
ている。そしてチューナ部２が設けられた区画室側に横
側面と略平行に第３の仕切板５１を設け、この第３の仕
切板５１と入力端子１が設けられた一方の横側面４０ａ
側に設けられた区画室に前記チューナ部２を実装すると
ともに、前記第３の仕切板５１と他方の横側面４０ｂ側
に設けられた区画室内にＤＣ−ＤＣコンバータ部１９を
配置している。このＤＣ−ＤＣコンバータ部１９はさら
にプリント基板上においてアースパターンで囲まれてい
る。次にこの説明をする。
【００１７】図５は本発明の第２の実施例におけるプリ
ント基板のパターン図である。ＤＣ−ＤＣコンバータ部
１９（点線内に実装されている。）においては、供給さ
れた直流電圧を、交流電圧に変換してから昇圧し、再度
直流電圧に変換する。このとき変換された交流電圧の高
調波がスプリアスとなり妨害を与える。本実施例におい
ては前記ＤＣ−ＤＣコンバータ１９を第３の仕切板５１
で仕切られており、更にそのうえプリント基板上におい
てアースパターン５２で囲んであるためスプリアスが発
生しないという利点がある。
ント基板のパターン図である。ＤＣ−ＤＣコンバータ部
１９（点線内に実装されている。）においては、供給さ
れた直流電圧を、交流電圧に変換してから昇圧し、再度
直流電圧に変換する。このとき変換された交流電圧の高
調波がスプリアスとなり妨害を与える。本実施例におい
ては前記ＤＣ−ＤＣコンバータ１９を第３の仕切板５１
で仕切られており、更にそのうえプリント基板上におい
てアースパターン５２で囲んであるためスプリアスが発
生しないという利点がある。
【００１８】
【発明の効果】以上のように本発明の高周波装置は、チ
ューナ部と、ディジタル復調部と、このディジタル復調
部とを一つの金属製の筺体内に設けるとともに、前記デ
ィジタル復調部で生成されるクロック周波数をＰＬＬ回
路の基準周波数とした構成としているので、基準発振器
は不要となり、小型化された高周波装置を提供すること
ができる。
ューナ部と、ディジタル復調部と、このディジタル復調
部とを一つの金属製の筺体内に設けるとともに、前記デ
ィジタル復調部で生成されるクロック周波数をＰＬＬ回
路の基準周波数とした構成としているので、基準発振器
は不要となり、小型化された高周波装置を提供すること
ができる。
【図１】本発明の第１の実施例における高周波装置のブ
ロック図
ロック図
【図２】本発明の第２の実施例における高周波装置のブ
ロック図
ロック図
【図３】本発明の第１の実施例における高周波装置の斜
視図
視図
【図４】本発明の第２の実施例における高周波装置の斜
視図
視図
【図５】本発明の第２の実施例におけるプリント基板の
パターン図
パターン図
【図６】従来の高周波装置のブロック図
１ 入力端子 ２ チューナ部 ３ ＰＬＬ回路 ４ ディジタル復調部 ５ 第１の出力端子 ６ 第２の出力端子 １４ 復調器 １６ クロック信号発生器 １７ 第３の出力端子 １８ 第３の入力端子
Claims (4)
- 【請求項１】 ディジタル変調された高周波信号が入力
される入力端子と、この入力端子が一方の入力に接続さ
れるとともに局部発振器の発振周波数を制御する他方の
入力にはＰＬＬ回路の出力が接続されたチューナ部と、
このチューナ部の出力に接続されたディジタル復調部
と、このディジタル復調部の出力が接続された出力端子
とを一つの金属製の筺体内に設けるとともに前記ディジ
タル復調部で生成されるクロック周波数を前記ＰＬＬ回
路の基準周波数とした高周波装置。 - 【請求項２】 チューナ部に入力される電源をＤＣ−Ｄ
Ｃ変換してＰＬＬ回路に供給するＤＣ−ＤＣコンバータ
を有する請求項１記載の高周波装置。 - 【請求項３】 長方形筺体の略中央部で長手方向の両横
側面に当接する第１の仕切板を設け、この第１の仕切板
で仕切られた一方の区画室にチューナ部を設けるととも
に他方の区画室には更に前記第１の仕切板と略平行に第
２の仕切板を設け、前記チューナ部の区画室側から順に
ディジタル信号復調部と、クロック周波数生成回路とを
設け、一方の横側面の前記チューナ部側に入力端子を設
けるとともに他方の横側面の前記ディジタル信号復調部
側に出力端子を設けた請求項１記載の高周波装置。 - 【請求項４】 長方形筺体の略中央部で長手方向の両横
側面に当接する第１の仕切板を設け、この第１の仕切板
で仕切られた一方の区画室にチューナ部を設けるととも
に他方の区画室には更に前記第１の仕切板と略平行に第
２の仕切板を設け、前記チューナ部の区画室側から順に
ディジタル信号復調部と、クロック周波数生成回路とを
設け、一方の横側面の前記チューナ部側に入力端子を設
けるとともに他方の横側面の前記ディジタル信号復調部
側に出力端子を設け、前記チューナ部が設けられた区画
室側に横側面と略平行に第３の仕切板を設け、この第３
の仕切板と入力端子が設けられた一方の横側面側に設け
られた区画室に前記チューナ部を実装するとともに、前
記第３の仕切板と他方の横側面側に設けられた区画室に
ＤＣ−ＤＣコンバータ部を配置し、このＤＣ−ＤＣコン
バータ部はさらにプリント基板上においてアースパター
ンで囲まれた請求項２に記載の高周波装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7221370A JPH0964775A (ja) | 1995-08-30 | 1995-08-30 | 高周波装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7221370A JPH0964775A (ja) | 1995-08-30 | 1995-08-30 | 高周波装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964775A true JPH0964775A (ja) | 1997-03-07 |
Family
ID=16765736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7221370A Pending JPH0964775A (ja) | 1995-08-30 | 1995-08-30 | 高周波装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964775A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021076320A (ja) * | 2019-11-12 | 2021-05-20 | 日立グローバルライフソリューションズ株式会社 | 冷蔵庫 |
-
1995
- 1995-08-30 JP JP7221370A patent/JPH0964775A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021076320A (ja) * | 2019-11-12 | 2021-05-20 | 日立グローバルライフソリューションズ株式会社 | 冷蔵庫 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119509A (en) | Low noise block down converter (LNB) for the simultaneous receipt of C/Ku-band satellite-broadcasting | |
| JPH09294088A (ja) | チューナ回路 | |
| EP0622904B1 (en) | PLL circuit having a multiloop, and FM receiving method and apparatus able to utilize the same | |
| US4225828A (en) | PLL Synthesizer | |
| US5457817A (en) | Tuner of a double superheterodyne receiver | |
| JP2003318754A (ja) | テレビジョンチューナ | |
| JPH0964775A (ja) | 高周波装置 | |
| JP3825540B2 (ja) | 受信機および送受信機 | |
| US6493410B1 (en) | Wide band high resolution synthesizer | |
| EP1505731A1 (en) | Direct conversion tuner capable of receiving digital television signals in UHF band and VHF band | |
| JP4076558B2 (ja) | Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 | |
| US4426737A (en) | Circuit for generating a pumping signal for a surface elastic wave parametric device in a receiver | |
| JP2003219291A (ja) | チューナ用集積回路及び該チューナ用集積回路を用いたテレビジョンチューナ | |
| MY120737A (en) | High- frequency electronic device | |
| JPH0786878A (ja) | クロック信号発生回路 | |
| JP2579260B2 (ja) | Ｐｌｌ周波数シンセサイザおよびチューナ | |
| JPS639320A (ja) | ダブル・ス−パヘテロダイン受信機 | |
| JPH0630452B2 (ja) | マイクロ波受信装置 | |
| JPH11298356A (ja) | 高周波信号の受信装置 | |
| JPH0611670Y2 (ja) | チャンネル選局装置 | |
| JPS5821241Y2 (ja) | 選局装置 | |
| JPH0352044Y2 (ja) | ||
| JPH1041846A (ja) | 高周波信号処理ユニット | |
| JPH1041811A (ja) | Ｐｌｌ集積回路 | |
| JPH07264504A (ja) | マルチｓｉｆ回路 |