JPH0969462A

JPH0969462A - 積層電子部品

Info

Publication number: JPH0969462A
Application number: JP7224052A
Authority: JP
Inventors: Kimihide Sugo; 公英須郷; Akiyoshi Moriyasu; 明義守安; Harufumi Bandai; 治文萬代; Riichi Funahara; 利一船原
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1995-08-31
Filing date: 1995-08-31
Publication date: 1997-03-11

Abstract

(57)【要約】【課題】焼成時のストレスによる誘電体層の割れ、お
よび反りの発生が抑制される積層電子部品を提供する。【解決手段】積層電子部品１は誘電体層２を含む。誘
電体層２を構成するシート成形体７ｅ、７ｆ間には、グ
ランド電極１１が介在する。また、誘電体層２の両主面
２ａ、２ｂに、絶縁体からなるペーストが厚膜印刷され
ることにより、第一、第二の絶縁体層３、４が形成され
る。【効果】焼成時、第一、第二の絶縁体層３、４が収縮
する際、誘電体層２には、一方主面２ａ側および他方主
面２ｂ側からストレスが均等にかかり、反りの発生が抑
制される。また、誘電体層２およびグランド電極１１を
１回の焼成で同時に焼結させることができ、両者の界面
における割れの発生が抑制される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、通信機またはコン
ピュータ等の電子機器に用いられる積層電子部品に関す
る。

【０００２】

【従来の技術】従来の積層電子部品の構成を図２を用い
て説明する。

【０００３】図２において、２１は積層電子部品であ
り、誘電体層２、絶縁体層３、外部電極５ａ、５ｂおよ
び抵抗６を備える。

【０００４】このうち、誘電体層２は、例えばチタン酸
バリウム系の誘電体セラミックを成形してなるシート成
形体７ａ乃至７ｅを積層し、圧縮した後、焼成してなる
ものであり、例えば底面が１０ｍｍ四方で厚さ１ｍｍの
平板状をなす。また、シート成形体７ａ乃至７ｄの表面
には、パラジウムまたは銀パラジウム等からなる複数の
内部電極８が設けられ、シート成形体７ｂ乃至７ｅを貫
通する貫通孔に導体が充填されてなる内部配線９ａ、９
ｂを介して、内部電極８同士が接続されることによっ
て、容量部１０が形成される。さらに、誘電体層２の一
方主面には、グランド電極１１が形成される。グランド
電極１１は、内部配線９ｂに接続されるとともに、誘電
体層２の側面に引き出され、外部電極５ｂに接続され
る。このように、容量部１０およびグランド電極１１か
らなる回路が構成される。

【０００５】また、絶縁体層３は、例えばホウケイ酸
鉛、またはホウケイ酸亜鉛等からなるペーストを誘電体
層２の一方主面に厚膜印刷し、焼成してなる厚膜体１２
ａ、１２ｂからなるものであり、平板状をなし、誘電体
層２より厚み寸法が小さい。そして、絶縁体層３におい
て、厚膜体１２ａの表面に導体が設けられるとともに、
厚膜体１２ｂに形成された貫通孔に導体が充填され、こ
れら導体が接続されることにより、内部配線１３ａ、１
３ｂが形成される。さらに、誘電体層２の容量部１０
が、内部配線１３ａ、１３ｂによって絶縁体層３の一方
主面、すなわち積層電子部品２１の一方主面に引き出さ
れる。積層電子部品２１の一方主面には抵抗６が設けら
れ、抵抗６は内部配線１３ａに接続される。

【０００６】次に、積層電子部品２１の製造工程におけ
る焼成の手順を説明する。

【０００７】まず、誘電体層２を焼結させるために、例
えば設定温度１３００℃、２４時間の１回目の焼成を行
い、誘電体層２にグランド電極１１を設けた後、設定温
度８５０℃で９０分間の２回目の焼成を行う。なお、３
回目以降の焼成の設定温度および焼成時間は、２回目と
同じである。次に、グランド電極１１の上に、厚膜体１
２ａを構成するペーストを厚膜印刷し、内部配線１３
ａ、１３ｂの一部を形成した後、３回目の焼成を行う。
さらに、厚膜体１２ｂを構成するペーストを厚膜印刷
し、内部配線１３ａ、１３ｂの残りの部分を形成し、５
回目の焼成を行う。そして、抵抗６を設けた後、６回目
の焼成を行い、すべての焼成を終える。

【０００８】

【発明が解決しようとする課題】ところが、このように
構成される積層電子部品２１においては、次のような問
題点があった。誘電体層２の一方主面にグランド電極１
１を設けるため、誘電体層２は１回目の焼成において、
グランド電極１１は２回目の焼成において、それぞれ別
個に焼結することとなる。この２回目の焼成において、
昇温の際には、グランド電極１１は焼結に伴って収縮す
るが、１回目の焼成で既に焼結している誘電体層２は膨
張する。また、降温の際にはグランド電極１１が収縮す
る。このため、誘電体層２とグランド電極１１との界面
にストレスがかかり、応力によって割れが発生する恐れ
があった。

【０００９】また、誘電体層２の一方主面にのみ絶縁体
層３が設けられるため、３回目の焼成において、厚膜体
１２ａが焼結に伴って収縮すると、誘電体層２と厚膜体
１２ａとの界面にストレスがかかり、応力によって誘電
体層２の反りが発生する恐れがあった。

【００１０】そこで、本発明においては、焼成時のスト
レスによる誘電体層の割れ、および反りの発生を抑制す
ることが可能な積層電子部品を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】本発明にかかる積層電子
部品においては、絶縁体からなるペーストが前記誘電体
層の両主面に厚膜印刷されることにより、第一および第
二の絶縁体層が形成される。すなわち、誘電体層の一方
主面だけでなく、他方主面にも絶縁体層が設けられる。
したがって、第一および第二の絶縁体層が焼結に伴って
収縮する際、誘電体層には、一方主面側および他方主面
側からストレスが均等にかかり、誘電体層における反り
の発生が抑制される。

【００１２】また、本発明にかかる積層電子部品におい
ては、グランド電極が誘電体層の内部に配置されるた
め、誘電体層およびグランド電極を同時に焼成すること
ができ、誘電体層とグランド電極との界面における割れ
の発生が抑制される。これは、従来のように、誘電体層
を焼成した後で、グランド電極を焼成する必要がなく、
グランド電極が収縮する一方、誘電体層が膨張し、両者
の界面にかかるストレスが大きくなり、応力によって割
れが発生するといった恐れがないためである。

【００１３】

【発明の実施の形態】本発明の一実施例にかかる積層電
子部品の構成を図１を用いて説明する。なお、図１にお
いては、従来例と同一もしくは相当する部分には同一の
符号を付し、その説明は省略する。

【００１４】図１において１は積層電子部品であり、誘
電体層２、第一の絶縁体層３、および第二の絶縁体層４
を備える。

【００１５】このうち、誘電体層２は、例えばチタン酸
バリウム系の誘電体セラミックを成形してなるシート成
形体７ａ乃至７ｆを積層し、圧縮した後、焼成してなる
ものであり、例えば底面が１０ｍｍ四方で厚さ１ｍｍの
平板状をなす。そして、誘電体層２を構成するシート成
形体７ｄの表面にグランド電極１１が設けられることに
より、誘電体層２の内部にグランド電極１１が配置され
る。

【００１６】また、第一、第二の絶縁体層３、４は、そ
れぞれホウケイ酸鉛、またはホウケイ酸亜鉛等の絶縁体
からなるペーストを、誘電体層２の一方主面２ａおよび
他方主面２ｂに厚膜印刷し、焼成してなる厚膜体１２
ａ、１２ｂおよび１４ａ、１４ｂからなり、厚さが例え
ば１０μｍ乃至３０μｍの平板状をなすものである。さ
らに、第一の絶縁体層３には、容量部１０を積層電子部
品１の一方主面１ａに引き出すための内部配線１３ａ、
１３ｂが設けられるが、第二の絶縁体層４は、内部に配
線等を備えない、いわゆるダミー層である。

【００１７】次に、積層電子部品１の製造工程における
焼成の手順を説明する。

【００１８】まず、誘電体層２を焼結させるために、例
えば設定温度１３００℃、２４時間の１回目の焼成を行
う。このとき、誘電体層２の内部のグランド電極１１も
同時に焼成する。次に、誘電体層２の一方主面２ａに厚
膜体１２ａを構成するペーストを厚膜印刷し、内部配線
１３ａ、１３ｂの一部を形成するとともに、他方主面２
ｂに厚膜体１４ａを構成するペーストを厚膜印刷した
後、設定温度８５０℃で９０分間の２回目の焼成を行
う。なお、３回目以降の焼成の設定温度および焼成時間
は２回目と同じである。そして、厚膜体１２ｂを構成す
るペーストおよび厚膜体１４ｂを構成するペーストを厚
膜印刷するとともに、内部配線１３ａ、１３ｂの残りの
部分を形成した後、３回目の焼成を行う。さらに、抵抗
６を設けた後、４回目の焼成を行い、すべての焼成を終
える。

【００１９】上述のように、積層電子部品１によれば、
第一、第二の絶縁体層３、４が、誘電体層２の両主面２
ａ、２ｂに設けられる。したがって、第一、第二の絶縁
体層３、４が焼結に伴って収縮する際、誘電体層２に
は、一方主面２ａ側および他方主面２ｂ側からストレス
が均等にかかるため、誘電体層２における反りの発生を
抑制することができる。

【００２０】このような反りの抑制効果について、発明
者は次のような実測値を得ている。従来の単一の絶縁体
層を備える積層電子部品と、本発明の第一、第二の絶縁
体層を備える積層電子部品について、各々サンプルを１
０個採り、焼成後の反りを測定したところ、従来品につ
いては、最大値１０００μｍ、平均値５００μｍであっ
たのに対し、本発明にかかるものについては、最大値１
５０μｍ、平均値１００μｍであった。このように、本
発明によって、反りの発生が大幅に抑制されることが実
証された。

【００２１】なお、反りの抑制効果を実現するために、
第一、第二の絶縁体層において、厚み寸法が互いに同じ
であることが好ましいが、抑制効果が得られる範囲内で
あれば、これら絶縁体層の厚み寸法はとくに規定されな
い。

【００２２】また、積層電子部品１によれば、誘電体層
２とグランド電極１１との界面における割れの発生を抑
制することができる。すなわち、従来のように、誘電体
層２を焼成した後、グランド電極１１を焼成する場合に
は、グランド電極１１が収縮する一方で、既に焼結して
いる誘電体層２が膨張し、誘電体層２とグランド電極１
１との界面にストレスがかかり、応力によって割れが発
生する恐れがあった。一方、積層電子部品１によれば、
グランド電極１１が誘電体層２の内部に配置されるた
め、誘電体層２およびグランド電極１１を１回の焼成で
同時に焼結させることができ、誘電体層２とグランド電
極１１との界面における割れの発生が抑制される。

【００２３】このような割れの抑制効果は、次のような
データをもって実証される。すなわち、誘電体層の焼成
が完了した時点で、割れの有無に関する良品率を比較し
てみると、従来品では１００分の１０であったのに対
し、本発明にかかるものでは１００分の９５（ともにサ
ンプル数１００）であり、割れの発生が飛躍的に抑制さ
れることがわかった。

【００２４】さらに、積層電子部品１によれば、焼成回
数が従来の６回から４回に削減されることから、各部材
にかかるストレス少なくなり、材料の変質および特性劣
化が抑制される。

【００２５】なお、本実施例においては、第二の絶縁体
層が、内部に配線等を備えないダミー層である場合につ
いて説明したが、第二の絶縁体層の内部に配線等を設け
てもよい。

【図面の簡単な説明】

【図１】本発明の一実施例にかかる積層電子部品の断面
図である。

【図２】従来の積層電子部品の断面図である。

【符号の説明】

１積層電子部品２誘電体層２ａ、２ｂ主面３第一の絶縁体層４第二の絶縁体層７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆシート成形
体１２ａ、１２ｂ、１４ａ、１４ｂ厚膜体１０容量部１１グランド電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者船原利一京都府長岡京市天神二丁目26番10号株式会社村田製作所内

Claims

【特許請求の範囲】

【請求項１】誘電体層、第一の絶縁体層、および第二
の絶縁体層を備え、前記誘電体層は、誘電体からなるシート成形体を、回路
を介在させて複数枚積層してなり、前記第一および第二の絶縁体層は、絶縁体からなるペー
ストを前記誘電体層の両主面に厚膜印刷してなることを
特徴とする積層電子部品。
【請求項２】前記回路を構成するグランド電極を、前
記誘電体層の内部に配置したことを特徴とする請求項１
に記載の積層電子部品。