JPH0969545A - 半導体集積回路の試験装置およびその試験方法 - Google Patents

Abstract

(57)【要約】 【課題】チップサイズが異なっても対応するプローブカ
ードの変更を最小限の変更にし、かつ共通化をすること
によってコスト低減を図る。 【解決手段】半導体チップ１の対応する１辺とそれぞれ
直交する方向に所定の線幅で平行かつボンディングパッ
ド２と同間隔で半導体チップ１の対角線近辺まで延在さ
せた導体パターン５がそれぞれ各辺ごとに形成されるプ
ローブカード３ａと、半導体チップ１の中心線上にプロ
ーブカード３ａを重ねて密着させたとき、それぞれ対応
するパッド２の中心に対して導体パターン５の中心線が
重なる位置にそれぞれ突起電極が配設されるプローブカ
ード３ｂを用い、半導体チップ１の中心線上にプローブ
カード３ａ，３ｂをそれぞれ重ねて密着させたとき、パ
ッド２と導電パターン５と突起電極とが電気的に接続さ
れるようにするとともに、これらのプローブカードは、
それぞれ透明絶縁基板からなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路の試
験装置およびその試験方法に係わり、特にウェハ上に形
成された複数の半導体チップの電気的特性試験のときに
使用するプロービング手段を改良した半導体集積回路の
試験装置およびその試験方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路は微細加工技術の
向上とともにその集積度も高くなり、その利用分野も工
業用、民生用機器を含む幅広い分野の機器に使用される
ようになってきた。そのため小型化、薄型化、低価格化
および多ピン化等のそれぞれの機器に使用し易い形状の
パッケージとともに、小量多品種の傾向も顕著になって
きた。

【０００３】これらの半導体集積回路の電気的特性を試
験する場合には、半導体試験装置（ＩＣテスター）が使
用される。このＩＣテスターには、試験対象となる半導
体集積回路の電気的特性を確認するための各種の情報が
あらかじめ記憶されており、これらの情報を被試験用の
半導体集積回路に供給することによって、半導体集積回
路が所定の動作をしているか否かを確認する。

【０００４】さらに、その動作結果の情報をＩＣテスタ
ーに順次に入力させ、あらかじめ記憶された期待値との
照合をすることによって被試験用半導体集積回路の電気
的特性を試験している。

【０００５】このＩＣテスターが最初に適用される製造
工程における検査工程はウェハ選別検査工程である。所
定の回路機能が拡散処理工程で半導体基板上に形成され
たチップが多数個配列されたウェハ状態で、ＩＣテスタ
ーによる試験をするためには、プローブカードと称す
る、半導体チップの各ボンディングパッドに接触してＩ
Ｃテスタとの信号の入出力に介在するインタフェース手
段が用いられる。

【０００６】このプローブカードはチップサイズ、ピン
数が異なる半導体集積回路ごとにあらかじめ用意されて
おり、被試験用半導体集積回路のチップ形状に合せて交
換されＩＣテスターのテストステーションにセットされ
る。

【０００７】上述したように、この種の従来のプローブ
カードは半導体集積回路の種類ごと、チップサイズある
いはピン数が異なるごとにプローブカードを交換するこ
とが一般的に行なわれており、小量多品種の傾向が顕著
になってきたことから、あらかじめ用意するプローブカ
ードの量も急速に増加してきた。

【０００８】すなわち、従来のプローブカードの主要部
の一例を平面図で示した図５（ａ）およびその断面図を
示した図５（ｂ）を参照すると、ＩＣテスタのテストヘ
ッドのステーション４にウェハ１が搭載され、このウェ
ハ１に多数個形成された半導体チップ２のボンディング
パッドにそれぞれ１対１で接触して信号を入出力するた
めに介在するプローブ針９がプローブカード８の裏面に
配設されている。

【０００９】ウェハ選別検査時には、ウェハを搭載した
ステーション４を水平移動させて半導体チップのボンデ
ィングパッドとプローブ針９の先端がそれぞれ重なるよ
うに位置決めをした後、ステーション４を上方に押上げ
てプローブ針９とボンディングパッドを密着させる。

【００１０】しかる後、ＩＣテスタ本体から所定の電源
電圧および試験信号をプローブカード８に供給すると、
これらの信号はプローブ針９を介してボンディングパッ
ドに供給される。半導体チップ１からの出力信号は、逆
の経路を辿りボンディングパッドからプローブ針９を介
してプローブカード８からＩＣテスタへ供給されて、あ
らかじめ用意された期待値との比較が行なわれ、測定チ
ップの良否が判定される。

【００１１】この種の他のプロービング手段の例が特開
平２−２３７１３１号公報に記載されている。同公報記
載の試験装置および試験方法は、その主要部構成の断面
図を示した図６（ａ）、絶縁体シートの平面図を示した
図６（ｂ）および導電パターン回路先端のパッドを示す
平面図を示した図６（ｃ）を併せて参照すると、半導体
チップ１の上面の周辺には、例えば金等の金属よりなる
多数の電極バンプ１ａが形成されている。この半導体チ
ップ１の上には絶縁体シート１０が伝送回路基板１１で
テストヘッドに支持される。絶縁性シート１０は、四角
形状であり、ガラス等の透明絶縁体からなり、その下面
には半導体チップ１ａの数に等しい導電パターン回路が
形成されている。この導電パターン回路１２は絶縁体シ
ート１０の外周から中心部に向って延在し、ウェハ選別
検査時には半導体チップ１の電極パッドに接触するよう
にそれぞれの先端の中心座標位置は電極パッドの中心座
標位置に一致する。

【００１２】導電パターン回路１２の先端のパッドの平
面図を示した図６（ｂ）を参照すると、この先端は円形
状のパッドが形成され、電極パッドとの接触を容易にし
ている。

【００１３】

【発明が解決しようとする課題】上述したように、従来
のプローブカードにおいては、ウェハ検査時にステーシ
ョンを押し上げてウェハをプローブカードのプローブ針
に接触させたとき、半導体チップのボンディングパッド
にプローブ針の先端が確実に接触するようにそれぞれの
プローブ針の配設位置を精密に設計しておく必要があ
る。

【００１４】しかし、近年の急速なデバイス技術の進展
により、半導体チップに形成される回路機能も複雑かつ
大規模になり、それにつれて多ピン化も進み例えば３０
０ピン以上の半導体集積回路も実現している。そのため
半導体チップの有するボンディングパッドの数も同様に
増加するので、パッドピッチも益々狭くなり、したがっ
てプローブカードの設計も著しく困難になり、半導体チ
ップ検査時のプローブカードの取り扱いも細心の注意を
必要とする。

【００１５】さらに、プローブカードのそれぞれのプロ
ーブ針はプローブカードを構成する絶縁基板に固定し、
半導体チップの各電極パッドと直接接触させる構造にな
っているため、ボンディングパッドの数が増減し、パッ
ド位置が変ると、その都度対応するプローブカードを作
成する必要があり、製造コストの上昇の要因にもなって
いた。

【００１６】さらにまた、ウェハ選別検査の都度プロー
ブ針とボンディングパッドとを接触させることによって
生じるプローブ針全体にかかる圧力により、プローブ針
自体が徐々に位置ズレを生じるようになり、ウェハ選別
検査を正常に実施出来なくなる。

【００１７】一方、プローブ針に替えて導電パターン回
路を用いるプローブカードの場合は、導電パターンをエ
ッチング処理して形成するのでパターンピッチを狭くす
ることが可能であり、多ピン化に対応してプロービング
用の導電パターン数を増やすことは容易である。しか
し、導電パターン回路が絶縁シート上に形成され、かつ
導電パターン回路の先端が半導体チップに配設した突起
電極に接触するように設計しなくてはならないので、半
導体チップのボンディングパッド位置が変る度ごとに、
プローブカードを作成する必要があり、この場合も製造
コストの上昇の要因になる。

【００１８】本発明の目的は、上述の欠点に鑑みなされ
たものであり、繰り返し使用してもプローブ針の位置ズ
レを生じることがなく、多ピン化に伴なう電極パッド数
の増加に対しても容易に対応でき、かつ取り扱いも容易
なプローブカードを提供することにある。

【００１９】

【課題を解決するための手段】本発明の半導体集積回路
の試験装置の特徴は、所定の機能を有しかつ正方形のチ
ップサイズの半導体チップが半導体基板上に複数個形成
されたウェハであって、前記半導体チップのそれぞれの
電気的特性を前記ウェハ上で測定するときに、前記半導
体チップの各ボンディングパッドに接触してＩＣテスタ
との信号の入出力に介在するプロービング手段を有する
半導体集積回路の試験装置において、前記プロービング
手段が、前記半導体チップの対応する１辺とそれぞれ直
交する方向に所定の線幅で平行かつ前記ボンディングパ
ッドと同間隔で前記半導体チップの対角線近辺まで延在
させた導体パターンがそれぞれ前記半導体チップの４辺
に対応して各辺に形成される第１のプローブカードを含
んでなることにある。

【００２０】また、前記プロービング手段は、前記半導
体チップの中心線上に前記第１のプローブカードを重ね
て密着させたとき、それぞれ対応する前記ボンディング
パッドの中心に対して前記導体パターンの中心線が重な
る位置にそれぞれ突起電極が配設される第２のプローブ
カードを含んでなることができる。

【００２１】さらに、前記プロービング手段は、前記半
導体チップの中心線上に前記第１および前記第２のプロ
ーブカードをそれぞれ重ねて密着させたとき、前記ボン
ディングパッドと前記導電パターンと前記突起電極とが
電気的に接続されるようにすることもできる。

【００２２】さらにまた、前記導電パターンおよび前記
突起電極を有する前記プロービング手段を用いることに
より、前記ボンディングパッド数が増加しかつパッド間
隔が縮小された半導体チップでも、前記導電パターンの
線幅および前記突起電極をそれぞれ前記ボンディングパ
ッドの所定の最小間隔に対応する大きさで形成すること
によって試験することが出来る。

【００２３】また、前記第１および前記第２のプローブ
カードは、それぞれ透明絶縁基板からなる。

【００２４】本発明の半導体集積回路の試験方法の特徴
は、所定の機能を有しかつ正方形のチップサイズの半導
体チップが半導体基板上に複数個形成されたウェハであ
って、前記半導体チップのそれぞれの電気的特性を前記
ウェハ上で測定するときに、前記半導体チップの各ボン
ディングパッドに接触してＩＣテスタとの信号の入出力
に介在するプロービング手段を用いる半導体集積回路の
試験方法において、前記プロービング手段として、前記
半導体チップの対応する１辺とそれぞれ直交する方向に
所定の線幅で平行かつ前記ボンディングパッドと同間隔
で前記半導体チップの対角線近辺まで延在させた導体パ
ターンがそれぞれ前記半導体チップの４辺に対応して形
成される第１のプローブカードと、前記半導体チップの
中心線上に前記第１のプローブカードを重ねて密着させ
たとき、それぞれ対応する前記ボンディングパッドの中
心に対して前記導体パターンの中心線が重なる位置にそ
れぞれ突起電極が配設される第２のプローブカードとを
用いて、前記半導体チップの中心線上に前記第１および
前記第２のプローブカードをそれぞれ重ねて密着させる
ことによって、前記ボンディングパッドと前記導電パタ
ーンと前記突起電極とが電気的に接続されるようにして
前記半導体チップのそれぞれの電気的特性を前記ウェハ
上で測定することにある。

【００２５】

【発明の実施の形態】ゲートアレイ、スタンダードセル
等の自動配置配線方式によるＡＳＩＣにおいては、半導
体チップが搭載されるリードフレームのアイランドの形
状が正方形であることから、その形状に合わせて設計し
た方が設計期間およびコストの面で有利であり、特別な
場合を除いて正方形のチップになるように設計するのが
一般的である。本発明はこの点に着目してなされたもの
である。

【００２６】まず、本発明の第１の実施の形態について
図面を参照しながら説明する。図１（ａ）は本発明の半
導体集積回路の試験装置における第１の実施の形態の主
要部を示す平面図であり、図１（ｂ）は線Ｘ−Ｘ’で切
断したときの部分断面図である。図１（ａ）および
（ｂ）を参照すると、半導体基板上に形成された所定の
機能を有する半導体チップ１が多数個形成されたウェハ
２のそれぞれの半導体チップ１の電気的特性をウェハ上
で測定するときに、半導体チップ１の各ボンディングパ
ッドに接触してＩＣテスタとの信号の入出力に介在する
プローブカード３ａおよび３ｂを有する。これらのプロ
ーブカード３ａおよび３ｂと半導体チップ１との配置関
係は、ＩＣテスタのテストベッド４上に半導体チップ１
が搭載され、その直上にプローブカード３ｂが配置さ
れ、さらにその上にプローブカード３ａが配置され、測
定時にはそれぞれが互に密着して配置される。

【００２７】このプローブカード３ａは半導体チップ１
に重ねたとき、半導体チップ１の各辺のそれぞれ対応す
る辺に対して直交する方向に、所定の線幅で、平行かつ
ボンディングパッドと同間隔になるように、半導体チッ
プ１の対角線近辺まで延在させた導体パターンがそれぞ
れ各辺ごとに形成されている。すなわち、各辺に延在さ
れたこれらの導体パターンは、中心に位置するパターン
が最も長く、両端が最も短かくなって三角形の形状を呈
する配置になり、これら三角形の形状のパターンが４辺
に存在するようになっている。

【００２８】上述した半導体チップ１とプローブカード
３ａとプローブカード３ｂとが密着されて配置されたと
きの部分拡大した平面図を示した図２を参照すると、プ
ローブカード３ｂは、半導体チップ１およびプローブカ
ード３ａ間に配置され、半導体チップ１の中心線上にプ
ローブカード３ａを重ねて密着させたとき、それぞれ対
応する半導体チップ１のボンディングパッド６の中心に
対して導体パターン５の中心線Ｙ−Ｙ’が重なる位置に
それぞれ突起電極７が配設される。

【００２９】すなわち、全てのボンディングパッド６の
上には、例えば中心線Ｘ−Ｘ’にあるボンディングパッ
ド６の上に突起電極７が配置され、これら突起電極７の
上に導電パターン５が重なっている。

【００３０】上述した中心線Ｙ−Ｙ’で切断したときの
断面図を示した図３、および中心線Ｘ−Ｘ’で切断した
ときの断面図を示した図４をそれぞれ参照すると、プロ
ーブカード３ａの下面上に配設された導電パターン５の
下にプローブカード３ｂが密着配置され、このプローブ
カード３ｂに配設された突起電極７の一方面が導電パタ
ーン５の下面に接触している。この突起電極７の他方面
はそれぞれの真下に位置する半導体チップ１のボンディ
ングパッド６に接触するようになっている。

【００３１】なお、これらのプローブカード３ａおよび
３ｂは、それぞれ透明絶縁基板を用いて作成されてい
る。また、突起電極７はボンディングパッド６に繰り返
し接触することにより摩耗しないようにＡｕ等の金属を
用いて形成されている。

【００３２】上述したプローブカード３ａおよび３ｂを
用いた半導体チップ１の試験方法は、ＩＣテスタのステ
ーション４の上に半導体チップ１を搭載し、その上から
突起電極７を配設したプローブカード３ｂと、導電パタ
ーン回路５を配設したプローブカード３ａをそれぞれ重
ね合せて半導体チップ１の上に密着させる。

【００３３】このときの目合せは、これらのプローブカ
ード３ａおよび３ｂがそれぞれアクリル板等の透明な絶
縁基板で製作されているので、半導体チップ１のボンデ
ィングパッド６に導電パターン５と突起電極７とを目合
せすることが可能になる。

【００３４】すなわち、図３を再び参照すると、アクリ
ル透明基板を通し、ボンディングパッド６の上に、プロ
ーブカード３ｂの突起電極７と、プローブカード３ａの
導電パターン５が正しく重なっていることを確認する。
したがって、所定のボンディングパッド以外のパッドに
接触して誤動作するようなことは避けられる。

【００３５】上述した構成のプローブカードを用いるこ
とにより、チップサイズが異なる品種を試験する場合
は、導電パターン５が形成されたプローブカード３ａは
変更する必要はなく、突起電極７が形成されたプローブ
カード３ｂのみの変更で対処出来る。

【００３６】すなわち、半導体チップ１のボンディング
パッド６のピッチは一定に設計しておくことにより、チ
ップサイズが大きくなればプローブカード３ｂ上の突起
電極７の配設位置を、プローブカード３ａ上の導電パタ
ーン５の中心線Ｙ−Ｙ’上に沿って所定の位置だけ外側
にずらした位置に形成したプローブカード３ｂを用意す
ることにより対応することが出来る。当然ボンディング
パッド数も増加するから、当初使用していた導電パター
ン５の両端の次に配設されたパターンを順次使用するこ
とにより対応することが出来る。

【００３７】同様に、チップサイズが小さくなった品種
の場合は、プローブカード３ｂ上の突起電極７の配設位
置を、プローブカード３ａ上の導電パターン５の中心線
Ｙ−Ｙ’上に沿って所定の位置だけ内側にずらした位置
に形成したプローブカード３ｂを用意することにより対
応することが出来る。この場合も当然ボンディングパッ
ド数は減少するから、当初使用していた導電パターン５
の両端の次に配設されたパターンを順次使用しないよう
にすることにより対応することが出来る。

【００３８】上述した構成を用いることにより、チップ
サイズが正方形の半導体チップであれば、ボンディング
パッド６の配置ピッチを統一することによりそのピッチ
に合せた導電パターン５を有するプローブカード３ａを
共通に使用することが出来るので、チップサイズに対応
させたプローブカード３ｂのみを変更することで上述し
た条件を有する全ての半導体チップの試験に使用するこ
とが出来、高価なプローブカードの製作コストを従来比
で約１／８以下に低減することが出来る。

【００３９】また、導電パターン５を有するプローブカ
ード３ａおよび突起電極７を有するプローブカード３ｂ
の組み合せを用いることにより、多ピン化対応のためボ
ンディングパッド数が増加しかつパッド間隔が縮小され
た半導体チップでも、導電パターン５の線幅および突起
電極７をそれぞれボンディングパッドの所定の最小間隔
に対応する大きさで形成することによって、多数のボン
ディングパッドを有する半導体チップの試験にも適用す
ることが出来る。

【００４０】

【発明の効果】以上説明したように、本発明の半導体集
積回路の試験装置およびその試験方法は、半導体チップ
の対応する１辺とそれぞれ直交する方向に所定の線幅で
平行かつボンディングパッドと同間隔で半導体チップの
対角線近辺まで延在させた導体パターンがそれぞれ各辺
ごとに形成される第１のプローブカードと、半導体チッ
プの中心線上に第１のプローブカードを重ねて密着させ
たとき、それぞれ対応するボンディングパッドの中心に
対して導体パターンの中心線が重なる位置にそれぞれ突
起電極が配設される第２のプローブカードを用い、半導
体チップの中心線上に第１および第２のプローブカード
をそれぞれ重ねて密着させたとき、ボンディングパッド
と導電パターンと突起電極とが電気的に接続されるよう
にするとともに、これらのプローブカードは、それぞれ
透明絶縁基板からなるので、ボンディングパッドのピッ
チは一定に設計しておくことにより、チップサイズが大
きくなれば第２のプローブカード上の突起電極７の配設
位置を第１のプローブカード上の導電パターンの中心線
上に沿って所定の位置だけ外側に、チップサイズが小さ
くなった品種の場合は、第２のプローブカード上の突起
電極の配設位置を第１のプローブカード上の導電パター
ンの中心線上に沿って所定の位置だけ内側にずらした位
置に形成した第２のプローブカードを用意することによ
り対応することが出来る。

【００４１】したがって、チップサイズが正方形の半導
体チップであれば、ボンディングパッドの配置ピッチを
統一することによりそのピッチに合せた導電パターンを
有する第１のプローブカードを共通に使用することが出
来るので、チップサイズに対応させた第２のプローブカ
ードのみを変更することで、上述した条件を有する全て
の半導体チップの試験に使用することが出来、高価なプ
ローブカードの製作コストを従来比で約１／８以下に低
減することが出来る。

【００４２】また、導電パターンおよび突起電極を有す
るプロービング手段を用いることにより、ボンディング
パッド数が増加しかつパッド間隔が縮小された半導体チ
ップでも導電パターンの線幅および突起電極をそれぞれ
ボンディングパッドの所定の最小間隔に対応する大きさ
で形成することによって、多数のボンディングパッドを
有する半導体チップの試験にも適用することが出来る。

【００４３】さらに、試験時に突起電極とボンディング
パッドとを上下方向に移動させて接触させるため、従来
のプローブ針先端の変形による位置ずれが無く、信頼性
の向上に寄与する。

【図面の簡単な説明】

【図１】（ａ）本発明の半導体集積回路の試験装置にお
ける第１の実施の形態の主要部を示す平面図である。 （ｂ）図１（ａ）における線Ｘ−Ｘ’で切断したときの
部分断面図である。

【図２】半導体チップ１とプローブカード３ａとプロー
ブカード３ｂとが密着されて配置されたときの部分拡大
した平面図である。

【図３】図２における線Ｙ−Ｙ’で切断したときの断面
図である。

【図４】図２における線Ｘ−Ｘ’で切断したときの断面
図である。

【図５】（ａ）従来のプローブカードの主要部の一例を
示した平面図である。 （ｂ）その断面図である。

【図６】（ａ）他の従来例の主要部構成を示した断面図
である。 （ｂ）絶縁体シートの平面図である。 （ｃ）導電パターン回路先端のパッドを示す平面図であ
る。

【符号の説明】

１ 半導体チップ ２ ウェハ ３ａ，３ｂ，８ プローブカード ４ ステーション ５ 導電パターン ６ ボンディングパッド ７ 突起電極 ９ プローブ針 １０ 絶縁シート １１ 電送回路基板 １２ 導体パターン回路 １２ａ 導体パターン先端のパッド

Claims (6)

【特許請求の範囲】
1. 【請求項１】 所定の機能を有しかつ正方形のチップサ
   イズの半導体チップが半導体基板上に複数個形成された
   ウェハであって、前記半導体チップのそれぞれの電気的
   特性を前記ウェハ上で測定するときに、前記半導体チッ
   プの各ボンディングパッドに接触してＩＣテスタとの信
   号の入出力に介在するプロービング手段を有する半導体
   集積回路の試験装置において、前記プロービング手段
   が、前記半導体チップの対応する１辺とそれぞれ直交す
   る方向に所定の線幅で平行かつ前記ボンディングパッド
   と同間隔で前記半導体チップの対角線近辺まで延在させ
   た導体パターンがそれぞれ前記半導体チップの４辺に対
   応して各辺に形成される第１のプローブカードを含んで
   なることを特徴とする半導体集積回路の試験装置。
2. 【請求項２】 前記プロービング手段は、前記半導体チ
   ップの中心線上に前記第１のプローブカードを重ねて密
   着させたとき、それぞれ対応する前記ボンディングパッ
   ドの中心に対して前記導体パターンの中心線が重なる位
   置にそれぞれ突起電極が配設される第２のプローブカー
   ドを含んでなることを特徴とする請求項１記載の半導体
   集積回路の試験装置。
3. 【請求項３】 前記プロービング手段は、前記半導体チ
   ップの中心線上に前記第１および前記第２のプローブカ
   ードをそれぞれ重ねて密着させたとき、前記ボンディン
   グパッドと前記導電パターンと前記突起電極とが電気的
   に接続されるようにしたことを特徴とする請求項１また
   は２記載の半導体集積回路の試験装置。
4. 【請求項４】 前記導電パターンおよび前記突起電極を
   有する前記プロービング手段を用いることにより、前記
   ボンディングパッド数が増加しかつパッド間隔が縮小さ
   れた半導体チップでも、前記導電パターンの線幅および
   前記突起電極をそれぞれ前記ボンディングパッドの所定
   の最小間隔に対応する大きさで形成することによって試
   験することが出来る請求項１、２または３記載の半導体
   集積回路の試験装置。
5. 【請求項５】 前記第１および前記第２のプローブカー
   ドは、それぞれ透明絶縁基板からなることを特徴とする
   請求項１、２または３記載の半導体集積回路の試験装
   置。
6. 【請求項６】 所定の機能を有しかつ正方形のチップサ
   イズの半導体チップが半導体基板上に複数個形成された
   ウェハであって、前記半導体チップのそれぞれの電気的
   特性を前記ウェハ上で測定するときに、前記半導体チッ
   プの各ボンディングパッドに接触してＩＣテスタとの信
   号の入出力に介在するプロービング手段を用いる半導体
   集積回路の試験方法において、前記プロービング手段と
   して、前記半導体チップの対応する１辺とそれぞれ直交
   する方向に所定の線幅で平行かつ前記ボンディングパッ
   ドと同間隔で前記半導体チップの対角線近辺まで延在さ
   せた導体パターンがそれぞれ前記半導体チップの４辺に
   対応して形成される第１のプローブカードと、前記半導
   体チップの中心線上に前記第１のプローブカードを重ね
   て密着させたとき、それぞれ対応する前記ボンディング
   パッドの中心に対して前記導体パターンの中心線が重な
   る位置にそれぞれ突起電極が配設される第２のプローブ
   カードとを用いて、前記半導体チップの中心線上に前記
   第１および前記第２のプローブカードをそれぞれ重ねて
   密着させることによって、前記ボンディングパッドと前
   記導電パターンと前記突起電極とが電気的に接続される
   ようにして前記半導体チップのそれぞれの電気的特性を
   前記ウェハ上で測定することを特徴とする半導体集積回
   路の試験方法。