JPH0973332A - 定電流供給装置 - Google Patents
定電流供給装置Info
- Publication number
- JPH0973332A JPH0973332A JP7226491A JP22649195A JPH0973332A JP H0973332 A JPH0973332 A JP H0973332A JP 7226491 A JP7226491 A JP 7226491A JP 22649195 A JP22649195 A JP 22649195A JP H0973332 A JPH0973332 A JP H0973332A
- Authority
- JP
- Japan
- Prior art keywords
- current
- mirror circuit
- current mirror
- thermal coupling
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 電流ミラー回路の出力電流の温度依存性を小
さく又はなくす。 【解決手段】 電流ミラー回路２，３と、該電流ミラー
回路に接続された基準電流源４，１７，１８と、該電流
ミラー回路の近傍に配置された周囲温度を感知する熱結
合用素子１１とを備え、前記熱結合用素子１１により周
囲温度を感知し、前記基準電流源にフィードバックする
ことで、前記電流ミラー回路の出力電流の温度依存性を
小さく又はなくす。
さく又はなくす。 【解決手段】 電流ミラー回路２，３と、該電流ミラー
回路に接続された基準電流源４，１７，１８と、該電流
ミラー回路の近傍に配置された周囲温度を感知する熱結
合用素子１１とを備え、前記熱結合用素子１１により周
囲温度を感知し、前記基準電流源にフィードバックする
ことで、前記電流ミラー回路の出力電流の温度依存性を
小さく又はなくす。
Description
【０００１】
【発明の属する技術分野】本発明は定電流供給装置に係
わり、特に温度補償機能を有する定電流供給装置に関す
るものである。
わり、特に温度補償機能を有する定電流供給装置に関す
るものである。
【０００２】
【従来の技術】図１６は、従来から知られている電流ミ
ラー回路を示す回路図である。図１６において、１は基
準電流源、４は電圧源（Ｖｃｃ）である。２及び３は電
流ミラー回路を構成するＰＭＯＳトランジスタであり、
ＰＭＯＳトランジスタ２のドレインゲートショート端に
は基準電流源１が接続され、このドレイン電流値がＰＭ
ＯＳトランジスタ３の出力電流にミラーされる。５はＧ
ＮＤ（接地）電位点である。
ラー回路を示す回路図である。図１６において、１は基
準電流源、４は電圧源（Ｖｃｃ）である。２及び３は電
流ミラー回路を構成するＰＭＯＳトランジスタであり、
ＰＭＯＳトランジスタ２のドレインゲートショート端に
は基準電流源１が接続され、このドレイン電流値がＰＭ
ＯＳトランジスタ３の出力電流にミラーされる。５はＧ
ＮＤ（接地）電位点である。
【０００３】図１７は、特開平５−２４３６５４号公報
に示されているカソードコモンタイプのレーザ駆動回路
を示す回路図である。図１７において、１はレーザダイ
オード９の駆動電流を決定するための基準電流源であ
り、通常、レーザダイオード９の発光量をホトダイオー
ド（図示せず）でモニタしてその出力電流が一定になる
ように制御される。電流ミラー回路を構成するＰＭＯＳ
トランジスタ２，３の動作は図１６に示したものと同じ
である。ＰＭＯＳトランジスタ３のドレイン出力は、Ｎ
ＰＮトランジスタ６のコレクタベースショート端にミラ
ーされる。ＮＰＮトランジスタ７のベースはＮＰＮトラ
ンジスタ６のコレクタベースショート端と接続されてお
り、これら両ＮＰＮトランジスタ６及び７で電流ミラー
回路を構成している。ここで、ＮＰＮトランジスタ６及
び７のエミッタ面積比を１：Ｎにしておくことにより、
共通エミッタ端からはＰＭＯＳトランジスタ３のドレイ
ン出力電流の（１＋Ｎ）倍の電流を出力できる。９はレ
ーザダイオードであり、そのカソードはＧＮＤ（接地）
電位点５に接続され、またアノードはＮＰＮトランジス
タ６及び７の共通エミッタ端に接続されている。Ｎチャ
ンネルのＭＯＳトランジスタ８はスイッチング用トラン
ジスタであり、制御信号入力端子１０がＨＩレベルの時
ＯＮし、ＰＭＯＳトランジスタ３の電流出力を吸い込
み、ＮＰＮトランジスタ６のコレクタベースショート端
には電流は流れず、ＮＰＮトランジスタ６及び７で構成
される電流ミラー回路はＯＦＦし、レーザ駆動電流は０
となる。またＮＭＯＳトランジスタ８は、制御信号入力
端子１０がＬＯＷレベルの時ＯＦＦし、ＰＭＯＳトラン
ジスタ３の電流出力は、ＮＰＮトランジスタ６及び７で
構成される電流ミラー回路で（１＋Ｎ）倍され、レーザ
ダイオード９を駆動する。
に示されているカソードコモンタイプのレーザ駆動回路
を示す回路図である。図１７において、１はレーザダイ
オード９の駆動電流を決定するための基準電流源であ
り、通常、レーザダイオード９の発光量をホトダイオー
ド（図示せず）でモニタしてその出力電流が一定になる
ように制御される。電流ミラー回路を構成するＰＭＯＳ
トランジスタ２，３の動作は図１６に示したものと同じ
である。ＰＭＯＳトランジスタ３のドレイン出力は、Ｎ
ＰＮトランジスタ６のコレクタベースショート端にミラ
ーされる。ＮＰＮトランジスタ７のベースはＮＰＮトラ
ンジスタ６のコレクタベースショート端と接続されてお
り、これら両ＮＰＮトランジスタ６及び７で電流ミラー
回路を構成している。ここで、ＮＰＮトランジスタ６及
び７のエミッタ面積比を１：Ｎにしておくことにより、
共通エミッタ端からはＰＭＯＳトランジスタ３のドレイ
ン出力電流の（１＋Ｎ）倍の電流を出力できる。９はレ
ーザダイオードであり、そのカソードはＧＮＤ（接地）
電位点５に接続され、またアノードはＮＰＮトランジス
タ６及び７の共通エミッタ端に接続されている。Ｎチャ
ンネルのＭＯＳトランジスタ８はスイッチング用トラン
ジスタであり、制御信号入力端子１０がＨＩレベルの時
ＯＮし、ＰＭＯＳトランジスタ３の電流出力を吸い込
み、ＮＰＮトランジスタ６のコレクタベースショート端
には電流は流れず、ＮＰＮトランジスタ６及び７で構成
される電流ミラー回路はＯＦＦし、レーザ駆動電流は０
となる。またＮＭＯＳトランジスタ８は、制御信号入力
端子１０がＬＯＷレベルの時ＯＦＦし、ＰＭＯＳトラン
ジスタ３の電流出力は、ＮＰＮトランジスタ６及び７で
構成される電流ミラー回路で（１＋Ｎ）倍され、レーザ
ダイオード９を駆動する。
【０００４】
【発明が解決しようとする課題】しかしながら、図１６
で示した電流ミラー回路の従来例では、電流ミラー回路
自身も発熱源となっているため、電流の流し始めと終わ
りでは周囲温度が変化しＰＭＯＳトランジスタ２及び３
のしきい値電圧ＶTHが連動し、出力電流が温度依存性を
持つという課題があった。
で示した電流ミラー回路の従来例では、電流ミラー回路
自身も発熱源となっているため、電流の流し始めと終わ
りでは周囲温度が変化しＰＭＯＳトランジスタ２及び３
のしきい値電圧ＶTHが連動し、出力電流が温度依存性を
持つという課題があった。
【０００５】また、図１７に示したカソードコモンタイ
プのレーザ駆動回路の従来例では、ＰＭＯＳ電流ミラー
回路以外にも、ＮＰＮ電流ミラー回路自身発熱源となっ
ているため、周囲温度が変化し、ＰＭＯＳトランジスタ
２及び３のしきい値電圧ＶTH以外にも、ＮＰＮトランジ
スタ６及び７のベース・エミッタ電圧ＶBEが変動し、レ
ーザ駆動電流が温度依存性を持つという課題があった。
そのため、前記レーザ駆動回路を使用したレーザビーム
プリンタで真黒な原稿を印刷した場合、最初と最後での
前記レーザ駆動回路の周囲温度に差異が生じ、画像に濃
度差が出るという課題があった。
プのレーザ駆動回路の従来例では、ＰＭＯＳ電流ミラー
回路以外にも、ＮＰＮ電流ミラー回路自身発熱源となっ
ているため、周囲温度が変化し、ＰＭＯＳトランジスタ
２及び３のしきい値電圧ＶTH以外にも、ＮＰＮトランジ
スタ６及び７のベース・エミッタ電圧ＶBEが変動し、レ
ーザ駆動電流が温度依存性を持つという課題があった。
そのため、前記レーザ駆動回路を使用したレーザビーム
プリンタで真黒な原稿を印刷した場合、最初と最後での
前記レーザ駆動回路の周囲温度に差異が生じ、画像に濃
度差が出るという課題があった。
【０００６】よって、本発明の目的は、上述の点に鑑
み、電流ミラー回路の出力電流の温度依存性を小さく又
はなくすことにある。
み、電流ミラー回路の出力電流の温度依存性を小さく又
はなくすことにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の定電流供給装置は、電流ミラー回路と、該
電流ミラー回路に接続された基準電流源と、該電流ミラ
ー回路の近傍に配置された周囲温度を感知する熱結合用
素子とを備え、前記熱結合用素子により周囲温度を感知
し、前記基準電流源にフィードバックすることで、前記
電流ミラー回路の出力電流の温度依存性を小さく又はな
くしたことを特徴とする。
め、本発明の定電流供給装置は、電流ミラー回路と、該
電流ミラー回路に接続された基準電流源と、該電流ミラ
ー回路の近傍に配置された周囲温度を感知する熱結合用
素子とを備え、前記熱結合用素子により周囲温度を感知
し、前記基準電流源にフィードバックすることで、前記
電流ミラー回路の出力電流の温度依存性を小さく又はな
くしたことを特徴とする。
【０００８】また、本発明の定電流供給装置は、電流ミ
ラー回路が複数段設けられ、前段の電流ミラー回路の出
力電流が後段の電流ミラー回路の基準電流となっている
定電流供給装置において、複数段の電流ミラー回路のう
ちの少なくとも一つの電流ミラー回路の近傍に熱結合用
素子を配置し、該熱結合用素子により周囲温度を感知
し、該熱結合用素子の近傍の電流ミラー回路に供給され
る基準電流にフィードバックすることで、該電流ミラー
回路の出力電流の温度依存性を小さく又はなくしたこと
を特徴とする。
ラー回路が複数段設けられ、前段の電流ミラー回路の出
力電流が後段の電流ミラー回路の基準電流となっている
定電流供給装置において、複数段の電流ミラー回路のう
ちの少なくとも一つの電流ミラー回路の近傍に熱結合用
素子を配置し、該熱結合用素子により周囲温度を感知
し、該熱結合用素子の近傍の電流ミラー回路に供給され
る基準電流にフィードバックすることで、該電流ミラー
回路の出力電流の温度依存性を小さく又はなくしたこと
を特徴とする。
【０００９】さらに、本発明の定電流供給装置は、上記
本発明の定電流供給装置において、前記熱結合用素子
と、少なくとも前記電流ミラー回路の一部または全部を
共通の配線層で被うようにしたことを特徴とする。
本発明の定電流供給装置において、前記熱結合用素子
と、少なくとも前記電流ミラー回路の一部または全部を
共通の配線層で被うようにしたことを特徴とする。
【００１０】なお、本発明において、熱結合用素子は電
流ミラー回路の一部又は全部（好ましくは発熱の大きい
領域）の近傍に配置される。例えば電流ミラー回路が二
つのバイポーラ型トランジスタで構成される場合は、熱
結合用素子を、一つ又は二つのバイポーラトランジスタ
の近傍に配置する、或は一つ又は二つのバイポーラトラ
ンジスタのコレクタ、エミッタ、ベース、配線等の一部
（一つ或は二以上）又は全部の近傍に配置することがで
きる。電流ミラー回路が複数設けられた場合には更に熱
結合用素子を複数の電流ミラー回路の近傍に配置するこ
とができる。
流ミラー回路の一部又は全部（好ましくは発熱の大きい
領域）の近傍に配置される。例えば電流ミラー回路が二
つのバイポーラ型トランジスタで構成される場合は、熱
結合用素子を、一つ又は二つのバイポーラトランジスタ
の近傍に配置する、或は一つ又は二つのバイポーラトラ
ンジスタのコレクタ、エミッタ、ベース、配線等の一部
（一つ或は二以上）又は全部の近傍に配置することがで
きる。電流ミラー回路が複数設けられた場合には更に熱
結合用素子を複数の電流ミラー回路の近傍に配置するこ
とができる。
【００１１】
（作用）上記本発明によれば、電流ミラー回路の出力電
流の温度依存性を小さく又はなくすことができる。ま
た、前記電流ミラー回路の出力電流で半導体レーザを駆
動する場合にはレーザ駆動電流の温度依存性を低減又は
なくすことができ、レーザ駆動電流が決定されるレーザ
ビームプリンタにおいては、画像濃度の均一化が図れ
る。
流の温度依存性を小さく又はなくすことができる。ま
た、前記電流ミラー回路の出力電流で半導体レーザを駆
動する場合にはレーザ駆動電流の温度依存性を低減又は
なくすことができ、レーザ駆動電流が決定されるレーザ
ビームプリンタにおいては、画像濃度の均一化が図れ
る。
【００１２】さらに、熱結合用素子と電流ミラー回路の
一部又は全部とを共通の配線層で被うようにすれば、配
線層の高い熱伝導率を利用して、熱結合用素子の周囲温
度感知特性の向上を図ることができる。
一部又は全部とを共通の配線層で被うようにすれば、配
線層の高い熱伝導率を利用して、熱結合用素子の周囲温
度感知特性の向上を図ることができる。
【００１３】（実施の形態）以下、本発明の実施形態に
ついて図面を用いて説明する。
ついて図面を用いて説明する。
【００１４】（第１の実施形態）図１は、本発明の第１
の実施形態を示す回路構成図である。同図において、１
２〜１５は直列接続された抵抗群であり、該抵抗群の両
端はＧＮＤ（接地）点５及び電源（Ｖｃｃ）４に接続さ
れている。１１は熱結合用ＰＮＰトランジスタであり、
抵抗１３及び１４と並列に接続されている。１６及び１
７はバッファ回路で、抵抗１３及び１４の共通接点電位
Ｖcontをバッファする。１８は基準電流（Ｉref）設定
用抵抗である。２及び３は電流ミラー回路を構成するＰ
ＭＯＳトランジスタであり、ＰＭＯＳトランジスタ２の
ドレインゲートショート端にはＮＰＮトランジスタ１７
のコレクタに接続され、このドレイン電流値がＰＭＯＳ
トランジスタ３の出力電流にミラーされる。ここで、基
準電流源は電源４、ＮＰＮトランジスタ１７、抵抗１８
である。
の実施形態を示す回路構成図である。同図において、１
２〜１５は直列接続された抵抗群であり、該抵抗群の両
端はＧＮＤ（接地）点５及び電源（Ｖｃｃ）４に接続さ
れている。１１は熱結合用ＰＮＰトランジスタであり、
抵抗１３及び１４と並列に接続されている。１６及び１
７はバッファ回路で、抵抗１３及び１４の共通接点電位
Ｖcontをバッファする。１８は基準電流（Ｉref）設定
用抵抗である。２及び３は電流ミラー回路を構成するＰ
ＭＯＳトランジスタであり、ＰＭＯＳトランジスタ２の
ドレインゲートショート端にはＮＰＮトランジスタ１７
のコレクタに接続され、このドレイン電流値がＰＭＯＳ
トランジスタ３の出力電流にミラーされる。ここで、基
準電流源は電源４、ＮＰＮトランジスタ１７、抵抗１８
である。
【００１５】次に上記構成におけるＶcontは以下の式で
示される。
示される。
【００１６】
【数１】 （但し、ＶＢＥ：熱結合用ＰＮＰトランジスタ１１のベ
ース・エミッタ電圧） 熱結合用ＰＮＰトランジスタ１１を、ＰＭＯＳトランジ
スタ２及び３で構成される電流ミラー回路近傍に配置す
ることで、Ｖcontは以下に示す温度特性を持つ。
ース・エミッタ電圧） 熱結合用ＰＮＰトランジスタ１１を、ＰＭＯＳトランジ
スタ２及び３で構成される電流ミラー回路近傍に配置す
ることで、Ｖcontは以下に示す温度特性を持つ。
【００１７】
【数２】 （２）式より、基準電流（Ｉref）は以下の温度特性を
持つ。
持つ。
【００１８】
【数３】 但し、基準電流設定用抵抗１８は温度変化の少ない場所
に配置することで ∂ＲＣ／∂Ｔ＝０ と仮定する。
に配置することで ∂ＲＣ／∂Ｔ＝０ と仮定する。
【００１９】（３）式の値を、ＰＭＯＳトランジスタ２
及び３で構成されるＰＭＯＳ電流ミラー回路の出力電流
の温度特性と極性の異なる同じ値に設定することで、出
力電流の温度依存性を小さく又はなくすことができる。
及び３で構成されるＰＭＯＳ電流ミラー回路の出力電流
の温度特性と極性の異なる同じ値に設定することで、出
力電流の温度依存性を小さく又はなくすことができる。
【００２０】また、図１の中で使用しているＰＭＯＳ電
流ミラー回路の代わりに、ＰＮＰ電流ミラー回路を使用
したり、熱結合用素子として、ＰＮＰトランジスタの代
わりに、ＮＰＮトランジスタ、ＰＭＯＳトランジスタ、
ＮＭＯＳトランジスタ、抵抗等を使用することも可能で
ある。 （第２の実施形態）図２は本発明の第２の実施形態を示
す回路構成図である。本実施形態では図１に示した第１
の実施形態のＰＭＯＳ電流ミラー回路の出力電流が、Ｎ
ＰＮトランジスタ６及び７で構成される電流ミラー回路
の基準電流となっている。前記ＮＰＮトランジスタ６，
７のエミッタ面積を１：Ｎとすることで共通エミッタ端
からは、ＰＭＯＳ電流ミラー回路の出力電流の（１＋
Ｎ）倍の出力電流が得られる。
流ミラー回路の代わりに、ＰＮＰ電流ミラー回路を使用
したり、熱結合用素子として、ＰＮＰトランジスタの代
わりに、ＮＰＮトランジスタ、ＰＭＯＳトランジスタ、
ＮＭＯＳトランジスタ、抵抗等を使用することも可能で
ある。 （第２の実施形態）図２は本発明の第２の実施形態を示
す回路構成図である。本実施形態では図１に示した第１
の実施形態のＰＭＯＳ電流ミラー回路の出力電流が、Ｎ
ＰＮトランジスタ６及び７で構成される電流ミラー回路
の基準電流となっている。前記ＮＰＮトランジスタ６，
７のエミッタ面積を１：Ｎとすることで共通エミッタ端
からは、ＰＭＯＳ電流ミラー回路の出力電流の（１＋
Ｎ）倍の出力電流が得られる。
【００２１】Ｎが大きい場合、ＮＰＮトランジスタ７に
は、他のトランジスタに較べ大電流が流れ、温度変化も
大きいため、該近傍に熱結合用素子を配置することは好
適である。 （第３の実施形態）図３は図１に示した第１の実施形態
の変形例である。熱結合用素子として、図１ではＰＮＰ
トランジスタを使用している代わりに、図３ではＮＭＯ
Ｓトランジスタ１９を使用している。図１ではＰＭＯＳ
トランジスタで構成される電流ミラー回路を使用してい
るが、図３ではＮＰＮトランジスタ２１，２２で構成さ
れる電流ミラー回路を使用している。また図１中ＮＰＮ
トランジスタ１７の代わりに図３ではＰＮＰトランジス
タ２０を使用している。そして、ＮＭＯＳトランジスタ
１９はＮＰＮトランジスタ２１，２２で構成される電流
ミラー回路近傍に配置されている。
は、他のトランジスタに較べ大電流が流れ、温度変化も
大きいため、該近傍に熱結合用素子を配置することは好
適である。 （第３の実施形態）図３は図１に示した第１の実施形態
の変形例である。熱結合用素子として、図１ではＰＮＰ
トランジスタを使用している代わりに、図３ではＮＭＯ
Ｓトランジスタ１９を使用している。図１ではＰＭＯＳ
トランジスタで構成される電流ミラー回路を使用してい
るが、図３ではＮＰＮトランジスタ２１，２２で構成さ
れる電流ミラー回路を使用している。また図１中ＮＰＮ
トランジスタ１７の代わりに図３ではＰＮＰトランジス
タ２０を使用している。そして、ＮＭＯＳトランジスタ
１９はＮＰＮトランジスタ２１，２２で構成される電流
ミラー回路近傍に配置されている。
【００２２】上記構成における基準電流（Ｉref）の温
度特性を以下に示す。
度特性を以下に示す。
【００２３】
【数４】 （但し、ＶＧＳ：熱結合用ＰＭＯＳトランジスタ１９の
ゲート・ソース電圧） （第４の実施形態）図４は図２に示した第２の実施形態
の変形例である。図４中、添字２３，２４が付けられた
素子（ＰＮＰトランジスタ）以外の主な変更箇所は図３
で説明したので省略する。図２ではＮＰＮトランジスタ
６及び７で構成される電流ミラー回路を使用している代
わりに、図４ではＰＮＰトランジスタ２３，２４を使用
している。 （第５の実施形態）図５及び図６は、それぞれ図１及び
図２に示した回路の出力電流が、カソードコモンタイプ
のレーザダイオード９を駆動する実施形態を示す図であ
る。すなわち、レーザダイオード９のアノード端が電流
ミラー回路の出力端に接続され、カソード端が接地（Ｇ
ＮＤ）点５に接続されている。 （第６の実施形態）図７及び図８は、図３及び図４に示
した回路の出力電流がアノードコモンタイプのレーザダ
イオード９を駆動する実施形態である。すなわち、レー
ザダイオード９のカソード端が電流ミラー回路の出力端
に接続され、アノード端が電源（Ｖｃｃ）点４に接続さ
れている。 （第７の実施形態）図９は、本発明の第７の実施形態を
示す平面図である。同図において、添字２，３，６，
７，１１が付けられた素子は、図６の同じ添字の付けら
れた素子に対応する。２５は第１の配線層である。
ゲート・ソース電圧） （第４の実施形態）図４は図２に示した第２の実施形態
の変形例である。図４中、添字２３，２４が付けられた
素子（ＰＮＰトランジスタ）以外の主な変更箇所は図３
で説明したので省略する。図２ではＮＰＮトランジスタ
６及び７で構成される電流ミラー回路を使用している代
わりに、図４ではＰＮＰトランジスタ２３，２４を使用
している。 （第５の実施形態）図５及び図６は、それぞれ図１及び
図２に示した回路の出力電流が、カソードコモンタイプ
のレーザダイオード９を駆動する実施形態を示す図であ
る。すなわち、レーザダイオード９のアノード端が電流
ミラー回路の出力端に接続され、カソード端が接地（Ｇ
ＮＤ）点５に接続されている。 （第６の実施形態）図７及び図８は、図３及び図４に示
した回路の出力電流がアノードコモンタイプのレーザダ
イオード９を駆動する実施形態である。すなわち、レー
ザダイオード９のカソード端が電流ミラー回路の出力端
に接続され、アノード端が電源（Ｖｃｃ）点４に接続さ
れている。 （第７の実施形態）図９は、本発明の第７の実施形態を
示す平面図である。同図において、添字２，３，６，
７，１１が付けられた素子は、図６の同じ添字の付けら
れた素子に対応する。２５は第１の配線層である。
【００２４】上記構成において、熱結合用ＰＮＰトラン
ジスタ１１は周囲温度感知のため、ＰＭＯＳトランジス
タ２，３、及びＮＰＮトランジスタ６，７で構成される
電流ミラー回路近傍に配置している。 （第８の実施形態）図１０は図９に示した実施形態にお
いて、さらなる周囲温度感知性向上のために、第２の配
線２６を用いて、熱結合用ＰＮＰトランジスタの一部分
としてコレクタと、ＰＭＯＳトランジスタ２及び３で構
成される電流ミラー回路の一部分として前記ＰＭＯＳト
ランジスタ２のドレインを被っている。 （第９の実施形態）図１１は図１０に示した実施形態の
変形例である。図１１において、第２の配線層２６は熱
結合用ＰＮＰトランジスタ１１全体を被っている。 （第１０の実施形態）図１２は図１０で示した実施形態
の変形例である。図１２において、第２の配線層２６は
熱結合用ＰＮＰトランジスタ１１の一部分と、ＮＰＮト
ランジスタ６及び７で構成される電流ミラー回路の一部
分として前記ＮＰＮトランジスタ６全体を被っている。 （第１１の実施形態）図１３は図１０で示した実施形態
の変形例である。図１３において、第２の配線層２６は
熱結合用ＰＮＰトランジスタ１１の全体と、ＮＰＮトラ
ンジスタ６及び７で構成される電流ミラー回路の一部分
として、前記ＮＰＮトランジスタ６及び７の両エミッタ
を被っている。 （第１２の実施形態）図１４は図１０で示した実施形態
の変形例である。図１４において、第２の配線層２６は
熱結合用ＰＮＰトランジスタ１１全体と、ＮＰＮトラン
ジスタ６及び７で構成される電流ミラー回路全体を被っ
ている。 （第１３の実施形態）図１５は図１０で示した実施形態
の変形例である。図１５において、第２の配線層２６は
熱結合用ＰＮＰトランジスタ１１全体と、ＮＰＮトラン
ジスタ６及び７以外にも、ＰＭＯＳトランジスタ２及び
３で構成される電流ミラー回路、そして電源（Ｖｃｃ）
を被っている。
ジスタ１１は周囲温度感知のため、ＰＭＯＳトランジス
タ２，３、及びＮＰＮトランジスタ６，７で構成される
電流ミラー回路近傍に配置している。 （第８の実施形態）図１０は図９に示した実施形態にお
いて、さらなる周囲温度感知性向上のために、第２の配
線２６を用いて、熱結合用ＰＮＰトランジスタの一部分
としてコレクタと、ＰＭＯＳトランジスタ２及び３で構
成される電流ミラー回路の一部分として前記ＰＭＯＳト
ランジスタ２のドレインを被っている。 （第９の実施形態）図１１は図１０に示した実施形態の
変形例である。図１１において、第２の配線層２６は熱
結合用ＰＮＰトランジスタ１１全体を被っている。 （第１０の実施形態）図１２は図１０で示した実施形態
の変形例である。図１２において、第２の配線層２６は
熱結合用ＰＮＰトランジスタ１１の一部分と、ＮＰＮト
ランジスタ６及び７で構成される電流ミラー回路の一部
分として前記ＮＰＮトランジスタ６全体を被っている。 （第１１の実施形態）図１３は図１０で示した実施形態
の変形例である。図１３において、第２の配線層２６は
熱結合用ＰＮＰトランジスタ１１の全体と、ＮＰＮトラ
ンジスタ６及び７で構成される電流ミラー回路の一部分
として、前記ＮＰＮトランジスタ６及び７の両エミッタ
を被っている。 （第１２の実施形態）図１４は図１０で示した実施形態
の変形例である。図１４において、第２の配線層２６は
熱結合用ＰＮＰトランジスタ１１全体と、ＮＰＮトラン
ジスタ６及び７で構成される電流ミラー回路全体を被っ
ている。 （第１３の実施形態）図１５は図１０で示した実施形態
の変形例である。図１５において、第２の配線層２６は
熱結合用ＰＮＰトランジスタ１１全体と、ＮＰＮトラン
ジスタ６及び７以外にも、ＰＭＯＳトランジスタ２及び
３で構成される電流ミラー回路、そして電源（Ｖｃｃ）
を被っている。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
電流ミラー回路近傍に熱結合用素子を配置し、周囲温度
を感知し、基準電流にフィードバックすることで、出力
電流の温度依存性を小さく又はなくすことができる。
電流ミラー回路近傍に熱結合用素子を配置し、周囲温度
を感知し、基準電流にフィードバックすることで、出力
電流の温度依存性を小さく又はなくすことができる。
【００２６】また、電流ミラー回路の出力電流でレーザ
駆動電流が決定されるレーザビームプリンタにおいて
は、画像濃度の均一化を図ることができる。
駆動電流が決定されるレーザビームプリンタにおいて
は、画像濃度の均一化を図ることができる。
【００２７】さらに、熱結合用素子と、少なくとも電流
ミラー回路の一部または全部を共通の配線層で被うこと
で、熱結合用素子の周囲温度感知性向上を図ることがで
きる。
ミラー回路の一部または全部を共通の配線層で被うこと
で、熱結合用素子の周囲温度感知性向上を図ることがで
きる。
【図１】本発明の第１の実施形態を示す回路図である。
【図２】本発明の第２の実施形態を示す回路図である。
【図３】図１に示した実施形態の変形例を示す回路図で
ある。
ある。
【図４】図２に示した実施形態の変形例を示す回路図で
ある。
ある。
【図５】図１に示した実施形態の変形例を示す回路図で
ある。
ある。
【図６】図２に示した実施形態の変形例を示す回路図で
ある。
ある。
【図７】図３に示した実施形態の変形例を示す回路図で
ある。
ある。
【図８】図４に示した実施形態の変形例を示す回路図で
ある。
ある。
【図９】本発明の第７の実施形態を示す平面図である。
【図１０】本発明の第８の実施形態を示す平面図であ
る。
る。
【図１１】図１０に示した実施形態の変形例を示す平面
図である。
図である。
【図１２】図１０に示した実施形態の変形例を示す平面
図である。
図である。
【図１３】図１０に示した実施形態の変形例を示す平面
図である。
図である。
【図１４】図１０に示した実施形態の変形例を示す平面
図である。
図である。
【図１５】図１０に示した実施形態の変形例を示す平面
図である。
図である。
【図１６】従来から知られている電流ミラー回路を示す
図である。
図である。
【図１７】従来から知られているカソードコモンタイプ
のレーザダイオード駆動回路を示す図である。
のレーザダイオード駆動回路を示す図である。
１ 基準電流源 ２ ＰＭＯＳトランジスタ ３ ＰＭＯＳトランジスタ ４ 電源Ｖｃｃ ５ グランドＧＮＤ ６ ＮＰＮトランジスタ ７ ＮＰＮトランジスタ ８ スイッチング用ＮＭＯＳトランジスタ ９ レーザダイオード １０ 制御信号入力端子 １１ 熱結合用ＰＮＰトランジスタ １２ 抵抗 １３ 抵抗 １４ 抵抗 １５ 抵抗 １６ ＯＰアンプ １７ ＮＰＮトランジスタ １８ 基準電流設定用抵抗 １９ 熱結合用ＮＭＯＳトランジスタ ２０ ＰＮＰトランジスタ ２１ ＮＰＮトランジスタ ２２ ＮＰＮトランジスタ ２３ ＰＮＰトランジスタ ２４ ＰＮＰトランジスタ ２５ 第１の配線層 ２６ 第２の配線層
Claims (6)
- 【請求項１】 電流ミラー回路と、該電流ミラー回路に
接続された基準電流源と、該電流ミラー回路の近傍に配
置された周囲温度を感知する熱結合用素子とを備え、 前記熱結合用素子により周囲温度を感知し、前記基準電
流源にフィードバックすることで、前記電流ミラー回路
の出力電流の温度依存性を小さく又はなくしたことを特
徴とする定電流供給装置。 - 【請求項２】 請求項１記載の定電流供給装置におい
て、前記電流ミラー回路の出力電流が半導体発光素子を
駆動するものであることを特徴とする定電流供給装置。 - 【請求項３】 請求項１又は請求項２記載の定電流供給
装置において、前記熱結合用素子と、少なくとも前記電
流ミラー回路の一部または全部を共通の配線層で被うこ
とを特徴とする定電流供給装置。 - 【請求項４】 電流ミラー回路が複数段設けられ、前段
の電流ミラー回路の出力電流が後段の電流ミラー回路の
基準電流となっている定電流供給装置において、 複数段の電流ミラー回路のうちの少なくとも一つの電流
ミラー回路の近傍に熱結合用素子を配置し、該熱結合用
素子により周囲温度を感知し、該熱結合用素子の近傍の
電流ミラー回路に供給される基準電流にフィードバック
することで、該電流ミラー回路の出力電流の温度依存性
を小さく又はなくしたことを特徴とする定電流供給装
置。 - 【請求項５】 請求項４記載の定電流供給装置におい
て、最終段の電流ミラー回路の出力電流が半導体発光素
子を駆動するものであることを特徴とする定電流供給装
置。 - 【請求項６】 請求項４又は請求項５記載の定電流供給
装置において、前記熱結合用素子と、少なくとも前記複
数段ある電流ミラー回路の一部または全部を共通の配線
層で被うことを特徴とする定電流供給装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7226491A JPH0973332A (ja) | 1995-09-04 | 1995-09-04 | 定電流供給装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7226491A JPH0973332A (ja) | 1995-09-04 | 1995-09-04 | 定電流供給装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0973332A true JPH0973332A (ja) | 1997-03-18 |
Family
ID=16845942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7226491A Pending JPH0973332A (ja) | 1995-09-04 | 1995-09-04 | 定電流供給装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0973332A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006158193A (ja) * | 2004-11-18 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 高効率高スルーレートのスイッチングレギュレータ／アンプ |
| CN112904923A (zh) * | 2019-12-03 | 2021-06-04 | 瑞昱半导体股份有限公司 | 电流产生电路 |
-
1995
- 1995-09-04 JP JP7226491A patent/JPH0973332A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006158193A (ja) * | 2004-11-18 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 高効率高スルーレートのスイッチングレギュレータ／アンプ |
| CN112904923A (zh) * | 2019-12-03 | 2021-06-04 | 瑞昱半导体股份有限公司 | 电流产生电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02183126A (ja) | 温度閾値検知回路 | |
| KR0136121B1 (ko) | 과열 검출 회로 | |
| WO1982001776A1 (en) | Bias current reference circuit | |
| JPH08111524A (ja) | 電流検出回路 | |
| JP2734964B2 (ja) | 基準電流回路および基準電圧回路 | |
| JP4689126B2 (ja) | 電子回路 | |
| US6927622B2 (en) | Current source | |
| US6759891B2 (en) | Thermal shutdown circuit with hysteresis and method of using | |
| JPH0973332A (ja) | 定電流供給装置 | |
| US20070200546A1 (en) | Reference voltage generating circuit for generating low reference voltages | |
| JP3349047B2 (ja) | 定電圧回路 | |
| JPH06180332A (ja) | 電流検出回路 | |
| US20040051580A1 (en) | Temperature-compensated current reference circuit | |
| JPH08184505A (ja) | 温度検出装置 | |
| US5225716A (en) | Semiconductor integrated circuit having means for suppressing a variation in a threshold level due to temperature variation | |
| JP2994293B2 (ja) | バンド・ギャップ・レファレンス回路 | |
| JP4763900B2 (ja) | 発光素子の駆動回路 | |
| JP2006065439A (ja) | バンドギャップ型基準電圧発生回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| CN1195224A (zh) | 用于场效应晶体管放大器的偏压电路 | |
| US6476661B2 (en) | Precise control of VCE in close to saturation conditions | |
| EP0477088B1 (en) | Semiconductor integrated circuit having means for suppressing a variation in a threshold level due to temperature variation | |
| JP2994873B2 (ja) | 基準電圧発生回路 | |
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
| JPH096442A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |