JPH0973747A - Ｍｒヘッドのディスク接触検出回路 - Google Patents
Ｍｒヘッドのディスク接触検出回路Info
- Publication number
- JPH0973747A JPH0973747A JP7227738A JP22773895A JPH0973747A JP H0973747 A JPH0973747 A JP H0973747A JP 7227738 A JP7227738 A JP 7227738A JP 22773895 A JP22773895 A JP 22773895A JP H0973747 A JPH0973747 A JP H0973747A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- signal
- head
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Magnetic Heads (AREA)
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【課題】 本発明は、回路構成が簡単であり、かつ、読
み出し信号に含まれるノイズに影響されることなくＭＲ
ヘッドがディスクに接触したことを確実に検出するＭＲ
ヘッドのディスク接触検出回路を提供する。 【解決手段】 本発明によるＭＲヘッドのディスク接触
検出回路は、ＭＲヘッドで読み出された信号と閾値Ｖth
とを比較する比較器と、比較器の出力信号に含まれるパ
ルスのうち、所定のパルス幅ｘ1以上のパルス幅ｘを有
するパルスの幅をｘ1に制限するパルス幅制限回路と、
比較器の出力信号をＤ端子およびＲ端子に入力し、パル
ス幅制限回路の出力をＴ端子に入力し、反転出力端子
（ＱＣ）から出力を得るＤフリップフロップ回路とから
構成される。
み出し信号に含まれるノイズに影響されることなくＭＲ
ヘッドがディスクに接触したことを確実に検出するＭＲ
ヘッドのディスク接触検出回路を提供する。 【解決手段】 本発明によるＭＲヘッドのディスク接触
検出回路は、ＭＲヘッドで読み出された信号と閾値Ｖth
とを比較する比較器と、比較器の出力信号に含まれるパ
ルスのうち、所定のパルス幅ｘ1以上のパルス幅ｘを有
するパルスの幅をｘ1に制限するパルス幅制限回路と、
比較器の出力信号をＤ端子およびＲ端子に入力し、パル
ス幅制限回路の出力をＴ端子に入力し、反転出力端子
（ＱＣ）から出力を得るＤフリップフロップ回路とから
構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、ハードディスクド
ライブに関し、特にヘッドが磁気抵抗効果素子で構成さ
れるヘッド（以後、ＭＲヘッドと称する）をドライブす
るリードアンプに主に使用され、簡単な回路構成でＭＲ
ヘッドがディスクに接触したことを検出するＭＲヘッド
のディスク接触検出回路に関するものである。
ライブに関し、特にヘッドが磁気抵抗効果素子で構成さ
れるヘッド（以後、ＭＲヘッドと称する）をドライブす
るリードアンプに主に使用され、簡単な回路構成でＭＲ
ヘッドがディスクに接触したことを検出するＭＲヘッド
のディスク接触検出回路に関するものである。
【０００２】
【従来の技術】図７はハードディスクドライブの一般的
なブロック構成を示す図である。図７において、ディス
ク５８に記録されたデータはＭＲヘッド６２によって読
み出される。このＭＲヘッド６２によって読み出された
信号はリード／ライト（Ｒ／Ｗ）アンプ５６を介してリ
ードチャネル５４、ハードディスクコントローラ（ＨＤ
Ｃ）５２を経由してパソコン５０に送られ処理される。
一方、ＭＲヘッド６２の位置制御は、リードチャネル５
４からＣＰＵ７２、ＶＣＭドライバ６８、ＶＣＭモータ
６６を介して行われる。また、ディスク５８の回転制御
は、リードチャネル５４からＣＰＵ７２、ＳＰＭドライ
バ７０、ＳＰＭモータ６４を介して行われる。なお、デ
ィスク５８へのデータの記録は、パソコン５０からの指
示に基づきＨＤＣ５２、リードチャネル５４およびＲ／
Ｗアンプ５６を介して書込みヘッド６０にデータ信号が
送られ、書込み用ヘッド６０によってディスク５８にデ
ータが書込まれる。
なブロック構成を示す図である。図７において、ディス
ク５８に記録されたデータはＭＲヘッド６２によって読
み出される。このＭＲヘッド６２によって読み出された
信号はリード／ライト（Ｒ／Ｗ）アンプ５６を介してリ
ードチャネル５４、ハードディスクコントローラ（ＨＤ
Ｃ）５２を経由してパソコン５０に送られ処理される。
一方、ＭＲヘッド６２の位置制御は、リードチャネル５
４からＣＰＵ７２、ＶＣＭドライバ６８、ＶＣＭモータ
６６を介して行われる。また、ディスク５８の回転制御
は、リードチャネル５４からＣＰＵ７２、ＳＰＭドライ
バ７０、ＳＰＭモータ６４を介して行われる。なお、デ
ィスク５８へのデータの記録は、パソコン５０からの指
示に基づきＨＤＣ５２、リードチャネル５４およびＲ／
Ｗアンプ５６を介して書込みヘッド６０にデータ信号が
送られ、書込み用ヘッド６０によってディスク５８にデ
ータが書込まれる。
【０００３】図８は、図７に示したリード／ライト（Ｒ
／Ｗ）アンプ５６の従来例を示す図である。図８におい
ては、ＭＲヘッド６２でディスク５８から読み出された
信号は第１の増幅器８０および第２の増幅器によって増
幅され出力端子２００に出力される。
／Ｗ）アンプ５６の従来例を示す図である。図８におい
ては、ＭＲヘッド６２でディスク５８から読み出された
信号は第１の増幅器８０および第２の増幅器によって増
幅され出力端子２００に出力される。
【０００４】一方、第１の増幅器８０で増幅された信号
にＭＲヘッド６２による外乱が含まれる場合その外乱を
検出するために、第１の増幅器８０の出力と閾値Ｖthと
を比較して閾値Ｖthよりも振幅が大きな外乱信号を抽出
していた。なお、この抽出された外乱信号は、（１）Ｒ
／Ｗアンプ５６の出力をカットする、（２）ＩＣ外部に
信号を出力してハードディスク装置側で再生信号を再度
読み出す等の処理を行うために使用される。
にＭＲヘッド６２による外乱が含まれる場合その外乱を
検出するために、第１の増幅器８０の出力と閾値Ｖthと
を比較して閾値Ｖthよりも振幅が大きな外乱信号を抽出
していた。なお、この抽出された外乱信号は、（１）Ｒ
／Ｗアンプ５６の出力をカットする、（２）ＩＣ外部に
信号を出力してハードディスク装置側で再生信号を再度
読み出す等の処理を行うために使用される。
【０００５】通常、ＭＲヘッド６２はハードディスクド
ライブのディスク５８面に対して浮いた状態で使用され
る。図９は従来のＲ／Ｗアンプ５６の各部の信号を示す
図である。通常の正常な状態においては、ＭＲヘッド６
２から読み出された信号は図９の（ａ）のように同じ小
さな振幅の波形からなる。何らかの要因でＭＲヘッド６
２がディスク５８面と接触した場合、ＭＲヘッド６２は
瞬時に高熱になり、ＭＲヘッド６２の抵抗値が上がる。
たいていの場合接触は一瞬で、すぐにＭＲヘッド６２は
ディスク５８面と離れるが、ＭＲヘッド６２で発生した
熱はゆっくり放熱し、その結果、図９の（ｂ）に示すよ
うな周期の長い外乱信号が発生する。この外乱信号
（ｂ）と図９の（ａ）に示すディスク５８から読み出さ
れたデータ信号が重畳され、図９の（ｃ）に示すような
合成されたデータ信号がＭＲヘッド６２から出力され、
Ｒ／Ｗアンプ５６に入力される。このようにＭＲヘッド
６２が高熱になりその抵抗値が上がるために生じる外乱
信号がデータ信号に重畳される現象をサーマル・アスペ
リティ（Thermal Asperity）と呼ぶ。
ライブのディスク５８面に対して浮いた状態で使用され
る。図９は従来のＲ／Ｗアンプ５６の各部の信号を示す
図である。通常の正常な状態においては、ＭＲヘッド６
２から読み出された信号は図９の（ａ）のように同じ小
さな振幅の波形からなる。何らかの要因でＭＲヘッド６
２がディスク５８面と接触した場合、ＭＲヘッド６２は
瞬時に高熱になり、ＭＲヘッド６２の抵抗値が上がる。
たいていの場合接触は一瞬で、すぐにＭＲヘッド６２は
ディスク５８面と離れるが、ＭＲヘッド６２で発生した
熱はゆっくり放熱し、その結果、図９の（ｂ）に示すよ
うな周期の長い外乱信号が発生する。この外乱信号
（ｂ）と図９の（ａ）に示すディスク５８から読み出さ
れたデータ信号が重畳され、図９の（ｃ）に示すような
合成されたデータ信号がＭＲヘッド６２から出力され、
Ｒ／Ｗアンプ５６に入力される。このようにＭＲヘッド
６２が高熱になりその抵抗値が上がるために生じる外乱
信号がデータ信号に重畳される現象をサーマル・アスペ
リティ（Thermal Asperity）と呼ぶ。
【０００６】
【発明が解決しようとする課題】しかしながら、図９の
（ｕ）に示すように再生信号に外乱信号の他にノイズが
乗っている場合は、図９の（ｘ）に示すように外乱信号
のみでなくノイズまでも検出していた。このために、ノ
イズの検出信号が外乱の検出信号と間違って用いられ、
ノイズによって再生信号の読み出しがカットされる等の
問題が生じていた。なお、図９の（ｕ）、（ｖ）、
（ｗ）においては、（ｔ）と同様に実際にはデータ信号
波形が重畳されているが、図面の簡略化のためにデータ
信号波形は省略してある。
（ｕ）に示すように再生信号に外乱信号の他にノイズが
乗っている場合は、図９の（ｘ）に示すように外乱信号
のみでなくノイズまでも検出していた。このために、ノ
イズの検出信号が外乱の検出信号と間違って用いられ、
ノイズによって再生信号の読み出しがカットされる等の
問題が生じていた。なお、図９の（ｕ）、（ｖ）、
（ｗ）においては、（ｔ）と同様に実際にはデータ信号
波形が重畳されているが、図面の簡略化のためにデータ
信号波形は省略してある。
【０００７】この発明は上記の点に鑑みてなされたもの
でり、回路構成が簡単で、かつ、ノイズの影響なしに外
乱信号を適切に検出するＭＲヘッドのディスク接触検出
回路を得ることを目的とするものである。
でり、回路構成が簡単で、かつ、ノイズの影響なしに外
乱信号を適切に検出するＭＲヘッドのディスク接触検出
回路を得ることを目的とするものである。
【０００８】
【課題を解決するための手段】本発明は上記のような問
題点を解決するためになされたもので、具体的には、請
求項１に記載の発明は、ＭＲヘッドで読み出された信号
と閾値Ｖthとを比較する比較器と、比較器の出力信号に
含まれるパルスのうち、所定のパルス幅ｘ1以上のパル
ス幅ｘを有するパルスの幅をｘ1に制限するパルス幅制
限回路と、比較器の出力信号をＤ端子およびＲ端子に入
力し、パルス幅制限回路の出力をＴ端子に入力し、反転
出力端子（ＱＣ）から出力を得るＤフリップフロップ回
路とから構成される。
題点を解決するためになされたもので、具体的には、請
求項１に記載の発明は、ＭＲヘッドで読み出された信号
と閾値Ｖthとを比較する比較器と、比較器の出力信号に
含まれるパルスのうち、所定のパルス幅ｘ1以上のパル
ス幅ｘを有するパルスの幅をｘ1に制限するパルス幅制
限回路と、比較器の出力信号をＤ端子およびＲ端子に入
力し、パルス幅制限回路の出力をＴ端子に入力し、反転
出力端子（ＱＣ）から出力を得るＤフリップフロップ回
路とから構成される。
【０００９】さらに、請求項２に記載の発明は、ＭＲヘ
ッドで読み出された信号と閾値Ｖthとを比較する比較器
と、比較器の出力信号に含まれるパルスのうち、第１の
所定のパルス幅ｘ1以上のパルス幅を有するパルスの幅
をｘ1に制限する第１のパルス幅制限回路と、比較器の
出力信号をＤ端子およびＲ端子に入力し、第１のパルス
幅制限回路の出力をＴ端子に入力し、反転出力端子（Ｑ
Ｃ）から出力を得るＤフリップフロップ回路と、Ｄフリ
ップフロップ回路の出力信号を入力し、第２の所定のパ
ルス幅ｘ2を有するパルスを発生させる第２のパルス幅
制限回路と、第２のパルス幅制限回路の出力信号とＤフ
リップフロップ回路の出力信号とを入力し、ＭＲヘッド
の外乱信号に近いパルス幅の信号を得るＮＡＮＤゲート
とから構成される。
ッドで読み出された信号と閾値Ｖthとを比較する比較器
と、比較器の出力信号に含まれるパルスのうち、第１の
所定のパルス幅ｘ1以上のパルス幅を有するパルスの幅
をｘ1に制限する第１のパルス幅制限回路と、比較器の
出力信号をＤ端子およびＲ端子に入力し、第１のパルス
幅制限回路の出力をＴ端子に入力し、反転出力端子（Ｑ
Ｃ）から出力を得るＤフリップフロップ回路と、Ｄフリ
ップフロップ回路の出力信号を入力し、第２の所定のパ
ルス幅ｘ2を有するパルスを発生させる第２のパルス幅
制限回路と、第２のパルス幅制限回路の出力信号とＤフ
リップフロップ回路の出力信号とを入力し、ＭＲヘッド
の外乱信号に近いパルス幅の信号を得るＮＡＮＤゲート
とから構成される。
【００１０】さらに、請求項３に記載の発明は、第１の
所定のパルス幅ｘ1と第２の所定のパルス幅ｘ2は等しく
なるように構成される。
所定のパルス幅ｘ1と第２の所定のパルス幅ｘ2は等しく
なるように構成される。
【００１１】
実施の形態１．以下、この発明の実施の一形態を図１に
ついて説明する。図１は、本発明の実施の一形態による
ＭＲヘッドのディスク接触を検出するための回路構成を
示す図である。図１において、１００はＭＲヘッド６２
を用いてディスク５８から読み出されたデータ信号が入
力するＲ／Ｗアンプ５６の入力端子である。この入力端
子１００には、ＭＲヘッド６２がディスク５８に瞬間的
に接触した場合、たとえば図４の（ａ）に示すノイズを
伴ったデータ信号が入力する。なお、図４の（ａ）〜
（ｄ）においては、図９の（ｔ）と同様に実際にはデー
タ信号波形が重畳されているが、図面の簡略化のために
データ信号波形は省略してある。８０は第１の増幅器、
８２は第２の増幅器である。８３は外乱信号抑圧回路で
ある。２００はデータ信号の出力端子である。８８は、
本発明の係るＭＲヘッドのディスク接触を検出する外乱
信号検出回路であり、４００は外乱信号検出回路８８で
検出された外乱信号を出力する出力端子である。
ついて説明する。図１は、本発明の実施の一形態による
ＭＲヘッドのディスク接触を検出するための回路構成を
示す図である。図１において、１００はＭＲヘッド６２
を用いてディスク５８から読み出されたデータ信号が入
力するＲ／Ｗアンプ５６の入力端子である。この入力端
子１００には、ＭＲヘッド６２がディスク５８に瞬間的
に接触した場合、たとえば図４の（ａ）に示すノイズを
伴ったデータ信号が入力する。なお、図４の（ａ）〜
（ｄ）においては、図９の（ｔ）と同様に実際にはデー
タ信号波形が重畳されているが、図面の簡略化のために
データ信号波形は省略してある。８０は第１の増幅器、
８２は第２の増幅器である。８３は外乱信号抑圧回路で
ある。２００はデータ信号の出力端子である。８８は、
本発明の係るＭＲヘッドのディスク接触を検出する外乱
信号検出回路であり、４００は外乱信号検出回路８８で
検出された外乱信号を出力する出力端子である。
【００１２】次に、図１について説明する。入力端子１
００に図４の（ａ）のような外乱信号とノイズを伴った
データ信号が入力したとすると、第１の増幅器８０の出
力はお互いに反対の極性を有するＲＤＸ信号（（図４の
（ｂ））とＲＤＹ信号（（図４の（ｃ））が出力され
る。第２の増幅器８２はＲＤＸ信号を増幅し、その後外
乱信号抑圧回路８３によって外乱信号およびノイズ信号
を抑圧し出力端子２００にデータ信号を出力する。一
方、外乱信号検出回路８８はＲＤＹ信号と閾値Ｖthとを
比較し、外乱信号が閾値Ｖthよりもレベルが大きい部分
を抽出して出力端子４００に出力する。この信号は上述
したように、（１）Ｒ／Ｗアンプ５６の出力をカットす
る、（２）ＩＣ外部に信号を出力してハードディスク装
置側でデータ再生信号を再度読み出す等の処理を行うた
めに使用される。
００に図４の（ａ）のような外乱信号とノイズを伴った
データ信号が入力したとすると、第１の増幅器８０の出
力はお互いに反対の極性を有するＲＤＸ信号（（図４の
（ｂ））とＲＤＹ信号（（図４の（ｃ））が出力され
る。第２の増幅器８２はＲＤＸ信号を増幅し、その後外
乱信号抑圧回路８３によって外乱信号およびノイズ信号
を抑圧し出力端子２００にデータ信号を出力する。一
方、外乱信号検出回路８８はＲＤＹ信号と閾値Ｖthとを
比較し、外乱信号が閾値Ｖthよりもレベルが大きい部分
を抽出して出力端子４００に出力する。この信号は上述
したように、（１）Ｒ／Ｗアンプ５６の出力をカットす
る、（２）ＩＣ外部に信号を出力してハードディスク装
置側でデータ再生信号を再度読み出す等の処理を行うた
めに使用される。
【００１３】次に、外乱信号検出回路８８の構成につい
て説明する。図２は外乱信号検出回路８８の実施の一形
態を示す図である。図２において、３は比較器（ＣＯＭ
Ｐ）、５はパルス幅制限回路、６はＤフリップフロップ
回路である。
て説明する。図２は外乱信号検出回路８８の実施の一形
態を示す図である。図２において、３は比較器（ＣＯＭ
Ｐ）、５はパルス幅制限回路、６はＤフリップフロップ
回路である。
【００１４】次に、外乱信号検出回路８８の動作につい
て説明する。アンプ８０の出力として得られた反転信号
であるＲＤＹ信号は外乱信号検出回路８８の比較器３に
印加される。ＲＤＹ信号は、図４の（ｃ）に示すよう
に、閾値Ｖthと比較され、閾値Ｖthよりもレベルが高い
部分のみが論理「Ｈ」となるディジタル信号として出力
される（図４の（ｅ））。この場合、ＭＲヘッドの外乱
信号のパルス幅はｘとなり、ノイズ信号のパルス幅はｙ
となる。比較器３の出力信号の立ち上がり（図４の
（ｅ））でパルス幅制限回路５が起動される。
て説明する。アンプ８０の出力として得られた反転信号
であるＲＤＹ信号は外乱信号検出回路８８の比較器３に
印加される。ＲＤＹ信号は、図４の（ｃ）に示すよう
に、閾値Ｖthと比較され、閾値Ｖthよりもレベルが高い
部分のみが論理「Ｈ」となるディジタル信号として出力
される（図４の（ｅ））。この場合、ＭＲヘッドの外乱
信号のパルス幅はｘとなり、ノイズ信号のパルス幅はｙ
となる。比較器３の出力信号の立ち上がり（図４の
（ｅ））でパルス幅制限回路５が起動される。
【００１５】パルス幅制限回路５の構成および動作の詳
細については後述するが、パルス幅制限回路５は、比較
器３からの出力信号のパルス幅が狭い時はそのまま通過
させ、そのパルス幅が所定の幅（たとえば、ｘ1）より
も広い時はその所定の幅に制限する回路である。一般
に、ノイズ信号の幅は非常に狭い場合が多く、ＭＲヘッ
ドの外乱信号の幅は非常に広いものである。従って、図
４の（ｅ）のような信号がパルス幅制限回路５に入力す
ると、ノイズ信号はそのまま出力され、ＭＲヘッドの外
乱信号はパルス幅を所定の幅ｘ1に制限されて出力され
る（図４の（ｆ））。
細については後述するが、パルス幅制限回路５は、比較
器３からの出力信号のパルス幅が狭い時はそのまま通過
させ、そのパルス幅が所定の幅（たとえば、ｘ1）より
も広い時はその所定の幅に制限する回路である。一般
に、ノイズ信号の幅は非常に狭い場合が多く、ＭＲヘッ
ドの外乱信号の幅は非常に広いものである。従って、図
４の（ｅ）のような信号がパルス幅制限回路５に入力す
ると、ノイズ信号はそのまま出力され、ＭＲヘッドの外
乱信号はパルス幅を所定の幅ｘ1に制限されて出力され
る（図４の（ｆ））。
【００１６】Ｄフリップフロップ回路６は、Ｔ端子に印
加される信号の立ち上がり時にＤ端子に入力した信号を
保持するフリップフロップである。さらに、このＤフリ
ップフロップ回路６はリセット端子Ｒを有し、このリセ
ット端子は、リセット端子に印加される信号が「Ｈ」に
なるとＤフリップフロップ６のＱ端子の論理を「Ｌ」に
し、ＱＣ端子の論理を「Ｈ」にする機能を有する。した
がって、信号（ｆ）の立ち上がり時に信号波形（ｅ）が
「Ｈ」であれば、Ｄフリップフロップ回路６のＱＣの出
力波形（ｇ）は「Ｌ」となる。つまり、波形（ｅ）のパ
ルス幅がｘ1以上の部分は「Ｌ」となる。一方、ノイズ
のような幅の狭い（＜ｘ1）波形においては、（ｆ）の
立ち上がりは（ｅ）の立ち下がりよりも少し位相が遅れ
ているので、（ｆ）の立ち上がり時は（ｅ）の信号波形
は「Ｌ」となり、Ｄフリップフロップ回路６の出力は変
化しない。したがって、Ｄフリップフロップ回路６の出
力は（ｇ）に示すように、ＭＲヘッドの外乱信号のパル
ス幅ｘからパルス幅制限回路５の出力信号のパルス幅ｘ
1を引いた部分のみが「Ｌ」となり、他の部分は全て
「Ｈ」となる波形である。
加される信号の立ち上がり時にＤ端子に入力した信号を
保持するフリップフロップである。さらに、このＤフリ
ップフロップ回路６はリセット端子Ｒを有し、このリセ
ット端子は、リセット端子に印加される信号が「Ｈ」に
なるとＤフリップフロップ６のＱ端子の論理を「Ｌ」に
し、ＱＣ端子の論理を「Ｈ」にする機能を有する。した
がって、信号（ｆ）の立ち上がり時に信号波形（ｅ）が
「Ｈ」であれば、Ｄフリップフロップ回路６のＱＣの出
力波形（ｇ）は「Ｌ」となる。つまり、波形（ｅ）のパ
ルス幅がｘ1以上の部分は「Ｌ」となる。一方、ノイズ
のような幅の狭い（＜ｘ1）波形においては、（ｆ）の
立ち上がりは（ｅ）の立ち下がりよりも少し位相が遅れ
ているので、（ｆ）の立ち上がり時は（ｅ）の信号波形
は「Ｌ」となり、Ｄフリップフロップ回路６の出力は変
化しない。したがって、Ｄフリップフロップ回路６の出
力は（ｇ）に示すように、ＭＲヘッドの外乱信号のパル
ス幅ｘからパルス幅制限回路５の出力信号のパルス幅ｘ
1を引いた部分のみが「Ｌ」となり、他の部分は全て
「Ｈ」となる波形である。
【００１７】実施の形態２．図３は、本発明の実施の形
態２のパルス幅制限回路７を追加した回路を示す図であ
る。実施の形態１における波形（ｇ）の幅は狭いので、
幅の広いパルスが必要な場合、パルス幅制限回路７を付
加する例を実施の形態２に示す。図３はＤフリップフロ
ップ回路６の出力信号（ｇ）を得るまでは図２と同じで
あるのでその説明を省略する。Ｄフリップフロップ回路
６の出力波形（ｇ）をパルス幅制限回路７に入力するこ
とによって、波形（ｇ）の立ち上がり時点でパルス幅ｘ
2のパルスを出力する回路として動作する。Ｄフリップ
フロップ回路６の出力（ｇ）とパルス幅制限回路７の出
力（ｈ）とをＮＡＮＤゲート８に入力することによっ
て、パルス幅ｘ3のパルスを得ることができる。このｘ3
のパルス幅は、パルス幅ｘ2を調整することによって、
ＭＲヘッドの外乱信号のパルス幅ｘ（図４の（ｅ））と
同じにすることができる。このようにＭＲヘッドの外乱
信号のパルス幅（ｅ）と同じパルス幅ｘ3を作ることに
よって、外部回路（ディスクドライブ等）で、たとえ
ば、その期間のデータだけを再度読み出すための制御信
号として使用することができる。
態２のパルス幅制限回路７を追加した回路を示す図であ
る。実施の形態１における波形（ｇ）の幅は狭いので、
幅の広いパルスが必要な場合、パルス幅制限回路７を付
加する例を実施の形態２に示す。図３はＤフリップフロ
ップ回路６の出力信号（ｇ）を得るまでは図２と同じで
あるのでその説明を省略する。Ｄフリップフロップ回路
６の出力波形（ｇ）をパルス幅制限回路７に入力するこ
とによって、波形（ｇ）の立ち上がり時点でパルス幅ｘ
2のパルスを出力する回路として動作する。Ｄフリップ
フロップ回路６の出力（ｇ）とパルス幅制限回路７の出
力（ｈ）とをＮＡＮＤゲート８に入力することによっ
て、パルス幅ｘ3のパルスを得ることができる。このｘ3
のパルス幅は、パルス幅ｘ2を調整することによって、
ＭＲヘッドの外乱信号のパルス幅ｘ（図４の（ｅ））と
同じにすることができる。このようにＭＲヘッドの外乱
信号のパルス幅（ｅ）と同じパルス幅ｘ3を作ることに
よって、外部回路（ディスクドライブ等）で、たとえ
ば、その期間のデータだけを再度読み出すための制御信
号として使用することができる。
【００１８】実施の形態３．図５はパルス幅制限回路５
の詳細な構造を示す図である。図６はパルス幅制限回路
５の動作を説明するためのタイミングチャートを示す図
である。図５において、１０は入力端子、１１は電源、
１２，１６，１７はインバータ、１３はトランジスタ、
１５は定電流源、１４はキャパシタ、１８はＮＡＮＤゲ
ートおよび１９は出力端子である。このパルス幅制限回
路５は、入力信号波形が「Ｈ」になると、トランジスタ
１３がオフとなり、キャパシタ１４が充電され、図６の
（ｎ）に示すように、トランジスタ１３のエミッタ電圧
が下がってくる。トランジスタ１３のエミッタの電圧の
減少特性はキャパシタ１４と定電流源１５の設定によっ
て調整される。その電圧が閾値Ｖth1より低くなるとイ
ンバータ１６，１７の出力レベルが反転しそれぞれ図６
の（ｏ），（ｐ）に示すように変化する。図６の（ｅ）
のような信号波形の場合には、パルス幅ｙのノイズ信号
はパルス幅が狭いのでキャパシタ１４の電圧は閾値Ｖ
th1まで下がることができない。したがって、インバー
タ１６，１７の極性は変化しない。このために、ＮＡＮ
Ｄゲート１８の出力（ｆ）は、ノイズ信号ｙについては
入力信号（ｅ）と同じ幅であり、極性のみが反転された
信号が出力される。
の詳細な構造を示す図である。図６はパルス幅制限回路
５の動作を説明するためのタイミングチャートを示す図
である。図５において、１０は入力端子、１１は電源、
１２，１６，１７はインバータ、１３はトランジスタ、
１５は定電流源、１４はキャパシタ、１８はＮＡＮＤゲ
ートおよび１９は出力端子である。このパルス幅制限回
路５は、入力信号波形が「Ｈ」になると、トランジスタ
１３がオフとなり、キャパシタ１４が充電され、図６の
（ｎ）に示すように、トランジスタ１３のエミッタ電圧
が下がってくる。トランジスタ１３のエミッタの電圧の
減少特性はキャパシタ１４と定電流源１５の設定によっ
て調整される。その電圧が閾値Ｖth1より低くなるとイ
ンバータ１６，１７の出力レベルが反転しそれぞれ図６
の（ｏ），（ｐ）に示すように変化する。図６の（ｅ）
のような信号波形の場合には、パルス幅ｙのノイズ信号
はパルス幅が狭いのでキャパシタ１４の電圧は閾値Ｖ
th1まで下がることができない。したがって、インバー
タ１６，１７の極性は変化しない。このために、ＮＡＮ
Ｄゲート１８の出力（ｆ）は、ノイズ信号ｙについては
入力信号（ｅ）と同じ幅であり、極性のみが反転された
信号が出力される。
【００１９】一方、ＭＲヘッドの外乱信号の場合には、
入力信号のパルス幅はｘである。キャパシタ１４の電圧
が閾値Ｖth1より低くなるまでの時間ｘ1は、上記のパル
ス幅ｘよりも短く設定される。この場合は、キャパシタ
１４の電圧が閾値Ｖth1よりも低くなると、インバータ
１６，１７の極性は、図６の（ｏ），（ｐ）のように反
転する。したがって、ＮＡＮＤゲート１８の入力端子に
（ｐ）の信号波形と（ｅ）の信号波形が入力しその出力
は（ｆ）に示すように、パルス幅ｘ1の信号が出力され
る。上述したように、パルス幅制限回路５においては、
ＭＲヘッドの外乱信号のように長いパルス幅の信号が入
力してもパルス幅制限回路５であらかじめ定められた所
定のパルス幅（この場合はｘ1）が出力される。上述の
動作は、パルス幅制限回路７においても同様であるの
で、パルス幅制限回路７における動作説明は省略する。
入力信号のパルス幅はｘである。キャパシタ１４の電圧
が閾値Ｖth1より低くなるまでの時間ｘ1は、上記のパル
ス幅ｘよりも短く設定される。この場合は、キャパシタ
１４の電圧が閾値Ｖth1よりも低くなると、インバータ
１６，１７の極性は、図６の（ｏ），（ｐ）のように反
転する。したがって、ＮＡＮＤゲート１８の入力端子に
（ｐ）の信号波形と（ｅ）の信号波形が入力しその出力
は（ｆ）に示すように、パルス幅ｘ1の信号が出力され
る。上述したように、パルス幅制限回路５においては、
ＭＲヘッドの外乱信号のように長いパルス幅の信号が入
力してもパルス幅制限回路５であらかじめ定められた所
定のパルス幅（この場合はｘ1）が出力される。上述の
動作は、パルス幅制限回路７においても同様であるの
で、パルス幅制限回路７における動作説明は省略する。
【００２０】
【発明の効果】請求項１記載の発明によれば、本発明
は、ＭＲヘッドで読み出された信号と閾値Ｖthとを比較
する比較器と、比較器の出力信号に含まれるパルスのう
ち、所定のパルス幅ｘ1以上のパルス幅ｘを有するパル
スの幅をｘ1に制限するパルス幅制限回路と、比較器の
出力信号をＤ端子およびＲ端子に入力し、パルス幅制限
回路の出力をＴ端子に入力し、反転出力端子（ＱＣ）か
ら出力を得るＤフリップフロップ回路とから構成される
ので、読み出し信号にノイズが含まれている場合でも、
そのノイズに影響されることなく、確実にＭＲヘッドの
ディスク接触を示す外乱信号を検出することができる。
は、ＭＲヘッドで読み出された信号と閾値Ｖthとを比較
する比較器と、比較器の出力信号に含まれるパルスのう
ち、所定のパルス幅ｘ1以上のパルス幅ｘを有するパル
スの幅をｘ1に制限するパルス幅制限回路と、比較器の
出力信号をＤ端子およびＲ端子に入力し、パルス幅制限
回路の出力をＴ端子に入力し、反転出力端子（ＱＣ）か
ら出力を得るＤフリップフロップ回路とから構成される
ので、読み出し信号にノイズが含まれている場合でも、
そのノイズに影響されることなく、確実にＭＲヘッドの
ディスク接触を示す外乱信号を検出することができる。
【００２１】請求項２記載の発明によれば、本発明は、
ＭＲヘッドで読み出された信号と閾値Ｖthとを比較する
比較器と、比較器の出力信号に含まれるパルスのうち、
第１の所定のパルス幅ｘ1以上のパルス幅を有するパル
スの幅をｘ1に制限する第１のパルス幅制限回路と、比
較器の出力信号をＤ端子およびＲ端子に入力し、第１の
パルス幅制限回路の出力をＴ端子に入力し、反転出力端
子（ＱＣ）から出力を得るＤフリップフロップ回路と、
Ｄフリップフロップ回路の出力信号を入力し、第２の所
定のパルス幅ｘ2を有するパルスを発生させる第２のパ
ルス幅制限回路と、第２のパルス幅制限回路の出力信号
とＤフリップフロップ回路の出力信号とを入力し、ＭＲ
ヘッドの外乱信号に近いパルス幅の信号を得るＮＡＮＤ
ゲートとから構成されるので、読み出し信号にノイズが
含まれている場合でも、そのノイズに影響されることな
く、確実にＭＲヘッドのディスク接触を示す外乱信号を
検出できると共に、ＭＲヘッドの外乱信号と同程度のパ
ルス幅の検出信号を得ることができる。
ＭＲヘッドで読み出された信号と閾値Ｖthとを比較する
比較器と、比較器の出力信号に含まれるパルスのうち、
第１の所定のパルス幅ｘ1以上のパルス幅を有するパル
スの幅をｘ1に制限する第１のパルス幅制限回路と、比
較器の出力信号をＤ端子およびＲ端子に入力し、第１の
パルス幅制限回路の出力をＴ端子に入力し、反転出力端
子（ＱＣ）から出力を得るＤフリップフロップ回路と、
Ｄフリップフロップ回路の出力信号を入力し、第２の所
定のパルス幅ｘ2を有するパルスを発生させる第２のパ
ルス幅制限回路と、第２のパルス幅制限回路の出力信号
とＤフリップフロップ回路の出力信号とを入力し、ＭＲ
ヘッドの外乱信号に近いパルス幅の信号を得るＮＡＮＤ
ゲートとから構成されるので、読み出し信号にノイズが
含まれている場合でも、そのノイズに影響されることな
く、確実にＭＲヘッドのディスク接触を示す外乱信号を
検出できると共に、ＭＲヘッドの外乱信号と同程度のパ
ルス幅の検出信号を得ることができる。
【００２２】請求項３記載の発明によれば、本発明は、
第１の所定のパルス幅ｘ1と第２の所定のパルス幅ｘ2は
等しくなるように構成されるので、ＭＲヘッドの外乱信
号に等しいパルス幅の検出信号が得られる。
第１の所定のパルス幅ｘ1と第２の所定のパルス幅ｘ2は
等しくなるように構成されるので、ＭＲヘッドの外乱信
号に等しいパルス幅の検出信号が得られる。
【図１】 本発明の実施の一形態によるリード／ライト
（Ｒ／Ｗ）アンプの構成を示す図である。
（Ｒ／Ｗ）アンプの構成を示す図である。
【図２】 本発明の実施の形態１における外乱信号検出
回路の構成を示す図である。
回路の構成を示す図である。
【図３】 本発明の実施の形態２における外乱信号検出
回路の構成を示す図である。
回路の構成を示す図である。
【図４】 本発明の外乱信号検出回路の動作を説明する
ためのタイミングチャートを示す図である。
ためのタイミングチャートを示す図である。
【図５】 本発明のパルス幅制限回路の構成を示す図で
ある。
ある。
【図６】 本発明のパルス幅制限回路の動作を説明する
ためのタイミングチャートを示す図である。
ためのタイミングチャートを示す図である。
【図７】 従来のハードディスクドライブの一般的なブ
ロック構成を示す図である。
ロック構成を示す図である。
【図８】 従来のリード／ライト（Ｒ／Ｗ）アンプのブ
ロック構成を示す図である。
ロック構成を示す図である。
【図９】 従来のＲ／Ｗアンプの各部の信号を示す図で
ある。
ある。
３ 比較回路（ＣＯＭＰ） ５，７ パルス幅制限回路 ６ フリップフロップ回路 ８ ＮＡＮＤゲート １０ 入力端子 １１ 電源 １２，１６，１７ インバータ １３ トランジスタ １４ キャパシタ １５ 定電流源 １８ ＮＡＮＤゲート １９ 出力端子 ５６ Ｒ／Ｗアンプ ８０ 第１の増幅器 ８２ 第２の増幅器 ８８ 外乱信号検出回路 １００ 入力端子 ２００ 出力端子 ４００ 外乱信号を出力する出力端子
Claims (3)
- 【請求項１】 ＭＲヘッドで読み出された信号と閾値Ｖ
thとを比較する比較器と、 前記比較器の出力信号に含まれるパルスのうち、所定の
パルス幅ｘ1以上のパルス幅ｘを有するパルスの幅をｘ1
に制限するパルス幅制限回路と、 前記比較器の出力信号をＤ端子およびＲ端子に入力し、
前記パルス幅制限回路の出力をＴ端子に入力し、反転出
力端子（ＱＣ）から出力を得るＤフリップフロップ回路
とから構成され、 ＭＲヘッドで読み出された信号の中からＭＲヘッドがデ
ィスク表面と接触するときに発生される外乱波形を検出
することを特徴とするＭＲヘッドのディスク接触検出回
路。 - 【請求項２】 ＭＲヘッドで読み出された信号と閾値Ｖ
thとを比較する比較器と、 前記比較器の出力信号に含まれるパルスのうち、第１の
所定のパルス幅ｘ1以上のパルス幅を有するパルスの幅
をｘ1に制限する第１のパルス幅制限回路と、 前記比較器の出力信号をＤ端子およびＲ端子に入力し、
前記第１のパルス幅制限回路の出力をＴ端子に入力し、
反転出力端子（ＱＣ）から出力を得るＤフリップフロッ
プ回路と、 前記Ｄフリップフロップ回路の出力信号を入力し、第２
の所定のパルス幅ｘ2を有するパルスを発生させる第２
のパルス幅制限回路と、 前記第２のパルス幅制限回路の出力信号と前記Ｄフリッ
プフロップ回路の出力信号とを入力し、ＭＲヘッドの外
乱信号に近いパルス幅の信号を得るＮＡＮＤゲートとか
ら構成され、 ＭＲヘッドで読み出された信号の中からＭＲヘッドがデ
ィスク表面と接触するときに発生される外乱波形を検出
することを特徴とするＭＲヘッドのディスク接触検出回
路。 - 【請求項３】 請求項２記載のＭＲヘッドのディスク接
触検出回路において、第１の所定のパルス幅ｘ1と第２
の所定のパルス幅ｘ2は等しくなるように設定されるこ
とを特徴とするＭＲヘッドのディスク接触検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22773895A JP3465433B2 (ja) | 1995-09-05 | 1995-09-05 | Ｍｒヘッドのディスク接触検出回路 |
| US08/587,020 US5680265A (en) | 1995-09-05 | 1996-01-16 | Circuit for detecting contact of MR head with disk surface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22773895A JP3465433B2 (ja) | 1995-09-05 | 1995-09-05 | Ｍｒヘッドのディスク接触検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0973747A true JPH0973747A (ja) | 1997-03-18 |
| JP3465433B2 JP3465433B2 (ja) | 2003-11-10 |
Family
ID=16865598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22773895A Expired - Fee Related JP3465433B2 (ja) | 1995-09-05 | 1995-09-05 | Ｍｒヘッドのディスク接触検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5680265A (ja) |
| JP (1) | JP3465433B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917670A (en) * | 1996-10-15 | 1999-06-29 | Quantum Corporation | Method for recovering data from disk with magneto-resistive head in presence of thermal asperities |
| US5825181A (en) * | 1997-01-21 | 1998-10-20 | Seagate Technology, Inc. | Multi-impact thermal asperity sensor head |
| JPH10214408A (ja) * | 1997-01-31 | 1998-08-11 | Toshiba Corp | 磁気ヘッドアセンブリ及び同磁気ヘッドアセンブリを備えた磁気ディスク装置 |
| US6071007A (en) * | 1997-05-21 | 2000-06-06 | Seagate Technology, Inc. | Thermal asperity detection head |
| DE19804407A1 (de) * | 1998-02-05 | 1999-08-12 | Bosch Gmbh Robert | Schaltungsanordnung für die Überwachung eines getakteten Verbrauchers |
| US6119261A (en) * | 1998-03-17 | 2000-09-12 | Quantum Corporation | Method for recovering data from disk with a dynamic erasure offset ECC data recovery protocol |
| US6140855A (en) * | 1999-03-30 | 2000-10-31 | International Business Machines Corporation | Dynamic-latch-receiver with self-reset pointer |
| US6337649B1 (en) * | 2000-03-28 | 2002-01-08 | Litton Systems, Inc. | Comparator digital noise filter |
| US7889447B2 (en) * | 2009-01-14 | 2011-02-15 | Seagate Technology Llc | Readback signal-based head-disc contact detection using AM/FM demodulation |
| DE102015212848A1 (de) | 2015-07-09 | 2017-01-12 | Forschungszentrum Jülich GmbH | Filterschaltung zur Filterung eines Eingangssignals eines Analog-Digital-Wandlers |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3906379A (en) * | 1974-04-25 | 1975-09-16 | Computer Identics Corp | Threshold error compensator for pulse width measurement circuit |
| US4165491A (en) * | 1976-11-08 | 1979-08-21 | Sperry Rand Corporation | Circuit for detecting zero crossing points for data signal |
| US4371900A (en) * | 1981-01-23 | 1983-02-01 | Memorex Corporation | Equalization of DC null in reproducing a high density recording |
| US4760472A (en) * | 1987-02-06 | 1988-07-26 | Magnetic Peripherals Inc. | Dual channel readback recovery system |
| US5027340A (en) * | 1989-06-01 | 1991-06-25 | Mitsubishi Denki Kabushiki Kaisha | Object lens head assembly |
| JP3333248B2 (ja) * | 1992-11-10 | 2002-10-15 | 株式会社東芝 | デューティ検出回路 |
| KR950006841B1 (ko) * | 1992-11-27 | 1995-06-23 | 삼성전자주식회사 | 디스크 구동장치의 데이타 검출레벨 조정회로 |
-
1995
- 1995-09-05 JP JP22773895A patent/JP3465433B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-16 US US08/587,020 patent/US5680265A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5680265A (en) | 1997-10-21 |
| JP3465433B2 (ja) | 2003-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3465433B2 (ja) | Ｍｒヘッドのディスク接触検出回路 | |
| KR950006841B1 (ko) | 디스크 구동장치의 데이타 검출레벨 조정회로 | |
| US6051997A (en) | Circuit for tracking rapid changes in mid-point voltage of a data signal | |
| JP3501636B2 (ja) | ハードディスクドライブのデータ補償回路及びその方法 | |
| US6608728B1 (en) | Magnetic disk unit | |
| JPH02166670A (ja) | 磁気ディスク装置 | |
| JP3576983B2 (ja) | 磁気記録装置 | |
| US6349007B1 (en) | Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier | |
| JP3924405B2 (ja) | データ・ブロックの書き込み方法、装置、及び記憶媒体 | |
| JP3680118B2 (ja) | 磁気記録装置 | |
| US6489779B1 (en) | System and method for terminal short detection | |
| JPH1139839A (ja) | 記録再生装置 | |
| JPH04246638A (ja) | カメラの磁気再生装置 | |
| KR950004268Y1 (ko) | 디스크 구동장치의 데이터 검출레벨 조정회로 | |
| JPH0696405A (ja) | ピーク検出回路 | |
| JP2003338146A (ja) | ディスク装置と情報記録媒体 | |
| US6728056B2 (en) | Current stealing circuit to control the impedance of a TGMR head amplifier biasing circuit regardless of whether the head amplifier is turned on | |
| JP2507692B2 (ja) | フレキシブルディスク装置 | |
| JPH05314413A (ja) | ピーク検出装置 | |
| JPS60263374A (ja) | 磁気記録信号再生装置 | |
| JP2003303403A (ja) | 磁気記録再生装置のヘッドアンプ回路 | |
| JPH06349013A (ja) | 周波数変調信号の２値データ読取り方法 | |
| JPH06302090A (ja) | 磁気ディスク装置 | |
| JPH01173368A (ja) | スライスレベル設定制御方式 | |
| JPH1125434A (ja) | 磁気記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |