JPH097384A - チャージポンプ形負電圧供給回路用位相信号発生回路 - Google Patents
チャージポンプ形負電圧供給回路用位相信号発生回路Info
- Publication number
- JPH097384A JPH097384A JP15165596A JP15165596A JPH097384A JP H097384 A JPH097384 A JP H097384A JP 15165596 A JP15165596 A JP 15165596A JP 15165596 A JP15165596 A JP 15165596A JP H097384 A JPH097384 A JP H097384A
- Authority
- JP
- Japan
- Prior art keywords
- phase signal
- circuit
- signal
- phase
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 低い電源電圧でも使用可能な位相信号発生回
路 【解決手段】 本発明の位相信号発生回路は、周期的
に、第１の位相信号対（Ａ'boost，Ｂ' ）及び第２の位
相信号対（Ｃ'boost，Ｄ' ）を発生するようになってお
り、第１乃至第３回路より成っている。第１回路（ＯＳ
Ｃ1 ）は、各位相信号対のうちの第１位相信号（Ｂ' ，
Ｄ' ）を生成し、第１位相信号はオーバラップせず且つ
電圧０と電圧ＶＣＣとの間を切替わる。第２回路（ＯＳ
Ｃ2 ）及び第３回路（ＯＳＣ3 ）は、それぞれ、第１位
相信号から各位相信号対のうちの第２位相信号（Ａ'boo
st，Ｃ'boost）を生成し、第２位相信号は第１位相信号
とオーバラップせず且つ負電圧−Ｖと電圧ＶＣＣとの間
を切替わる。この位相信号発生回路で発生される位相信
号Ａ'boost，Ｂ' ，Ｃ'boost，Ｄ'は、チャージポンプ
形負電圧供給回路を制御するのに利用される。
路 【解決手段】 本発明の位相信号発生回路は、周期的
に、第１の位相信号対（Ａ'boost，Ｂ' ）及び第２の位
相信号対（Ｃ'boost，Ｄ' ）を発生するようになってお
り、第１乃至第３回路より成っている。第１回路（ＯＳ
Ｃ1 ）は、各位相信号対のうちの第１位相信号（Ｂ' ，
Ｄ' ）を生成し、第１位相信号はオーバラップせず且つ
電圧０と電圧ＶＣＣとの間を切替わる。第２回路（ＯＳ
Ｃ2 ）及び第３回路（ＯＳＣ3 ）は、それぞれ、第１位
相信号から各位相信号対のうちの第２位相信号（Ａ'boo
st，Ｃ'boost）を生成し、第２位相信号は第１位相信号
とオーバラップせず且つ負電圧−Ｖと電圧ＶＣＣとの間
を切替わる。この位相信号発生回路で発生される位相信
号Ａ'boost，Ｂ' ，Ｃ'boost，Ｄ'は、チャージポンプ
形負電圧供給回路を制御するのに利用される。
Description
【０００１】
【発明の属する技術分野】本発明は、電圧が供給され、
且つ、負の電圧を発生する必要がある電子回路に関す
る。本発明は、より詳細には、チャージポンプ形負電圧
供給回路のための位相信号発生回路に関する。
且つ、負の電圧を発生する必要がある電子回路に関す
る。本発明は、より詳細には、チャージポンプ形負電圧
供給回路のための位相信号発生回路に関する。
【０００２】
【従来の技術】現在、チャージポンプ形の負の高電圧発
生回路は、集積回路の分野において使用が増大しつつあ
る。例えば、米国特許第5,077,691 号明細書には、この
種のチャージポンプ形回路、及び、フラッシュ形ＥＥＰ
ＲＯＭメモリのプログラミングへの応用が記載されてい
る。
生回路は、集積回路の分野において使用が増大しつつあ
る。例えば、米国特許第5,077,691 号明細書には、この
種のチャージポンプ形回路、及び、フラッシュ形ＥＥＰ
ＲＯＭメモリのプログラミングへの応用が記載されてい
る。
【０００３】図１は、Ｐ形基板を用いるＭＯＳ技術手段
によって作成された公知のポンプ構造のブロック図を示
している。このポンプ構造は、ｎ個（ここで、ｎは整数
である）の基本セルＣ1 〜Ｃn からなるセットを有して
おり、各セルの構成は図２に示されている。これらのセ
ルは入力Ｅと出力Ｓとの間に直列接続される。従来技術
では、このような回路の目的は、正の電源電圧ＶＣＣ及
び基準電圧即ちアース電位から生成される負電圧を、図
１のブロック図においてコンデンサＣOUT で示される容
量性回路に供給することにある。これらのセルは、０ボ
ルト（アース電位）とＶＣＣとの間を周期的に切替わる
パイロット（制御）信号即ち位相信号Ａ，Ｂ，Ｃ，Ｄ
〔図３のタイミング線図（ａ）〜（ｄ）に図示されてい
る〕を受信する。
によって作成された公知のポンプ構造のブロック図を示
している。このポンプ構造は、ｎ個（ここで、ｎは整数
である）の基本セルＣ1 〜Ｃn からなるセットを有して
おり、各セルの構成は図２に示されている。これらのセ
ルは入力Ｅと出力Ｓとの間に直列接続される。従来技術
では、このような回路の目的は、正の電源電圧ＶＣＣ及
び基準電圧即ちアース電位から生成される負電圧を、図
１のブロック図においてコンデンサＣOUT で示される容
量性回路に供給することにある。これらのセルは、０ボ
ルト（アース電位）とＶＣＣとの間を周期的に切替わる
パイロット（制御）信号即ち位相信号Ａ，Ｂ，Ｃ，Ｄ
〔図３のタイミング線図（ａ）〜（ｄ）に図示されてい
る〕を受信する。
【０００４】図２に示される基本セルは次のものを備え
ている：電圧Ｖinを受けるための入力ＩＮ、電圧Ｖout
を与えるための出力ＯＵＴ、及び、クロック信号ＣＫ1
，ＣＫ2 を受信するための２つの入力ＣＫＩＮ1 ，Ｃ
ＫＩＮ2 。
ている：電圧Ｖinを受けるための入力ＩＮ、電圧Ｖout
を与えるための出力ＯＵＴ、及び、クロック信号ＣＫ1
，ＣＫ2 を受信するための２つの入力ＣＫＩＮ1 ，Ｃ
ＫＩＮ2 。
【０００５】また、図２に示されるこのセルは次のもの
から成っている：ドレインが入力ＩＮに接続され、ソー
スが出力ＯＵＴに接続された第１のＰ形トランジスタ
Ｔ、ソースが入力ＩＮに接続され、ドレインが第１のＰ
形トランジスタＴの制御ゲートに接続され、制御ゲート
が出力ＯＵＴに接続された第２のＰ形トランジスタ
Ｔ’、第１の極が第１のＰ形トランジスタＴの制御ゲー
トに接続され、第２の極が入力ＣＫＩＮ1 に接続された
第１のコンデンサＣa 、及び、第１の極が出力ＯＵＴに
接続され、第２の極が入力ＣＫＩＮ2 に接続された第２
のコンデンサＣb 。
から成っている：ドレインが入力ＩＮに接続され、ソー
スが出力ＯＵＴに接続された第１のＰ形トランジスタ
Ｔ、ソースが入力ＩＮに接続され、ドレインが第１のＰ
形トランジスタＴの制御ゲートに接続され、制御ゲート
が出力ＯＵＴに接続された第２のＰ形トランジスタ
Ｔ’、第１の極が第１のＰ形トランジスタＴの制御ゲー
トに接続され、第２の極が入力ＣＫＩＮ1 に接続された
第１のコンデンサＣa 、及び、第１の極が出力ＯＵＴに
接続され、第２の極が入力ＣＫＩＮ2 に接続された第２
のコンデンサＣb 。
【０００６】実際には、コンデンサＣa ，Ｃb は、Ｐ形
トランジスタで作成され、制御ゲートにはこれらのコン
デンサの第１の極が対応し、ドレイン及びソースを相互
に接続してこれに第２の極が対応する。
トランジスタで作成され、制御ゲートにはこれらのコン
デンサの第１の極が対応し、ドレイン及びソースを相互
に接続してこれに第２の極が対応する。
【０００７】信号ＣＫ1 ，ＣＫ2 は、それぞれ、図３の
（ａ），（ｃ）に示される位相信号Ａ，Ｂ、或いは、図
３の（ｄ），（ｂ）に示される位相信号Ｃ，Ｄの何れか
に対応する。 従って、各セルは一対の位相信号（Ａ，
Ｂ）又は（Ｃ，Ｄ）によって制御される。所定のセルを
制御するこれらの位相信号は、その低値状態がオーバラ
ップしない（即ち、位相信号Ａ，Ｂ或いは位相信号Ｃ，
Ｄが同時に「０」にはならない）。
（ａ），（ｃ）に示される位相信号Ａ，Ｂ、或いは、図
３の（ｄ），（ｂ）に示される位相信号Ｃ，Ｄの何れか
に対応する。 従って、各セルは一対の位相信号（Ａ，
Ｂ）又は（Ｃ，Ｄ）によって制御される。所定のセルを
制御するこれらの位相信号は、その低値状態がオーバラ
ップしない（即ち、位相信号Ａ，Ｂ或いは位相信号Ｃ，
Ｄが同時に「０」にはならない）。
【０００８】位相信号Ａ，Ｄが当初０ボルトであり、位
相信号Ｂ，Ｃが当初ＶＣＣであると仮定し、位相信号
Ａ，Ｂ，Ｃ，Ｄを次のような関係にする：位相信号Ａを
ＶＣＣに確立することによって位相信号ＤをＶＣＣに確
立し、位相信号ＤをＶＣＣに確立することによって位相
信号Ｂを「０」に降下し、位相信号Ｂを「０」に降下す
ることによって位相信号Ｃを「０」に降下し、所定時間
の後、この位相信号ＣをＶＣＣに立上げ、位相信号Ｃを
ＶＣＣに確立することによって位相信号ＢをＶＣＣに確
立し、位相信号ＢをＶＣＣに確立することによって位相
信号Ｄを「０」に降下し、位相信号Ｄを「０」に降下す
ることによって位相信号Ａを「０」に降下し、その後、
この位相信号ＡをＶＣＣに立上げ、以下、同様のことを
繰り返す。
相信号Ｂ，Ｃが当初ＶＣＣであると仮定し、位相信号
Ａ，Ｂ，Ｃ，Ｄを次のような関係にする：位相信号Ａを
ＶＣＣに確立することによって位相信号ＤをＶＣＣに確
立し、位相信号ＤをＶＣＣに確立することによって位相
信号Ｂを「０」に降下し、位相信号Ｂを「０」に降下す
ることによって位相信号Ｃを「０」に降下し、所定時間
の後、この位相信号ＣをＶＣＣに立上げ、位相信号Ｃを
ＶＣＣに確立することによって位相信号ＢをＶＣＣに確
立し、位相信号ＢをＶＣＣに確立することによって位相
信号Ｄを「０」に降下し、位相信号Ｄを「０」に降下す
ることによって位相信号Ａを「０」に降下し、その後、
この位相信号ＡをＶＣＣに立上げ、以下、同様のことを
繰り返す。
【０００９】１つのセルにおいては、負の電荷が信号Ｃ
Ｋ1 （即ち位相信号Ａ又はＣ）の立下りエッジにて入力
ＩＮから転送されるが、このときトランジスタＴはオン
状態である。この信号ＣＫ1 の立上りエッジによって、
トランジスタＴはオフになる。信号ＣＫ2 （即ち、位相
信号Ｂ又はＤ）の立下りエッジによって、出力電圧Ｖou
t は絶対値がＶＣＣだけ増大する。
Ｋ1 （即ち位相信号Ａ又はＣ）の立下りエッジにて入力
ＩＮから転送されるが、このときトランジスタＴはオン
状態である。この信号ＣＫ1 の立上りエッジによって、
トランジスタＴはオフになる。信号ＣＫ2 （即ち、位相
信号Ｂ又はＤ）の立下りエッジによって、出力電圧Ｖou
t は絶対値がＶＣＣだけ増大する。
【００１０】連続するセルが、それぞれの入力ＣＫＩＮ
1 ，ＣＫＩＮ2 に反対極性をもつ信号を受信するよう
に、セルは順次２つずつ接続される。各セルは、後続す
るセル及び先行するセルと互い違いに接続される。第１
番目のセルＣ1 の入力が入力Ｅに接続され、このセルは
アース電位に接続される。負の電荷が除々に１つのセル
から別のセルに転送され、負の出力電圧ＶＮ（この電圧
は最後のセルＣn の出力を表す）は絶対値が除々に増大
する。
1 ，ＣＫＩＮ2 に反対極性をもつ信号を受信するよう
に、セルは順次２つずつ接続される。各セルは、後続す
るセル及び先行するセルと互い違いに接続される。第１
番目のセルＣ1 の入力が入力Ｅに接続され、このセルは
アース電位に接続される。負の電荷が除々に１つのセル
から別のセルに転送され、負の出力電圧ＶＮ（この電圧
は最後のセルＣn の出力を表す）は絶対値が除々に増大
する。
【００１１】現在は、広範囲にわたる電源電圧に対して
動作する回路、より詳細にいうと、例えば３ボルト乃至
更にそれ以下といった低い電源電圧の要求に対して動作
することができる回路の生産に向かう傾向になってい
る。
動作する回路、より詳細にいうと、例えば３ボルト乃至
更にそれ以下といった低い電源電圧の要求に対して動作
することができる回路の生産に向かう傾向になってい
る。
【００１２】上述したポンプ形回路は、電源電圧ＶＣＣ
が各セルのトランジスタＴをターンオンするのに、即
ち、このトランジスタの閾値電圧より大きいドレイン−
ゲート電位差を作り出すのに十分な高電圧である限り、
精確に動作する。
が各セルのトランジスタＴをターンオンするのに、即
ち、このトランジスタの閾値電圧より大きいドレイン−
ゲート電位差を作り出すのに十分な高電圧である限り、
精確に動作する。
【００１３】
【発明が解決しようとする課題】本発明の目的は、上述
したような電圧供給回路の動作速度を設定し（cadencer
le fonctionment）、かつ、低い電源電圧に対するこの
ような電圧供給回路の使用を可能にするための位相信号
発生回路を提供することにある。
したような電圧供給回路の動作速度を設定し（cadencer
le fonctionment）、かつ、低い電源電圧に対するこの
ような電圧供給回路の使用を可能にするための位相信号
発生回路を提供することにある。
【００１４】
【課題を解決するための手段】そこで、本発明は、チャ
ージポンプ形負電圧供給回路のための位相信号発生回路
に関しており、この回路は、周期的に、第１の位相信号
対及び第２の位相信号対を発生するものであり、各位相
信号対のうちの第１位相信号を発生するための第１回路
であって、これら第１位相信号はオーバラップせず且つ
電圧０と電圧ＶＣＣとの間を切替わるものである第１回
路、並びに、これら第１位相信号から、それぞれ、第１
の位相信号対のうちの第２位相信号、及び、第２の位相
信号対のうちの第２位相信号を発生するための第２及び
第３回路であって、これら第２位相信号は第１位相信号
とオーバラップせず且つ負電圧−Ｖと電圧ＶＣＣとの間
を切替わるものである第２回路より成っている。本発明
の他の特別な特徴及び利点は、添付した図面を用いた以
下の説明からより明瞭に理解することができる。
ージポンプ形負電圧供給回路のための位相信号発生回路
に関しており、この回路は、周期的に、第１の位相信号
対及び第２の位相信号対を発生するものであり、各位相
信号対のうちの第１位相信号を発生するための第１回路
であって、これら第１位相信号はオーバラップせず且つ
電圧０と電圧ＶＣＣとの間を切替わるものである第１回
路、並びに、これら第１位相信号から、それぞれ、第１
の位相信号対のうちの第２位相信号、及び、第２の位相
信号対のうちの第２位相信号を発生するための第２及び
第３回路であって、これら第２位相信号は第１位相信号
とオーバラップせず且つ負電圧−Ｖと電圧ＶＣＣとの間
を切替わるものである第２回路より成っている。本発明
の他の特別な特徴及び利点は、添付した図面を用いた以
下の説明からより明瞭に理解することができる。
【００１５】
【発明の実施の形態】図１には、例えばＰ形基板からＭ
ＯＳ技術により形成されるような公知のポンプ構造のブ
ロック図が示されている。このポンプ構造は、ｎ個（こ
こで、ｎは整数である）の基本セルＣ1 〜Ｃn からなる
セットを有しており、各セルの構成は図２に示されてい
る。これらのセルは入力Ｅと出力Ｓとの間に直列接続さ
れる。この種の回路の目的は、従来より、正の電源電圧
ＶＣＣ及び基準電圧即ちアース電位から生成される負電
圧を、図１においてコンデンサＣOUT でブロック図的に
示される容量性回路に供給することにある。これらのセ
ルは、０ボルト（アース電位）とＶＣＣとの間を周期的
に切替わるパイロット（制御）信号即ち位相信号Ａ，
Ｂ，Ｃ，Ｄ〔図３のタイミング線図（ａ）〜（ｄ）に図
示されている〕を受信する。
ＯＳ技術により形成されるような公知のポンプ構造のブ
ロック図が示されている。このポンプ構造は、ｎ個（こ
こで、ｎは整数である）の基本セルＣ1 〜Ｃn からなる
セットを有しており、各セルの構成は図２に示されてい
る。これらのセルは入力Ｅと出力Ｓとの間に直列接続さ
れる。この種の回路の目的は、従来より、正の電源電圧
ＶＣＣ及び基準電圧即ちアース電位から生成される負電
圧を、図１においてコンデンサＣOUT でブロック図的に
示される容量性回路に供給することにある。これらのセ
ルは、０ボルト（アース電位）とＶＣＣとの間を周期的
に切替わるパイロット（制御）信号即ち位相信号Ａ，
Ｂ，Ｃ，Ｄ〔図３のタイミング線図（ａ）〜（ｄ）に図
示されている〕を受信する。
【００１６】各セルは、それ故、一対の位相信号（Ａ，
Ｂ）又は（Ｃ，Ｄ）によって制御され、所定のセルを制
御するこれらの位相信号は、その低値状態がオーバラッ
プしない（即ち、位相信号Ａ，Ｂ或いは位相信号Ｃ，Ｄ
が同時に「０」にはならない）。
Ｂ）又は（Ｃ，Ｄ）によって制御され、所定のセルを制
御するこれらの位相信号は、その低値状態がオーバラッ
プしない（即ち、位相信号Ａ，Ｂ或いは位相信号Ｃ，Ｄ
が同時に「０」にはならない）。
【００１７】図２に示される基本セルは次のものを備え
ている：電圧Ｖinを受けるための入力ＩＮ、電圧Ｖout
を与えるための出力ＯＵＴ、及び、クロック信号ＣＫ1
，ＣＫ2 を受信するための２つの入力ＣＫＩＮ1 ，Ｃ
ＫＩＮ2 。
ている：電圧Ｖinを受けるための入力ＩＮ、電圧Ｖout
を与えるための出力ＯＵＴ、及び、クロック信号ＣＫ1
，ＣＫ2 を受信するための２つの入力ＣＫＩＮ1 ，Ｃ
ＫＩＮ2 。
【００１８】図２に示されるこのセルは、また、次のも
のから成っている：ドレインが入力ＩＮに接続され、ソ
ースが出力ＯＵＴに接続された第１のＰ形トランジスタ
Ｔ、ソースが入力ＩＮに接続され、ドレインが第１のＰ
形トランジスタＴの制御ゲートに接続され、制御ゲート
が出力ＯＵＴに接続された第２のＰ形トランジスタ
Ｔ’、第１の極が第１のＰ形トランジスタＴの制御ゲー
トに接続され、第２の極が入力ＣＫＩＮ1 に接続された
第１のコンデンサＣa 、及び、第１の極が出力ＯＵＴに
接続され、第２の極が入力ＣＫＩＮ2 に接続された第２
のコンデンサＣb 。
のから成っている：ドレインが入力ＩＮに接続され、ソ
ースが出力ＯＵＴに接続された第１のＰ形トランジスタ
Ｔ、ソースが入力ＩＮに接続され、ドレインが第１のＰ
形トランジスタＴの制御ゲートに接続され、制御ゲート
が出力ＯＵＴに接続された第２のＰ形トランジスタ
Ｔ’、第１の極が第１のＰ形トランジスタＴの制御ゲー
トに接続され、第２の極が入力ＣＫＩＮ1 に接続された
第１のコンデンサＣa 、及び、第１の極が出力ＯＵＴに
接続され、第２の極が入力ＣＫＩＮ2 に接続された第２
のコンデンサＣb 。
【００１９】実際には、コンデンサＣa ，Ｃb は、Ｐ形
トランジスタで作成され、制御ゲートにはこれらのコン
デンサの第１の極が対応し、ドレイン及びソースを相互
に接続してこれに第２の極が対応する。信号ＣＫ1 ，Ｃ
Ｋ2 は、それぞれ、図３の（ａ），（ｃ）に示される位
相信号Ａ，Ｂ、或いは、図３の（ｄ），（ｂ）に示され
る位相信号Ｃ，Ｄの何れかに対応する。
トランジスタで作成され、制御ゲートにはこれらのコン
デンサの第１の極が対応し、ドレイン及びソースを相互
に接続してこれに第２の極が対応する。信号ＣＫ1 ，Ｃ
Ｋ2 は、それぞれ、図３の（ａ），（ｃ）に示される位
相信号Ａ，Ｂ、或いは、図３の（ｄ），（ｂ）に示され
る位相信号Ｃ，Ｄの何れかに対応する。
【００２０】位相信号Ａ，Ｄが当初「０」であり、位相
信号Ｂ，Ｃが当初ＶＣＣであると仮定し、位相信号Ａ，
Ｂ，Ｃ，Ｄを次のような関係にする：位相信号ＡをＶＣ
Ｃに確立することによって位相信号ＤをＶＣＣに確立
し、位相信号ＤをＶＣＣに確立することによって位相信
号Ｂを「０」に降下し、位相信号Ｂを「０」に降下する
ことによって位相信号Ｃを「０」に降下し、所定時間の
後、この位相信号ＣをＶＣＣに立上げ、位相信号ＣをＶ
ＣＣに確立することによって位相信号ＢをＶＣＣに確立
し、位相信号ＢをＶＣＣに確立することによって位相信
号Ｄを「０」に降下し、位相信号Ｄを「０」に降下する
ことによって位相信号Ａを「０」に降下し、その後、こ
の位相信号ＡをＶＣＣに立上げ、以下、同様のことを繰
り返す。
信号Ｂ，Ｃが当初ＶＣＣであると仮定し、位相信号Ａ，
Ｂ，Ｃ，Ｄを次のような関係にする：位相信号ＡをＶＣ
Ｃに確立することによって位相信号ＤをＶＣＣに確立
し、位相信号ＤをＶＣＣに確立することによって位相信
号Ｂを「０」に降下し、位相信号Ｂを「０」に降下する
ことによって位相信号Ｃを「０」に降下し、所定時間の
後、この位相信号ＣをＶＣＣに立上げ、位相信号ＣをＶ
ＣＣに確立することによって位相信号ＢをＶＣＣに確立
し、位相信号ＢをＶＣＣに確立することによって位相信
号Ｄを「０」に降下し、位相信号Ｄを「０」に降下する
ことによって位相信号Ａを「０」に降下し、その後、こ
の位相信号ＡをＶＣＣに立上げ、以下、同様のことを繰
り返す。
【００２１】１つのセルにおいては、負の電荷が信号Ｃ
Ｋ1 （即ち位相信号Ａ又はＣ）の立下りエッジにて入力
ＩＮから転送されるが、このときトランジスタＴはオン
状態である。この信号ＣＫ1 の立上りエッジによって、
トランジスタＴはオフになる。信号ＣＫ2 （即ち、位相
信号Ｂ又はＤ）の立下りエッジによって、出力電圧Ｖou
t は絶対値がＶＣＣだけ増大する。
Ｋ1 （即ち位相信号Ａ又はＣ）の立下りエッジにて入力
ＩＮから転送されるが、このときトランジスタＴはオン
状態である。この信号ＣＫ1 の立上りエッジによって、
トランジスタＴはオフになる。信号ＣＫ2 （即ち、位相
信号Ｂ又はＤ）の立下りエッジによって、出力電圧Ｖou
t は絶対値がＶＣＣだけ増大する。
【００２２】連続するセルが、それぞれの入力ＣＫＩＮ
1 ，ＣＫＩＮ2 に反対極性をもつ信号を受信するよう
に、セルは順次２つずつ接続される。各セルは、後続す
るセル及び先行するセルと互い違いに接続される。第１
番目のセルＣ1 の入力が入力Ｅに接続され、このセルは
アース電位に接続される。負の電荷が除々に１つのセル
から別のセルに転送され、負の出力電圧ＶＮ（この電圧
は最後のセルＣn の出力を表す）は絶対値が除々に増大
する。
1 ，ＣＫＩＮ2 に反対極性をもつ信号を受信するよう
に、セルは順次２つずつ接続される。各セルは、後続す
るセル及び先行するセルと互い違いに接続される。第１
番目のセルＣ1 の入力が入力Ｅに接続され、このセルは
アース電位に接続される。負の電荷が除々に１つのセル
から別のセルに転送され、負の出力電圧ＶＮ（この電圧
は最後のセルＣn の出力を表す）は絶対値が除々に増大
する。
【００２３】図５は、本発明により得られる位相信号発
生回路のブロック図を示している。この回路は、例えば
Ｐ形基板からＭＯＳ技術により作成することができる。
この回路は、図１，２を参照して説明したようなチャー
ジポンプを構成してこの種のポンプのパイロット（制
御）信号を発生するようにした集積回路で実現すること
ができる。このような集積回路は、例えば、メモリであ
る。
生回路のブロック図を示している。この回路は、例えば
Ｐ形基板からＭＯＳ技術により作成することができる。
この回路は、図１，２を参照して説明したようなチャー
ジポンプを構成してこの種のポンプのパイロット（制
御）信号を発生するようにした集積回路で実現すること
ができる。このような集積回路は、例えば、メモリであ
る。
【００２４】図５に示された回路は、図４の（ａ）〜
（ｄ）で示された４つの位相信号Ａ'boost，Ｄ' ，Ｂ'
，Ｃ'boostを発生する。これらの位相信号は、図３の
（ａ）〜（ｄ）に示された位相信号Ａ，Ｄ，Ｂ，Ｃとそ
の順序に関して類似している。位相信号Ａ，Ｄは、その
状態によって図１に示されたポンプのセルＣ1 〜Ｃn 内
の電荷の転送を制御するものであり、〔図３の（ａ）〜
（ｄ）に示された位相信号Ａ，Ｃにおけるように、電圧
０と電圧ＶＣＣとの間ではなく〕負電圧−Ｖと電源電圧
ＶＣＣとの間を切り替わる。
（ｄ）で示された４つの位相信号Ａ'boost，Ｄ' ，Ｂ'
，Ｃ'boostを発生する。これらの位相信号は、図３の
（ａ）〜（ｄ）に示された位相信号Ａ，Ｄ，Ｂ，Ｃとそ
の順序に関して類似している。位相信号Ａ，Ｄは、その
状態によって図１に示されたポンプのセルＣ1 〜Ｃn 内
の電荷の転送を制御するものであり、〔図３の（ａ）〜
（ｄ）に示された位相信号Ａ，Ｃにおけるように、電圧
０と電圧ＶＣＣとの間ではなく〕負電圧−Ｖと電源電圧
ＶＣＣとの間を切り替わる。
【００２５】ここで、位相信号Ａ'boost〔図４の（ａ）
で示される〕が当初負電圧−Ｖであり、位相信号Ｄ'
〔図４の（ｂ）で示される〕が当初「０」であり、そし
て、位相信号Ｂ' 及びＣ'boost〔図４の（ｃ）及び
（ｄ）で示される〕が当初ＶＣＣであると仮定して、位
相信号Ａ'boost，Ｂ' ，Ｃ'boost，Ｄ' を次のような関
係にする：位相信号Ａ'boostをＶＣＣに確立することに
よって位相信号Ｄ' をＶＣＣに確立し、位相信号Ｄ' を
ＶＣＣに確立することによって位相信号Ｂ' を「０」に
降下し、位相信号Ｂ' を「０」に降下することによって
位相信号Ｃ'boostを「０」に降下し、所定時間の後、こ
の位相信号Ｃ'boostをＶＣＣに立上げ、位相信号Ｃ'boo
stをＶＣＣに確立することによって位相信号Ｂ' をＶＣ
Ｃに確立し、位相信号Ｂ' をＶＣＣに確立することによ
って位相信号Ｄ' を「０」に降下し、位相信号Ｄ' を
「０」に降下することによって位相信号Ａ'boostを
「０」に降下し、その後、この位相信号Ａ'boostをＶＣ
Ｃに立上げ、以下、同様のことを繰り返す。
で示される〕が当初負電圧−Ｖであり、位相信号Ｄ'
〔図４の（ｂ）で示される〕が当初「０」であり、そし
て、位相信号Ｂ' 及びＣ'boost〔図４の（ｃ）及び
（ｄ）で示される〕が当初ＶＣＣであると仮定して、位
相信号Ａ'boost，Ｂ' ，Ｃ'boost，Ｄ' を次のような関
係にする：位相信号Ａ'boostをＶＣＣに確立することに
よって位相信号Ｄ' をＶＣＣに確立し、位相信号Ｄ' を
ＶＣＣに確立することによって位相信号Ｂ' を「０」に
降下し、位相信号Ｂ' を「０」に降下することによって
位相信号Ｃ'boostを「０」に降下し、所定時間の後、こ
の位相信号Ｃ'boostをＶＣＣに立上げ、位相信号Ｃ'boo
stをＶＣＣに確立することによって位相信号Ｂ' をＶＣ
Ｃに確立し、位相信号Ｂ' をＶＣＣに確立することによ
って位相信号Ｄ' を「０」に降下し、位相信号Ｄ' を
「０」に降下することによって位相信号Ａ'boostを
「０」に降下し、その後、この位相信号Ａ'boostをＶＣ
Ｃに立上げ、以下、同様のことを繰り返す。
【００２６】図５に示された位相信号発生回路は、位相
信号Ｂ' ，Ｄ' を発生するための回路ＯＳＣ1 、位相信
号Ａ'boostを発生するための回路ＯＳＣ2 、及び、位相
信号Ｃ'boostを発生するための回路ＯＳＣ3 から成って
いる。そして、この回路は、以下に説明するように信号
発生回路ＯＳＣ2 ，ＯＳＣ3 に与えられる制御信号を生
成する制御回路ＣＤＥを具備している。図５の回路の動
作を説明する前に、この回路の具体例について説明をす
る。
信号Ｂ' ，Ｄ' を発生するための回路ＯＳＣ1 、位相信
号Ａ'boostを発生するための回路ＯＳＣ2 、及び、位相
信号Ｃ'boostを発生するための回路ＯＳＣ3 から成って
いる。そして、この回路は、以下に説明するように信号
発生回路ＯＳＣ2 ，ＯＳＣ3 に与えられる制御信号を生
成する制御回路ＣＤＥを具備している。図５の回路の動
作を説明する前に、この回路の具体例について説明をす
る。
【００２７】回路ＯＳＣ1 の具体例は図６に示される。
回路ＯＳＣ1 は３つの入力及び２つの出力を有してい
る。入力１は制御論理信号ＯＮを受ける。出力２は位相
信号Ｄ' を与え、出力３は位相信号Ｂ' を与える。入力
４は回路ＯＳＣ2 から与えられる制御信号ＲＥＳＸを受
け、入力５は回路ＯＳＣ3 から与えられる制御信号ＲＥ
ＳＮを受ける。
回路ＯＳＣ1 は３つの入力及び２つの出力を有してい
る。入力１は制御論理信号ＯＮを受ける。出力２は位相
信号Ｄ' を与え、出力３は位相信号Ｂ' を与える。入力
４は回路ＯＳＣ2 から与えられる制御信号ＲＥＳＸを受
け、入力５は回路ＯＳＣ3 から与えられる制御信号ＲＥ
ＳＮを受ける。
【００２８】回路ＯＳＣ1 は、信号ＲＥＳＸ及び位相信
号Ｂ' を各入力に受ける２入力ＮＡＮＤゲートＧ1 を有
している。このゲートＧ1 の出力は直列接続された２つ
のインバータＩ1 ，Ｉ2 に接続され、２番目のインバー
タＩ2 の出力が位相信号Ｄ'を与える。回路ＯＳＣ1
は、更に、信号ＯＮ，ＲＥＳＸ及び位相信号Ｄ' を各入
力に受ける３入力論理ゲートＧ2 を有している。このゲ
ートＧ2 の出力は直列接続された２つのインバータＩ3
，Ｉ4 に接続され、２番目のインバータＩ4 の出力が
位相信号Ｂ' を与える。
号Ｂ' を各入力に受ける２入力ＮＡＮＤゲートＧ1 を有
している。このゲートＧ1 の出力は直列接続された２つ
のインバータＩ1 ，Ｉ2 に接続され、２番目のインバー
タＩ2 の出力が位相信号Ｄ'を与える。回路ＯＳＣ1
は、更に、信号ＯＮ，ＲＥＳＸ及び位相信号Ｄ' を各入
力に受ける３入力論理ゲートＧ2 を有している。このゲ
ートＧ2 の出力は直列接続された２つのインバータＩ3
，Ｉ4 に接続され、２番目のインバータＩ4 の出力が
位相信号Ｂ' を与える。
【００２９】回路ＣＤＥの具体例は図７に示される。回
路ＣＤＥは４つの入力及び２つの出力を有している。回
路ＣＤＥは、２つの入力14，15に位相信号Ａ' 、及び、
回路ＯＳＣ2 で生成される制御信号ＳＴＰＸを受け、２
つの入力16，17に位相信号Ｃ' 、及び、回路ＯＳＣ3 で
生成される制御信号ＳＴＰＮを受ける。この回路ＣＤＥ
は、最終的に、２つの出力18，19から２つの制御信号Ｒ
ＣＸ，ＲＣＮを与える。
路ＣＤＥは４つの入力及び２つの出力を有している。回
路ＣＤＥは、２つの入力14，15に位相信号Ａ' 、及び、
回路ＯＳＣ2 で生成される制御信号ＳＴＰＸを受け、２
つの入力16，17に位相信号Ｃ' 、及び、回路ＯＳＣ3 で
生成される制御信号ＳＴＰＮを受ける。この回路ＣＤＥ
は、最終的に、２つの出力18，19から２つの制御信号Ｒ
ＣＸ，ＲＣＮを与える。
【００３０】回路ＣＤＥは、２つの２入力ＮＡＮＤ論理
ゲートＧ3 ，Ｇ4 を有している。論理ゲートＧ3 は、１
つの入力に位相信号Ａ' を受け、他の入力がゲートＧ4
の出力に接続される。論理ゲートＧ4 は、１つの入力に
位相信号Ｃ' を受け、他の入力がゲートＧ3 の出力に接
続される。ゲートＧ4 の出力は抵抗Ｒの第１の端部にに
接続される。この抵抗Ｒは第２の端部がコンデンサＣ1
の第１の極に接続され、このコンデンサＣ1 の第２の極
はアースに接続される。コンデンサＣ1 の第１の極（抵
抗Ｒ及びコンデンサＣ1 により形成されるＲＣ回路の出
力に対応する）は、直列接続された３つのインバータＩ
6 ，Ｉ7 ，Ｉ8 に接続される。この２番目のインバータ
Ｉ7 は信号ＲＣＸを与え、３番目のインバータＩ8 は信
号ＲＣＮを与える。そして、回路ＣＤＥは、それぞれＰ
形及びＮ形である２つのトランジスタＴ1 ，Ｔ2 を有し
ている。第１のトランジスタＴ1 は、ドレインがインバ
ータＩ6 の入力に接続され、ソースに電源電圧ＶＣＣを
受け、制御ゲートに信号ＳＴＯＰＮを受ける。第２のト
ランジスタＴ2 は、ドレインがインバータＩ6 の入力に
接続され、ソースがアースに接続される。このトランジ
スタの制御ゲートは信号ＳＴＯＰＸの反転信号を受け、
この反転信号は、入力15に入力が接続されたインバータ
Ｉ5 によって生成される。
ゲートＧ3 ，Ｇ4 を有している。論理ゲートＧ3 は、１
つの入力に位相信号Ａ' を受け、他の入力がゲートＧ4
の出力に接続される。論理ゲートＧ4 は、１つの入力に
位相信号Ｃ' を受け、他の入力がゲートＧ3 の出力に接
続される。ゲートＧ4 の出力は抵抗Ｒの第１の端部にに
接続される。この抵抗Ｒは第２の端部がコンデンサＣ1
の第１の極に接続され、このコンデンサＣ1 の第２の極
はアースに接続される。コンデンサＣ1 の第１の極（抵
抗Ｒ及びコンデンサＣ1 により形成されるＲＣ回路の出
力に対応する）は、直列接続された３つのインバータＩ
6 ，Ｉ7 ，Ｉ8 に接続される。この２番目のインバータ
Ｉ7 は信号ＲＣＸを与え、３番目のインバータＩ8 は信
号ＲＣＮを与える。そして、回路ＣＤＥは、それぞれＰ
形及びＮ形である２つのトランジスタＴ1 ，Ｔ2 を有し
ている。第１のトランジスタＴ1 は、ドレインがインバ
ータＩ6 の入力に接続され、ソースに電源電圧ＶＣＣを
受け、制御ゲートに信号ＳＴＯＰＮを受ける。第２のト
ランジスタＴ2 は、ドレインがインバータＩ6 の入力に
接続され、ソースがアースに接続される。このトランジ
スタの制御ゲートは信号ＳＴＯＰＸの反転信号を受け、
この反転信号は、入力15に入力が接続されたインバータ
Ｉ5 によって生成される。
【００３１】回路ＯＳＣ2 の具体例は図８の（ａ）に示
される。回路ＯＳＣ2 は４つの入力及び４つの出力を有
している。入力６は信号ＯＮを受け、入力７は、回路Ｏ
ＳＣ1 で生成される位相信号Ｄ' を受け、入力８は、回
路ＯＳＣ3 で生成される位相信号Ｃ'boostを受け、そし
て、入力９は、回路ＣＤＥで生成される信号ＲＣＸを受
ける。出力10は信号ＲＥＳＸを与え、出力11は位相信号
Ａ' を与え、出力12は信号ＳＴＯＰＸを与え、そして、
出力13は位相信号Ａ'boostを与える。
される。回路ＯＳＣ2 は４つの入力及び４つの出力を有
している。入力６は信号ＯＮを受け、入力７は、回路Ｏ
ＳＣ1 で生成される位相信号Ｄ' を受け、入力８は、回
路ＯＳＣ3 で生成される位相信号Ｃ'boostを受け、そし
て、入力９は、回路ＣＤＥで生成される信号ＲＣＸを受
ける。出力10は信号ＲＥＳＸを与え、出力11は位相信号
Ａ' を与え、出力12は信号ＳＴＯＰＸを与え、そして、
出力13は位相信号Ａ'boostを与える。
【００３２】回路ＯＳＣ2 は、４つのＰ形トランジスタ
Ｔ4 ，Ｔ5 ，Ｔ6 ，Ｔ7 を有している。第１のトランジ
スタＴ4 は、ソースが入力７に接続され、ドレインが出
力13に接続される。このトランジスタの制御ゲートはコ
ンデンサＣ2 の第２の極に接続され、このコンデンサの
第１の極は入力７に接続される。ＳＷＸは、コンデンサ
Ｃ2 の第２の極に現れる信号に与えられた参照符号であ
る。第２のトランジスタＴ5 は、ソースがアースに接続
され、ドレインがコンデンサＣ2 の第２の極に接続さ
れ、制御ゲートが入力８に接続される。第３のトランジ
スタＴ6 は、ソースに電圧ＶＣＣを受け、ドレインがコ
ンデンサＣ2 の第２の極に接続される。このトランジス
タの制御ゲートは、直列接続された２つのインバータＩ
9 ，Ｉ10を介してトランジスタＴ4 のドレインに接続さ
れる。従って、トランジスタＴ6 の制御ゲートは、イン
バータＩ9 ，Ｉ10を介して位相信号Ａ'boostを受けるこ
とになる。第４のトランジスタＴ7 は、ソースに電圧Ｖ
ＣＣを受け、ドレインがトランジスタＴ4 のドレインに
接続される。そして、このトランジスタの制御ゲート
は、出力12に接続され、従って、信号ＳＴＯＰＸを受け
る。
Ｔ4 ，Ｔ5 ，Ｔ6 ，Ｔ7 を有している。第１のトランジ
スタＴ4 は、ソースが入力７に接続され、ドレインが出
力13に接続される。このトランジスタの制御ゲートはコ
ンデンサＣ2 の第２の極に接続され、このコンデンサの
第１の極は入力７に接続される。ＳＷＸは、コンデンサ
Ｃ2 の第２の極に現れる信号に与えられた参照符号であ
る。第２のトランジスタＴ5 は、ソースがアースに接続
され、ドレインがコンデンサＣ2 の第２の極に接続さ
れ、制御ゲートが入力８に接続される。第３のトランジ
スタＴ6 は、ソースに電圧ＶＣＣを受け、ドレインがコ
ンデンサＣ2 の第２の極に接続される。このトランジス
タの制御ゲートは、直列接続された２つのインバータＩ
9 ，Ｉ10を介してトランジスタＴ4 のドレインに接続さ
れる。従って、トランジスタＴ6 の制御ゲートは、イン
バータＩ9 ，Ｉ10を介して位相信号Ａ'boostを受けるこ
とになる。第４のトランジスタＴ7 は、ソースに電圧Ｖ
ＣＣを受け、ドレインがトランジスタＴ4 のドレインに
接続される。そして、このトランジスタの制御ゲート
は、出力12に接続され、従って、信号ＳＴＯＰＸを受け
る。
【００３３】回路ＯＳＣ2 は、２入力ＮＡＮＤ論理ゲー
トＧ5 を有しており、その第１入力はトランジスタＴ4
の制御ゲートに接続され（従って、信号ＳＷＸを受け
る）、第２入力は出力12に接続される（従って、信号Ｓ
ＴＯＰＸを受ける）。このゲートＧ5 の出力は、直列接
続された２つのインバータＩ11，Ｉ12を介して出力11に
接続される。出力11は、更に、コンデンサＣ3 を介して
出力13に接続される。
トＧ5 を有しており、その第１入力はトランジスタＴ4
の制御ゲートに接続され（従って、信号ＳＷＸを受け
る）、第２入力は出力12に接続される（従って、信号Ｓ
ＴＯＰＸを受ける）。このゲートＧ5 の出力は、直列接
続された２つのインバータＩ11，Ｉ12を介して出力11に
接続される。出力11は、更に、コンデンサＣ3 を介して
出力13に接続される。
【００３４】回路ＯＳＣ2 は、信号ＯＮ，ＲＣＸ，ＳＷ
Ｘ及び位相信号Ａ'boostから信号ＳＴＯＰＸ，ＲＥＳＸ
を生成する。これをなすために、回路ＯＳＣ2 は、２つ
の２入力ＮＡＮＤ論理ゲートＧ6 ，Ｇ8 及び１つの３入
力ＮＡＮＤ論理ゲートＧ7 を有している。ゲートＧ6
は、一方の入力に信号ＲＣＸを受け、他方の入力がゲー
トＧ7 の出力に接続される。ゲートＧ7 は、１つの入力
に信号ＯＮを受け、別の入力がゲートＧ6 の出力に接続
され、そして、最後の入力に信号ＳＷＸを受ける。ゲー
トＧ8 は、一方の入力に信号ＳＷＸを受け、他方の入力
に位相信号Ａ'boostを受ける。ゲートＧ7 の出力は信号
ＳＴＯＰＸを与え、ゲートＧ8 の出力は信号ＲＥＳＸを
与える。
Ｘ及び位相信号Ａ'boostから信号ＳＴＯＰＸ，ＲＥＳＸ
を生成する。これをなすために、回路ＯＳＣ2 は、２つ
の２入力ＮＡＮＤ論理ゲートＧ6 ，Ｇ8 及び１つの３入
力ＮＡＮＤ論理ゲートＧ7 を有している。ゲートＧ6
は、一方の入力に信号ＲＣＸを受け、他方の入力がゲー
トＧ7 の出力に接続される。ゲートＧ7 は、１つの入力
に信号ＯＮを受け、別の入力がゲートＧ6 の出力に接続
され、そして、最後の入力に信号ＳＷＸを受ける。ゲー
トＧ8 は、一方の入力に信号ＳＷＸを受け、他方の入力
に位相信号Ａ'boostを受ける。ゲートＧ7 の出力は信号
ＳＴＯＰＸを与え、ゲートＧ8 の出力は信号ＲＥＳＸを
与える。
【００３５】回路ＯＳＣ3 の具体例は図８の（ｂ）に示
され、回路ＯＳＣ2 の構成と同様の構成を有している。
回路ＯＳＣ3 は４つの入力及び４つの出力を有してい
る。入力６' は信号ＯＮを受け、入力７' は、回路ＯＳ
Ｃ1 で生成される位相信号Ｂ' を受け、入力８'は、回
路ＯＳＣ2 で生成される位相信号Ａ'boostを受け、そし
て、入力９' は、回路ＣＤＥで生成される信号ＲＣＮを
受ける。出力10' は信号ＲＥＳＮを与え、出力11' は位
相信号Ｃ' を与え、出力12' は信号ＳＴＯＰＮを与え、
そして、出力13' は位相信号Ｃ'boostを与える。
され、回路ＯＳＣ2 の構成と同様の構成を有している。
回路ＯＳＣ3 は４つの入力及び４つの出力を有してい
る。入力６' は信号ＯＮを受け、入力７' は、回路ＯＳ
Ｃ1 で生成される位相信号Ｂ' を受け、入力８'は、回
路ＯＳＣ2 で生成される位相信号Ａ'boostを受け、そし
て、入力９' は、回路ＣＤＥで生成される信号ＲＣＮを
受ける。出力10' は信号ＲＥＳＮを与え、出力11' は位
相信号Ｃ' を与え、出力12' は信号ＳＴＯＰＮを与え、
そして、出力13' は位相信号Ｃ'boostを与える。
【００３６】回路ＯＳＣ3 は、４つのＰ形トランジスタ
Ｔ'4，Ｔ'5，Ｔ'6，Ｔ'7を有している。第１のトランジ
スタＴ'4は、ソースが入力７' に接続され、ドレインが
出力13' に接続される。このトランジスタの制御ゲート
はコンデンサＣ'2の第２の極に接続され、このコンデン
サの第１の極は入力７' に接続される。ＳＷＮは、コン
デンサＣ'2の第２の極に現れる信号に与えられた参照符
号である。第２のトランジスタＴ'5は、ソースがアース
に接続され、ドレインがコンデンサＣ'2の第２の極に接
続され、制御ゲートが入力８' に接続される。第３のト
ランジスタＴ'6は、ソースに電圧ＶＣＣを受け、ドレイ
ンがコンデンサＣ'2の第２の極に接続される。このトラ
ンジスタの制御ゲートは、直列接続された２つのインバ
ータＩ'9，Ｉ'10 を介してトランジスタＴ'4のドレイン
に接続される。従って、トランジスタＴ'6の制御ゲート
は、インバータＩ'9，Ｉ'10 を介して位相信号Ｃ'boost
を受けることになる。第４のトランジスタＴ'7は、ソー
スに電圧ＶＣＣを受け、ドレインがトランジスタＴ'4の
ドレインに接続される。そして、このトランジスタの制
御ゲートは、出力12' に接続され、従って、信号ＳＴＯ
ＰＮを受ける。
Ｔ'4，Ｔ'5，Ｔ'6，Ｔ'7を有している。第１のトランジ
スタＴ'4は、ソースが入力７' に接続され、ドレインが
出力13' に接続される。このトランジスタの制御ゲート
はコンデンサＣ'2の第２の極に接続され、このコンデン
サの第１の極は入力７' に接続される。ＳＷＮは、コン
デンサＣ'2の第２の極に現れる信号に与えられた参照符
号である。第２のトランジスタＴ'5は、ソースがアース
に接続され、ドレインがコンデンサＣ'2の第２の極に接
続され、制御ゲートが入力８' に接続される。第３のト
ランジスタＴ'6は、ソースに電圧ＶＣＣを受け、ドレイ
ンがコンデンサＣ'2の第２の極に接続される。このトラ
ンジスタの制御ゲートは、直列接続された２つのインバ
ータＩ'9，Ｉ'10 を介してトランジスタＴ'4のドレイン
に接続される。従って、トランジスタＴ'6の制御ゲート
は、インバータＩ'9，Ｉ'10 を介して位相信号Ｃ'boost
を受けることになる。第４のトランジスタＴ'7は、ソー
スに電圧ＶＣＣを受け、ドレインがトランジスタＴ'4の
ドレインに接続される。そして、このトランジスタの制
御ゲートは、出力12' に接続され、従って、信号ＳＴＯ
ＰＮを受ける。
【００３７】回路ＯＳＣ3 は、２入力ＮＡＮＤ論理ゲー
トＧ'5を有しており、その第１入力はトランジスタＴ'4
の制御ゲートに接続され（従って、信号ＳＷＮを受け
る）、第２入力は出力12' に接続される（従って、信号
ＳＴＯＰＮを受ける）。このゲートＧ'5の出力は、直列
接続された２つのインバータＩ'11 ，Ｉ'12 を介して出
力11' に接続される。出力11' は、更に、コンデンサ
Ｃ'3を介して出力13' に接続される。
トＧ'5を有しており、その第１入力はトランジスタＴ'4
の制御ゲートに接続され（従って、信号ＳＷＮを受け
る）、第２入力は出力12' に接続される（従って、信号
ＳＴＯＰＮを受ける）。このゲートＧ'5の出力は、直列
接続された２つのインバータＩ'11 ，Ｉ'12 を介して出
力11' に接続される。出力11' は、更に、コンデンサ
Ｃ'3を介して出力13' に接続される。
【００３８】回路ＯＳＣ3 は、信号ＯＮ，ＲＣＮ，ＳＷ
Ｎ及び位相信号Ｃ'boostから信号ＳＴＯＰＮ，ＲＥＳＮ
を生成する。これをなすために、回路ＯＳＣ3 は、２つ
の２入力ＮＡＮＤ論理ゲートＧ'6，Ｇ'8及び１つの３入
力ＮＡＮＤ論理ゲートＧ'7を有している。ゲートＧ'6
は、一方の入力に信号ＲＣＮを受け、他方の入力がゲー
トＧ'7の出力に接続される。ゲートＧ'7は、１つの入力
に信号ＯＮを受け、別の入力がゲートＧ'6の出力に接続
され、そして、最後の入力に信号ＳＷＮを受ける。ゲー
トＧ'8は、一方の入力に信号ＳＷＮを受け、他方の入力
に位相信号Ｃ'boostを受ける。ゲートＧ'7の出力は信号
ＳＴＯＰＮを与え、ゲートＧ'8の出力は信号ＲＥＳＮを
与える。
Ｎ及び位相信号Ｃ'boostから信号ＳＴＯＰＮ，ＲＥＳＮ
を生成する。これをなすために、回路ＯＳＣ3 は、２つ
の２入力ＮＡＮＤ論理ゲートＧ'6，Ｇ'8及び１つの３入
力ＮＡＮＤ論理ゲートＧ'7を有している。ゲートＧ'6
は、一方の入力に信号ＲＣＮを受け、他方の入力がゲー
トＧ'7の出力に接続される。ゲートＧ'7は、１つの入力
に信号ＯＮを受け、別の入力がゲートＧ'6の出力に接続
され、そして、最後の入力に信号ＳＷＮを受ける。ゲー
トＧ'8は、一方の入力に信号ＳＷＮを受け、他方の入力
に位相信号Ｃ'boostを受ける。ゲートＧ'7の出力は信号
ＳＴＯＰＮを与え、ゲートＧ'8の出力は信号ＲＥＳＮを
与える。
【００３９】図５に示された位相信号発生回路の実施例
を参照しつつ、この回路の動作を説明する。信号ＯＮ
は、ハイ状態にある、即ち、ＶＣＣであるものと仮定す
る。この信号は、図４の（ａ）及び（ｄ）に示された位
相信号の発生の停止又は活動化を可能にする。どのよう
な場合でも、この信号なしで動作させ（その場合ゲート
Ｇ2 ，Ｇ7 ，Ｇは２入力になる）、位相信号を連続的に
発生することは、まったく可能であるが、このような解
決策の欠点は電力消費が永続的になることである。
を参照しつつ、この回路の動作を説明する。信号ＯＮ
は、ハイ状態にある、即ち、ＶＣＣであるものと仮定す
る。この信号は、図４の（ａ）及び（ｄ）に示された位
相信号の発生の停止又は活動化を可能にする。どのよう
な場合でも、この信号なしで動作させ（その場合ゲート
Ｇ2 ，Ｇ7 ，Ｇは２入力になる）、位相信号を連続的に
発生することは、まったく可能であるが、このような解
決策の欠点は電力消費が永続的になることである。
【００４０】さらに、位相信号Ａ'boostは、ロウ状態、
即ち、−Ｖであって（ここで−Ｖは−ＶＣＣに対して大
きいか或いは等しい）、ゲートＧ5 の出力が０ボルトで
あり、位相信号Ｂ' ，Ｃ'boostはハイ状態（ＶＣＣ）で
あり、位相信号Ｄ' はロウ状態（０ボルト）であり、信
号ＲＣＸ，ＲＥＳＸ，ＳＴＯＰＸ，ＳＷＸはＶＣＣであ
り、信号ＲＣＮ，Ａ' ，ＳＷＮは０ボルトであり、そし
て、コンデンサＣ1 の端子電圧は当初ＶＣＣに等しいも
のと仮定する。
即ち、−Ｖであって（ここで−Ｖは−ＶＣＣに対して大
きいか或いは等しい）、ゲートＧ5 の出力が０ボルトで
あり、位相信号Ｂ' ，Ｃ'boostはハイ状態（ＶＣＣ）で
あり、位相信号Ｄ' はロウ状態（０ボルト）であり、信
号ＲＣＸ，ＲＥＳＸ，ＳＴＯＰＸ，ＳＷＸはＶＣＣであ
り、信号ＲＣＮ，Ａ' ，ＳＷＮは０ボルトであり、そし
て、コンデンサＣ1 の端子電圧は当初ＶＣＣに等しいも
のと仮定する。
【００４１】ゲートＧ4 の両入力はＶＣＣであるので、
コンデンサＣ1 の端子電圧が取消されて行く。そこで、
信号ＲＣＸが０ボルトに向かう（信号ＲＣＮはＶＣＣに
向かう）。それ故、ゲートＧ6 の出力がＶＣＣになり、
信号ＳＴＯＰＸはＶＣＣから０ボルトになる。
コンデンサＣ1 の端子電圧が取消されて行く。そこで、
信号ＲＣＸが０ボルトに向かう（信号ＲＣＮはＶＣＣに
向かう）。それ故、ゲートＧ6 の出力がＶＣＣになり、
信号ＳＴＯＰＸはＶＣＣから０ボルトになる。
【００４２】信号ＳＴＯＰＸが０ボルトになることによ
って、ゲートＧ5 の出力が０ボルトからＶＣＣになり、
位相信号Ａ'boostは「０」になって行く。同時に、トラ
ンジスタＴ7 がオンになることによって、位相信号Ａ'b
oostは、（コンデンサＣ3 のプリチャージを伴って）除
々にＶＣＣに立上がって行く。
って、ゲートＧ5 の出力が０ボルトからＶＣＣになり、
位相信号Ａ'boostは「０」になって行く。同時に、トラ
ンジスタＴ7 がオンになることによって、位相信号Ａ'b
oostは、（コンデンサＣ3 のプリチャージを伴って）除
々にＶＣＣに立上がって行く。
【００４３】位相信号Ａ'boostは、−Ｖから「０」にな
り、それから、ＶＣＣへと向かって行き、信号ＲＥＳＸ
は０ボルトになる。同時に、トランジスタＴ'5がオンに
なり、これによって、信号ＳＷＮは０ボルトを維持す
る。
り、それから、ＶＣＣへと向かって行き、信号ＲＥＳＸ
は０ボルトになる。同時に、トランジスタＴ'5がオンに
なり、これによって、信号ＳＷＮは０ボルトを維持す
る。
【００４４】信号ＳＴＯＰＸが０ボルトになると、トラ
ンジスタＴ2 （これは、トランジスタＴ1 と同様に、当
初オフ状態である）がオンになる。これによって、信号
ＲＣＸは０ボルトを維持する。
ンジスタＴ2 （これは、トランジスタＴ1 と同様に、当
初オフ状態である）がオンになる。これによって、信号
ＲＣＸは０ボルトを維持する。
【００４５】信号ＲＥＳＸが０ボルトになることによっ
て、ゲートＧ1 により生成される信号がＶＣＣになる。
続いて、インバータＩ1 ，Ｉ2 の存在によって生じる所
定の遅延の後、位相信号Ｄ' が０ボルトからＶＣＣにな
る。
て、ゲートＧ1 により生成される信号がＶＣＣになる。
続いて、インバータＩ1 ，Ｉ2 の存在によって生じる所
定の遅延の後、位相信号Ｄ' が０ボルトからＶＣＣにな
る。
【００４６】位相信号Ｄ' が０ボルトからＶＣＣになる
ことによって、ゲートＧ2 の出力が０ボルトからＶＣＣ
になる。従って、位相信号Ｂ' は、インバータＩ3 ，Ｉ
4 の存在によって生じる所定の遅延の後、ＶＣＣから０
ボルトになる。
ことによって、ゲートＧ2 の出力が０ボルトからＶＣＣ
になる。従って、位相信号Ｂ' は、インバータＩ3 ，Ｉ
4 の存在によって生じる所定の遅延の後、ＶＣＣから０
ボルトになる。
【００４７】位相信号Ｂ' がＶＣＣから０ボルトになる
と、当初０ボルトであった信号ＳＷＮは−ＶＣＣ（位相
信号Ｂ' の負のブートストラップ）に向かう。それか
ら、トランジスタＴ'4がオンし、位相信号Ｃ'boostはＶ
ＣＣから０ボルトに減少して行く。トランジスタＴ'6が
オンになり、これによって、信号ＳＷＮがＶＣＣにな
る。信号ＳＴＯＰＮがＶＣＣであることによって、ゲー
トＧ'5の出力信号が０ボルトになる。これによって、位
相信号Ｃ'boostを−Ｖに降下させようとする効果がもた
らされるが、ここで、−Ｖは、コンデンサＣ'3の値の関
数である。どのような場合でも、−Ｖは、絶対値につい
て、ＶＣＣより大きくなり得ない。
と、当初０ボルトであった信号ＳＷＮは−ＶＣＣ（位相
信号Ｂ' の負のブートストラップ）に向かう。それか
ら、トランジスタＴ'4がオンし、位相信号Ｃ'boostはＶ
ＣＣから０ボルトに減少して行く。トランジスタＴ'6が
オンになり、これによって、信号ＳＷＮがＶＣＣにな
る。信号ＳＴＯＰＮがＶＣＣであることによって、ゲー
トＧ'5の出力信号が０ボルトになる。これによって、位
相信号Ｃ'boostを−Ｖに降下させようとする効果がもた
らされるが、ここで、−Ｖは、コンデンサＣ'3の値の関
数である。どのような場合でも、−Ｖは、絶対値につい
て、ＶＣＣより大きくなり得ない。
【００４８】信号Ｃ' の降下は、同時に、コンデンサＣ
1 の端子電圧を除々に立上らせる結果をもたらす。続い
て、信号Ｃ' の降下に関して生じる所定の遅延の後、信
号ＲＣＸ，ＲＣＮの状態が切り替わる。信号ＲＣＮは０
ボルトに降下し、信号ＲＣＸはＶＣＣに立上がる。信号
ＲＣＮの降下によって、信号ＳＴＯＰＮが０に降下す
る。それで、トランジスタＴ1 はオンになり、これよっ
て、信号ＲＣＮ，ＲＣＸの状態が維持される。
1 の端子電圧を除々に立上らせる結果をもたらす。続い
て、信号Ｃ' の降下に関して生じる所定の遅延の後、信
号ＲＣＸ，ＲＣＮの状態が切り替わる。信号ＲＣＮは０
ボルトに降下し、信号ＲＣＸはＶＣＣに立上がる。信号
ＲＣＮの降下によって、信号ＳＴＯＰＮが０に降下す
る。それで、トランジスタＴ1 はオンになり、これよっ
て、信号ＲＣＮ，ＲＣＸの状態が維持される。
【００４９】ゲートＧ'5の出力は、信号ＳＴＯＰＮが０
になったとき、切り替わる。それで、信号Ｃ' はＶＣＣ
になり、トランジスタＴ'7はオンになる。続いて、位相
信号Ｃ'boostがＶＣＣに向かう。
になったとき、切り替わる。それで、信号Ｃ' はＶＣＣ
になり、トランジスタＴ'7はオンになる。続いて、位相
信号Ｃ'boostがＶＣＣに向かう。
【００５０】信号ＳＷＮがＶＣＣに立上って位相信号
Ｃ'boostもＶＣＣになることによって、ゲートＧ'8の出
力が切り替わり、それから、信号ＲＥＳＮがＶＣＣから
０ボルトになる。これに続いて、位相信号Ｂ' は、イン
バータＩ3 ，Ｉ4 の存在によって生じる所定の遅延の
後、ＶＣＣになる。
Ｃ'boostもＶＣＣになることによって、ゲートＧ'8の出
力が切り替わり、それから、信号ＲＥＳＮがＶＣＣから
０ボルトになる。これに続いて、位相信号Ｂ' は、イン
バータＩ3 ，Ｉ4 の存在によって生じる所定の遅延の
後、ＶＣＣになる。
【００５１】これと同時に、位相信号Ｃ'boostの確立に
よって、トランジスタＴ'6のターンオンが生じる。従っ
て、信号ＳＷＮは再び０ボルトに降下するが、このと
き、トランジスタＴ'5はオン状態にある。続いて、信号
ＳＴＯＰＮが再ＶＣＣに立上がるので、トランジスタＴ
1 がターンオフする。位相信号Ｄ' は、位相信号Ｂ' の
確立により、ゲートＧ1 及びインバータＩ1，Ｉ2 を介
して、所定の遅延の後、０ボルトに降下される。
よって、トランジスタＴ'6のターンオンが生じる。従っ
て、信号ＳＷＮは再び０ボルトに降下するが、このと
き、トランジスタＴ'5はオン状態にある。続いて、信号
ＳＴＯＰＮが再ＶＣＣに立上がるので、トランジスタＴ
1 がターンオフする。位相信号Ｄ' は、位相信号Ｂ' の
確立により、ゲートＧ1 及びインバータＩ1，Ｉ2 を介
して、所定の遅延の後、０ボルトに降下される。
【００５２】位相信号Ｄ' の降下によって位相信号Ａ'b
oostが０ボルトに降下され、トランジスタＴ5 は既にコ
ンデンサＣ2 の第２の極を０ボルトにしている。もちろ
ん、位相信号Ｄ' の降下によって信号ＳＷＸが−ＶＣＣ
に降下され、これによって、トランジスタＴ4 が（位相
信号Ｄ' の負のブートストラップにより）ターンオンさ
れる。従って、位相信号Ａ'boostはＶＣＣから０ボルト
に向かうのである。
oostが０ボルトに降下され、トランジスタＴ5 は既にコ
ンデンサＣ2 の第２の極を０ボルトにしている。もちろ
ん、位相信号Ｄ' の降下によって信号ＳＷＸが−ＶＣＣ
に降下され、これによって、トランジスタＴ4 が（位相
信号Ｄ' の負のブートストラップにより）ターンオンさ
れる。従って、位相信号Ａ'boostはＶＣＣから０ボルト
に向かうのである。
【００５３】位相信号Ａ'boostが０ボルトになって行く
ことによって、トランジスタＴ6 がオンになる。これに
より、信号ＳＷＸがＶＣＣになる。信号ＳＴＯＰＸはＶ
ＣＣであるので、ゲートＧ5 の出力が０ボルトになる。
これによって、位相信号Ａ'boostを−Ｖに向って降下さ
せる効果がもたらされるが、ここで、−Ｖは、コンデン
サＣ3 の値の関数である。
ことによって、トランジスタＴ6 がオンになる。これに
より、信号ＳＷＸがＶＣＣになる。信号ＳＴＯＰＸはＶ
ＣＣであるので、ゲートＧ5 の出力が０ボルトになる。
これによって、位相信号Ａ'boostを−Ｖに向って降下さ
せる効果がもたらされるが、ここで、−Ｖは、コンデン
サＣ3 の値の関数である。
【００５４】そして、当初の状態が再び得られ、次のサ
イクルが開始する。トランジスタＴ1 によりＶＣＣにチ
ャージされていたコンデンサＣ1 の端子電圧は、徐々に
０ボルトに向かって低下して行くが、このとき、ゲート
Ｇ4 の出力は０ボルトである。続いて、信号ＳＷＸが再
び０ボルトに復帰する。これによって、信号ＳＴＯＰＸ
が０ボルトに低下させられる。従って、ゲートＧ5 の出
力が切り替わり、位相信号Ａ'boostは、０ボルトにな
り、それから、ＶＣＣになって行き、トランジスタＴ7
はオン状態になるのである。
イクルが開始する。トランジスタＴ1 によりＶＣＣにチ
ャージされていたコンデンサＣ1 の端子電圧は、徐々に
０ボルトに向かって低下して行くが、このとき、ゲート
Ｇ4 の出力は０ボルトである。続いて、信号ＳＷＸが再
び０ボルトに復帰する。これによって、信号ＳＴＯＰＸ
が０ボルトに低下させられる。従って、ゲートＧ5 の出
力が切り替わり、位相信号Ａ'boostは、０ボルトにな
り、それから、ＶＣＣになって行き、トランジスタＴ7
はオン状態になるのである。
【００５５】注意すべきことは、チャージポンプを制御
するのに位相信号Ａ'boost，Ｃ'boostに代えて制御信号
Ａ' ，Ｃ' を用いることによって、図３の（ａ）〜
（ｄ）を参照しつつ説明したような従来のポンプ制御が
達成されることである。この特定の特徴は、可変の電源
電圧ＶＣＣを使用することが望まれる場合に特に価値が
高い。例えば３ボルトに等しいような低電源電圧に対し
ては、位相信号Ａ'boost，Ｂ' ，Ｃ'boost，Ｄ' が使用
される。例えば５ボルトに等しいような高電源電圧に対
しては、位相信号Ａ' ，Ｂ' ，Ｃ' ，Ｄ' が使用され
る。もちろん、位相信号Ａ'boost，Ｃ'boostの低値状態
及び高値状態間の電圧差は、特に一方の状態から他方の
状態に移行するのに要する時間が短い場合、ポンプセル
内に高電圧トランジスタを使用する必要があるような或
る値（考えられる例では10ボルト）に落ち着く。そし
て、これらのトランジスタは、一般に大容量であり、切
り替わり時間の点であまり十分な動作が得られない。従
って、高電源電圧であるとすれば、負性ブートストラッ
プされない制御用位相信号を用いることによって位相信
号の振幅を制限することは、より価値がある。
するのに位相信号Ａ'boost，Ｃ'boostに代えて制御信号
Ａ' ，Ｃ' を用いることによって、図３の（ａ）〜
（ｄ）を参照しつつ説明したような従来のポンプ制御が
達成されることである。この特定の特徴は、可変の電源
電圧ＶＣＣを使用することが望まれる場合に特に価値が
高い。例えば３ボルトに等しいような低電源電圧に対し
ては、位相信号Ａ'boost，Ｂ' ，Ｃ'boost，Ｄ' が使用
される。例えば５ボルトに等しいような高電源電圧に対
しては、位相信号Ａ' ，Ｂ' ，Ｃ' ，Ｄ' が使用され
る。もちろん、位相信号Ａ'boost，Ｃ'boostの低値状態
及び高値状態間の電圧差は、特に一方の状態から他方の
状態に移行するのに要する時間が短い場合、ポンプセル
内に高電圧トランジスタを使用する必要があるような或
る値（考えられる例では10ボルト）に落ち着く。そし
て、これらのトランジスタは、一般に大容量であり、切
り替わり時間の点であまり十分な動作が得られない。従
って、高電源電圧であるとすれば、負性ブートストラッ
プされない制御用位相信号を用いることによって位相信
号の振幅を制限することは、より価値がある。
【図１】従来技術によるチャージポンプ形の負電圧発生
回路のブロック図を示す図。
回路のブロック図を示す図。
【図２】図１のポンプの基本セルの詳細な回路構成を示
す図。
す図。
【図３】図１のポンプのパイロット信号即ち位相信号の
タイミング線図を示す図。
タイミング線図を示す図。
【図４】本発明による位相信号発生回路により発生され
る位相信号のタイミング線図を示す図。
る位相信号のタイミング線図を示す図。
【図５】本発明による位相信号発生回路のブロック図を
示す図。
示す図。
【図６】図５の回路の内部回路（第１回路）のブロック
図を示す図。
図を示す図。
【図７】図５の回路の内部回路（制御回路）のブロック
図を示す図。
図を示す図。
【図８】図５の回路の内部回路（第２及び第３回路）の
ブロック図を示す図。
ブロック図を示す図。
Ｃ1 〜Ｃn 入力Ｅと出力Ｓとの間に直列接続されたｎ
個の基本セル、 ＣOUT セルのセットＣ1 〜Ｃn から負の出力電圧ＶＮ
を受けるコンデンサ（容量性回路）、 Ａ，Ｂ，Ｃ，Ｄ ０ボルト（アース電位）とＶＣＣ（電
源電圧）との間を周期的に切替わる位相信号（図３）、 ＩＮ 電圧Ｖinを受けるための入力、 ＯＵＴ 出力電圧Ｖout を与えるための出力、 ＣＫＩＮ1 クロック信号ＣＫ1 （位相信号Ａ又はＣ）
を受けるための入力、 ＣＫＩＮ2 クロック信号ＣＫ2 （位相信号Ｂ又はＤ）
を受けるための入力、 Ｔ，Ｔ' ；Ｔ1 ；Ｔ2 ；Ｔ4 〜Ｔ7 ；Ｔ'4〜Ｔ'7 トラ
ンジスタ、 Ｃa ，Ｃb ；Ｃ1 ；Ｃ2 ，Ｃ3 ；Ｃ'2，Ｃ'3 コンデン
サ、 ＯＳＣ1 入力１，４，５に可能化信号ＯＮ及び制御信
号ＲＥＳＸ，ＲＥＳＮを受け、出力２，３から第１位相
信号Ｂ' ，Ｄ' を発生する第１回路、 ＯＳＣ2 入力７〜９及び出力10〜13を有し、第２位相
信号Ａ'boost及び制御信号Ａ' ，ＳＴＯＰＸを発生する
第２回路、 ＯＳＣ3 入力７' 〜９' 及び出力10' 〜13' を有し、
第２位相信号Ｃ'boost及び制御信号Ｃ' ，ＳＴＯＰＸを
発生する第３回路、 ＣＤＥ 入力14〜17を有し、出力18，19から制御信号Ｒ
信号ＲＣＸ，ＲＣＮを発生する制御回路、 Ｇ1 〜Ｇ4 ；Ｇ5 〜Ｇ8 ；Ｇ'5〜Ｇ'8 ＮＡＮＤ論理ゲ
ート、 Ｉ1 〜Ｉ8 ；Ｉ9 〜Ｉ12；Ｉ'9〜Ｉ'12 インバータ、 ＶＣＣ 電源電圧。
個の基本セル、 ＣOUT セルのセットＣ1 〜Ｃn から負の出力電圧ＶＮ
を受けるコンデンサ（容量性回路）、 Ａ，Ｂ，Ｃ，Ｄ ０ボルト（アース電位）とＶＣＣ（電
源電圧）との間を周期的に切替わる位相信号（図３）、 ＩＮ 電圧Ｖinを受けるための入力、 ＯＵＴ 出力電圧Ｖout を与えるための出力、 ＣＫＩＮ1 クロック信号ＣＫ1 （位相信号Ａ又はＣ）
を受けるための入力、 ＣＫＩＮ2 クロック信号ＣＫ2 （位相信号Ｂ又はＤ）
を受けるための入力、 Ｔ，Ｔ' ；Ｔ1 ；Ｔ2 ；Ｔ4 〜Ｔ7 ；Ｔ'4〜Ｔ'7 トラ
ンジスタ、 Ｃa ，Ｃb ；Ｃ1 ；Ｃ2 ，Ｃ3 ；Ｃ'2，Ｃ'3 コンデン
サ、 ＯＳＣ1 入力１，４，５に可能化信号ＯＮ及び制御信
号ＲＥＳＸ，ＲＥＳＮを受け、出力２，３から第１位相
信号Ｂ' ，Ｄ' を発生する第１回路、 ＯＳＣ2 入力７〜９及び出力10〜13を有し、第２位相
信号Ａ'boost及び制御信号Ａ' ，ＳＴＯＰＸを発生する
第２回路、 ＯＳＣ3 入力７' 〜９' 及び出力10' 〜13' を有し、
第２位相信号Ｃ'boost及び制御信号Ｃ' ，ＳＴＯＰＸを
発生する第３回路、 ＣＤＥ 入力14〜17を有し、出力18，19から制御信号Ｒ
信号ＲＣＸ，ＲＣＮを発生する制御回路、 Ｇ1 〜Ｇ4 ；Ｇ5 〜Ｇ8 ；Ｇ'5〜Ｇ'8 ＮＡＮＤ論理ゲ
ート、 Ｉ1 〜Ｉ8 ；Ｉ9 〜Ｉ12；Ｉ'9〜Ｉ'12 インバータ、 ＶＣＣ 電源電圧。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マクサンス オラ フランス国 42370 サン アオン ル ヴューピック シャルマン （番地なし) (72)発明者 ニコラ ドゥマンジュ フランス国 57160 レズィ リュ シャ テル サン−ジェルマン 23 (72)発明者 マール ゲド フランス国 30130 ポン−サン−テスプ リ リュ ペ． テラン 14
Claims (4)
- 【請求項１】 周期的に、第１及び第２の位相信号対
〔（Ａ'boost，Ｂ' ）；（Ｃ'boost，Ｄ' ）〕を発生す
るチャージポンプ形負電圧供給回路用位相信号発生回路
において、各位相信号対のうちの第１位相信号（Ｂ' ，
Ｄ' ）を発生する第１回路（ＯＳＣ1 ）であって、第１
位相信号はオーバラップせず且つ電圧０と電圧ＶＣＣと
の間を切替わるものである第１回路、並びに、第１位相
信号から、それぞれ、第１の位相信号対及び第２の位相
信号対のうちの第２位相信号（Ａ'boost，Ｃ'boost）を
発生する第２及び第３回路（ＯＳＣ2 ，ＯＳＣ3 ）であ
って、第２位相信号は第１位相信号とオーバラップせず
且つ負電圧−Ｖと電圧ＶＣＣとの間を切替わるものであ
る第２及び第３回路から成ることを特徴とする回路。 - 【請求項２】 第２位相信号（Ａ'boost，Ｃ'boost）
は、第１位相信号（Ｂ'，Ｄ' ）の負性ブートストラッ
プにより発生されることを特徴とする請求項１に記載の
回路。 - 【請求項３】 第２及び第３回路（ＯＳＣ2 ，ＯＳＣ3
）は、 コンデンサ（Ｃ3 ，Ｃ'3）の第２の極を電圧ＶＣＣにプ
リチャージするための手段（Ｔ7 ，Ｔ'7）、 コンデンサの第２の極を入力（７，７' ）に選択的に接
続する手段（Ｔ4 ，Ｔ'4）であって、これらの入力は、
第１位相信号（Ｄ' ，Ｂ' ）が電圧ＶＣＣから電圧０に
切替わるときこの第１位相信号（Ｄ' ，Ｂ' ）を受け
て、第２位相信号の電圧が電圧０になるようにする手
段、及び、 論理ゲート（Ｇ5 ，Ｇ'5）であって、その出力が、前記
コンデンサ（Ｃ3 ，Ｃ'3）の第１の極に接続され、第１
位相信号がひとたび電圧０になってしまうと、電圧ＶＣ
Ｃから電圧０に切替わって、前記第２位相信号が負の電
圧になるようにする論理ゲートを備えることを特徴とす
る請求項２に記載の回路。 - 【請求項４】 前記コンデンサの第２の極を入力（７，
７' ）に選択的に接続する手段（Ｔ4 ，Ｔ'4）は、制御
ゲートが第１位相信号（Ｄ' ，Ｂ' ）の負性ブートスト
ラップにより制御されることを特徴とする請求項３に記
載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9507618A FR2735921B1 (fr) | 1995-06-21 | 1995-06-21 | Circuit generateur de phases pour circuit d'alimentation negative du type pompe de charge |
| FR9507618 | 1995-06-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH097384A true JPH097384A (ja) | 1997-01-10 |
Family
ID=9480368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15165596A Withdrawn JPH097384A (ja) | 1995-06-21 | 1996-05-23 | チャージポンプ形負電圧供給回路用位相信号発生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5760638A (ja) |
| EP (1) | EP0757427B1 (ja) |
| JP (1) | JPH097384A (ja) |
| DE (1) | DE69600302T2 (ja) |
| FR (1) | FR2735921B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157242A (en) * | 1998-03-19 | 2000-12-05 | Sharp Kabushiki Kaisha | Charge pump for operation at a wide range of power supply voltages |
| CN111490676A (zh) * | 2019-01-29 | 2020-08-04 | 华邦电子股份有限公司 | 电荷泵电路、半导体装置以及半导体存储装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2758022B1 (fr) * | 1996-12-30 | 1999-02-19 | Sgs Thomson Microelectronics | Oscillateur et circuit de commande de commutation pour generateur de haute tension mettant en oeuvre cet oscillateur |
| JP4397062B2 (ja) | 1998-11-27 | 2010-01-13 | 株式会社ルネサステクノロジ | 電圧発生回路および半導体記憶装置 |
| US6249446B1 (en) * | 2000-08-23 | 2001-06-19 | Intersil Americas Inc. | Cascadable, high efficiency charge pump circuit and related methods |
| DE10064819A1 (de) * | 2000-12-22 | 2002-07-18 | Koninkl Philips Electronics Nv | Adaptive Phasensteuerung für Ladungspumpen |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503596B2 (ja) * | 1988-07-14 | 1996-06-05 | 日本電気株式会社 | 半導体装置 |
| US5077691A (en) * | 1989-10-23 | 1991-12-31 | Advanced Micro Devices, Inc. | Flash EEPROM array with negative gate voltage erase operation |
| IT1246238B (it) * | 1990-02-16 | 1994-11-17 | Sgs Thomson Microelectronics | Oscillatore a fasi survoltate per il pilotaggio di un moltiplicatore di tensione |
| US5381051A (en) * | 1993-03-08 | 1995-01-10 | Motorola Inc. | High voltage charge pump |
-
1995
- 1995-06-21 FR FR9507618A patent/FR2735921B1/fr not_active Expired - Fee Related
-
1996
- 1996-05-23 JP JP15165596A patent/JPH097384A/ja not_active Withdrawn
- 1996-06-13 US US08/664,083 patent/US5760638A/en not_active Expired - Lifetime
- 1996-06-17 DE DE69600302T patent/DE69600302T2/de not_active Expired - Fee Related
- 1996-06-17 EP EP96470011A patent/EP0757427B1/fr not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157242A (en) * | 1998-03-19 | 2000-12-05 | Sharp Kabushiki Kaisha | Charge pump for operation at a wide range of power supply voltages |
| CN111490676A (zh) * | 2019-01-29 | 2020-08-04 | 华邦电子股份有限公司 | 电荷泵电路、半导体装置以及半导体存储装置 |
| KR20200094630A (ko) * | 2019-01-29 | 2020-08-07 | 윈본드 일렉트로닉스 코포레이션 | 차지 펌프 회로, 반도체 장치 및 반도체 기억장치 |
| US10972005B2 (en) | 2019-01-29 | 2021-04-06 | Winbond Electronics Corp. | Charge pump circuit, semiconductor device, and semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69600302T2 (de) | 1998-09-10 |
| FR2735921B1 (fr) | 1997-08-22 |
| EP0757427B1 (fr) | 1998-05-20 |
| EP0757427A1 (fr) | 1997-02-05 |
| FR2735921A1 (fr) | 1996-12-27 |
| US5760638A (en) | 1998-06-02 |
| DE69600302D1 (de) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100366636B1 (ko) | 전하 펌프 전압 변환기 | |
| US5818289A (en) | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit | |
| EP0030813B1 (en) | Boosting circuits | |
| US6545529B2 (en) | High voltage generating circuit | |
| KR970005408B1 (ko) | 부스트 전압 발생 회로 | |
| US20020014908A1 (en) | Device for voltage multiplication with high efficiency, combination of the device with a battery-operated apparatus, and low-power loss generation of a programming voltage | |
| WO2014086134A1 (zh) | 一种能快速启动的电荷泵 | |
| JPS62502223A (ja) | 電圧マルチプライヤ回路 | |
| JPH099612A (ja) | チャージポンプ形負電圧発生回路 | |
| JPH097384A (ja) | チャージポンプ形負電圧供給回路用位相信号発生回路 | |
| US4472645A (en) | Clock circuit for generating non-overlapping pulses | |
| CN114189147B (zh) | 电荷泵电路及存储器 | |
| JP3698550B2 (ja) | ブースト回路及びこれを用いた半導体装置 | |
| KR102381493B1 (ko) | 승압 회로 및 그것을 구비한 불휘발성 메모리 | |
| US5636115A (en) | Voltage booster circuit | |
| JP3601901B2 (ja) | 昇圧回路 | |
| US5153467A (en) | Bootstrap circuit for word line driver in semiconductor memory | |
| JPH05101685A (ja) | 高電圧電荷ポンプ | |
| JPH01282796A (ja) | 不揮発性半導体記憶装置 | |
| JPH08149801A (ja) | 昇圧回路装置 | |
| US6341077B1 (en) | Boosting circuit | |
| JPH098629A (ja) | 異なる符号をもつ電圧の選択的供給を可能にする選択スイッチ回路 | |
| JPH011472A (ja) | 昇圧回路 | |
| JP3354708B2 (ja) | 半導体昇圧回路 | |
| JP2647290B2 (ja) | ブートストラップ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030805 |