JPH0981385A - パタ−ン照合方法および装置 - Google Patents

パタ−ン照合方法および装置

Info

Publication number
JPH0981385A
JPH0981385A JP7263676A JP26367695A JPH0981385A JP H0981385 A JPH0981385 A JP H0981385A JP 7263676 A JP7263676 A JP 7263676A JP 26367695 A JP26367695 A JP 26367695A JP H0981385 A JPH0981385 A JP H0981385A
Authority
JP
Japan
Prior art keywords
pattern matching
information
fact
facts
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7263676A
Other languages
English (en)
Inventor
Satoshi Nishiyama
智 西山
Toshihiro Ono
智弘 小野
Sadao Obana
貞夫 小花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KDDI Corp
Original Assignee
Kokusai Denshin Denwa KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Denshin Denwa KK filed Critical Kokusai Denshin Denwa KK
Priority to JP7263676A priority Critical patent/JPH0981385A/ja
Priority to GB9618558A priority patent/GB2305524B/en
Publication of JPH0981385A publication Critical patent/JPH0981385A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00Computing arrangements using knowledge-based models
    • G06N5/04Inference or reasoning models
    • G06N5/046Forward inferencing; Production systems
    • G06N5/047Pattern matching networks; Rete networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】 【課題】 外界の変化を迅速に取り込むことが可能なエ
キスパートシステムのためのパターン照合方法および装
置を提供すること。 【解決手段】 条件比較が行われていない事実の組み合
わせの内の最新のものから順に、所定組み合わせ数だけ
条件比較を行うパターンマッチ処理行程または手段と、
事実情報が入力されている場合には、現在の状態情報を
保存し、事実情報を取り込んで、取り込んだ事実に関連
する条件比較を優先して実行させるように指示する取り
込み行程または手段を順に繰り返し実行する。従って、
例えば1つの組み合わせについてのパターンマッチ処理
を行うたびに、ほぼ実時間に外界の変化を取り込み、パ
ターン照合に反映させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はパターン照合方法
および装置に関し、特に外界の変化を迅速に取り込むこ
とが可能なエキスパートシステムのためのパターン照合
方法および装置に関する。
【0002】
【従来の技術】エキスパートシステムは専門家の持つ、
系統立てられていない断片的な知識を元に、専門家と同
様な判断、動作を行う必要がある。このため、エキスパ
ートシステムの構築方法の1つとして、専門家の知識を
ルールの形で蓄え、そのルールの実行の組み合わせで専
門家の判断、動作を模擬する方法がある。このルールに
含まれる条件パターンを、与えられている事実と高速に
照合し、合致するルールを抽出して、該ルールによって
指示される処理を実行する装置がプロダクションシステ
ムである。
【0003】プロダクションシステムにおけるパターン
照合においては、照合すべき事実が多い場合には非常に
処理時間を要する。このために、高速にパターン照合を
行う技術が提案されている。パターン照合の典型的な流
れを図2に示す。図示されているように、従来のプロダ
クションシステムにおいては、パターンマッチ、競合解
消、実行の3段階からなる認識実行サイクルと呼ばれる
処理を繰り返し、事実に合致するルールを順次抽出し、
実行する。このような、パターン照合技術の例としては
RETE、TREAT、LEAPS等がある。
【0004】RETEは、WME(ワーキングメモリエ
レメント:ルールと照合する事実のこと)の集合から各
ルールごとに、含まれる定数条件に関する選択を行った
結果の集合であるα記憶、ルール中の条件パターン(C
E:コンディショナルエレメント)間の結合条件に基づ
いて、条件結合による選択を行った途中結果であるβ記
憶、および最終的な結果である競合集合、即ち現在発火
(実行)可能なインスタンシエーション(ルールとそれ
に合致する事実の組)の集合の3種類の内部情報を保持
している。これらの内部情報はパターンの結合関係によ
り網状に結合している。WME(事実)が変化した場合
には、内部情報の変化分のみが計算され、更新される。
TREATは、RETEで用いられているβ記憶を持た
ず、WMEの変化が起きた場合には、必要なβ記憶に相
当する情報はα記憶から再計算によって求める。
【0005】LEAPSは、最良優先探索(ベストファ
ーストサーチ)を用いることにより、競合解消部を必要
としないパターン照合方式の一種である。LEAPSは
競合集合を持たず、インスタンシエーションが検出され
るたびに発火させる。このために、最初に見つかるイン
スタンシエーションが競合解決処理において選択される
べきインスタンシエーションとなるように、探索順序を
制御して最良優先探索を行う。従って、図2の競合解決
部S42を持たない。LEAPSにおいては、WMEに
タイムスタンプ(ts)と呼ばれる時間順序を判定可能
な情報が付加され、α記憶の内容はそれぞれタイムスタ
ンプ順に並べられる。そして、最も新しいタイムスタン
プを持つインスタンシエーションを探索するようにマッ
チ処理が行われる。一般に競合解決処理においては、最
新のWMEを含むものが選択されるので、最も新しいタ
イムスタンプを持つインスタンシエーションが、競合解
決処理において選択されるべきインスタンシエーション
となる。
【0006】
【発明が解決しようとする課題】前記したような従来の
高速パターン照合方式においては、図2における実行部
S43においてのみWMEの変更が可能であり、マッチ
処理部S40においては、WMEの変更ができなかっ
た。ところが、認識実行サイクルの内の大半の処理時間
はマッチ処理S40において費やされ、競合解決部S4
2や実行部S43は殆ど処理時間を必要としていない。
そして、マッチ処理S40に必要な時間はパターン照合
の対象となっているWMEの量に大きく左右される。従
って、WMEの量が多い場合には、外界の変化が発生し
てから、その事実がWMEに反映されるまでの時間が長
くかかる恐れがあり、従来のパターン照合技術をそのま
ま応答時間の保証が必要な実時間処理エキスパートシス
テムあるいはプロダクションシステムに適用することが
できないという問題点があった。
【0007】この発明の目的は、この問題点を解決し、
外界の変化を迅速に取り込むことが可能なエキスパート
システムのためのパターン照合方法および装置を提供す
ることにある。
【0008】
【課題を解決するための手段】この発明は、条件比較が
行われていない事実の組み合わせの内の最新のものから
順に、所定組み合わせ数だけ条件比較を行うパターンマ
ッチ処理行程または手段と、事実情報が入力されている
か否かを判定し、事実情報が入力されている場合には、
現在の状態情報を保存し、事実情報を取り込んで、取り
込んだ事実に関連する条件比較を優先して実行させるよ
うに指示する取り込み行程または手段を順に繰り返し実
行することを特徴とする。
【0009】本発明はこのような構成によって、例えば
1つの組み合わせについてのパターンマッチ処理を行う
たびに、外界の変化を取り込む事が可能となる。そし
て、1つの組み合わせについてのパターンマッチ処理は
非常に短時間で処理可能であるので、ほぼ実時間に外界
の変化を取り込み、パターン照合に反映させることがで
きる。
【0010】
【発明の実施の形態】以下に、図面を参照して本発明を
詳細に説明する。本発明はLEAPS方式のような最良
優先探索を用いるパターン照合方式を基本としており、
以下、パターン照合方式としてLEAPS方式を採用し
た場合の例について説明する。LEAPS方式において
は、事実にタイムスタンプtsを付与して取り込む。図
4は、取り込まれる事実の一例を示す説明図である。図
において、1組の括弧で囲まれた情報が1つの事実であ
り、型と属性の値を持っている。例えば1行目の事実は
型が「円筒形」であり、属性である「^大きさ」の値が
「5cm」であり、もう一つの属性である「^重さ」の
値が20gであるという情報から成っている。「^」は
属性であることを示す記号である。各事実には取り込ま
れた順にタイムスタンプts値が付与される。ts値は
取り込まれた順序さえ識別可能であれば何でもよく、例
えば通し番号でもよいし、実際に取り込まれた時の時刻
情報であってもよい。
【0011】図5は、ルール表記の一例を示す説明図で
ある。一番外側の括弧によって囲まれた情報が1つのル
ールを表しており、「P」はルールの始まりであること
を示している。「サンプル」はルール名の例であり、次
行以降の3行のそれぞれがCEを表している。条件の1
行目(C0 )は、事実の内で型が「立方体」であり、色
は任意の値xであり、大きさが5cmであるものを表し
ている。なお「<x>」は変数xが任意の値を取り得る
が、他の条件における変数xとは同じ値であることを表
している。従って、2行目の条件(C1 )は、型が
「球」であり、大きさは任意の値yであるが、色は条件
C0 と同じ値xであるものを表している。
【0012】矢印以降には、3つの条件C0 、C1 、C
2 の全てを満たす事実WMEの組み合わせが存在した場
合に実行すべき処理Eが記載されている。この例の場合
は、変数zの値をプリントアウトするという処理である
が、事実WMEの追加、修正、削除を伴う処理であって
もよい。
【0013】図6(a)は、図4の事実を取り込んだ後
の、本発明におけるパターンマッチ処理の開始時におけ
るα記憶およびスタック(LIFOバッファ)の内容の
例を示す説明図である。α記憶およびスタックの内容は
事実が取り込まれるか、あるいは追加されるたびに更新
される。α記憶は、前述したように、WMEの集合から
各ルールごとに、含まれる定数条件に関する選択を行っ
た結果、即ち各条件単独に合致する事実の集合であり、
各条件毎に存在する。また、α記憶にWMEが登録され
るたびに、スタックには、エントリ(ts値のセット)
がプッシュされる。プッシュされる各ts値の値は、登
録したα記憶に対応する位置のts値は登録したWME
に対応する最新のts値であり、その他の位置のts値
は該事実のts値から1(あるいは単位時間)を減算し
た値である。
【0014】例えば、ts=1の事実を取り込んだ場合
には、該事実がルール内の各条件に合致するか否かを判
定し、条件C2 と合致することが判明する。すると、条
件C2 に対応するα記憶に、タイムスタンプ値1および
WMEの変数値5cmおよび20gを登録する。また、
スタックには、C2 に対応するts値が1であり、他の
ts値が0であるようなエントリをプッシュする。
【0015】以下同様に、タイムスタンプ2および3の
事実は条件C1 に合致するので、C1 に対応するα記憶
に登録され、スタックにはそれぞれ(1、2、1)、
(2、3、2)のエントリがプッシュされる。また、タ
イムスタンプ5および6の事実は条件C0 に合致するの
で、C0 に対応するα記憶に登録され、スタックにはそ
れぞれ(5、4、4)、(6、5、5)のエントリがプ
ッシュされる。従って、図4に示すような事実が順に取
り込まれた場合には、α記憶の内容は最終的に図6
(a)のような内容となる。
【0016】図1は、本発明のパターンマッチ処理を示
すフローチャートである。この処理は、α記憶およびス
タックの状態が例えば図6(a)のような内容であるこ
とを前提に開始される。なお、図1において、点線で囲
んだ処理は図2のマッチ処理に相当する部分である。ス
テップS1においては、スタックからシードWMEの情
報、即ち最上位にプッシュされているエントリである
(6、5、5)が取り出される。このエントリの中の最
も新しいts値(DT:ドミナントタイムスタンプ)6
に対応するWMEがシードWMEである。ステップS2
においては、スタックが空であり、何も取り出せなかっ
たか否かが判定され、空であればパターンマッチ処理を
終了する。
【0017】ステップS3においては、シードWMEを
起点として、α記憶における1組のWMEの組み合わせ
についてマッチ処理を行う。図6(b)は、スタックか
ら(6、5、5)のセットが取り出され、各α記憶のポ
インタP0 、P1 、P2 にセットされた状態を示してい
る。但し、P1 、P2 にセットされたts値は前述した
ように、機械的に算出された値であり、該値のWMEが
存在しない場合には、各α記憶中の最も新しい(大き
い)ts値のWMEを指すようにポインタが修正され
る。
【0018】ステップS4においては、外界変化フラグ
がオンであるか否かが判定され、結果が肯定の場合には
ステップS15に移行するが、否定の場合にはステップ
S5に移行する。ステップS5においては、インスタン
シエーション、即ちルールとそれに合致する事実の組が
有ったか否かが判定され、結果が肯定の場合にはステッ
プS7に移行するが、否定の場合にはステップS6に移
行する。
【0019】ステップS6においては、現在のシードW
MEに関するマッチ処理が終了したか否かが判定され、
結果が否定の場合には、シードWME以外のα記憶のポ
インタを所定の規則に従って1つ変え、ステップS3に
戻ってマッチ処理を繰り返す。図6(c)は、図6
(b)の状態におけるマッチ処理の結果、ts値6と3
のWMEの色の値が一致していないので、インスタンシ
エーションは存在せず、ポインタP1 が1つ古い(小さ
い)ts値に移動した状態を示している。このようにし
て、入れ子ループ処理によって、シードWMEに対応す
るポインタP0 以外のポインタ値の可能な組み合わせが
全てチェックされる。
【0020】ステップS6の判定結果が肯定の場合、即
ち、シードWMEに対応するポインタP0 以外のポイン
タ値の可能な組み合わせのチェックが全て完了した場合
にはステップS1に戻り、スタックから次のシードWM
E(エントリ)を取り出してマッチ処理を繰り返す。図
6(d)は、ts値6のシードWMEについてのマッチ
処理が終了したので、ステップS1に戻って、スタック
からシードWME情報として(5、4、4)というエン
トリを取り出し、α記憶のポインタにセットした状態を
示している。
【0021】ステップS4において、外界変化フラグが
オンであった場合にはステップS15に移行する。ステ
ップS15においては、マッチ処理の途中結果である、
現在の各α記憶のポインタの指しているts値のセット
をスタックに保存(プッシュ)する。図7は、外界変化
時におけるα記憶およびスタックの内容の変化を示す説
明図である。図7(c)は、図6(c)と同じ状態であ
り、この時に外界変化として、後述する割り込み処理に
よって、「大きさ=10cm、重さ=50gの円筒形」
という事実にts値7が付与されて取り込まれたものと
する。図7(e)は、図7(c)におけるα記憶の各ポ
インタの指しているts値セット(6、2、1)がスタ
ックにプッシュされた状態を示している。
【0022】図1に戻って、ステップS16において
は、新たに入力バッファに取り込まれた事実情報がWM
Eに追加される。ステップS17においては新たに追加
された事実に基づき、α記憶が更新される。ステップS
18においては、ステップS17においてα記憶にWM
Eの追加があった場合には、該WMEに対応するエント
リをスタックにプッシュする。図7(f)は新たな事実
が各条件と比較された結果、条件C2 に合致するので、
C2 に対応するα記憶にts値7の事実が登録され、か
つスタックには対応するエントリ(6、6、7)がプッ
シュされた状態を示している。
【0023】ステップS19においては、外界変化フラ
グがリセットされ、ステップS1に戻って、スタックか
らシードWME(エントリ)を取り出してマッチ処理が
再開される。図7(g)は、スタックからエントリ
(6、6、7)が取り出され、マッチ処理が再開された
状態を示している。このように、新たに追加されたWM
Eは最初にシードWMEとしてマッチ処理されることに
なる。また、追加前のマッチ処理の途中結果であるエン
トリ(6、2、1)は、スタック内に保存されており、
該セットが取り出された場合には、前回のマッチ処理の
続きが実行される。
【0024】ステップS5においてインスタンシエーシ
ョンがあった場合にはステップS7に移行する。ステッ
プS7においては、ステップS15と同様に途中結果で
あるts値セットをスタックに保存する。ステップS8
においては、発火したインスタンシエーションのルール
に指示されている処理を実行する。例えば、図6(d)
のts値(5、3、1)の組み合わせは図5のルールに
合致するので、実行処理Eが実行され、「円筒形の重さ
=20g」という文がプリントアウトされる。
【0025】ステップS9においては、実行処理の結
果、WMEの更新(追加、修正、削除)があったか否か
が判定され、結果が肯定の場合にはステップS12、1
3、14のWME更新処理が実行される。なお、WME
の追加の場合には、ステップS12、13、14におい
ては、それぞれステップS16、17、18と同じ処理
が実行され、WMEの削除の場合には、WME記憶、α
記憶、スタックから該当するWMEおよびts値セット
が削除される。また、修正の場合には削除および追加が
実行される。
【0026】ステップS10においては、外界変化フラ
グがオンであるか否かが判定され、結果が肯定の場合に
はステップS16に移行するが、否定の場合にはステッ
プS11に移行する。ステップS11においては、実行
処理の結果、停止が指示されたか否かが判定され、結果
が肯定の場合にはパターンマッチ処理を終了するが、否
定の場合にはステップS1に戻って、マッチ処理を繰り
返す。
【0027】図3は、外界変化による割り込み処理を示
すフローチャートである。この処理は、新たな事実情報
がオンラインにより、あるいはキーボード等から入力さ
れた場合に発生する割り込みによって起動される。ステ
ップS30においては、受信され、あるいは入力された
事実(外界変化)情報を入力バッファ内に格納する。ス
テップS31においては、外界変化フラグをオンにセッ
トする。以上のような処理によって、従来、図2のマッ
チ処理部S40においては、WMEの変更ができなかっ
たものが、本発明においては、図2のマッチ処理部S4
0に対応する、図1において点線で囲んだマッチ処理ブ
ロック内において、外界の変化を迅速に取り込み、パタ
ーンマッチ処理に反映させることが可能となる。
【0028】以上、実施例を開示したが、更に以下に述
べるような変形例も考えられる。実施例においては、外
界の変化を割り込み処理およびフラグを使用して検知す
る方式を開示したが、本発明はこれに限らず、ポーリン
グ等任意の方式で外界の変化を取り込み可能である。ま
た、マッチ処理1回ごとに外界変化をチェックする例を
開示したが、システムに要求される応答時間等の条件に
基づき、所定のマッチ処理回数ごとに外界の変化をチェ
ックするようにしてもよい。
【0029】実施例においては、LEAPS方式のパタ
ーンマッチ処理に本発明を適用した例を開示したが、最
良優先探索を用いるパターンマッチ処理であれば、任意
のパターン照合方式に本発明を適用可能である。本発明
は、例えばプラント制御、通信網の管理、トラフィック
制御等の実時間処理が必要な任意のエキスパートシステ
ムに適用することができる。
【0030】
【発明の効果】以上述べたように、この発明によれば、
条件比較が行われていない事実の組み合わせの内の最新
のものから順に、所定組み合わせ数だけ条件比較を行う
パターンマッチ処理行程または手段と、事実情報が入力
されている場合には、現在の状態情報を保存し、事実情
報を取り込んで、取り込んだ事実に関連する条件比較を
優先して実行させるように指示する取り込み行程または
手段を順に繰り返し実行するので、例えば1つの組み合
わせについてのパターンマッチ処理を行うたびに、外界
の変化を取り込む事が可能となる。そして、1つの組み
合わせについてのパターンマッチ処理は非常に短時間で
処理可能であるので、ほぼ実時間に外界の変化を取り込
み、パターン照合に反映させることができるという効果
がある。
【図面の簡単な説明】
【図1】本発明のパターンマッチ処理を示すフローチャ
ートである。
【図2】従来のパターンマッチ処理を示すフローチャー
トである。
【図3】外界変化による割り込み処理を示すフローチャ
ートである。
【図4】取り込まれる事実の一例を示す説明図である。
【図5】ルール表記の一例を示す説明図である。
【図6】マッチ処理時のα記憶およびスタックの内容の
変化を示す説明図である。
【図7】WME追加時のα記憶およびスタックの内容の
変化を示す説明図である。
【符号の説明】
C0 、C1 、C2 …条件、E…実行内容、P0 、P1 、
P2 …ポインタ、WME…事実

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 条件比較が行われていない事実の組み合
    わせの内の最新のものから順に、所定組み合わせ数だけ
    条件比較を行うパターンマッチ処理行程と、 事実情報が入力されているか否かを判定し、事実情報が
    入力されている場合には、 パターンマッチ処理行程の現在の状態情報を保存する行
    程と、 取り込み順序に関する情報を付加して事実情報を取り込
    む行程と、 パターンマッチ処理行程において、取り込んだ事実に関
    連する条件比較を優先して実行させるように指示する行
    程とを任意の順序で実行する取り込み行程とを順に繰り
    返し実行することを特徴とするパターン照合方法。
  2. 【請求項2】 最良優先探索を用いるパターン照合方法
    におけるパターン照合処理に、請求項1に記載の各行程
    を採用したことを特徴とするパターン照合方法。
  3. 【請求項3】 条件比較が行われていない事実の組み合
    わせの内の最新のものから順に、所定組み合わせ数だけ
    条件比較を行うパターンマッチ処理手段と、 パターンマッチ処理行程の現在の状態情報を保存する保
    存手段と、 取り込み順序に関する情報を付加して事実情報を取り込
    む取り込み手段と、 パターンマッチ処理手段において、取り込んだ事実に関
    連する条件比較を優先して実行させるように指示する指
    示手段と、 事実情報が入力されているか否かを判定し、事実情報が
    入力されている場合には、保存手段、取り込み手段、指
    示手段を起動する判定手段と、 パターンマッチ処理手段と判定手段とを順に繰り返し実
    行させる実行制御手段と含むことを特徴とするパターン
    照合装置。
  4. 【請求項4】 更に、割り込み処理によって事実情報を
    入力すると共に、事実情報が入力されたことを示すフラ
    グ手段をオンに設定する入力手段を有し、 保存手段は、前記フラグがオンである場合には、現在の
    状態情報である、α記憶のポインタ情報をスタック手段
    に保存し、 取り込み手段は、入力された事実情報を取り込むと共に
    α記憶に反映させ、 指示手段は、入力された事実情報に対応するα記憶のポ
    インタ情報をスタック手段に保存し、 パターンマッチ処理手段は、事実が取り込まれた場合に
    は、スタック手段からポインタ情報を取り出して、該情
    報に基づきパターンマッチ処理を再開することを特徴と
    する、最良優先探索を用いるパターン照合方式を採用し
    た請求項3に記載のパターン照合装置。
JP7263676A 1995-09-19 1995-09-19 パタ−ン照合方法および装置 Pending JPH0981385A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7263676A JPH0981385A (ja) 1995-09-19 1995-09-19 パタ−ン照合方法および装置
GB9618558A GB2305524B (en) 1995-09-19 1996-09-05 Expert system apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7263676A JPH0981385A (ja) 1995-09-19 1995-09-19 パタ−ン照合方法および装置

Publications (1)

Publication Number Publication Date
JPH0981385A true JPH0981385A (ja) 1997-03-28

Family

ID=17392803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7263676A Pending JPH0981385A (ja) 1995-09-19 1995-09-19 パタ−ン照合方法および装置

Country Status (2)

Country Link
JP (1) JPH0981385A (ja)
GB (1) GB2305524B (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5390286A (en) * 1990-03-26 1995-02-14 Digital Equipment Corporation Reticular discrimination network for specifying real-time conditions
US5363473A (en) * 1991-05-28 1994-11-08 The Trustees Of Columbia University In The City Of New York Incremental update process and apparatus for an inference system
US5263126A (en) * 1992-09-10 1993-11-16 Chang Hou Mei H Automatic expert system

Also Published As

Publication number Publication date
GB2305524B (en) 1998-04-01
GB9618558D0 (en) 1996-10-16
GB2305524A (en) 1997-04-09

Similar Documents

Publication Publication Date Title
CN110134375B (zh) 游戏角色行为的控制方法、装置及可读存储介质
JPH01270164A (ja) シミュレーション方法
JPH06131312A (ja) 並行処理方法およびシステム
CN110070037A (zh) 人脸识别模型的平滑升级方法、装置和可读存储介质
US6856848B2 (en) Method and apparatus for controlling progress of product processing
CN118170524A (zh) 基于强化学习的任务调度方法、装置、设备、介质及产品
JPH0981385A (ja) パタ−ン照合方法および装置
CN116011757A (zh) 订单接收和调度方法、装置以及电子设备
US4989162A (en) Method of using an accuracy valve in a conflict resolution of a forward inference
JP2507593B2 (ja) 推論方式
CN116303538B (zh) 计算引擎选择模型的训练方法、计算引擎选择方法及装置
CN112165486B (zh) 网络地址集合拆分方法及装置
JPS63142431A (ja) パイプライン制御方式
CN114528793B (zh) 一种对Verilog HDL进行行为仿真的方法
CN117036865B (zh) 图像识别的自学习方法、装置、设备及存储介质
CN119971509B (zh) 游戏任务自动化测试方法、装置、设备及存储介质
CN114332238B (zh) 基于多摄像头的自动标定方法、装置、设备及存储介质
CN112596866B (zh) 一种并发处理请求的并发控制方法、装置、设备及介质
JPH01140338A (ja) ルール実行回数に基づくルール取出の優先度制御方式
JP3638505B2 (ja) シミュレーション装置及びマイクロプロセッサ用ソフトウェアシミュレーション方法
JP2003288219A (ja) タイマ管理方式及びタイマ管理プログラム
JPH06168394A (ja) プロセス監視装置
JPH08161010A (ja) ラダーシーケンスプログラム演算装置
JPH05265758A (ja) 実時間推論処理装置
JPH08235266A (ja) 表計算処理方法