JPH0981622A - 平坦化パターンの生成方法 - Google Patents
平坦化パターンの生成方法Info
- Publication number
- JPH0981622A JPH0981622A JP7239450A JP23945095A JPH0981622A JP H0981622 A JPH0981622 A JP H0981622A JP 7239450 A JP7239450 A JP 7239450A JP 23945095 A JP23945095 A JP 23945095A JP H0981622 A JPH0981622 A JP H0981622A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- graphic
- flattening
- wiring
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 配線層に対する平坦化パターンの発生方法に
おいて、配線パターンのレイアウト設計のデザインルー
ルを満たさない大きさの微小な平坦化パターンを発生さ
せない。 【構成】 下層配線層に対する平坦化パターンを発生す
る方法において、ＣＡＤ装置により配線周囲のパターン
を図形的に反転し、この反転図形パターンを図形の内側
に縮小し、この縮小図形パターンと単純図形を繰り返し
配置した図形パターンとを論理積演算し、この論理積演
算した図形パターンを図形の内側に縮小して、デザイン
ルールを満たさない微細なパターンを削除し、この図形
パターンを図形の外側に拡大して、平坦化パターンを得
る。
おいて、配線パターンのレイアウト設計のデザインルー
ルを満たさない大きさの微小な平坦化パターンを発生さ
せない。 【構成】 下層配線層に対する平坦化パターンを発生す
る方法において、ＣＡＤ装置により配線周囲のパターン
を図形的に反転し、この反転図形パターンを図形の内側
に縮小し、この縮小図形パターンと単純図形を繰り返し
配置した図形パターンとを論理積演算し、この論理積演
算した図形パターンを図形の内側に縮小して、デザイン
ルールを満たさない微細なパターンを削除し、この図形
パターンを図形の外側に拡大して、平坦化パターンを得
る。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩのチップ内の配線
層の多層化において、配線層を平坦化する為の平坦化パ
ターンを簡易に発生する方法に関するものである。
層の多層化において、配線層を平坦化する為の平坦化パ
ターンを簡易に発生する方法に関するものである。
【０００２】
【従来の技術】近年、超ＬＳＩの高集積化のために、配
線層の多層化の技術が用いられている。
線層の多層化の技術が用いられている。
【０００３】しかし配線層を多層化すると、下層の配線
パターンの凸凹が配線パターンの層の上に形成される層
間絶縁膜にも影響を及ぼし、層間絶縁膜にも凸凹が現れ
る。この凸凹は、上層配線膜の形成時にステップカバレ
ージ不良を発生させ、配線の断線・不良が生じる。その
ため層間絶縁膜の表面の平坦化は、信頼性の高い多層配
線を実現する上で必要な技術となっている。
パターンの凸凹が配線パターンの層の上に形成される層
間絶縁膜にも影響を及ぼし、層間絶縁膜にも凸凹が現れ
る。この凸凹は、上層配線膜の形成時にステップカバレ
ージ不良を発生させ、配線の断線・不良が生じる。その
ため層間絶縁膜の表面の平坦化は、信頼性の高い多層配
線を実現する上で必要な技術となっている。
【０００４】平坦化の技術として、従来樹脂塗布法等が
用いられてきたが、十分な平坦化が得られないという問
題があり、これを改善するために、配線同士の隙間部に
ＣＡＤ技術を用いて平坦化パターンを埋めることにより
平坦化を行なう方法が発明された。このＣＡＤ技術を用
いた平坦化パターンの発生方法としては、例えば、特開
平５−２６７４６０号公報に記載されるものがあった。
用いられてきたが、十分な平坦化が得られないという問
題があり、これを改善するために、配線同士の隙間部に
ＣＡＤ技術を用いて平坦化パターンを埋めることにより
平坦化を行なう方法が発明された。このＣＡＤ技術を用
いた平坦化パターンの発生方法としては、例えば、特開
平５−２６７４６０号公報に記載されるものがあった。
【０００５】以下図面を参照しながら、係る従来の配線
層に対する平坦化パターンの発生方法の一例について説
明する。
層に対する平坦化パターンの発生方法の一例について説
明する。
【０００６】図９は従来の配線層に対する平坦化パター
ンの発生方法により配線の近傍に平坦化パターンを発生
させた一例を示す図である。
ンの発生方法により配線の近傍に平坦化パターンを発生
させた一例を示す図である。
【０００７】図９（ａ）は原図形パターンで、１０は配
線パターン、１１は配線近傍の平面パターン（無地）を
示す。図９（ｂ）は従来の配線層に対する平坦化パター
ンの発生方法により発生させた配線パターンと平坦化パ
ターンであり、図９（ｃ）は正方形パターンを梨地模様
に配置した図形パターン（以下、ダミーパターン）であ
る。
線パターン、１１は配線近傍の平面パターン（無地）を
示す。図９（ｂ）は従来の配線層に対する平坦化パター
ンの発生方法により発生させた配線パターンと平坦化パ
ターンであり、図９（ｃ）は正方形パターンを梨地模様
に配置した図形パターン（以下、ダミーパターン）であ
る。
【０００８】図９（ａ）において配線近傍の平面パター
ンを反転処理し図９（ｄ）の図形パターンを出力する。
次に図９（ｄ）の図形パターンを内側に縮める縮小処理
を行ない図９（ｅ）に示す図形パターンを出力する。図
９（ｄ）と比較し、この縮小する距離はチップ平面にお
ける配線間距離の内最小のもの程度とする。次に、図９
（ｅ）の図形パターンと図９（ｃ）の図形パターンの論
理積演算を行ない図９（ｆ）を出力する。図９（ｆ）の
図形パターンは、配線パターンに対する平坦化パターン
であり、図９（ｆ）の平坦化パターンと図９（ａ）の配
線パターンとの論理和演算を行ない図９（ｂ）の図形パ
ターンを出力する。
ンを反転処理し図９（ｄ）の図形パターンを出力する。
次に図９（ｄ）の図形パターンを内側に縮める縮小処理
を行ない図９（ｅ）に示す図形パターンを出力する。図
９（ｄ）と比較し、この縮小する距離はチップ平面にお
ける配線間距離の内最小のもの程度とする。次に、図９
（ｅ）の図形パターンと図９（ｃ）の図形パターンの論
理積演算を行ない図９（ｆ）を出力する。図９（ｆ）の
図形パターンは、配線パターンに対する平坦化パターン
であり、図９（ｆ）の平坦化パターンと図９（ａ）の配
線パターンとの論理和演算を行ない図９（ｂ）の図形パ
ターンを出力する。
【０００９】
【発明が解決しようとする課題】しかしながら上記のよ
うな配線層に対する平坦化パターン発生方法では、配線
近傍に発生させた平坦化パターンの内、配線パターンと
平坦化パターンの元になるダミーパターンの位置関係に
よって、元のダミーパターンの正方形の形を維持しな
い、つまり元の正方形パターンの形から変形したものが
発生する。この場合、平坦化パターンに対し配線パター
ンのレイアウト設計のデザインルールを満たさない微小
な図形が生じるという問題点を有していた。
うな配線層に対する平坦化パターン発生方法では、配線
近傍に発生させた平坦化パターンの内、配線パターンと
平坦化パターンの元になるダミーパターンの位置関係に
よって、元のダミーパターンの正方形の形を維持しな
い、つまり元の正方形パターンの形から変形したものが
発生する。この場合、平坦化パターンに対し配線パター
ンのレイアウト設計のデザインルールを満たさない微小
な図形が生じるという問題点を有していた。
【００１０】本発明は上記従来の問題点を解決するもの
で、配線層に対する平坦化パターンを発生させる際に配
線パターンのレイアウト設計のデザインルールを満たさ
ない微小な平坦化パターンが発生することのない、配線
層に対する平坦化パターンの発生方法を提供するもので
ある。
で、配線層に対する平坦化パターンを発生させる際に配
線パターンのレイアウト設計のデザインルールを満たさ
ない微小な平坦化パターンが発生することのない、配線
層に対する平坦化パターンの発生方法を提供するもので
ある。
【００１１】
【課題を解決するための手段】上記問題を解決するため
に本発明の配線層に対する平坦化パターンの発生方法
は、配線パターンの周囲の平面パターンを図形的に反転
する処理と、前記反転処理した図形パターンを図形の内
側に縮小する処理と、単純図形を繰り返し配置した図形
パターンと前記縮小処理した図形パターンとを論理積演
算する処理と、前記論理積演算処理した図形パターンを
図形の内側に縮小する処理と、前記拡大処理した図形パ
ターンを図形の外側に拡大する処理とを含む。
に本発明の配線層に対する平坦化パターンの発生方法
は、配線パターンの周囲の平面パターンを図形的に反転
する処理と、前記反転処理した図形パターンを図形の内
側に縮小する処理と、単純図形を繰り返し配置した図形
パターンと前記縮小処理した図形パターンとを論理積演
算する処理と、前記論理積演算処理した図形パターンを
図形の内側に縮小する処理と、前記拡大処理した図形パ
ターンを図形の外側に拡大する処理とを含む。
【００１２】
【作用】本発明は、上記した構成により、配線層に対し
て平坦化パターンを発生する際に得られた平坦化パター
ンに対して縮小処理を施すことで、配線パターンのレイ
アウト設計のデザインルールを満たさない大きさの微小
な図形パターンを消去し、配線パターンのレイアウト設
計のデザインルールを満たす図形パターンだけを再び縮
小処理を行なう前の図形パターンの大きさに拡大処理す
ることにより、配線パターンのレイアウト設計のデザイ
ンルールを満たす配線層に対する平坦化パターンを発生
させるものである。
て平坦化パターンを発生する際に得られた平坦化パター
ンに対して縮小処理を施すことで、配線パターンのレイ
アウト設計のデザインルールを満たさない大きさの微小
な図形パターンを消去し、配線パターンのレイアウト設
計のデザインルールを満たす図形パターンだけを再び縮
小処理を行なう前の図形パターンの大きさに拡大処理す
ることにより、配線パターンのレイアウト設計のデザイ
ンルールを満たす配線層に対する平坦化パターンを発生
させるものである。
【００１３】
（実施例１）以下、本発明の第１の実施例について図１
および図２を参照しながら説明する。
および図２を参照しながら説明する。
【００１４】図１は本実施例における配線に対する平面
化パターンの発生方法を説明するための図である。
化パターンの発生方法を説明するための図である。
【００１５】図１（ａ）は原図形パターンであり、１０
は配線パターンを示し、１１は配線近傍の平面パターン
（無地）を示す。図１（ｂ）は本実施例に従って発生さ
せた平坦化パターンと配線パターンであり、１２は本実
施例に従って発生させた平坦化パターンである。図１
（ｂ）中のＡは配線パターンと平坦化パターンとの間の
間隔を示し、この値は半導体製造プロセス上の配線パタ
ーンのルールを満たす最小値以上の大きさである。図１
（ｃ）は、平面化パターンを発生させるために用いる正
方形パターンを梨地模様に繰り返し配置した図形パター
ン（以下、ダミーパターン）であり、図１（ｃ）中のＢ
はダミーパターン中の正方形パターンのサイズを示し、
この値は半導体製造プロセス上の配線パターンのルール
を満たす最小値以上の大きさである。図１（ｄ）〜
（ｈ）は本実施例による配線に対する平面化パターンの
発生の過程及び結果を示す図形パターンを示す。
は配線パターンを示し、１１は配線近傍の平面パターン
（無地）を示す。図１（ｂ）は本実施例に従って発生さ
せた平坦化パターンと配線パターンであり、１２は本実
施例に従って発生させた平坦化パターンである。図１
（ｂ）中のＡは配線パターンと平坦化パターンとの間の
間隔を示し、この値は半導体製造プロセス上の配線パタ
ーンのルールを満たす最小値以上の大きさである。図１
（ｃ）は、平面化パターンを発生させるために用いる正
方形パターンを梨地模様に繰り返し配置した図形パター
ン（以下、ダミーパターン）であり、図１（ｃ）中のＢ
はダミーパターン中の正方形パターンのサイズを示し、
この値は半導体製造プロセス上の配線パターンのルール
を満たす最小値以上の大きさである。図１（ｄ）〜
（ｈ）は本実施例による配線に対する平面化パターンの
発生の過程及び結果を示す図形パターンを示す。
【００１６】図２は、本発明の実施例における配線に対
する平面化パターンの発生方法を用いて配線に対する平
面化パターンを発生させる手順を示す論理演算式であ
る。
する平面化パターンの発生方法を用いて配線に対する平
面化パターンを発生させる手順を示す論理演算式であ
る。
【００１７】図２で用いる式中の数字について、「１」
は図１（ａ）の原図形パターンを表し、「１０」は図１
（ｃ）のダミーパターンを表し、「２０」〜「２５」は
図形の論理演算処理の結果出力される図形パターンを表
す。また、図２で用いる式中の演算子について、「／ａ
＝ｃ」はａの示す図形パターンを反転処理し結果をｃに
出力する処理を表し、「ａ＋ｂ＝ｃ」はａの示す図形パ
ターンとｂの示す図形パターンの論理和演算処理結果を
ｃに出力する処理を表し、「ａ＊ｂ＝ｃ」はａの示す図
形パターンとｂの示す図形パターンの論理積演算処理結
果をｃに出力する処理を表し、「ａ（＋ｂ）＝ｃ」はａ
の示す図形パターンをｂの値だけ図形の外側に拡大しｃ
に出力する拡大処理を表し、「ａ（−ｂ）＝ｃ」はａの
示す図形パターンをｂの値だけ図形の内側に縮小しｃに
出力する縮小処理を表す。また、図２で用いるアルファ
ベット記号について、「Ａ」は図１（ｂ）中のＡと同じ
値であり、配線パターンと平坦化パターンとの間の間隔
を示し、この値は半導体製造プロセス上の配線パターン
のルールを満たす最小値以上の大きさである。「Ｄ」は
図１（ｃ）中のＢの値の１／２以下の値であり、図１
（ｃ）中の正方形パターンより小さなサイズのパターン
のみを削除することができる値を用いる。
は図１（ａ）の原図形パターンを表し、「１０」は図１
（ｃ）のダミーパターンを表し、「２０」〜「２５」は
図形の論理演算処理の結果出力される図形パターンを表
す。また、図２で用いる式中の演算子について、「／ａ
＝ｃ」はａの示す図形パターンを反転処理し結果をｃに
出力する処理を表し、「ａ＋ｂ＝ｃ」はａの示す図形パ
ターンとｂの示す図形パターンの論理和演算処理結果を
ｃに出力する処理を表し、「ａ＊ｂ＝ｃ」はａの示す図
形パターンとｂの示す図形パターンの論理積演算処理結
果をｃに出力する処理を表し、「ａ（＋ｂ）＝ｃ」はａ
の示す図形パターンをｂの値だけ図形の外側に拡大しｃ
に出力する拡大処理を表し、「ａ（−ｂ）＝ｃ」はａの
示す図形パターンをｂの値だけ図形の内側に縮小しｃに
出力する縮小処理を表す。また、図２で用いるアルファ
ベット記号について、「Ａ」は図１（ｂ）中のＡと同じ
値であり、配線パターンと平坦化パターンとの間の間隔
を示し、この値は半導体製造プロセス上の配線パターン
のルールを満たす最小値以上の大きさである。「Ｄ」は
図１（ｃ）中のＢの値の１／２以下の値であり、図１
（ｃ）中の正方形パターンより小さなサイズのパターン
のみを削除することができる値を用いる。
【００１８】以上のように構成された本実施例の動作を
説明する。図１（ａ）において配線近傍の平面パターン
を反転処理し、図１（ｄ）の図形パターンを出力する。
説明する。図１（ａ）において配線近傍の平面パターン
を反転処理し、図１（ｄ）の図形パターンを出力する。
【００１９】次に図１（ｄ）の図形パターンを内側に縮
める縮小処理を行ない、図１（ｅ）に示す図形パターン
を出力する。図１（ｄ）と比較し、この縮小する距離は
チップ平面における配線間距離の内最小のもの程度とす
る。
める縮小処理を行ない、図１（ｅ）に示す図形パターン
を出力する。図１（ｄ）と比較し、この縮小する距離は
チップ平面における配線間距離の内最小のもの程度とす
る。
【００２０】次に、図１（ｅ）の図形パターンと図１
（ｃ）の図形パターンの論理積演算処理を行ない、図１
（ｆ）を出力する。
（ｃ）の図形パターンの論理積演算処理を行ない、図１
（ｆ）を出力する。
【００２１】ステップ３までの処理は、従来の方法と同
様であり、図１（ｆ）に示すように、微細なパターンを
含む平坦化パターンが得られる。
様であり、図１（ｆ）に示すように、微細なパターンを
含む平坦化パターンが得られる。
【００２２】次に、図１（ｆ）中の図形パターンの内、
図１（ｃ）中の元の正方形パターンの大きさに満たない
正方形パターンを削除するために、図２中のＤの値だけ
縮小処理を行ない図１（ｇ）の図形パターンを出力す
る。
図１（ｃ）中の元の正方形パターンの大きさに満たない
正方形パターンを削除するために、図２中のＤの値だけ
縮小処理を行ない図１（ｇ）の図形パターンを出力す
る。
【００２３】図１（ｇ）の図形パターンを図１（ｃ）中
の元の正方形パターンの大きさに戻すために、図１
（ｇ）の図形パターンを出力する際に用いた縮小処理の
縮小幅の絶対値分（図２中のＤの値）拡大処理を行な
い、図１（ｈ）の図形パターンを出力し、図１（ｃ）の
ダミーパターン中の正方形パターンの内、図１（ａ）の
配線パターンに用いる平坦化パターンを得ることができ
る。
の元の正方形パターンの大きさに戻すために、図１
（ｇ）の図形パターンを出力する際に用いた縮小処理の
縮小幅の絶対値分（図２中のＤの値）拡大処理を行な
い、図１（ｈ）の図形パターンを出力し、図１（ｃ）の
ダミーパターン中の正方形パターンの内、図１（ａ）の
配線パターンに用いる平坦化パターンを得ることができ
る。
【００２４】最後に、図１（ｈ）の図形パターンと図１
（ａ）の配線パターンとの論理和演算処理を行ない、図
１（ｂ）の平坦化パターンと配線パターンが合成された
図形パターンを得る。
（ａ）の配線パターンとの論理和演算処理を行ない、図
１（ｂ）の平坦化パターンと配線パターンが合成された
図形パターンを得る。
【００２５】以上のように本実施例によれば配線層に対
して平坦化パターンを発生する際に配線パターンのレイ
アウト設計のデザインルールを満たさない大きさの微小
な図形パターンを削除するために図形パターンを縮小処
理し、配線パターンのレイアウト設計のデザインルール
を満たす図形パターンを再び縮小処理を行なう前の図形
パターンの大きさに戻すために拡大処理を行なうことに
より、配線パターンのレイアウト設計のデザインルール
を満たす配線層に対する平坦化パターンを発生させるこ
とができる。
して平坦化パターンを発生する際に配線パターンのレイ
アウト設計のデザインルールを満たさない大きさの微小
な図形パターンを削除するために図形パターンを縮小処
理し、配線パターンのレイアウト設計のデザインルール
を満たす図形パターンを再び縮小処理を行なう前の図形
パターンの大きさに戻すために拡大処理を行なうことに
より、配線パターンのレイアウト設計のデザインルール
を満たす配線層に対する平坦化パターンを発生させるこ
とができる。
【００２６】なお、微細なパターンを含む平坦化パター
ンを得る手順には色々な方法がある。例えば、本実施例
の手順を、配線パターンを図形の外側に拡大するステッ
プと、単純図形を繰り返し配置した図形パターンから前
記拡大した図形パターンとの重なり部分を削除するステ
ップに置き換えても本実施例と同様の効果が得られる。
ンを得る手順には色々な方法がある。例えば、本実施例
の手順を、配線パターンを図形の外側に拡大するステッ
プと、単純図形を繰り返し配置した図形パターンから前
記拡大した図形パターンとの重なり部分を削除するステ
ップに置き換えても本実施例と同様の効果が得られる。
【００２７】（実施例２）次に、本発明の第２の実施例
における配線に対する平面化パターンの発生方法を説明
する。
における配線に対する平面化パターンの発生方法を説明
する。
【００２８】図３（ａ）は原図形パターンであり、１０
は配線パターンを示し、１１は配線近傍の平面パターン
（無地）を示す。図３（ｂ）は本発明の実施例に従って
発生させた平坦化パターンと配線パターンであり、１２
は本発明の実施例に従って発生させた平坦化パターンで
ある。図３（ｂ）中のＡは配線パターンと平坦化パター
ンとの間の間隔を示し、この値は半導体製造プロセス上
の配線パターンのルールを満たす最小値以上の大きさで
ある。
は配線パターンを示し、１１は配線近傍の平面パターン
（無地）を示す。図３（ｂ）は本発明の実施例に従って
発生させた平坦化パターンと配線パターンであり、１２
は本発明の実施例に従って発生させた平坦化パターンで
ある。図３（ｂ）中のＡは配線パターンと平坦化パター
ンとの間の間隔を示し、この値は半導体製造プロセス上
の配線パターンのルールを満たす最小値以上の大きさで
ある。
【００２９】図３（ｃ）〜（ｆ）は、平面化パターンを
発生させるために用いる正方形パターンを梨地模様に繰
り返し配置した図形パターンで（以下、ダミーパター
ン）あり、ぞれぞれ第１〜第４のダミーパターンを表
す。図３（ｃ）〜（ｆ）は、それぞれ図形の配置位置座
標が座標原点に対してそれぞれ異なった値だけシフトし
配置している。
発生させるために用いる正方形パターンを梨地模様に繰
り返し配置した図形パターンで（以下、ダミーパター
ン）あり、ぞれぞれ第１〜第４のダミーパターンを表
す。図３（ｃ）〜（ｆ）は、それぞれ図形の配置位置座
標が座標原点に対してそれぞれ異なった値だけシフトし
配置している。
【００３０】図３（ｃ）中のＢはダミーパターン中の正
方形パターンのサイズを示し、この値は半導体製造プロ
セス上の配線パターンのルールを満たす最小値以上の大
きさである。また図３（ｃ）中のＣはダミーパターン中
の正方形パターン間の間隔を示し、この値もまたＢの値
と同様に半導体製造プロセス上の配線パターンのルール
を満たす最小値以上の大きさである。
方形パターンのサイズを示し、この値は半導体製造プロ
セス上の配線パターンのルールを満たす最小値以上の大
きさである。また図３（ｃ）中のＣはダミーパターン中
の正方形パターン間の間隔を示し、この値もまたＢの値
と同様に半導体製造プロセス上の配線パターンのルール
を満たす最小値以上の大きさである。
【００３１】図４〜図６は本発明の実施例による配線に
対する平面化パターンの発生の過程及び結果を示す図形
パターンを示す。
対する平面化パターンの発生の過程及び結果を示す図形
パターンを示す。
【００３２】図７は、本発明の実施例における配線に対
する平面化パターンの発生方法を用いて配線に対する平
面化パターンを発生させる手順を示す論理演算式であ
る。
する平面化パターンの発生方法を用いて配線に対する平
面化パターンを発生させる手順を示す論理演算式であ
る。
【００３３】図７で用いる式中の数字について、「１」
は図３（ａ）の原図形パターンを表し、「１０」は図３
（ｃ）の第１のダミーパターンを表し、「１１」は図３
（ｄ）の第２のダミーパターンを表し、「１２」は図３
（ｅ）の第３のダミーパターンを表し、「１３」は図３
（ｆ）の第４のダミーパターンを表し、「４０」〜「６
２」は図形の論理演算処理の結果出力される図形パター
ンを表す。
は図３（ａ）の原図形パターンを表し、「１０」は図３
（ｃ）の第１のダミーパターンを表し、「１１」は図３
（ｄ）の第２のダミーパターンを表し、「１２」は図３
（ｅ）の第３のダミーパターンを表し、「１３」は図３
（ｆ）の第４のダミーパターンを表し、「４０」〜「６
２」は図形の論理演算処理の結果出力される図形パター
ンを表す。
【００３４】また、図７で用いるアルファベット記号に
ついて、「Ｃ」は図３（ｂ）中のＣと同じ値であり、平
坦化パターン同士の間隔の値であり、この値は半導体製
造プロセス上の配線パターンのルールを満たす最小値以
上の大きさである。その他の記号は図２と同様のものと
する。
ついて、「Ｃ」は図３（ｂ）中のＣと同じ値であり、平
坦化パターン同士の間隔の値であり、この値は半導体製
造プロセス上の配線パターンのルールを満たす最小値以
上の大きさである。その他の記号は図２と同様のものと
する。
【００３５】以上のように構成された本実施例の動作を
説明する。最初に図３（ｃ）の第１のダミーパターンの
内、図３（ａ）の配線パターンに用いる平坦化パターン
を以下の方法によって発生させる。
説明する。最初に図３（ｃ）の第１のダミーパターンの
内、図３（ａ）の配線パターンに用いる平坦化パターン
を以下の方法によって発生させる。
【００３６】図３（ａ）に示す図形パターンを最終的に
得る配線パターンと平面化パターンとの間で最小限の満
たさなければならない間隔の値（図３（ｂ）、及び図７
中の「Ａ」）だけ拡大処理を行ない、図４（ａ）の図形
パターンを出力する。この図４（ａ）に含まれる図形
は、配線パターン、及び配線パターン周辺に半導体製造
プロセス上の配線パターンのルールに則って平坦化パタ
ーンを発生させることを禁止する領域を表す。
得る配線パターンと平面化パターンとの間で最小限の満
たさなければならない間隔の値（図３（ｂ）、及び図７
中の「Ａ」）だけ拡大処理を行ない、図４（ａ）の図形
パターンを出力する。この図４（ａ）に含まれる図形
は、配線パターン、及び配線パターン周辺に半導体製造
プロセス上の配線パターンのルールに則って平坦化パタ
ーンを発生させることを禁止する領域を表す。
【００３７】次に、図３（ｃ）のダミーパターンから図
４（ａ）の図形パターンと重なる図形パターンを削除す
る処理（図４（ｂ））を行ない、図４（ｃ）の図形パタ
ーンを出力し、図４（ｃ）中の図形パターンの内、図３
（ｃ）中の元の正方形パターンの大きさに満たない正方
形パターンを削除するために、図７中のＤの値だけ縮小
処理を行ない、図４（ｄ）の図形パターンを出力する。
４（ａ）の図形パターンと重なる図形パターンを削除す
る処理（図４（ｂ））を行ない、図４（ｃ）の図形パタ
ーンを出力し、図４（ｃ）中の図形パターンの内、図３
（ｃ）中の元の正方形パターンの大きさに満たない正方
形パターンを削除するために、図７中のＤの値だけ縮小
処理を行ない、図４（ｄ）の図形パターンを出力する。
【００３８】図４（ｄ）の図形パターンを図３（ｃ）中
の元の正方形パターンの大きさに戻すために、図４
（ｄ）の図形パターンを出力する際に用いた縮小処理の
縮小幅の絶対値分（図７中のＤの値）拡大処理を行な
い、図４（ｅ）の図形パターンを出力し、図３（ｃ）の
ダミーパターン中の正方形パターンの内、図３（ａ）の
配線パターンに用いる平坦化パターンを得ることができ
る。
の元の正方形パターンの大きさに戻すために、図４
（ｄ）の図形パターンを出力する際に用いた縮小処理の
縮小幅の絶対値分（図７中のＤの値）拡大処理を行な
い、図４（ｅ）の図形パターンを出力し、図３（ｃ）の
ダミーパターン中の正方形パターンの内、図３（ａ）の
配線パターンに用いる平坦化パターンを得ることができ
る。
【００３９】次に図３（ｄ）のダミーパターンの内、図
３（ａ）の配線パターンに用いる平坦化パターンを以下
の方法によって発生させる。
３（ａ）の配線パターンに用いる平坦化パターンを以下
の方法によって発生させる。
【００４０】まず、図４（ｅ）の平坦化パターンを図７
のＣの値だけ拡大処理し、図４（ｆ）を出力する。この
図４（ｆ）に含まれる図形は、図４（ｆ）の平坦化パタ
ーン、及び図４（ｆ）の平坦化パターン周辺に半導体製
造プロセス上の図形パターン同士の間隔のルール則って
図３（ｄ）から平坦化パターンを発生させることを禁止
する領域を表す。
のＣの値だけ拡大処理し、図４（ｆ）を出力する。この
図４（ｆ）に含まれる図形は、図４（ｆ）の平坦化パタ
ーン、及び図４（ｆ）の平坦化パターン周辺に半導体製
造プロセス上の図形パターン同士の間隔のルール則って
図３（ｄ）から平坦化パターンを発生させることを禁止
する領域を表す。
【００４１】次に、図４（ａ）の図形パターンと図４
（ｆ）の図形パターンの論理和演算処理を行ない図４
（ｇ）を出力する。この図４（ｇ）に含まれる図形は、
図３（ｄ）のダミーパターンの内、平坦化パターンを発
生することを禁止する領域を表す。
（ｆ）の図形パターンの論理和演算処理を行ない図４
（ｇ）を出力する。この図４（ｇ）に含まれる図形は、
図３（ｄ）のダミーパターンの内、平坦化パターンを発
生することを禁止する領域を表す。
【００４２】次に、図３（ｄ）のダミーパターンから図
４（ｇ）の図形パターンと重なる図形パターンを削除す
る処理（図４（ｈ））を行ない、図５（ａ）の図形パタ
ーンを出力する。
４（ｇ）の図形パターンと重なる図形パターンを削除す
る処理（図４（ｈ））を行ない、図５（ａ）の図形パタ
ーンを出力する。
【００４３】図５（ａ）中の図形パターンの内、図３
（ｄ）中の元の正方形パターンの大きさに満たない正方
形パターンを削除するために、図７中のＤの値だけ縮小
処理を行ない図５（ｂ）の図形パターンを出力する。
（ｄ）中の元の正方形パターンの大きさに満たない正方
形パターンを削除するために、図７中のＤの値だけ縮小
処理を行ない図５（ｂ）の図形パターンを出力する。
【００４４】図５（ｂ）の図形パターンを図３（ｄ）中
の元の正方形パターンの大きさに戻すために、図５
（ｂ）の図形パターンを出力する際に用いた縮小処理の
縮小幅の絶対値分（図７中のＤの値）拡大処理を行な
い、図５（ｃ）の図形パターンを出力し、図３（ｄ）の
ダミーパターン中の正方形パターンの内、図３（ａ）の
配線パターンに用いる平坦化パターンを得ることができ
る。
の元の正方形パターンの大きさに戻すために、図５
（ｂ）の図形パターンを出力する際に用いた縮小処理の
縮小幅の絶対値分（図７中のＤの値）拡大処理を行な
い、図５（ｃ）の図形パターンを出力し、図３（ｄ）の
ダミーパターン中の正方形パターンの内、図３（ａ）の
配線パターンに用いる平坦化パターンを得ることができ
る。
【００４５】次に図３（ｅ）のダミーパターンの内、図
３（ａ）の配線パターンに用いる平坦化パターンを以下
の方法によって発生させる。
３（ａ）の配線パターンに用いる平坦化パターンを以下
の方法によって発生させる。
【００４６】まず、図５（ｃ）の平坦化パターンを図７
のＣの値だけ拡大処理し、図５（ｄ）を出力する。この
図５（ｄ）に含まれる図形は、図５（ｃ）の平坦化パタ
ーン、及び図５（ｃ）の平坦化パターン周辺に半導体製
造プロセス上の図形パターン同士の間隔のルール則って
図３（ｅ）から平坦化パターンを発生させることを禁止
する領域を表す。
のＣの値だけ拡大処理し、図５（ｄ）を出力する。この
図５（ｄ）に含まれる図形は、図５（ｃ）の平坦化パタ
ーン、及び図５（ｃ）の平坦化パターン周辺に半導体製
造プロセス上の図形パターン同士の間隔のルール則って
図３（ｅ）から平坦化パターンを発生させることを禁止
する領域を表す。
【００４７】次に、図４（ｇ）の図形パターンと図５
（ｄ）の図形パターンの論理和演算処理を行ない、図５
（ｅ）を出力する。この図５（ｅ）に含まれる図形は、
図３（ｅ）のダミーパターンの内、平坦化パターンを発
生することを禁止する領域を表す。
（ｄ）の図形パターンの論理和演算処理を行ない、図５
（ｅ）を出力する。この図５（ｅ）に含まれる図形は、
図３（ｅ）のダミーパターンの内、平坦化パターンを発
生することを禁止する領域を表す。
【００４８】次に、図３（ｅ）のダミーパターンから図
５（ｅ）の図形パターンと重なる図形パターンを削除す
る処理（図５（ｆ））を行ない、図５（ｇ）の図形パタ
ーンを出力する。
５（ｅ）の図形パターンと重なる図形パターンを削除す
る処理（図５（ｆ））を行ない、図５（ｇ）の図形パタ
ーンを出力する。
【００４９】図５（ｇ）中の図形パターンの内、図３
（ｅ）中の元の正方形パターンの大きさに満たない正方
形パターンを削除するために、図７中のＤの値だけ縮小
処理を行ない、図５（ｈ）の図形パターンを出力する。
（ｅ）中の元の正方形パターンの大きさに満たない正方
形パターンを削除するために、図７中のＤの値だけ縮小
処理を行ない、図５（ｈ）の図形パターンを出力する。
【００５０】図５（ｈ）の図形パターンを図３（ｅ）中
の元の正方形パターンの大きさに戻すために、図５
（ｈ）の図形パターンを出力する際に用いた縮小処理の
縮小幅の絶対値分（図７中のＤの値）拡大処理を行な
い、図６（ａ）の図形パターンを出力し、図３（ｅ）の
ダミーパターン中の正方形パターンの内、図３（ａ）の
配線パターンに用いる平坦化パターンを得ることができ
る。
の元の正方形パターンの大きさに戻すために、図５
（ｈ）の図形パターンを出力する際に用いた縮小処理の
縮小幅の絶対値分（図７中のＤの値）拡大処理を行な
い、図６（ａ）の図形パターンを出力し、図３（ｅ）の
ダミーパターン中の正方形パターンの内、図３（ａ）の
配線パターンに用いる平坦化パターンを得ることができ
る。
【００５１】次に、図３（ｆ）のダミーパターンの内、
図３（ａ）の配線パターンに用いる平坦化パターンを以
下の方法によって発生させる。
図３（ａ）の配線パターンに用いる平坦化パターンを以
下の方法によって発生させる。
【００５２】まず、図６（ａ）の平坦化パターンを図８
のＣの値だけ拡大処理し、図６（ｂ）を出力する。この
図６（ｂ）に含まれる図形は、図６（ａ）の平坦化パタ
ーン、及び図６（ａ）の平坦化パターン周辺に半導体製
造プロセス上の図形パターン同士の間隔のルール則って
図３（ｆ）から平坦化パターンを発生させることを禁止
する領域を表す。
のＣの値だけ拡大処理し、図６（ｂ）を出力する。この
図６（ｂ）に含まれる図形は、図６（ａ）の平坦化パタ
ーン、及び図６（ａ）の平坦化パターン周辺に半導体製
造プロセス上の図形パターン同士の間隔のルール則って
図３（ｆ）から平坦化パターンを発生させることを禁止
する領域を表す。
【００５３】次に、図５（ｅ）の図形パターンと図６
（ｂ）の図形パターンの論理和演算処理を行ない図６
（ｃ）を出力する。この図６（ｃ）に含まれる図形は、
図３（ｆ）のダミーパターンの内、平坦化パターンを発
生することを禁止する領域を表す。
（ｂ）の図形パターンの論理和演算処理を行ない図６
（ｃ）を出力する。この図６（ｃ）に含まれる図形は、
図３（ｆ）のダミーパターンの内、平坦化パターンを発
生することを禁止する領域を表す。
【００５４】次に、図３（ｆ）のダミーパターンから図
６（ｃ）の図形パターンと重なる図形パターンを削除す
る処理（図６（ｄ））を行ない、図６（ｅ）の図形パタ
ーンを出力する。
６（ｃ）の図形パターンと重なる図形パターンを削除す
る処理（図６（ｄ））を行ない、図６（ｅ）の図形パタ
ーンを出力する。
【００５５】図６（ｅ）中の図形パターンの内、図３
（ｆ）中の元の正方形パターンの大きさに満たない正方
形パターンを削除するために、図７中のＤの値だけ縮小
処理を行ない、図６（ｆ）の図形パターンを出力する。
（ｆ）中の元の正方形パターンの大きさに満たない正方
形パターンを削除するために、図７中のＤの値だけ縮小
処理を行ない、図６（ｆ）の図形パターンを出力する。
【００５６】図６（ｆ）の図形パターンを図３（ｆ）中
の元の正方形パターンの大きさに戻すために、図６
（ｆ）の図形パターンを出力する際に用いた縮小処理の
縮小幅の絶対値分（図７中のＤの値）拡大処理を行な
い、図６（ｇ）の図形パターンを出力し、図３（ｆ）の
ダミーパターン中の正方形パターンの内、図３（ａ）の
配線パターンに用いる平坦化パターンを得ることができ
る。
の元の正方形パターンの大きさに戻すために、図６
（ｆ）の図形パターンを出力する際に用いた縮小処理の
縮小幅の絶対値分（図７中のＤの値）拡大処理を行な
い、図６（ｇ）の図形パターンを出力し、図３（ｆ）の
ダミーパターン中の正方形パターンの内、図３（ａ）の
配線パターンに用いる平坦化パターンを得ることができ
る。
【００５７】以上のように、図３（ｃ）のダミーパター
ンから図４（ｅ）の平坦化パターンを発生し、図３
（ｄ）のダミーパターンから図５（ｃ）の平坦化パター
ンを発生し、図３（ｅ）のダミーパターンから図６
（ａ）の平坦化パターンを発生し、図３（ｆ）のダミー
パターンから図６（ｇ）の平坦化パターンを発生して、
各々の平坦化パターンの論理和演算処理を行い、図６
（ｈ）の平坦化パターンを出力する。最後に図６（ｈ）
の平坦化パターンと図３（ａ）の配線パターンと論理和
演算処理を行ない、図３（ｂ）の配線パターンと平坦化
パターンの図形パターンを得る。
ンから図４（ｅ）の平坦化パターンを発生し、図３
（ｄ）のダミーパターンから図５（ｃ）の平坦化パター
ンを発生し、図３（ｅ）のダミーパターンから図６
（ａ）の平坦化パターンを発生し、図３（ｆ）のダミー
パターンから図６（ｇ）の平坦化パターンを発生して、
各々の平坦化パターンの論理和演算処理を行い、図６
（ｈ）の平坦化パターンを出力する。最後に図６（ｈ）
の平坦化パターンと図３（ａ）の配線パターンと論理和
演算処理を行ない、図３（ｂ）の配線パターンと平坦化
パターンの図形パターンを得る。
【００５８】以上のように本発明の第２の実施例によれ
ば、配線パターンに対して平坦化パターンを発生させる
際に複数のダミーパターンを用い平坦化パターンを発生
させることにより、本発明の第１の実施例の平坦化パタ
ーンに比べ、配線パターンと平坦化パターンの間隔及び
平坦化パターン同士の間隔を詰めることができるので、
配線層の平坦度をより向上させることができる。
ば、配線パターンに対して平坦化パターンを発生させる
際に複数のダミーパターンを用い平坦化パターンを発生
させることにより、本発明の第１の実施例の平坦化パタ
ーンに比べ、配線パターンと平坦化パターンの間隔及び
平坦化パターン同士の間隔を詰めることができるので、
配線層の平坦度をより向上させることができる。
【００５９】なお、本実施例では配線パターンをそのま
ま用いているが、配線パターンを図形的に反転して使用
することも可能である。その場合の処理の手順を図８を
用いて説明する。
ま用いているが、配線パターンを図形的に反転して使用
することも可能である。その場合の処理の手順を図８を
用いて説明する。
【００６０】まず、配線パターンの反転図形を出力し
（図８（ａ））、反転した図形パターンを図形の内側に
縮小し（図８（ｂ））、縮小した図形パターンと図３
（ｃ）のダミーパターンを論理積演算し（図８
（ｃ））、論理積演算の結果得られた図形に対して微細
なパターンを削除するために、上述の実施例と同様の縮
小処理（図８（ｄ））、拡大処理（図８（ｅ））を行う
ことで図３（ｃ）のダミーパターンに対する平坦化パタ
ーンを求める。
（図８（ａ））、反転した図形パターンを図形の内側に
縮小し（図８（ｂ））、縮小した図形パターンと図３
（ｃ）のダミーパターンを論理積演算し（図８
（ｃ））、論理積演算の結果得られた図形に対して微細
なパターンを削除するために、上述の実施例と同様の縮
小処理（図８（ｄ））、拡大処理（図８（ｅ））を行う
ことで図３（ｃ）のダミーパターンに対する平坦化パタ
ーンを求める。
【００６１】次に、図８（ｅ）の図形パターンを、上記
実施例と同様に拡大処理し（図８（ｆ））、図８（ｂ）
の図形パターンから図８（ｆ）の図形パターンとの重な
り部分を削除し（図８（ｇ））、図８（ｇ）の図形パタ
ーンと図３（ｄ）の図形パターンとを論理積演算し（図
８（ｈ））、得られた図形パターンに対して縮小、拡大
処理することで、図３（ｄ）の図形パターンに対する平
坦化パターンを求める。
実施例と同様に拡大処理し（図８（ｆ））、図８（ｂ）
の図形パターンから図８（ｆ）の図形パターンとの重な
り部分を削除し（図８（ｇ））、図８（ｇ）の図形パタ
ーンと図３（ｄ）の図形パターンとを論理積演算し（図
８（ｈ））、得られた図形パターンに対して縮小、拡大
処理することで、図３（ｄ）の図形パターンに対する平
坦化パターンを求める。
【００６２】以下、図３（ｅ），（ｆ）の図形パターン
についても同様にして平坦化パターンを求め、最後に全
ての平坦化パターンの論理和をとることで図３（ａ）の
配線パターンについての平坦化パターンを求めることが
出来る。
についても同様にして平坦化パターンを求め、最後に全
ての平坦化パターンの論理和をとることで図３（ａ）の
配線パターンについての平坦化パターンを求めることが
出来る。
【００６３】また、単純パターンとしては、図１
（ｃ）、図３（ｃ）〜（ｆ）に示すような梨字模様以外
に、ストライプ状、格子状等の模様を使用することが可
能である。更に、単純パターンとして、正方形パターン
以外に、長方形、三角形、星形等の各種の変形が可能で
ある。
（ｃ）、図３（ｃ）〜（ｆ）に示すような梨字模様以外
に、ストライプ状、格子状等の模様を使用することが可
能である。更に、単純パターンとして、正方形パターン
以外に、長方形、三角形、星形等の各種の変形が可能で
ある。
【００６４】また、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００６５】
【発明の効果】以上のように本発明によれば、配線層に
対して平坦化パターンを発生する際に配線パターンのレ
イアウト設計のデザインルールを満たさない大きさの微
小な図形パターンを縮小処理し消去し、配線パターンの
レイアウト設計のデザインルールを満たす図形パターン
を再び縮小処理を行なう前の図形パターンの大きさに戻
すために拡大処理を行なうことにより、配線パターンの
レイアウト設計のデザインルールを満たす配線層に対す
る平坦化パターンを発生させることができる。
対して平坦化パターンを発生する際に配線パターンのレ
イアウト設計のデザインルールを満たさない大きさの微
小な図形パターンを縮小処理し消去し、配線パターンの
レイアウト設計のデザインルールを満たす図形パターン
を再び縮小処理を行なう前の図形パターンの大きさに戻
すために拡大処理を行なうことにより、配線パターンの
レイアウト設計のデザインルールを満たす配線層に対す
る平坦化パターンを発生させることができる。
【００６６】また、配線パターンと平坦化パターンの間
隔及び平坦化パターン同士の間隔を詰めることができる
ので、配線層の平坦度をより向上させることができる。
隔及び平坦化パターン同士の間隔を詰めることができる
ので、配線層の平坦度をより向上させることができる。
【図１】本発明の第１の実施例における配線層に対する
平坦化パターンの発生方法の説明図
平坦化パターンの発生方法の説明図
【図２】本発明の第１の実施例における配線に対する平
面化パターンを発生させる手順を示す論理演算式を示す
図
面化パターンを発生させる手順を示す論理演算式を示す
図
【図３】本発明の第２の実施例における配線層に対する
平坦化パターンの発生方法の説明図
平坦化パターンの発生方法の説明図
【図４】本発明の第２の実施例における配線層に対する
平坦化パターンの発生方法の説明図
平坦化パターンの発生方法の説明図
【図５】本発明の第２の実施例における配線層に対する
平坦化パターンの発生方法の説明図
平坦化パターンの発生方法の説明図
【図６】本発明の第２の実施例における配線層に対する
平坦化パターンの発生方法の説明図
平坦化パターンの発生方法の説明図
【図７】本発明の第２の実施例における配線に対する平
面化パターンを発生させる手順を示す論理演算式を示す
図
面化パターンを発生させる手順を示す論理演算式を示す
図
【図８】本発明の第２の実施例における平坦化パターン
を発生させる別の方法を説明する図
を発生させる別の方法を説明する図
【図９】従来の配線層に対する平坦化パターンの発生方
法の説明図
法の説明図
１０ 配線パターン １１ 平面パターン １２ 平面化パターン
Claims (6)
- 【請求項１】配線層の平坦化を行うための平坦化パター
ンの生成方法であって、配線パターンのレイアウト設計
のデザインルールを満たさない平坦化パターンを除去す
る処理を含むことを特徴とする平坦化パターンの生成方
法。 - 【請求項２】配線層の平坦化を行うための平坦化パター
ンの生成方法であって、 配線パターンの周囲の平面パターンを図形的に反転する
第１の処理と、 前記第１の処理で得られた図形パターンを、第１の値だ
け図形の内側に縮小する第２の処理と、 前記第２の処理で得られた図形パターンと単純図形を繰
り返し配置した図形パターンとを論理積演算する第３の
処理と、 前記第３の処理で得られた図形パターンを、第２の値だ
け図形の内側に縮小して、所定の大きさ以下の図形を削
除する第４の処理と、 前記第４の処理で得られた図形パターンを、前記第２の
値だけ図形の外側に拡大する第５の処理とを含むことを
特徴とする平坦化パターンの生成方法。 - 【請求項３】配線層の平坦化を行うための平坦化パター
ンの生成方法であって、 配線パターンを第１の値だけ図形の外側に拡大する第１
の処理と、 単純図形を繰り返し配置した図形図形パターンから前記
第１の処理で得られた図形パターンとの重複部分を削除
する第２の処理と、 前記第２の処理で得られた図形パターンを、第２の値だ
け図形の内側に縮小して、所定の大きさ以下の図形を削
除する第３の処理と、 前記第３の処理で得られた図形パターンを、前記第２の
値だけ図形の外側に拡大する第４の処理とを含むことを
特徴とする平坦化パターンの生成方法。 - 【請求項４】配線層の平坦化を行うための平坦化パター
ンの生成方法であって、配線層平面図の配線パターン
と、単純図形を繰り返し配置した複数の図形パターンと
を用いて図形論理演算処理を行なうことを特徴とする平
坦化パターンの生成方法。 - 【請求項５】図形論理演算処理が、 配線パターンを第１の値だけ図形の外側に拡大する第１
の処理と、 単純図形を繰り返し配置した第１の図形パターンから、
前記第１の処理で得られた図形パターンとの重複部分を
削除する第２の処理と、 前記第２の処理で得られた図形パターンを、第２の値だ
け図形の内側に縮小して、所定の大きさ以下の図形を削
除する第３の処理と、 前記第３の処理で得られた図形パターンを、前記第２の
値だけ図形の外側に拡大する第４の処理と、 前記第４の処理で得られた図形パターンを、第３の値だ
け図形の外側に拡大する第５の処理と、 前記第１の処理で得られた図形パターンと前記第５の処
理で得られた図形パターンの論理和演算する第６の処理
と、 単純図形を繰り返し配置した第２の図形パターンから前
記第６の処理で得られた図形パターンとの重複部分を削
除する第７の処理と、 前記第７の処理で得られた図形パターンを、前記第２の
値だけ図形の内側に縮小して、所定の大きさ以下の図形
を削除する第８の処理と、 前記第８の処理で得られた図形パターンを、前記第２の
値だけ図形の外側に拡大する第９の処理と、 前記第４の処理で得られた図形パターンと前記第９の処
理で得られた図形パターンとを論理和演算する第１０の
処理とを含むことを特徴とする請求項４記載の平坦化パ
ターンの生成方法。 - 【請求項６】図形論理演算処理が、 配線パターンの周囲の平面パターンを図形的に反転する
第１の処理と、 前記第１の処理で得られた図形パターンを、第１の値だ
け図形の内側に縮小する第２の処理と、 前記第２の処理で得られた図形パターンと単純図形を繰
り返し配置した第１の図形パターンとを論理積演算する
第３の処理と、 前記第３の処理で得られた図形パターンを、第２の値だ
け図形の内側に縮小して、所定の大きさ以下の図形を削
除する第４の処理と、 前記第４の処理で得られた図形パターンを、前記第２の
値だけ図形の外側に拡大する第５の処理と、 前記第５の処理で得られた図形パターンを、第３の値だ
け図形の外側に拡大する第６の処理と、 前記第２処理で得られた図形パターンから前記第６の処
理で得られた図形パターンとの重複部分を削除する第７
の処理と、 前記第７の処理で得られた図形パターンと単純図形を繰
り返し配置した第２の単純図形との論理積演算をする第
８の処理と、 前記第８の処理で得られた図形パターンを、前記第２の
値だけ図形の内側に縮小して、所定の大きさ以下の図形
を削除する第９の処理と、 前記第９の処理で得られた図形パターンを、前記第２の
値だけ図形の外側に拡大する第１０の処理と、 前記第５の処理で得られた図形データと前記第１０の処
理で得られた図形データとの論理和演算をする第１１の
処理とを含むことを特徴とする請求項４記載の平坦化パ
ターンの生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7239450A JPH0981622A (ja) | 1995-09-19 | 1995-09-19 | 平坦化パターンの生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7239450A JPH0981622A (ja) | 1995-09-19 | 1995-09-19 | 平坦化パターンの生成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0981622A true JPH0981622A (ja) | 1997-03-28 |
Family
ID=17044957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7239450A Pending JPH0981622A (ja) | 1995-09-19 | 1995-09-19 | 平坦化パターンの生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0981622A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6710449B2 (en) | 2001-09-07 | 2004-03-23 | Matsushita Electric Industrial Co., Ltd. | Interconnection structure and method for designing the same |
| JP2005316135A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法 |
| JP2006191129A (ja) * | 2006-02-07 | 2006-07-20 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2007260952A (ja) * | 2006-03-27 | 2007-10-11 | Oki Data Corp | 半導体複合装置、ｌｅｄヘッド、及び画像形成装置 |
| JP2009060143A (ja) * | 2008-12-01 | 2009-03-19 | Renesas Technology Corp | 半導体装置 |
| US8024673B2 (en) | 2008-09-25 | 2011-09-20 | Fujitsu Limited | Layout evaluation apparatus and method |
| US8543956B2 (en) | 2010-04-13 | 2013-09-24 | Renesas Electronics Corporation | Semiconductor integrated circuit and pattern layouting method for the same |
-
1995
- 1995-09-19 JP JP7239450A patent/JPH0981622A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6710449B2 (en) | 2001-09-07 | 2004-03-23 | Matsushita Electric Industrial Co., Ltd. | Interconnection structure and method for designing the same |
| US6943129B2 (en) | 2001-09-07 | 2005-09-13 | Matsushita Electric Industrial Co., Ltd. | Interconnection structure and method for designing the same |
| JP2005316135A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法 |
| US7949967B2 (en) | 2004-04-28 | 2011-05-24 | Kabushiki Kaisha Toshiba | Design Pattern correcting method, process proximity effect correcting method, and semiconductor device manufacturing method |
| JP2006191129A (ja) * | 2006-02-07 | 2006-07-20 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2007260952A (ja) * | 2006-03-27 | 2007-10-11 | Oki Data Corp | 半導体複合装置、ｌｅｄヘッド、及び画像形成装置 |
| US8024673B2 (en) | 2008-09-25 | 2011-09-20 | Fujitsu Limited | Layout evaluation apparatus and method |
| US8181141B2 (en) | 2008-09-25 | 2012-05-15 | Fujitsu Limited | Dummy rule generating apparatus |
| JP2009060143A (ja) * | 2008-12-01 | 2009-03-19 | Renesas Technology Corp | 半導体装置 |
| US8543956B2 (en) | 2010-04-13 | 2013-09-24 | Renesas Electronics Corporation | Semiconductor integrated circuit and pattern layouting method for the same |
| US8839176B2 (en) | 2010-04-13 | 2014-09-16 | Renesas Electronics Corporation | Semiconductor integrated circuit and pattern layouting method for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4880151B2 (ja) | 集積回路に相互接続ラインを形成する方法と装置 | |
| KR970067661A (ko) | 평탄화 패턴의 생성 방법, 평탄화 패턴의 생성 장치 및 반도체 집적 회로 장치 | |
| US6081272A (en) | Merging dummy structure representations for improved distribution of artifacts in a semiconductor layer | |
| US20030049945A1 (en) | Interconnection structure and method for designing the same | |
| JP3128205B2 (ja) | 平坦化パターンの生成方法、平坦化パターンの生成装置及び半導体集積回路装置 | |
| JPH0981622A (ja) | 平坦化パターンの生成方法 | |
| KR100216691B1 (ko) | 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법 | |
| CN112434484A (zh) | 一种冗余填充方法 | |
| JP3174523B2 (ja) | レイアウト入力装置および方法、ならびにレイアウト検証装置および方法 | |
| JP3363109B2 (ja) | マスクパターンの作成方法 | |
| US9293408B2 (en) | Adding symmetrical filling material in an integrated circuit layout | |
| JPH0426109A (ja) | 図形パターン発生方法 | |
| US20040188844A1 (en) | Semiconductor device and pattern generating method | |
| JP3447621B2 (ja) | 平坦化パターンの生成方法 | |
| JP3740387B2 (ja) | 平坦化パターン自動生成方法 | |
| JP2004311587A (ja) | ダミー配線作成方法及びダミー配線作成装置 | |
| JP2001351984A (ja) | ダミーパターンのレイアウト決定方法、それを用いた半導体装置およびその製造方法 | |
| JPH10178012A (ja) | 半導体装置の層用の平面パターンの生成方法及びその方法を使用した半導体装置の製造方法 | |
| JPH05267460A (ja) | 配線層に対する平坦化パターンの発生方法 | |
| JPH10178013A (ja) | 半導体装置の層用の平面パターンの生成方法及びその方法を使用した半導体装置の製造方法 | |
| JP2001147514A (ja) | パタンデータの作成方法および付加パタン付きフォトマスクの描画方法 | |
| CN121510947A (zh) | 金属层图形修正方法及金属层版图 | |
| JP3721304B2 (ja) | めっき引き出し線の配線方法 | |
| JP2008070528A (ja) | パターンデータの処理システム、パターンデータの処理方法、及びパターンデータの処理プログラム | |
| JP3104339B2 (ja) | 集積回路レイアウト設計装置 |