JPH0982038A - 記憶装置およびその制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 ディスク装置において、サーボセクタアドレ
ス（ＳＳＡ）からデータセクタアドレス（ＤＳＡ）等の
生成に使用する変換テーブルのサイズを小さくする。 【構成】 ＤＳＡは、ＳＳＡを用いて演算によって求め
る。テーブルには、スプリットタイム、スプリットレン
グス、ＳＰＳＯを格納しておくだけでよい。シリンダ上
におけるサーボセクタとデータセクタとの位置関係は、
一定範囲（Boundary）毎に同じパターンの繰り返しとな
っている。従って、テーブルは、該一定範囲分だけを備
える。このテーブルを参照する際に必要な情報（インデ
ックス）も、ＳＳＡを用いた演算によって求める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高密度記録方式に対応
した記憶装置およびその制御装置に関する。

【０００２】

【従来の技術】近年、パーソナルコンピュータやオフィ
スコンピュータの機能並びに性能の向上に伴い、データ
記憶装置、特に磁気ディスク装置に対して、大容量化、
高性能化が強く求められている。こうした背景を元に、
フォーマット効率を向上させることで容量アップを図る
方法が注目されている。

【０００３】このアプローチの一例として、従来のディ
スク装置では、特開平５−１７４４９８号公報に記載の
ように、セクタを識別するために設けられたＩＤ領域を
削除する方式がある（ここでは本方式を「ＩＤレスフォ
ーマット方式」と定義する）。図２は、この方式を用い
た場合のディスクフォーマットの一例を示している。以
下、本フォーマットの構成について説明する。ディスク
フォーマットは、データの記録／再生動作を行うヘッド
の記録媒体上の位置を制御するために設けられたサーボ
セクタ（ＳＳＣＴ）と、ユーザデータを格納するために
設けられたデータセクタ（ＤＳＣＴ）とに大別される。
サーボセクタ（ＳＳＣＴ）は、図２のＳＳＣＴ例１に示
すように、ＡＧＣＧ２０、ＳＶＭＫ２１、ＩＤＸＭ２２
／ＳＣＴＭ２３、ＣＹＬ２４、ＰＯＳ２７、ＩＳＧ２８
から構成される。

【０００４】ＡＧＣＧ２０は、サーボ情報の読み出しゲ
インを調節するために、ＳＶＭＫ２１は、サーボセクタ
の先頭位置を検出するために設けられた領域である。

【０００５】ＩＤＸＭ２２／ＳＣＴＭ２３は、トラック
又はセクタの先頭を識別するために設けられた領域であ
り、ＣＹＬ２４はシリンダ番号（トラック番号）を格納
するための領域である。

【０００６】ＰＯＳ２７は、シリンダ間における詳細な
ヘッドの位置決め情報を格納しており、詳細なヘッドの
位置決め動作（セトリング）、常に目的のシリンダ上に
ヘッドを位置付ける追従動作（フォローイング）の各動
作を制御するために使用される。

【０００７】ＩＳＧ２８はディスクの回転変動やＲＥＡ
Ｄ／ＷＲＩＴＥの切換えの時間を吸収するために設けら
れた領域である。

【０００８】このようにサーボセクタＳＳＣＴ１６は、
目的のシリンダへのヘッドの移動（シーク）、ヘッドの
詳細な位置決め動作（セトリング）、および、常に目的
のシリンダ上にヘッドを位置付ける追従動作（フォロー
イング）を行うために用いることから、常にヘッドでサ
ーボセクタＳＳＣＴ１６を読み込めるようにする必要が
ある。サーボセクタＳＳＣＴ１６は、ディスク上の全シ
リンダにわたり一定の間隔で且つシリンダ間でサーボセ
クタの位置ずれが無いように、すなわち、磁気ディスク
上に扇状に一定間隔で配置されているのが一般的であ
る。これは、ヘッドがどのシリンダの位置にあっても同
じタイミングで、サーボセクタＳＳＣＴ１６を読むこと
ができ、ヘッドがサーボセクタＳＳＣＴ１６を通過する
時間が一定になるようにするためである。

【０００９】一方、データセクタ（ＤＳＣＴ）は、記録
密度をディスクの内外周に亘って一定にするフォーマッ
トを採用する場合、その中に前記サーボセクタ（ＳＳＣ
Ｔ）を含む場合のデータセクタ（ＤＳＣＴＢ１９）と、
含まない場合のデータセクタ（ＤＳＣＴＡ１８）とでそ
の構成が異なる。なお、ＤＳＣＴＢを“スプリットデー
タセクタ“と呼ぶ場合がある。

【００１０】ＤＳＣＴＡ１８は、ＩＳＧ２９、ＰＬＯ３
０、ＢＳ３１、ＤＡＴＡ３２、ＥＣＣ３３、ＰＡＤ３４
から構成される。ＩＳＧ２９は前記示したようにディス
クの回転変動を吸収するために設けられた領域である。
ＰＬＯ３０は、読み出しデータに対するクロック同期を
とるために設けられた領域であり、ＢＳ３１は、シリア
ルデータからパラレルデータに変換するタイミングを検
出するために設けられた領域である。ＤＡＴＡ３２は、
ユーザのデータを格納する領域である。ＥＣＣ３３は読
み出したＤＡＴＡ３２に誤りがないかチェックし、また
誤りがある場合、その誤りを訂正するために設けられた
領域である。

【００１１】ＤＳＣＴＢ１９は、基本的にはＤＳＣＴＡ
１８の中にＳＳＣＴＢ１７が挿入されたフォーマットで
あるが、ＳＳＣＴＢ１７の後には再度ＰＬＯ３０、ＢＳ
３１が配置されている。これは、読み出し時、ＳＳＣＴ
Ｂ１７を通過する際にはリード処理を一度中断するた
め、再度リード処理を行うにはクロック同期およびバイ
ト同期を再度行う必要があるためである。

【００１２】上記方式を用いた場合、以下の手順で、ホ
ストコンピュータが要求したデータセクタ１８を検出す
ることができる。データセクタ１７にはデータセクタア
ドレス（ＤＳＡ）を格納したＩＤ部が無いため、サーボ
セクタ１６のセクタアドレス（ＳＳＡ２５）を用いてデ
ータセクタアドレス（ＤＳＡ）を求める。

【００１３】サーボセクタアドレス（ＳＳＡ）は、上記
インデックスマーク２２を含むサーボセクタ１６のアド
レスを０として、後続のサーボセクタ１６のセクターマ
ーク２１を検出する度ごとにアドレスを１つずつインク
リメントすることで求めることができる。

【００１４】サーボセクタアドレス（ＳＳＡ２５）が求
まれば、アドレス変換テーブルを用いて、サーボセクタ
アドレス（ＳＳＡ２５）に対応するデータセクタアドレ
ス（ＤＳＡ）を求めることができる。アドレス変換テー
ブルには、当該サーボセクタの後ろに位置する、データ
セクタのアドレス、１個のデータセクタの長さ（スプリ
ットタイム）等を格納しておく。

【００１５】このアドレス変換テーブルは、トラックを
単位として、フォーマット時に一義的に作成することが
できる。このアドレス変換テーブルには、少なくとも一
のトラック（シリンダ）に含まれているサーボセクタ１
６の個数分だけの情報（すなわち、トラック一周分の情
報）を用意する必要がある。

【００１６】

【発明が解決しようとする課題】上述したとおり、従来
のＩＤレスフォーマット方式ではサーボセクタアドレス
（ＳＳＡ）からデータセクタアドレス（ＤＳＡ）を求め
るのに使用するアドレス変換テーブルは１トラックあた
りのサーボセクタの数だけ必要となる。例えば、１トラ
ックあたりのサーボセクタ数を64、１トラックあたりの
データセクタの数が256（ 8 bit）である場合のアドレ
ス変換テーブルを考える。このアドレス変換テーブル
は、64×8＝512 bitのデータ量となる。アドレス変換テ
ーブルの汎用性を高めるためには、該アドレス変換テー
ブルは、最低でも１トラックあたりのサーボセクタ数を
128、１トラックあたりのデータセクタの数を512（ 9 b
it）用意する必要があり。つまり、このアドレス変換テ
ーブルは128× 9＝1152 bitのデータ量となる。しか
し、このような大容量（1152 bit ）のアドレス変換テ
ーブルは、ＩＣに内蔵するには大き過ぎた。

【００１７】またＩＤレスフォーマットでは、ＩＤ部を
備えたフォーマットであれば該ＩＤ部に収められている
データセクタをアクセスするための情報（例えばスプリ
ット情報）についても、サーボセクタアドレス（ＳＳ
Ａ）から生成する必要がある。

【００１８】記憶媒体から読み出したデータを一時蓄え
るためのデータバッファにアドレス変換テーブルを格納
する事も考えられるが、これでは回路構成が複雑になっ
てしまうという問題があった。つまり、データバッファ
は、主にＲ／Ｗヘッドに対するリード／ライトするデー
タおよびホストコンピュータからのリード／ライトする
データを一時的に保存するために用意されたものであ
る。また、ＩＤレスフォーマットではサーボセクタの直
後から始まるデータセクタがある為、データセクタアド
レスはサーボセクタアドレスを読み込んでから、サーボ
セクタが終了する前に生成されていなければならない。
従って、このデータバッファにアドレス変換テーブルを
格納するには、該アドレス変換テーブルにアクセスする
ための調停回路とバッファ制御部との間でのデータの入
出力を行うインタフェース回路を、データバッファの調
停回路に追加する必要があった。

【００１９】本発明は、制御上あらかじめ用意しておく
必要のある情報を格納したテーブルの容量を抑えること
で、回路規模を縮小した記憶装置およびその制御装置を
提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明は、シリンダ上の
サーボセクタとデータセクタとの配列（セクタ配列）に
は、周期性があることを利用して、サーボセクタアドレ
スからデータセクタアドレス等を演算によって求めるも
のである。

【００２１】また、この周期性を利用して、テーブルの
情報量を減らしている。つまり、テーブルは、一周期分
のみを備えるようにしたものである。

【００２２】本発明の構成をより具体的に述べれば以下
の通りである。

【００２３】本発明の第１の態様としては、少なくとも
自らのアドレスが格納されたサーボセクタと、データを
格納するためのデータセクタとが、あらかじめ定められ
た配列（以下“セクタ配列”という）で形成された記憶
媒体から情報を読み出す記憶装置の制御装置において、
上記セクタ配列上あらかじめ定められた範囲に含まれて
いるデータセクタの個数を示す情報および上記セクタ配
列上あらかじめ定められた範囲に含まれているサーボセ
クタの個数を示す情報を備え、別途読み出された上記サ
ーボセクタのアドレス（以下“サーボセクタアドレス”
という）を用いて下記数４の演算を行いその演算結果の
小数点以下を切り上げることで、上記セクタ配列上、該
数４の演算に用いたサーボセクタアドレスの指すサーボ
セクタ以降に始まる最初のデータセクタのアドレス（以
下“データセクタアドレス”という）を求める演算手段
を有することを特徴とする記憶装置の制御装置が提供さ
れる。

【００２４】

【数４】ＳＳＡ・ＤＳＰＢ／ＳＳＰＢ 但し、ＳＳＡ：サーボセクタアドレス ＤＳＰＢ：上記セクタ配列上、あらかじめ定められた範
囲に含まれているデータセクタの個数 ＳＳＰＢ：上記セクタ配列上、あらかじめ定められた範
囲に含まれているサーボセクタの個数 上記セクタ配列は、上記データセクタの途中位置におい
て当該データセクタを分割するように上記サーボセクタ
が位置することを許容したものであり、別途読み出され
た上記サーボセクタアドレスを用いて下記数５の演算を
行いその演算結果の小数点以下を切り捨てることで、上
記セクタ配列上、該数５の演算に用いたサーボセクタア
ドレスの指すサーボセクタの次のサーボセクタによって
分割されているデータセクタのアドレスを求める第２の
演算手段を有してもよい。

【００２５】

【数５】（ＳＳＡ＋１）・ＤＳＰＢ／ＳＳＰＢ 但し、ＳＳＡ：サーボセクタアドレス ＤＳＰＢ：上記セクタ配列上、あらかじめ定められた範
囲に含まれているデータセクタの個数 ＳＳＰＢ：上記セクタ配列上、あらかじめ定められた範
囲に含まれているサーボセクタの個数 本発明の第２の態様としては、少なくとも自らのアドレ
スが格納されたサーボセクタと、データを格納するため
のデータセクタとが、あらかじめ定められた配列（以下
“セクタ配列”という）で形成された記憶媒体から情報
を読み出す記憶装置の制御装置において、上記セクタ配
列は、上記データセクタの途中位置において当該データ
セクタを分割するように上記サーボセクタが位置するこ
とを許容したものであり、上記セクタ配列上あらかじめ
定められた範囲に含まれているデータセクタの個数を示
す情報および上記セクタ配列上あらかじめ定められた範
囲に含まれているサーボセクタの個数を示す情報を備
え、別途読み出された上記サーボセクタのアドレス（以
下“サーボセクタアドレス”という）を用いて下記数６
の演算を行いその演算結果の小数点以下を切り捨てるこ
とで、上記セクタ配列上、該数６の演算に用いたサーボ
セクタアドレスの指すサーボセクタの次のサーボセクタ
によって分割されているデータセクタのアドレスを求め
る第２の演算手段を有することを特徴とする記憶装置の
制御装置が提供される。

【００２６】

【数６】（ＳＳＡ＋１）・ＤＳＰＢ／ＳＳＰＢ 但し、ＳＳＡ：サーボセクタアドレス ＤＳＰＢ：上記セクタ配列上、あらかじめ定められた範
囲に含まれているデータセクタの個数 ＳＳＰＢ：上記セクタ配列上、あらかじめ定められた範
囲に含まれているサーボセクタの個数 上述の第１、第２の態様においては、上記サーボセクタ
毎に用意されたデータセクタ情報と、当該サーボセクタ
の上記あらかじめ定められた範囲内における位置を示す
インデックスと、を対応づけたテーブルを格納された記
憶手段と、上記サーボセクタアドレスに基づいて上記イ
ンデックスを求める第３の演算手段と、上記第３の演算
手段の求めた上記インデックスに対応する上記データセ
クタ情報を上記テーブルから獲得し、該獲得したデータ
セクタ情報に従った制御信号を生成し出力する制御信号
生成手段と、をさらに有することが好ましい。

【００２７】上記第３の演算手段は、上記ＳＳＡをＳＳ
ＰＢで割った余りとして上記インデックスを求めるもの
であってもよい。

【００２８】上記セクタ配列は、特定の配列パターンの
繰り返しとなっており、上記あらかじめ定められた範囲
は、上記特定の配列パターンであることが好ましい。

【００２９】上記テーブルには、上記インデックスとこ
れに対応する上記データセクタ情報とが、上記あらかじ
め定められた範囲一つ分だけ格納されていることが好ま
しい。

【００３０】次のサーボセクタアドレスを予測する予測
手段を備え、上記演算手段および／または上記第２の演
算手段は、上記予測手段が予測したサーボセクタアドレ
スを用いて、上記演算を行うものであってもよい。

【００３１】本発明の第３の態様としては、少なくとも
自らのアドレスが格納されたサーボセクタと、データを
格納するためのデータセクタとが、あらかじめ定められ
た配列で形成された記憶媒体から情報を読み出す記憶装
置において、上記記憶媒体に格納されている情報を読み
出す読み出し手段と、上記第１、第２の態様の制御装置
と、を有することを特徴とする記憶装置が提供される。

【００３２】上記記憶媒体にデータを書き込む書き込み
手段をさらに備えることが好ましい。

【００３３】

【作用】演算手段は、セクタ配列上あらかじめ定められ
た範囲に含まれている、データセクタの個数（ＤＳＰ
Ｂ）およびサーボセクタの個数（ＳＳＰＢ）と、別途読
み出されたサーボセクタアドレスと、を用いて上述の数
４（＝数１）の演算を行う。そして、その演算結果の小
数点以下を切り上げることで、セクタ配列上、該演算に
用いたサーボセクタアドレスの指すサーボセクタ以降に
始まる最初のデータセクタのアドレスが求める。

【００３４】また、第２の演算手段は、ＤＳＰＢ、ＳＳ
ＰＢおよび別途読み出された上記サーボセクタアドレス
を用いて上述の数５（＝数２＝数３＝数６）の演算を行
う。そして、その演算結果の小数点以下を切り捨てるこ
とで、セクタ配列上、該演算に用いたサーボセクタアド
レスの指すサーボセクタの次のサーボセクタによって分
割されているデータセクタのアドレスが求められる。

【００３５】なお、このような演算を行う際に使用する
サーボセクタアドレスは、必ずしも記憶媒体から読みと
ったものである必要はない。サーボセクタアドレスの予
測手段を備えている場合には、その予測結果を用いても
よい。

【００３６】第３の演算手段は、インデックスに基づい
てテーブルを参照することで、サーボセクタ毎に用意さ
れたデータセクタ情報を得る。このインデックスは、Ｓ
ＳＡをＳＳＰＢで割った余りとして求められる。制御信
号生成手段は、求められたインデックスに対応するデー
タセクタ情報を上記テーブルから獲得し、該獲得したデ
ータセクタ情報に従った制御信号を生成して出力する。

【００３７】セクタ配列が、特定の配列パターンの繰り
返しとなっている場合には、この特定の配列パターンを
上述のあらかじめ定められた範囲としておく。このよう
にすれば、データセクタ情報を得る際には、あらかじめ
定められた範囲（特定の配列パターン）のそれぞれに対
して、同一のテーブル使い回しができる。つまり、テー
ブルは、このあらかじめ定められた範囲（この場合、特
定配列パターン）１つ分だけ用意すれば足りることにな
る。

【００３８】

【実施例】本発明の第１の実施例を、図１、図４および
図２を用いて説明する。

【００３９】この第１の実施例はサーボセクタアドレス
に基づいて、データセクタアドレスを求めるものであ
る。

【００４０】まず、前提となるディスク装置の概要を図
４を用いて説明する。

【００４１】本実施例のディスク装置は、図４に示すと
おり、ＣＰＵ１１、サーボ制御部８、ホストＩ／Ｆ制御
部１４、バッファ制御部１２、ドライブＩ／Ｆ制御部
９、データバッファ１３、ＥＣＣ制御部１０より構成さ
れるデータ処理装置と、信号処理装置３と、Ｒ／Ｗアン
プ４と、モータドライバ５と、データ面記録媒体７とよ
り構成される。

【００４２】ホストコンピュータ１５がディスク装置１
にデータのＲＥＡＤ／ＷＲＩＴＥを行うには、まずＲＥ
ＡＤ／ＷＲＩＴＥ命令をディスク装置１に発行する。こ
の発行は、ホストＩ／Ｆ制御部１４のレジスタに命令を
ＷＲＩＴＥすることによって行う。レジスタにＷＲＩＴ
Ｅされた命令は、ＣＰＵ１１によって解釈、実行され
る。

【００４３】命令がＲＥＡＤ命令であった場合、ＣＰＵ
１１はこのＲＥＡＤ命令を実行させるべく、ディスク装
置１の各ブロックへ指示を出す。例えば、ドライブＩ／
Ｆ制御部９は、ＲＥＡＤするデータのデータセクタアド
レスを設定する。

【００４４】また、各部は指示に応じて以下のように動
作する。

【００４５】サーボ制御部８は、モータドライバ５を作
動させて、ＲＥＡＤするデータの記録されているシリン
ダアドレス（ＣＹＬ）２４へ、Ｒ／Ｗヘッド６を移動さ
せる（シーク動作）。シーク動作完了後、Ｒ／Ｗヘッド
６は データ面記録媒体７からデータを読み出す。Ｒ／
Ｗアンプ４及び信号処理装置３は、この読み出されたデ
ータに所定の処理を施す。ドライブＩ／Ｆ制御部９は、
該処理後のデータを読み込み、ＥＣＣ制御部１０にエラ
ーの検出を行わせる。ＥＣＣ制御部１０は、エラーがあ
った場合にはエラー訂正処理を行なう。 ＥＣＣ制御部
１０は、訂正後のデータをバッファ制御部１２を通じ
て、データバッファ１３に一時的にデータを蓄えさせ
る。

【００４６】データがある程度データバッファ１３に蓄
えられ、ホストコンピュータ１５へデータを転送する準
備が整うと、転送準備ができたことをホストコンピュー
タ１５へ知らせる。ホストコンピュータ１５は、データ
バッファ１３に蓄えられているＲＥＡＤデータを、バッ
ファ制御部１２、およびホストＩ／Ｆ制御部１４を通じ
て読み出す。

【００４７】ホストからの命令がＷＲＩＴＥ命令の場合
には、ＣＰＵ１１はＷＲＩＴＥ命令を実行するべくディ
スク装置１の各ブロックへ指示を出す。これに応じて各
部は以下のように動作する。

【００４８】ＣＰＵ１１は、ＷＲＩＴＥ命令を解釈した
後、ホストコンピュータ１５へ転送準備ができたことを
知らせる。これに応じて、ホストコンピュータ１５は、
ホストＩ／Ｆ制御部１４へデータを転送する。ホストＩ
／Ｆ制御部１４は、転送されてきたデータをバッファ制
御部１２を通じてデータバッファ１３に一時的に蓄え
る。

【００４９】Ｒ／Ｗヘッド６がシーク動作を完了して目
的のデータセクタの先頭に達すると、バッファ制御部１
２はデータバッファ１３に蓄えられたデータをドライブ
Ｉ／Ｆ制御部９に転送する。ＥＣＣ制御部１０は、ドラ
イブＩ／Ｆ制御部９へ転送されてきたデータに、エラー
検出及びエラー訂正コードを付加する。ドライブＩ／Ｆ
制御部９は、これを信号処理装置３、Ｒ／Ｗアンプ４を
通じてＲ／Ｗヘッド６に送る。 Ｒ／Ｗヘッド６は、デ
ータ面記録媒体７の目的のデータセクタにこれを記録す
る。

【００５０】以上述べたＲＥＡＤ／ＷＲＩＴＥ動作にお
いては、シリンダアドレスやデータセクタアドレスが必
要となる。このうちシリンダアドレスは、サーボセクタ
１６の中に格納されている。一方、データセクタアドレ
スは、サーボ制御部８がサーボセクタ情報を用いて生成
している。以下、サーボ制御部８を図１を用いて説明す
る。

【００５１】サーボ制御部８は、信号処理装置３からリ
ードデータパルス（ＲＤＰ）５１が入力されている。サ
ーボ制御部８は、このリードテータパルス（ＲＤＰ）５
１に基づいて、シリンダアドレス（ＣＹＬ）２４、デー
タセクタアドレス（ＤＳＡ）６０、さらには、各種制御
信号（スプリットレングスＳＰＴＬ５９、セクタパルス
ＳＣＴＰ６１、インデックスパルスＩＤＸＰ６２）を生
成している。サーボ制御部８は、生成したこれらの制御
信号等を、信号処理装置３やドライブインタフェイス制
御部９に出力している。

【００５２】また、サーボ制御部８は、サーボセクタ情
報に基づいてモータドライバ５を制御することで、Ｒ／
Ｗヘッド６の移動およびデータ面記録媒体７の回転を制
御している。

【００５３】サーボ制御部８内での動作概要を説明す
る。

【００５４】データ面記録媒体７には、データセクタ１
７とサーボセクタ１６とが記録されている（図２参
照）。サーボセクタ１６は、Ｒ／Ｗヘッド６の移動位置
決めおよびセクタパルス（ＳＣＴＰ）６１の生成に使用
されるものである。

【００５５】Ｒ／Ｗヘッド６がサーボセクタから読み出
したデータは、Ｒ／Ｗアンプ４および信号処理装置３に
おいて所定の処理が施された後、リードデータパルス
（ＲＤＰ）５１としてサーボ制御部８に入力される。

【００５６】サーボ制御部８のサーボ制御シーケンサ３
５は、サーボ制御部８を構成している各部が生成・出力
する制御信号の出力タイミングを制御している。

【００５７】サーボクロック生成回路３６は発信器等の
外部クロック５５から、サーボ制御部８を構成する各部
の動作に必要な周波数のサーボクロックを生成する。

【００５８】ＲＤＰ検出回路３７は、入力されたリード
データパルス（ＲＤＰ）５１をサーボクロックに同期化
して、後段の回路に通知する。

【００５９】サーボマーク検出回路３９、インデックス
マーク検出回路４０およびセクタマーク検出回路４１
は、それぞれ、同期化されたリードデータパルス（ＲＤ
Ｐ）５１から、図２に示すＳＶＭＫ２１、ＩＤＸＭ２
２、ＳＣＴＭ２３を検出する。ＣＲＣ５２は、ＩＤＸＭ
２２／ＳＣＴＭ２３、ＣＹＬ２４、ＳＳＡ２５等のエラ
ー検査を行う（図２のＳＳＣＴ例２参照）。

【００６０】また、グレイコード変換器３８は、グレイ
コード（図２参照）をバイナリコードに変換する。な
お、図２の例ではグレイコードを、シリンダアドレス
（ＣＹＬ２４）とサーボセクタアドレス（ＳＳＡ２５）
とで構成していたが、さらに、ヘッドアドレス（ＨＤ）
５３を含めてもよい。

【００６１】カレントサーボアドレスラッチ４２は、こ
れらの読み出された各アドレス（シリンダアドレス、サ
ーボセクタアドレス、ヘッドアドレス）を一時的に記憶
する。一方、サーボアドレスレジスタ４５は、アクセス
を指示されたアドレスを別途格納している。

【００６２】比較器４４は、この読み出されたアドレス
がアクセス対象のアドレスであるか否かを、該読み出さ
れたアドレスとサーボアドレスレジスタ４５に格納され
ているアドレスとの一致性に基づいて判定する。

【００６３】また、読み出されたシリンダアドレス（Ｃ
ＹＬ）２４は、Ｒ／Ｗヘッド６のデータ面記録媒体７上
の位置を認識するために、カレントサーボアドレスラッ
チ４２からＣＰＵ１１にも転送される。

【００６４】データセクタアドレス生成回路４９は、カ
レントサーボアドレスラッチ４２に取り込まれたサーボ
セクタアドレス（ＳＳＡ）２５に基づいて、データセク
タアドレス（ＤＳＡ）６０を生成しＩ／Ｆ制御部９へ出
力する。また、サーボセクタアドレス（ＳＳＡ）２５に
基づいてデータセクタインフォメーションテーブル４７
のインデックスを生成し出力する。なお、インデックス
とは、本実施例のデータセクタインフォメーションテー
ブル４７を参照するために必要な情報である。

【００６５】データセクタインフォメーションテーブル
４７は、出力されたインデックスに対応した各種データ
を出力する。ここでは単に“テーブル”４７と呼んでい
るが、実際には、インデックスと各種データとを対応づ
けた情報（テーブル）を格納したメモリと、データセク
タアドレス生成回路４９から入力されたインデックスに
対応した各種データの格納されているアドレスを求め
て、該メモリの当該アドレスからデータを読み出してく
る回路とを備えている。但し、これらの読み出し回路等
は、ＳＣＴＰ生成回路４８が備えるようにしてもよい。
これらの機能分担の仕方は特に限定されない。

【００６６】ＳＣＴＰ生成回路４８は、データセクタイ
ンフォメーションテーブル４７の出力するデータに基づ
いて、セクタパルス（ＳＣＴＰ）６１およびインデック
スパルス（ＩＤＸＰ）６２を生成し、ドライブＩ／Ｆ制
御部９へ出力する。ＳＣＴＰ６１とは、データセクタ１
８の先頭位置を示す信号である。

【００６７】スプリットレングス生成回路５０は、スプ
リットレングス（ＳＰＴＬ）５９を生成し、ドライブＩ
／Ｆ制御部９へ出力する。スプリットレングス（ＳＰＴ
Ｌ）とは、データセクタ（ＤＳＣＴＢ）１９に含まれて
いるの最初のＤＡＴＡ１（３５）のデータの長さを示す
値である。

【００６８】本実施例は、データセクタアドレス生成回
路４９によるデータセクタアドレスの生成を最大の特徴
とする。また、データセクタインフォメーションテーブ
ル４７、 ＳＣＴＰ生成回路４８およびスプリットレン
グス生成回路５０を特徴とする。従って、以下において
これらをさらに詳細に説明する。

【００６９】各部の具体的構成を述べる前に、まず、本
実施例におけるデータセクタアドレスの算出方法および
インデックスの算出方法について説明する。

【００７０】先ず、本発明における算出方法が利用して
いる、セクタの配置の周期性について説明する。

【００７１】データ面記録媒体７のシリンダ上におけ
る、サーボセクタとデータセクタとの位置関係を図３に
示した。図３からわかるとおり、サーボセクタは、全シ
リンダにおいて一定の間隔で記録されている。サーボセ
クタアドレス（ＳＳＡ）は”０”から始まっている。サ
ーボセクタアドレス（ＳＳＡ）＝１、２のサーボセクタ
（ＳＳＣＴＢ１７）は、データセクタ（ＤＳＣＴＢ１
９）を分断している。サーボセクタアドレス（ＳＳＡ）
＝３のサーボセクタ（ＳＳＣＴＡ１６）は、ちょうどデ
ータセクタ（ＤＳＡ＝７）とデータセクタ（ＤＳＡ＝
８）との間にある。従って、各シリンダ上におけるサー
ボセクタおよびデータセクタの配置パターンは、３つの
サーボセクタ（ＳＳＰＢ＝３）と、８つのデータセクタ
（ＤＳＰＢ＝８）とからなる範囲を１周期として、これ
を繰り返したものとなっている。以下、該繰り返しの単
位を、“Ｂｏｕｎｄａｒｙ”と呼ぶ。

【００７２】データセクタアドレスの算出方法を説明す
る。

【００７３】データセクタアドレス（ＤＳＡ）を算出す
るには、先ず、下記数７の演算を行う。

【００７４】

【数７】ＳＳＡ・ＤＳＰＢ／ＳＳＰＢ 但し、ＳＳＡ：サーボセクタアドレス ＤＳＰＢ：一のBoundaryに含まれているデータセクタの
個数 ＳＳＰＢ：一のBoundaryに含まれているサーボセクタの
個数 そして、この数７の演算結果の余り（小数部）を繰り上
げることで、データセクタアドレス（ＤＳＡ）が求めら
れる。例えば、数７の計算結果が2.3であれば、ＤＳＡ
は３である。

【００７５】次に、インデックスの算出方法を説明す
る。

【００７６】データセクタインフォメーションテーブル
４７には、サーボセクタアドレス（ＳＳＡ）２５から算
出するのが困難なデータセクタ情報（例えば、Ｓｐｌｉ
ｔＴｉｍｅ、スプリットレングス、スプリットセクタオ
フセット）が記憶されている。従来このデータセクタ情
報は、トラック１周に含まれているサーボセクタの個数
分だけ用意する必要がある。しかし、本発明では上述し
た Ｂｏｕｎｄａｒｙの性質を利用することで、この個
数を減らしている。つまり、一つのＢｏｕｎｄａｒｙ内
におけるデータセクタおよびサーボセクタの配置パター
ンは、いずれのＢｏｕｎｄａｒｙについても同じであ
る。従って、データセクタ情報はＢｏｕｎｄａｒｙ内に
含まれているサーボセクタの個数分だけ用意すれば足り
る。

【００７７】但し、この場合には、データセクタインフ
ォメーションテーブル４７を参照するためには当該サー
ボセクタがＢｏｕｎｄａｒｙ内において先頭から何番目
のサーボセクタであるかを示す情報（インデックス）が
必要となる。

【００７８】インデックスは、下記数８に示すとおり、
サーボセクタアドレス（ＳＳＡ）２５を、ＳＳＰＢで割
った余りとして得られる。

【００７９】

【数８】 Ｖｅｃｔｏｒ Ｎｏ．＝ＳＳＡ ｍｏｄ ＳＳＰＢ Ｖｅｃｔｏｒ Ｎｏ．：インデックス ＳＳＡ：サーボセクタアドレス ＳＳＰＢ：一のBoundaryに含まれているサーボセクタの
個数 次に、上述したデータセクタアドレスの算出方法および
インデックスの算出方法を実行するための、データセク
タアドレス回路４９、データセクタインフォメーション
テーブル４７、ＳＣＴＰ生成回路４８、スプリットレン
グス生成回路５０の具体的構成を図５を用いて説明す
る。

【００８０】データセクタアドレス生成回路４９は、Ｄ
ＳＰＢレジスタ６５、乗算器６６、セレクタ６７、ＳＳ
ＰＢレジスタ６８、割算器６９、Ｖｅｃｔｏｒ Ｎｏ．
レジスタ７１、とデータセクタアドレスＤＳＡカウンタ
７０で構成されている。これらは、上述した数７および
数８の演算を行うことができるように接続されている。
ＤＳＰＢレジスタ６５には、Ｂｏｕｎｄａｒｙ内に含ま
れているデータセクタの個数（ＤＳＰＢ）があらかじめ
格納されている。ＳＳＰＢレジスタ６８には、Ｂｏｕｎ
ｄａｒｙ内に含まれているサーボセクタの個数（ＳＳＰ
Ｂ）があらかじめ格納されている。

【００８１】データセクタインフォメーションテーブル
４７には、Ｓｐｌｉｔ Ｔｉｍｅ７３と、スプリットレ
ングス（ＳＰＴＬ）と、スプリットセクタオフセット
（ＳＰＳＯ）７２と、が格納されている。Ｓｐｌｉｔ
Ｔｉｍｅ７３とは、当該サーボセクタの後端位置から、
当該サーボセクタの後の最初のデータセクタの先頭位置
に到達するまでに要する時間を示す情報である。これ
は、ＳＣＴＰ生成回路４８がＳＣＴＰ６１を生成する際
に使用される。スプリットセクタオフセット（ＳＰＳ
Ｏ）７２とは、当該サーボセクタの後、何番目のデータ
セクタが、スプリットデータセクタ（ＤＳＣＴＢ）とな
っているかを示す情報である。スプリットレングス（Ｓ
ＰＴＬ）とは、既に述べたとおり、当該サーボセクタの
次のサーボセクタによって分割されているデータセクタ
（スプリットデータセクタＤＳＣＴＢ１９）について
の、最初のＤＡＴＡ１（３５）のデータの長さ（バイ
ト）を示す値である（図２参照）。

【００８２】このデータセクタインフォメーションテー
ブル４７の情報量は、少なくとも、（一つのＢｏｕｎｄ
ａｒｙに含まれているサーボセクタの個数）×（サーボ
セクタ１個について用意される情報の量）となる。実際
には、Ｓｐｌｉｔ Ｔｉｍｅは12bit 、スプリットレン
グスは10bit 、スプリットセクタオフセットは３bitの
情報として構成できる。また、一Ｂｏｕｎｄａｒｙに含
まれているサーボセクタの個数は多くても１６個であ
る。従って、データセクタインフォメーションテーブル
４７は、４００bit （＝（１２＋１０＋３）×１６）
の情報として構成できる。

【００８３】ＳＣＴＰ生成回路４８は、Ｓｐｌｉｔ Ｔ
ｉｍｅ７３を用いてＩＤＸＰ６２、ＳＣＴＰ６１を生成
するものである。図上明らかではないが、該ＳＣＴＰ６
１はＤＳＡカウンタ７０へも出力されている。既に述べ
たとおりＳＣＴＰ６１は、サーボセクタ１７から、デー
タセクタ１８の先頭位置を示す情報である。

【００８４】スプリットレングス生成回路５０は、次の
サーボセクタ１７によって分割されるデータセクタ（Ｄ
ＳＣＴＢ１９）までの間、ＳＰＴＬ５９のドライブＩ／
Ｆ制御部９への出力を制御するものである。スプリット
レングス生成回路５０は、ＳＰＳＯカウンタ７４と、Ｓ
ＰＴＬ出力制御回路７５とからなる。これらの機能につ
いては後ほど動作と併せて説明する。

【００８５】特許請求の範囲において言う“セクタ配
列”とは、本実施例においては、シリンダ（トラック）
上における、サーボセクタおよびデータセクタの配列に
相当する。“演算手段”および“第３の演算手段”と
は、サーボ制御部８（この中でも特に、データセクタア
ドレス生成回路４９）に相当する。“あらかじめ定めら
れた範囲”とは、上述のＢｏｕｎｄａｒｙに相当する。
“特定の配列パターン”とは、Ｂｏｕｎｄａｒｙ内での
サーボセクタおよびデータセクタの配列パターンに相当
する。“テーブル”およびこれを格納された記憶手段と
は、データセクタインフォメーションテーブル４７に相
当する。“データセクタ情報”に相当するには、本実施
例においては、Ｓｐｉｌｉｔ ｔｉｍｅ 、スプリット
レングス（ＳＰＴＬ）、ＳＰＳＯである。“制御信号生
成手段“とは、ＳＣＴＰ生成回路４８、スプリットレン
グス生成回路５０によって構成されるものである。“読
み出し手段”とは、信号処理装置３、Ｒ／Ｗアンプ４等
に相当する。“書き込み手段”とは、記録媒体７にデー
タを書き込むために機能するすべての部分に相当する。
上記各部は互いに連携して動作するものであり、ここで
述べた対応関係は厳密なものではない。特に、データセ
クタインフォメーションテーブル４７から情報を読み出
してくる機能については、ＳＣＴＰ生成回路４８等が備
えるようにしてもよい。

【００８６】図５に示したデータセクタアドレス生成回
路４９等の動作を図６を用いて説明する。

【００８７】ここでは、ＳＳＡ＝ｎ、ＤＳＰＢ＝Ｂ、Ｓ
ＳＰＢ＝Ａとする。

【００８８】カレントサーボアドレスラッチ４２から読
み出されたサーボセクタアドレス（ＳＳＡ）２５は、乗
算器６６およびセレクタ６７へ入力される。

【００８９】乗算器６６は、ｎ・Ｂを計算する。そし
て、該計算結果を、セレクタ６７へ出力している。

【００９０】セレクタ６７は、まず、ＳＳＡ（ここでは
ｎ）を、割算器６９へ出力させる。割算器６９は、ｎ
ｍｏｄ Ａを計算し（数８参照）、その余りを、Ｖｅｃ
ｔｏｒ Ｎｏ．レジスタ７１に格納する。

【００９１】次に、セレクタ６７は、乗算器６６の乗算
結果（ｎ・Ｂ）を割算器６９へ出力させる。割算器６９
は、（ｎ・Ｂ）／Ａを計算し、その演算結果（商および
余り）をＤＳＡカウンタ７０に出力する。

【００９２】ＤＳＡカウンタ７０は、サーボセクタ１６
が終わった後の最初のＳＣＴＰ６１に同期して、割算器
６９の結果を取り込む。割算器６９から入力された演算
結果に余りあった場合、ＤＳＡカウンタ７０は、商のカ
ウント値にさらに１を加える。そして、このようにして
得られたカウント値を、データセクタアドレス（ＤＳ
Ａ）６０としてドライブＩ／Ｆ制御部９へ出力する。

【００９３】この後、ＤＳＡカウンタ７０は、ＳＣＴＰ
６１が出力される度ごとに、１ずつカウントｕｐしてゆ
く。これにより、ドライブＩ／Ｆ制御部９は、読み出し
たデータセクタアドレスが、目的としているデータセク
タのデータセクタアドレスと一致しているか否かの判断
ができる。

【００９４】ＳＣＴＰ生成回路４８は、Ｓｐｌｉｔ Ｔ
ｉｍｅ７３を用いてＩＤＸＰ６２、ＳＣＴＰ６１を生成
する。

【００９５】スプリットレングス生成回路５０のＳＰＳ
Ｏカウンタ７４は、図６に示すとおり、サーボセクタ１
７が終わった後の最初のＳＣＴＰ６１に同期して、スプ
リットセクタオフセット（ＳＰＳＯ）７２を取り込む。
そして、それ以後、ＳＣＴＰ６１が出力される度ごと
に、カウントダウンしてゆく。ＳＰＳＯカウンタ７４の
値が”０”になると、ＳＰＴＬ出力制御回路７５は、デ
ータセクタインフォメーションテーブル４７から入力さ
れているスプリットレングスを、スプリットレングス
（ＳＰＴＬ）５９としてＩ／Ｆ制御部９へ出力する。

【００９６】通常、データセクタがサーボセクタによっ
てスプリットされるとき、ドライブＩ／Ｆ制御部９へ出
力するスプリットレングス（ＳＰＴＬ）５９は”０”に
なりえないため、本実施例ではスプリットレングス（Ｓ
ＰＴＬ）５９が”０”のとき該当データセクタがサーボ
セクタによるスプリットがないとしている。したがっ
て、図６に示すようにスプリットレングス（ＳＰＴＬ）
５９はデータセクタ”ｍ”から”ｊ−１までの間は”
０”を出力し、データセクタ”ｊ”のときデータセクタ
インフォメーションテーブル４７から出力されるスプリ
ットレングスの値が出力される。このスプリットレング
ス（ＳＰＴＬ）５９の出力は前述のように図５に示すＳ
ＰＳＯカウンタ７４、及びＳＰＴＬ出力制御回路７５か
らなるスプリット生成回路５０によって制御される。こ
のようにスプリットレングス（ＳＰＴＬ）５９の値が”
０”のとき、該当するデータセクタはサーボセクタによ
るスプリットは無いことを示すため、データインフォメ
ーションテーブル４７内の該当するスプリットレングス
の値を”０”にセットすることで次のサーボセクタでデ
ータセクタがスプリットされない場合の対応が可能とな
っている。

【００９７】このように本実施例ではデータセクタのス
プリットの有無をスプリットレングス（ＳＰＴＬ）５９
の値が”０”か”０”以外かで判定するためデータセク
タインフォメーションテーブル４７に次のサーボセクタ
でデータセクタがスプリットするかどうかを示すグラフ
の付加を省略している。

【００９８】以上説明したとおり、本実施例では、デー
タセクタインフォメーションテーブル４７の情報量を小
さくできるため、これを保持・利用する回路の規模を小
さくできる。

【００９９】次に、本発明の第２の実施例を図７、図８
を用いて説明する。

【０１００】該第２の実施例は、第１の実施例（図５）
と較べて、ＳＰＴＬ５９の制御方法（すなわち、データ
セクタＤＳＣＴＢの判定方法）が異なっている。本実施
例では、ＳＰＳＯに代わって、後述する所定の演算結果
と、ＤＳＡ６０とを比較することでＳＰＴＬ５９を制御
している。

【０１０１】この判定方法の相違に対応して、具体的回
路構成も異なっている（図７参照）。つまり、データイ
ンフォメーションテーブル４７にはデータＳＰＳＯ７２
を格納していない。また、スプリットレングス生成回路
４７は、第１の実施例におけるＳＰＳＯカウンタ７４に
代わって比較器７７を設けている。該スプリットレング
ス生成回路４７は、割算器６９による演算（後述）の結
果と、ＤＳＡ６０と、を比較器７７によって比較するこ
とで、ＳＰＴＬ５９の制御を行っている。

【０１０２】次のスプリットデータセクタ（ＤＳＣＴ
Ｂ）のデータセクタアドレス（ｊ）を求めるには、先
ず、下記数９の演算を行う。そして、その演算結果につ
いて余り（小数部）を切り捨てることで得られる。

【０１０３】

【数９】（ＳＳＡ＋１）・ＤＳＰＢ／ＳＳＰＢ ＳＳＡ：サーボセクタアドレス ＳＳＰＢ：一のBoundaryに含まれているサーボセクタの
個数 ＤＳＰＢ：一のBoundaryに含まれているデータセクタの
個数 数９の演算結果が整数となることは、次のサーボセクタ
は、ちょうどデータセクタとデータセクタとの間に位置
しており、データセクタを分割しないことを意味する。

【０１０４】なお、サーボセクタアドレス（ＳＳＡ）２
５からデータセクタアドレス６０及びインデックス（Ｖ
ｅｃｔｏｒ Ｎｏ．）を求める方法および動作は、第１
の実施例と同様である。

【０１０５】特許請求の範囲において言う“第２の演算
手段”とは、サーボ制御部８（この中でも特に、データ
セクタアドレス生成回路４９）に相当する。

【０１０６】本実施例の動作を図８を用いて説明する。

【０１０７】ここでは、ＳＳＡ＝ｎ、ＤＳＰＢ＝Ｂ、Ｓ
ＳＰＢ＝Ａとする。

【０１０８】乗算器６６および割り算器６９は、数７、
数８、数９の演算を行う。つまり、乗算器６６は、サー
ボセクタアドレス（ＳＳＡ）と ＤＳＰＢを乗算する
（ｎ・Ｂ）。続いて、（ｎ＋１）・Ｂを計算する。但
し、乗算器６６はすでに（ｎ・Ｂ）を行っているため、
この計算結果（ｎ・Ｂ）にＢを加えるだけでよい。この
後、割算器６９は、数８の演算を行うことでＶｅｃｔｏ
ｒ Ｎｏ．を求め、これをＶｅｃｔｏｒ Ｎｏ．レジス
タ７１に格納する。また、割り算器６９は、乗算器６６
が先に求めたｎ・ＢをＡで割る（数７参照）。そして、
その演算結果を、ＤＳＡカウンタ７０へ出力する。さら
に、割り算器６９は、（ｎ＋１）・ＢをＡで割る（数９
参照）。この演算結果（商および余り（小数部））につ
いては余り（小数部）を切り捨てててその値を保持す
る。この値が、スプリットデータセクタ（ＤＳＣＴＢ１
９）のアドレスである。

【０１０９】ＤＳＡカウンタ７０は、 割り算器６９か
ら入力されてきた演算結果（商および余り）を取り込
む。この場合、この演算結果に余りがある場合には、カ
ウントｅｎａｂｌｅ７８として”１”を保持する。余り
がない場合にはカウントｅｎａｂｌｅ７８には”０”を
保持する。そして、カウントｅｎａｂｌｅ７８が”１”
となっている場合には、さらに１だけカウントｕｐす
る。カウントｅｎａｂｌｅ７８が”０”の場合には、カ
ウントｕｐせず取り込んだ値をそのまま保持する。

【０１１０】この後、カウントｅｎａｂｌｅ７８はＳＣ
ＴＰ６１で”１”にセットされる。これ以降、ＳＣＴＰ
６１が入力される度ごとに、 ＤＳＡカウンタ７０は１
ずつカウントｕｐしてゆく。

【０１１１】比較器７７は、ＤＳＡカウンタ７０の出力
しているＤＳＡ６０と、割算器６９が保持しているスプ
リットデータセクタ（ＤＳＣＴＢ）のアドレスとを比較
し、その結果をＳＰＴＬ出力制御回路７５に出力してい
る。ＳＰＴＬ出力制御回路７５は、比較器７７の比較結
果が“一致“であった場合に、Ｉ／Ｆ制御部９へＳＰＴ
Ｌ５９を出力させる。

【０１１２】以上説明したとおり、本実施例のデータセ
クタインフォメーションテーブル４７は、ＳＰＳＯを格
納している必要がない。従って、第１の実施例よりも更
にデータ量を小さくできる。従って、回路規模もより小
さくできる。

【０１１３】データセクタアドレス生成回路４９に入力
するサーボセクタアドレスは、データ記録媒体７から読
み出したサーボセクタアドレスでなくてもよい。データ
記録媒体７から読み出されるサーボセクタアドレスはノ
イズなどの影響で間違う可能性がある。従って、他の何
らかの方法でサーボセクタアドレスを予測等できれば、
その予測結果を用いても構わない。このような例を以下
において第３の実施例として説明する。

【０１１４】本発明の第３の実施例を図９を用いて説明
する。

【０１１５】該第３の実施例では、カレントサーボアド
レスラッチ４２とデータセクタアドレス生成回路４９と
の間にネクストＳＳＡ予測回路４３を配置している。そ
して、このネクストＳＳＡ予測回路４３が予測したサー
ボセクタアドレスを、データセクタアドレス生成回路４
９へ入力している。

【０１１６】ネクストＳＳＡ予測回路４３は、サーボマ
ークＳＶＭＫ２１やインデックスマークＩＤＸＭ２２、
セクタマークＳＣＴＭ２３等でカウントｕｐするカウン
タや、サーボセクタアドレス（ＳＳＡ）が０、１、２、
３と一定の関係で連続的に変化する場合においては、直
前のサーボセクタ情報を利用してサーボセクタアドレス
を予測、すなわち、この場合では直前のサーボセクタア
ドレスに１を加えた値を予測値とする回路となってい
る。なお、特許請求の範囲において言う“予測手段”と
は、このネクストＳＳＡ予測回路４３およびこれと連携
して動作する各部によって実現されている。

【０１１７】比較器４６は、データ面記録媒体７から読
み出したサーボセクタアドレスＳＳＡとネクストＳＳＡ
予測回路４３の値を比較することで、予測結果の確認を
行っている。

【０１１８】以上説明したとおり該第３の実施例では、
ネクストＳＳＡ予測回路４３を備えているため、データ
面記録媒体７からのサーボセクタアドレスの読み出しミ
スを検出できる。また、前もってサーボセクタアドレス
を予測するため、データセクタアドレス（ＤＳＡ）の計
算時間に余裕がもてる。

【０１１９】ＣＰＵ１１でデータセクタアドレスＤＳＡ
６０とインデックス（ＶｅｃｔｏｒＮｏ．７１）を計算
するようにしてもよい。このようにすれば、乗算器６６
および除算器６９を削除でき、回路規模の更なる削減が
可能である。但し、データセクタアドレス（ＤＳＡ）６
０とインデックス（Ｖｅｃｔｏｒ Ｎｏ．７１）の計算
は、サーボセクタが終わるまでに終了している必要があ
るため、処理能力の高いＣＰＵを用いる必要がある。

【０１２０】データセクタアドレスＤＳＡ６０とＶｅｃ
ｔｏｒ Ｎｏ．７０の計算にはＤＳＰ等の処理装置を用
いてもよい。

【０１２１】データセクタアドレスＤＳＡ５７とＶｅｃ
ｔｏｒ Ｎｏ．７０の計算は、整数演算のみで計算でき
る。組込み用途向けのマイクロプロセッサ（マイクロコ
ントローラ）には、整数乗算命令や、整数割算命令を持
つものがある。このようなマイクロプロセッサを使用す
れば、計算に要するオーバヘッドを小さくできる。マイ
クロプロセッサによってデータセクタアドレスＤＳＡ６
０とＶｅｃｔｏｒ Ｎｏ．７０の計算を行えば、データ
セクタアドレス生成回路４９を専用に設ける必要がなく
なるため、回路規模をさらに削減できる。

【０１２２】

【発明の効果】以上のように、本発明は、サーボセクタ
アドレスからデータセクタアドレスを求める際に、変換
テーブルを使用しない。また、テーブルには、一のＢｏ
ｕｎｄａｒｙ内に含まれているサーボセクタの個数分だ
けの情報を備えるだけでよい。従って、本発明で使用す
るテーブルの大きさは従来に較べて大幅に小さくでき
る。例えば、サーボセクタアドレスＳＳＡから、データ
セクタアドレスＤＳＡ（９bit）、スプリットレングス
（１０bit）、スプリットセクタオフセット（３bit）お
よびＳｐｌｉｔ Ｔｉｍｅ（１２bit）を生成する従来
の変換テーブルは、サーボセクタ数を１２８とすると、
４３５２bit（＝（９＋１０＋３＋１２）×１２８）と
なる。これに対し、本発明を適用した場合のテーブル
は、４００bit（＝（１０＋３＋１２）×１６）とな
り、従来の約十分の一で済む。

【０１２３】このようにテーブルを小さくできるので、
ディスク装置の回路規模を小さくすることができる。特
に、ＩＣ化を図った場合のコストを抑えることができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるサーボ制御部８
の構成を示すブロック図である。

【図２】ＩＤレスフォーマットを使用したディスクフォ
ーマットの構成例を示す図である。

【図３】サーボセクタとデータセクタの位置関係を示す
図である。

【図４】第１の実施例のディスク装置のシステム全体構
成を示すブロック図である。

【図５】第１の実施例におけるデータセクタアドレス生
成回路４９と周辺回路の構成を示すブロック図である。

【図６】動作タイミングを示す図である。

【図７】本発明の第２の実施例におけるデータセクタ生
成回路４９と周辺回路の構成を示すブロック図である。

【図８】動作タイミングを示す図である。

【図９】ネクストＳＳＡ予測回路を備えた本発明の第３
の実施例におけるサーボ制御部の構成図である。

【符号の説明】

１…ディスク装置、２…データ処理装置、８…サーボ制
御部、９…ドライブＩ／Ｆ制御部、１６…サーボセク
タ、１７…データセクタ、１９…サーボマーク、２０…
インデックスマーク、２１…セクタマーク、２２…シリ
ンダアドレス、２３…サーボセクタアドレス、４０…ネ
クストＳＳＡ予測回路、４４…データセクタインフォメ
ーションテーブル、５７…データセクタアドレス、６６
…乗算器、６９…割算器、７０…ＤＳＡカウンタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 角田 元泰 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 宮沢 章一 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 仁科 昌俊 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 山本 克己 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (10)

【特許請求の範囲】
1. 【請求項１】少なくとも自らのアドレスが格納されたサ
   ーボセクタと、データを格納するためのデータセクタと
   が、あらかじめ定められた配列（以下“セクタ配列”と
   いう）で形成された記憶媒体から情報を読み出す記憶装
   置の制御装置において、 上記セクタ配列上あらかじめ定められた範囲に含まれて
   いるデータセクタの個数を示す情報および上記セクタ配
   列上あらかじめ定められた範囲に含まれているサーボセ
   クタの個数を示す情報を備え、別途読み出された上記サ
   ーボセクタのアドレス（以下“サーボセクタアドレス”
   という）を用いて下記数１の演算を行いその演算結果の
   小数点以下を切り上げることで、上記セクタ配列上、該
   数１の演算に用いたサーボセクタアドレスの指すサーボ
   セクタ以降に始まる最初のデータセクタのアドレス（以
   下“データセクタアドレス”という）を求める演算手段
   を有すること、 【数１】ＳＳＡ・ＤＳＰＢ／ＳＳＰＢ 但し、ＳＳＡ：サーボセクタアドレス ＤＳＰＢ：上記セクタ配列上、あらかじめ定められた範
   囲に含まれているデータセクタの個数 ＳＳＰＢ：上記セクタ配列上、あらかじめ定められた範
   囲に含まれているサーボセクタの個数 を特徴とする記憶装置の制御装置。
2. 【請求項２】上記セクタ配列は、上記データセクタの途
   中位置において当該データセクタを分割するように上記
   サーボセクタが位置することを許容したものであり、 別途読み出された上記サーボセクタアドレスを用いて下
   記数２の演算を行いその演算結果の小数点以下を切り捨
   てることで、上記セクタ配列上、該数２の演算に用いた
   サーボセクタアドレスの指すサーボセクタの次のサーボ
   セクタによって分割されているデータセクタのアドレス
   を求める第２の演算手段を有すること、 【数２】（ＳＳＡ＋１）・ＤＳＰＢ／ＳＳＰＢ 但し、ＳＳＡ：サーボセクタアドレス ＤＳＰＢ：上記セクタ配列上、あらかじめ定められた範
   囲に含まれているデータセクタの個数 ＳＳＰＢ：上記セクタ配列上、あらかじめ定められた範
   囲に含まれているサーボセクタの個数 を特徴とする請求項１記載の記憶装置の制御装置。
3. 【請求項３】少なくとも自らのアドレスが格納されたサ
   ーボセクタと、データを格納するためのデータセクタと
   が、あらかじめ定められた配列（以下“セクタ配列”と
   いう）で形成された記憶媒体から情報を読み出す記憶装
   置の制御装置において、 上記セクタ配列は、上記データセクタの途中位置におい
   て当該データセクタを分割するように上記サーボセクタ
   が位置することを許容したものであり、 上記セクタ配列上あらかじめ定められた範囲に含まれて
   いるデータセクタの個数を示す情報および上記セクタ配
   列上あらかじめ定められた範囲に含まれているサーボセ
   クタの個数を示す情報を備え、別途読み出された上記サ
   ーボセクタのアドレス（以下“サーボセクタアドレス”
   という）を用いて下記数３の演算を行いその演算結果の
   小数点以下を切り捨てることで、上記セクタ配列上、該
   数３の演算に用いたサーボセクタアドレスの指すサーボ
   セクタの次のサーボセクタによって分割されているデー
   タセクタのアドレスを求める第２の演算手段を有するこ
   と、 【数３】（ＳＳＡ＋１）・ＤＳＰＢ／ＳＳＰＢ 但し、ＳＳＡ：サーボセクタアドレス ＤＳＰＢ：上記セクタ配列上、あらかじめ定められた範
   囲に含まれているデータセクタの個数 ＳＳＰＢ：上記セクタ配列上、あらかじめ定められた範
   囲に含まれているサーボセクタの個数 を特徴とする記憶装置の制御装置。
4. 【請求項４】上記サーボセクタ毎に用意されたデータセ
   クタ情報と、当該サーボセクタの上記あらかじめ定めら
   れた範囲内における位置を示すインデックスと、を対応
   づけたテーブルを格納された記憶手段と、 上記サーボセクタアドレスに基づいて上記インデックス
   を求める第３の演算手段と、 上記第３の演算手段の求めた上記インデックスに対応す
   る上記データセクタ情報を上記テーブルから獲得し、該
   獲得したデータセクタ情報に従った制御信号を生成し出
   力する制御信号生成手段と、 をさらに有することを特徴とする請求項１、２または３
   記載の記憶装置の制御装置。
5. 【請求項５】上記第３の演算手段は、上記ＳＳＡをＳＳ
   ＰＢで割った余りとして上記インデックスを求めるもの
   であること、 を特徴とする請求項４記載の記憶装置の制御装置。
6. 【請求項６】上記セクタ配列は、特定の配列パターンの
   繰り返しとなっており、 上記あらかじめ定められた範囲は、上記特定の配列パタ
   ーンであること、 を特徴とする請求項４または５記載の記憶装置の制御装
   置。
7. 【請求項７】上記テーブルには、上記インデックスとこ
   れに対応する上記データセクタ情報とが上記あらかじめ
   定められた範囲一つ分だけ格納されていること、 を特徴とする請求項６記載の記憶装置の制御装置。
8. 【請求項８】次のサーボセクタアドレスを予測する予測
   手段を備え、 上記演算手段および／または上記第２の演算手段は、上
   記予測手段が予測したサーボセクタアドレスを用いて、
   上記演算を行うものであること、 を特徴とする請求項１、２または３記載の記憶装置の制
   御装置。
9. 【請求項９】少なくとも自らのアドレスが格納されたサ
   ーボセクタと、データを格納するためのデータセクタと
   が、あらかじめ定められた配列で形成された記憶媒体か
   ら情報を読み出す記憶装置において、 上記記憶媒体に格納されている情報を読み出す読み出し
   手段と、 請求項１、２、３、４、５、６、７または８記載の制御
   装置と、 を有することを特徴とする記憶装置。
10. 【請求項１０】上記記憶媒体にデータを書き込む書き込
    み手段をさらに備えること、 を特徴とする請求項９記載の記憶装置。