JPH0982799A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法Info
- Publication number
- JPH0982799A JPH0982799A JP23500095A JP23500095A JPH0982799A JP H0982799 A JPH0982799 A JP H0982799A JP 23500095 A JP23500095 A JP 23500095A JP 23500095 A JP23500095 A JP 23500095A JP H0982799 A JPH0982799 A JP H0982799A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- wiring
- film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【構成】低誘電率のＳｉＯＦからなる第一の絶縁層と、
低誘電率の有機ＳＯＧからなる第二の絶縁層を用いて隣
接する下層の配線パターンの間を埋め込む。また、平坦
性を向上させるために、エッチバックの代わりに酸化セ
リウム砥粒を用いた化学機械研磨法を用いて有機ＳＯＧ
からなる第二の絶縁層の表面を研磨する。 【効果】配線パターン間の静電容量が小さく、配線パタ
ーンを被覆する絶縁層表面が平坦な配線パターンをコス
トを上げることなく形成できる。
低誘電率の有機ＳＯＧからなる第二の絶縁層を用いて隣
接する下層の配線パターンの間を埋め込む。また、平坦
性を向上させるために、エッチバックの代わりに酸化セ
リウム砥粒を用いた化学機械研磨法を用いて有機ＳＯＧ
からなる第二の絶縁層の表面を研磨する。 【効果】配線パターン間の静電容量が小さく、配線パタ
ーンを被覆する絶縁層表面が平坦な配線パターンをコス
トを上げることなく形成できる。
Description
【０００１】
【産業上の利用分野】本発明は、複数の配線パターンを
含み、必要に応じて配線パターンの層が上下の複数層に
およぶ配線基板とその製造方法に関する。
含み、必要に応じて配線パターンの層が上下の複数層に
およぶ配線基板とその製造方法に関する。
【０００２】
【従来の技術】従来、広く用いられている配線基板の製
造方法と得られる構造の代表例２種を図２および図３を
用いて説明する。
造方法と得られる構造の代表例２種を図２および図３を
用いて説明する。
【０００３】図２はいわゆる三層層間絶縁膜法と呼ばれ
るものである。まず同図（ａ）の様にレジスト（図示せ
ず）をマスクとして下層配線パターン２をパターニング
した後、レジストを除去する。次いで同図（ｂ）の様に
プラズマ化学気相成長法（以下、ＰＥＣＶＤ法と記す）
を用いて第一の絶縁層４ｂとして酸化珪素膜を形成し、
その上に塗布法を用いた有機珪素化合物（以下、有機Ｓ
ＯＧと記す）からなる第二の絶縁層５を形成する。ここ
で、有機ＳＯＧ膜とは、オルガノシロキサンオリゴマ液
を塗布・焼成して得られるオルガノシロキサン系皮膜で
ある。その後、同図（ｃ）の様に下層配線パターン２の
上の第二の絶縁層５を除去する。ここで下層配線パター
ン２上の第二の絶縁層５を除去する為には、第一の絶縁
層４ｂと第二の絶縁層５のエッチング速度が等しくなる
条件を用いて全面をエッチングする方法が用いられてお
り、エッチバック法と呼ばれている。次に同図（ｄ）の
様にＰＥＣＶＤ法を用いて第二の絶縁層６を形成する。
引き続いて同図（ｅ）の様に接続孔７を形成し、次いで
上層配線８を形成する。図２（ｃ）で下層配線パターン
２上の第二の絶縁層５を除去した目的は、ここに接続孔
７を形成した際にその側面に第二の絶縁層５が露出する
とポイズンドヴィアという導通不良の原因となるからで
ある。
るものである。まず同図（ａ）の様にレジスト（図示せ
ず）をマスクとして下層配線パターン２をパターニング
した後、レジストを除去する。次いで同図（ｂ）の様に
プラズマ化学気相成長法（以下、ＰＥＣＶＤ法と記す）
を用いて第一の絶縁層４ｂとして酸化珪素膜を形成し、
その上に塗布法を用いた有機珪素化合物（以下、有機Ｓ
ＯＧと記す）からなる第二の絶縁層５を形成する。ここ
で、有機ＳＯＧ膜とは、オルガノシロキサンオリゴマ液
を塗布・焼成して得られるオルガノシロキサン系皮膜で
ある。その後、同図（ｃ）の様に下層配線パターン２の
上の第二の絶縁層５を除去する。ここで下層配線パター
ン２上の第二の絶縁層５を除去する為には、第一の絶縁
層４ｂと第二の絶縁層５のエッチング速度が等しくなる
条件を用いて全面をエッチングする方法が用いられてお
り、エッチバック法と呼ばれている。次に同図（ｄ）の
様にＰＥＣＶＤ法を用いて第二の絶縁層６を形成する。
引き続いて同図（ｅ）の様に接続孔７を形成し、次いで
上層配線８を形成する。図２（ｃ）で下層配線パターン
２上の第二の絶縁層５を除去した目的は、ここに接続孔
７を形成した際にその側面に第二の絶縁層５が露出する
とポイズンドヴィアという導通不良の原因となるからで
ある。
【０００４】もう一つの代表的な例として、図３の様に
バイアスエレクトロンサイクロトロンレゾナンス方式に
よる化学気相成長法（バイアスＥＣＲ法と記す）を用い
て低誘電率のフッ素を含む酸化珪素化合物（以下、Ｓｉ
ＯＦと記す）を形成して配線間の絶縁膜とする方法を説
明する。
バイアスエレクトロンサイクロトロンレゾナンス方式に
よる化学気相成長法（バイアスＥＣＲ法と記す）を用い
て低誘電率のフッ素を含む酸化珪素化合物（以下、Ｓｉ
ＯＦと記す）を形成して配線間の絶縁膜とする方法を説
明する。
【０００５】図３（ａ）は図２（ａ）と同様に下層の配
線パターン２を形成した状態を示す。次に同図（ｂ）の
様にバイアスＥＣＲ法を用いてＳｉＯＦの層４ａを形成
し、下層の配線パターン２間を埋め込むと共に、ＳｉＯ
Ｆの層４ａの表面も平坦化する。下層の配線パターン２
の幅によってはＳｉＯＦの層４ａの表面に傾斜の緩やか
な突起が残る場合があり、必要に応じてこれを除去す
る。次に同図（ｃ）の様に層間接続孔７を開孔し、その
上に上層配線パターン８を形成する。
線パターン２を形成した状態を示す。次に同図（ｂ）の
様にバイアスＥＣＲ法を用いてＳｉＯＦの層４ａを形成
し、下層の配線パターン２間を埋め込むと共に、ＳｉＯ
Ｆの層４ａの表面も平坦化する。下層の配線パターン２
の幅によってはＳｉＯＦの層４ａの表面に傾斜の緩やか
な突起が残る場合があり、必要に応じてこれを除去す
る。次に同図（ｃ）の様に層間接続孔７を開孔し、その
上に上層配線パターン８を形成する。
【０００６】
【発明が解決しようとする課題】図２で示した三層層間
絶縁膜法の場合は、エッチバック法によって下層の配線
パターン２の上の第二の絶縁層５を除去する際や、層間
接続孔７形成の際に接続孔７の側面に第二の絶縁層５が
露出していたりすると、第二の絶縁層５が酸化されて吸
湿してしまい、誘電率が増加してしまうという問題があ
った。有機ＳＯＧそのものの比誘電率は３.５ 以下と低
いが、酸化されて吸湿すると６以上にも増加してしま
う。この様に第二の絶縁層５が吸湿して誘電率が増加す
ると、第二の絶縁層５から拡散した水分が下層の配線パ
ターン２を腐食させたり、もしくは配線基板１表面に形
成されている半導体素子の動作特性を劣化させたりす
る。また、誘電率が大きくなると隣接する下層の配線パ
ターン２相互の間の静電容量が増加してしまい、半導体
素子の動作速度を向上させることが困難となる。
絶縁膜法の場合は、エッチバック法によって下層の配線
パターン２の上の第二の絶縁層５を除去する際や、層間
接続孔７形成の際に接続孔７の側面に第二の絶縁層５が
露出していたりすると、第二の絶縁層５が酸化されて吸
湿してしまい、誘電率が増加してしまうという問題があ
った。有機ＳＯＧそのものの比誘電率は３.５ 以下と低
いが、酸化されて吸湿すると６以上にも増加してしま
う。この様に第二の絶縁層５が吸湿して誘電率が増加す
ると、第二の絶縁層５から拡散した水分が下層の配線パ
ターン２を腐食させたり、もしくは配線基板１表面に形
成されている半導体素子の動作特性を劣化させたりす
る。また、誘電率が大きくなると隣接する下層の配線パ
ターン２相互の間の静電容量が増加してしまい、半導体
素子の動作速度を向上させることが困難となる。
【０００７】また、第一の絶縁層４ｂの上に有機ＳＯＧ
膜からなる第二の絶縁層５を形成し、エッチバックを行
っても、第二の絶縁層６の表面は十分に平坦にならない
ために、上層配線パターン８を形成する場合に十分な加
工精度が得られないという問題があった。
膜からなる第二の絶縁層５を形成し、エッチバックを行
っても、第二の絶縁層６の表面は十分に平坦にならない
ために、上層配線パターン８を形成する場合に十分な加
工精度が得られないという問題があった。
【０００８】図３で示したバイアスＥＣＲ法を用いる場
合は、低誘電率のＳｉＯＦからなる第一の絶縁層４ａが
形成できるため、隣接する下層の配線パターン２相互の
間の静電容量を低減できるという利点がある。バイアス
ＥＣＲ法とは、膜形成時に配線基板１にバイアス（負電
圧）を加えることによってＳｉＯＦを堆積すると共にそ
の一部をエッチングしながら隙間に埋め込み性良くＳｉ
ＯＦ膜を形成して、しかも表面を平坦にしようとするも
のである。しかし、エッチングしながら膜を形成するの
であるから、負電圧を加えない場合より膜形成速度は著
しく低下してしまうので、図３（ｂ）に示したような下
層の配線パターン２の厚さを越える非常に厚い膜を形成
しようとすると、膜形成コストが非常に高くなってしま
う。また、膜表面の平坦化効果が得られるとはいえ、図
２の例で述べた有機ＳＯＧ膜の平坦化効果には及ばない
程度であるから、やはり平坦化効果は十分でない。
合は、低誘電率のＳｉＯＦからなる第一の絶縁層４ａが
形成できるため、隣接する下層の配線パターン２相互の
間の静電容量を低減できるという利点がある。バイアス
ＥＣＲ法とは、膜形成時に配線基板１にバイアス（負電
圧）を加えることによってＳｉＯＦを堆積すると共にそ
の一部をエッチングしながら隙間に埋め込み性良くＳｉ
ＯＦ膜を形成して、しかも表面を平坦にしようとするも
のである。しかし、エッチングしながら膜を形成するの
であるから、負電圧を加えない場合より膜形成速度は著
しく低下してしまうので、図３（ｂ）に示したような下
層の配線パターン２の厚さを越える非常に厚い膜を形成
しようとすると、膜形成コストが非常に高くなってしま
う。また、膜表面の平坦化効果が得られるとはいえ、図
２の例で述べた有機ＳＯＧ膜の平坦化効果には及ばない
程度であるから、やはり平坦化効果は十分でない。
【０００９】以上をまとめると、まず、図２で説明した
三層層間絶縁膜法では、第一の絶縁層では普通の酸化珪
素膜を形成しており、その比誘電率は約４と小さくない
ので、この比誘電率を下げるか、もしくは厚さを出来る
だけ減らす必要がある。加えてエッチバックや層間接続
孔形成などの際に有機ＳＯＧが酸化されて比誘電率が増
加しない様にする必要がある。
三層層間絶縁膜法では、第一の絶縁層では普通の酸化珪
素膜を形成しており、その比誘電率は約４と小さくない
ので、この比誘電率を下げるか、もしくは厚さを出来る
だけ減らす必要がある。加えてエッチバックや層間接続
孔形成などの際に有機ＳＯＧが酸化されて比誘電率が増
加しない様にする必要がある。
【００１０】他方、図３のバイアスＥＣＲ法を用いてＳ
ｉＯＦを形成する方法では、負電圧を加えながら絶縁膜
を形成すると必然的に膜形成速度が低下してしまうので
あるから、この方法では厚い絶縁膜を形成せずに薄い膜
を形成するだけで留めておくことが望ましい。また、こ
れら二つの方法に共通する表面平坦性の不足については
絶縁層表面の平坦性を十分良好にする処理を行う必要が
ある。
ｉＯＦを形成する方法では、負電圧を加えながら絶縁膜
を形成すると必然的に膜形成速度が低下してしまうので
あるから、この方法では厚い絶縁膜を形成せずに薄い膜
を形成するだけで留めておくことが望ましい。また、こ
れら二つの方法に共通する表面平坦性の不足については
絶縁層表面の平坦性を十分良好にする処理を行う必要が
ある。
【００１１】本発明の目的は、配線パターン間の静電容
量が増加したり、配線パターンを被覆する絶縁層表面の
平坦性が不足したり、静電容量は低くできても著しく絶
縁層のコストが増加してしまったりする問題を解決する
配線基板構造とその製造方法を提供することにある。
量が増加したり、配線パターンを被覆する絶縁層表面の
平坦性が不足したり、静電容量は低くできても著しく絶
縁層のコストが増加してしまったりする問題を解決する
配線基板構造とその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明では、図１に示し
たように、隣接する下層の配線パターン２の間の静電容
量を低減させるために、低誘電率のＳｉＯＦからなる第
一の絶縁層４ａと、低誘電率の有機ＳＯＧからなる第二
の絶縁層５を用いて隣接する下層の配線パターン２の間
を埋め込む。コストを低下させるために、第一の絶縁層
４ａの膜厚を、隣接する下層の配線パターン２間の隙間
の４０％以下、望ましくは２０％以下とする。例えば、
配線間隔が０.５μｍならば、第一の絶縁層４ａの厚さ
は０.２μｍ以下、望ましくは０.１μｍ 以下となる。
たように、隣接する下層の配線パターン２の間の静電容
量を低減させるために、低誘電率のＳｉＯＦからなる第
一の絶縁層４ａと、低誘電率の有機ＳＯＧからなる第二
の絶縁層５を用いて隣接する下層の配線パターン２の間
を埋め込む。コストを低下させるために、第一の絶縁層
４ａの膜厚を、隣接する下層の配線パターン２間の隙間
の４０％以下、望ましくは２０％以下とする。例えば、
配線間隔が０.５μｍならば、第一の絶縁層４ａの厚さ
は０.２μｍ以下、望ましくは０.１μｍ 以下となる。
【００１３】また、本発明では、平坦性を向上させるた
めに、エッチバックの代わりに特願平6−236445 号明細
書に記載の酸化セリウム砥粒を用いた化学機械研磨（以
下、ＣＭＰ）法を用いて有機ＳＯＧからなる第二の絶縁
層５の表面を研磨する。このＣＭＰ工程により、第二の
絶縁層５を酸化させることなく、平坦性を大幅に向上さ
せる。
めに、エッチバックの代わりに特願平6−236445 号明細
書に記載の酸化セリウム砥粒を用いた化学機械研磨（以
下、ＣＭＰ）法を用いて有機ＳＯＧからなる第二の絶縁
層５の表面を研磨する。このＣＭＰ工程により、第二の
絶縁層５を酸化させることなく、平坦性を大幅に向上さ
せる。
【００１４】
【作用】まず、図４および図５を用いて、ＳｉＯＦから
なる第一の絶縁層４ａの膜厚と膜形成コスト及び誘電率
の関係を説明する。
なる第一の絶縁層４ａの膜厚と膜形成コスト及び誘電率
の関係を説明する。
【００１５】図４はＳｉＯＦ膜からなる第一の絶縁層４
ａの膜厚と膜形成コストの関係を示す。成膜時間が長い
ほど膜形成コストは高い。図３に示した従来の例のよう
に第一の絶縁層ａで隣接配線間をすべて埋め込みその上
にさらに下層配線２と同程度の厚さの膜を堆積すると、
堆積時間が長く（２以上）膜形成コストは高い。第一の
絶縁層４ａを薄くして（膜厚ａは０.５ 未満）、残った
溝は低誘電率の有機ＳＯＧ膜で埋め込めば、膜形成コス
トは低くなる。第一の絶縁層４ａの堆積時間が短くなる
（１以下）のに加えて、有機ＳＯＧ膜は塗布膜なので厚
く形成しても膜形成コストが非常に低いからである。ま
た、有機ＳＯＧ膜は極めて狭くて深い溝なども十分に埋
め込むことができるが、第一の絶縁膜表面の溝幅があま
り狭いと溝上部がつながって埋め込み不可能な空洞がで
きる可能性があるため、膜厚ａは０.４ 以下であること
が望ましい。
ａの膜厚と膜形成コストの関係を示す。成膜時間が長い
ほど膜形成コストは高い。図３に示した従来の例のよう
に第一の絶縁層ａで隣接配線間をすべて埋め込みその上
にさらに下層配線２と同程度の厚さの膜を堆積すると、
堆積時間が長く（２以上）膜形成コストは高い。第一の
絶縁層４ａを薄くして（膜厚ａは０.５ 未満）、残った
溝は低誘電率の有機ＳＯＧ膜で埋め込めば、膜形成コス
トは低くなる。第一の絶縁層４ａの堆積時間が短くなる
（１以下）のに加えて、有機ＳＯＧ膜は塗布膜なので厚
く形成しても膜形成コストが非常に低いからである。ま
た、有機ＳＯＧ膜は極めて狭くて深い溝なども十分に埋
め込むことができるが、第一の絶縁膜表面の溝幅があま
り狭いと溝上部がつながって埋め込み不可能な空洞がで
きる可能性があるため、膜厚ａは０.４ 以下であること
が望ましい。
【００１６】図５はＳｉＯＦ膜からなる第一の絶縁層４
ａの膜厚と、隣接配線間の絶縁膜の実効的な比誘電率の
関係の一例である。第一の絶縁層４ａよりも誘電率の低
い有機ＳＯＧを用いた。膜厚ａが厚い場合は、隣接配線
間の殆んどが第一の絶縁層４ａであり、比誘電率は第一
の絶縁層４ａの値（図中Ａ）と等しい。しかし、膜厚ａ
が０.２ 以下と薄くなるに従い比誘電率が低くなり、Ｂ
に近くなる。従って、膜厚ａは０.２ 以下であることが
望ましい。
ａの膜厚と、隣接配線間の絶縁膜の実効的な比誘電率の
関係の一例である。第一の絶縁層４ａよりも誘電率の低
い有機ＳＯＧを用いた。膜厚ａが厚い場合は、隣接配線
間の殆んどが第一の絶縁層４ａであり、比誘電率は第一
の絶縁層４ａの値（図中Ａ）と等しい。しかし、膜厚ａ
が０.２ 以下と薄くなるに従い比誘電率が低くなり、Ｂ
に近くなる。従って、膜厚ａは０.２ 以下であることが
望ましい。
【００１７】ただし、ＳｉＯＦ膜からなる第一の絶縁層
４ａをなくすことはできない。下層配線２と有機ＳＯＧ
膜５の接着性があまり良くないためである。また、この
他にも、その後の研磨工程のプロセスマージン等を考え
てこの第一の絶縁層４ａの厚さを決めることが望まし
い。
４ａをなくすことはできない。下層配線２と有機ＳＯＧ
膜５の接着性があまり良くないためである。また、この
他にも、その後の研磨工程のプロセスマージン等を考え
てこの第一の絶縁層４ａの厚さを決めることが望まし
い。
【００１８】また、第一の絶縁層４ａの比誘電率は低い
方が望ましい。図６は、ＳｉＯＦ膜の比誘電率を示して
いる。これより、フッ素含有量が３原子％以上であれ
ば、比誘電率は３.５ 以下と有機ＳＯＧ（２.５から３.
５）と同程度になる。従って、第一の絶縁層４ａ中のフ
ッ素含有量は３原子％以上であることが望ましい。
方が望ましい。図６は、ＳｉＯＦ膜の比誘電率を示して
いる。これより、フッ素含有量が３原子％以上であれ
ば、比誘電率は３.５ 以下と有機ＳＯＧ（２.５から３.
５）と同程度になる。従って、第一の絶縁層４ａ中のフ
ッ素含有量は３原子％以上であることが望ましい。
【００１９】エッチバックの代わりに酸化セリウム砥粒
を用いたＣＭＰ法によって有機ＳＯＧからなる第二の絶
縁層５の表面を研磨する方法は、表面の平坦性を大幅に
向上させる。また、この方法はエッチバックと違ってプ
ラズマダメージを与えないので、有機ＳＯＧ膜５を酸化
させることなく、平坦性を大幅に向上させることが可能
である。さらに、このＣＭＰ工程で下層の配線パターン
２上の有機ＳＯＧ膜５を取り除くことで、接続孔７の側
面に露出した有機ＳＯＧ膜５が酸化されて吸湿し誘電率
が増加してしまうという問題を防止できる。あるいは、
下層の配線パターン２上の有機ＳＯＧ膜５を完全に取り
除かなくても、特開平１−319942 号公報に記載の方法
で接続孔７の側面に露出した有機ＳＯＧ膜５が酸化され
て吸湿するのを防いでも良い。
を用いたＣＭＰ法によって有機ＳＯＧからなる第二の絶
縁層５の表面を研磨する方法は、表面の平坦性を大幅に
向上させる。また、この方法はエッチバックと違ってプ
ラズマダメージを与えないので、有機ＳＯＧ膜５を酸化
させることなく、平坦性を大幅に向上させることが可能
である。さらに、このＣＭＰ工程で下層の配線パターン
２上の有機ＳＯＧ膜５を取り除くことで、接続孔７の側
面に露出した有機ＳＯＧ膜５が酸化されて吸湿し誘電率
が増加してしまうという問題を防止できる。あるいは、
下層の配線パターン２上の有機ＳＯＧ膜５を完全に取り
除かなくても、特開平１−319942 号公報に記載の方法
で接続孔７の側面に露出した有機ＳＯＧ膜５が酸化され
て吸湿するのを防いでも良い。
【００２０】また、酸化セリウム砥粒を用いたＣＭＰ法
では、酸化珪素膜やＳｉＯＦ膜は殆んど研磨されない。
一方、有機ＳＯＧは高速で研磨される。従って、下層の
配線パターン２の上面にも第一の絶縁層３が形成してあ
れば、これを研磨のストッパにすることができる（研磨
速度の選択比は３０以上）という利点がある。従って、
ＳｉＯＦ膜からなる第一の絶縁層は下層の配線パターン
２の側面だけではなく上面にも側面と同等以上、望まし
くは３倍以上の膜厚で形成されていることが望ましい。
上面の膜厚を側面の３倍以上に厚くする方法は、予め絶
縁膜を下層配線用導体層の上に積層しておいて下層配線
と同様にパターニングした後に、第一の絶縁層を形成す
る方法も有効である。この際、予め下層配線用導体層の
上に形成しておく絶縁膜が第一の絶縁層３と同等の低誘
電率なＳｉＯＦ膜であれば、上層の配線パターン８と下
層の配線パターン２の間の静電容量も低下させるために
も有効である。また、上層の配線パターン８と下層の配
線パターン２の間の静電容量も低下させるために第３の
絶縁層６もやはり第一の絶縁層３と同等の低誘電率なＳ
ｉＯＦ膜であることが望ましい。
では、酸化珪素膜やＳｉＯＦ膜は殆んど研磨されない。
一方、有機ＳＯＧは高速で研磨される。従って、下層の
配線パターン２の上面にも第一の絶縁層３が形成してあ
れば、これを研磨のストッパにすることができる（研磨
速度の選択比は３０以上）という利点がある。従って、
ＳｉＯＦ膜からなる第一の絶縁層は下層の配線パターン
２の側面だけではなく上面にも側面と同等以上、望まし
くは３倍以上の膜厚で形成されていることが望ましい。
上面の膜厚を側面の３倍以上に厚くする方法は、予め絶
縁膜を下層配線用導体層の上に積層しておいて下層配線
と同様にパターニングした後に、第一の絶縁層を形成す
る方法も有効である。この際、予め下層配線用導体層の
上に形成しておく絶縁膜が第一の絶縁層３と同等の低誘
電率なＳｉＯＦ膜であれば、上層の配線パターン８と下
層の配線パターン２の間の静電容量も低下させるために
も有効である。また、上層の配線パターン８と下層の配
線パターン２の間の静電容量も低下させるために第３の
絶縁層６もやはり第一の絶縁層３と同等の低誘電率なＳ
ｉＯＦ膜であることが望ましい。
【００２１】
（実施例１）本発明の実施例を図７に示す。基板１上
に、アルミニウム合金膜２を５００ｎｍ形成した後、バ
イアスＥＣＲ法を用いてＳｉＯＦ膜３を２００ｎｍ形成
した。次いで、レジストをマスクとしてＳｉＯＦ膜３を
パターニングした後にレジストを除去し、このＳｉＯＦ
膜３をマスクとしてアルミニウム合金膜をパターニング
して、下層配線２を形成した(ａ)。次に、バイアスＥＣ
Ｒ法を用いてＳｉＯＦ膜４ａを形成した。下層配線側面
に形成されたＳｉＯＦ膜４ａの膜厚は１００ｎｍであっ
た。次いで、厚さ７５０ｎｍの有機ＳＯＧ膜５を形成し
て局所的な平坦化を行った（ｂ）。この後、非結晶性の
酸化セリウムを分散させたｐＨ９の研磨剤を用いて研磨
し、広域平坦化を行った（ｃ）。研磨は下層配線上の有
機塗布ガラスがなくなるまで行ったが、下層配線上のＳ
ｉＯＦ膜（３及び４ａ）がストッパとなったので下層配
線は露出しなかった。この研磨工程が終わった後、プラ
ズマ化学気相成長法を用いて厚さ３００ｎｍの第二の酸
化珪素膜６を形成した（ｄ）。その後に接続孔７を形成
し、次いで上層配線８を形成した（ｅ）。
に、アルミニウム合金膜２を５００ｎｍ形成した後、バ
イアスＥＣＲ法を用いてＳｉＯＦ膜３を２００ｎｍ形成
した。次いで、レジストをマスクとしてＳｉＯＦ膜３を
パターニングした後にレジストを除去し、このＳｉＯＦ
膜３をマスクとしてアルミニウム合金膜をパターニング
して、下層配線２を形成した(ａ)。次に、バイアスＥＣ
Ｒ法を用いてＳｉＯＦ膜４ａを形成した。下層配線側面
に形成されたＳｉＯＦ膜４ａの膜厚は１００ｎｍであっ
た。次いで、厚さ７５０ｎｍの有機ＳＯＧ膜５を形成し
て局所的な平坦化を行った（ｂ）。この後、非結晶性の
酸化セリウムを分散させたｐＨ９の研磨剤を用いて研磨
し、広域平坦化を行った（ｃ）。研磨は下層配線上の有
機塗布ガラスがなくなるまで行ったが、下層配線上のＳ
ｉＯＦ膜（３及び４ａ）がストッパとなったので下層配
線は露出しなかった。この研磨工程が終わった後、プラ
ズマ化学気相成長法を用いて厚さ３００ｎｍの第二の酸
化珪素膜６を形成した（ｄ）。その後に接続孔７を形成
し、次いで上層配線８を形成した（ｅ）。
【００２２】実施例で、下層配線２の最小配線間隔は３
００ｎｍであった。また、ＳｉＯＦ膜はフッ素を６原子
％含み、比誘電率は３であった。有機ＳＯＧ膜の比誘電
率も３であった。
００ｎｍであった。また、ＳｉＯＦ膜はフッ素を６原子
％含み、比誘電率は３であった。有機ＳＯＧ膜の比誘電
率も３であった。
【００２３】下層配線２の最小配線間隔の部分で配線の
寄生容量を測定し、隣接配線間の実効的な誘電率を求め
た。この誘電率は３であり、図３の方法で作ったのと同
等の寄生容量の小さい配線基板であることがわかった。
寄生容量を測定し、隣接配線間の実効的な誘電率を求め
た。この誘電率は３であり、図３の方法で作ったのと同
等の寄生容量の小さい配線基板であることがわかった。
【００２４】また、ＳｉＯＦ膜４ａの形成コストは、図
３の構造を作った場合の１／５であった。
３の構造を作った場合の１／５であった。
【００２５】（実施例２）実施例１と同様の手順で、第
一の酸化珪素膜の膜厚が異なる試料を作成した。下層配
線側面に形成されたＳｉＯＦ膜４ａの膜厚は１０，３
０，６０，１００ｎｍである。このＳｉＯＦ膜４ａの形
成コストは、図３の構造を作った場合の１／５以下であ
る。ＳｉＯＦ膜４ａの膜厚に応じて、第二の酸化珪素膜
６の膜厚を調節し、接続孔７の深さが一定になるように
した。下層配線２の最小配線間隔は３００ｎｍであっ
た。また、ＳｉＯＦ膜はフッ素を３原子％含み、比誘電
率は３.５ であった。有機ＳＯＧ膜の比誘電率は３であ
った。
一の酸化珪素膜の膜厚が異なる試料を作成した。下層配
線側面に形成されたＳｉＯＦ膜４ａの膜厚は１０，３
０，６０，１００ｎｍである。このＳｉＯＦ膜４ａの形
成コストは、図３の構造を作った場合の１／５以下であ
る。ＳｉＯＦ膜４ａの膜厚に応じて、第二の酸化珪素膜
６の膜厚を調節し、接続孔７の深さが一定になるように
した。下層配線２の最小配線間隔は３００ｎｍであっ
た。また、ＳｉＯＦ膜はフッ素を３原子％含み、比誘電
率は３.５ であった。有機ＳＯＧ膜の比誘電率は３であ
った。
【００２６】下層配線２の最小配線間隔の部分で配線の
寄生容量を測定し、隣接配線間の実効的な誘電率を求め
た結果を図８に示す。いずれの場合も誘電率は３.５ 以
下であった。特に、下層配線側面に形成されたＳｉＯＦ
膜４ａの膜厚は６０ｎｍ以下では、比誘電率はさらに低
くなった。
寄生容量を測定し、隣接配線間の実効的な誘電率を求め
た結果を図８に示す。いずれの場合も誘電率は３.５ 以
下であった。特に、下層配線側面に形成されたＳｉＯＦ
膜４ａの膜厚は６０ｎｍ以下では、比誘電率はさらに低
くなった。
【００２７】また、本実施例では、バイアスＥＣＲ法を
用いてＳｉＯＦ膜を形成したが、たとえばヘリコン波を
用いる高密度プラズマ化学気相成長法、あるいは２周波
励起のプラズマ化学気相成長法等の他の方法を用いてＳ
ｉＯＦ膜を形成しても同様の効果が得られた。
用いてＳｉＯＦ膜を形成したが、たとえばヘリコン波を
用いる高密度プラズマ化学気相成長法、あるいは２周波
励起のプラズマ化学気相成長法等の他の方法を用いてＳ
ｉＯＦ膜を形成しても同様の効果が得られた。
【００２８】
【発明の効果】本発明によれば、隣接配線間の静電容量
が小さく、配線を被覆する絶縁層表面が平坦な配線基板
が低コストで提供される。
が小さく、配線を被覆する絶縁層表面が平坦な配線基板
が低コストで提供される。
【図１】本発明による配線基板の一例の断面図。
【図２】従来の製造方法の一例の説明図。
【図３】従来の製造方法の一例の説明図。
【図４】第一の絶縁膜の堆積時間と下層配線側面の膜厚
の関係の説明図。
の関係の説明図。
【図５】隣接配線間の実効的誘電率の第一の絶縁膜の膜
厚の関係の説明図。
厚の関係の説明図。
【図６】第一の絶縁膜中のフッ素含有量と比誘電率の関
係の説明図。
係の説明図。
【図７】本発明の製造方法の一例の説明図。
【図８】本発明の実施例の隣接配線間絶縁膜の実効的な
誘電率の説明図。
誘電率の説明図。
１…半導体基板、２…下層配線、３…絶縁膜、４ａ…第
一の絶縁層、４ｂ…第一の絶縁層、５…第二の絶縁層、
６…第三の絶縁層、７…接続孔、８…上層配線。
一の絶縁層、４ｂ…第一の絶縁層、５…第二の絶縁層、
６…第三の絶縁層、７…接続孔、８…上層配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｖ (72)発明者 本間 喜夫 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (8)
- 【請求項１】基板上に金属もしくはその合金あるいは化
合物を含む導体層からなる複数の配線パターンが形成さ
れており、その配線パターンの側面にフッ素を含む珪素
化合物からなる第一の絶縁層が形成されており、前記第
一の絶縁層の表面に有機珪素化合物からなる第二の絶縁
層が形成されており、隣接配線間隔が前記第一絶縁層と
前記第二の絶縁層の両方で埋め込まれていることを特徴
とする配線基板。 - 【請求項２】請求項１において、前記第一の絶縁層の厚
さが隣接配線との間隔の４０％以下の厚さである配線基
板。 - 【請求項３】請求項１において、前記第一の絶縁層の厚
さが隣接配線との間隔の２０％以下の厚さである配線基
板。 - 【請求項４】請求項１，２または３において、前記第一
の絶縁層がフッ素を３原子％以上含む配線基板。 - 【請求項５】請求項１，２，３または４において、配線
パターン上面にも第一の絶縁層が形成されており、上面
の第一の絶縁層の厚さは配線パターン側面の第一の絶縁
層の厚さと同等以上である配線基板。 - 【請求項６】請求項１，２，３，４または５において、
配線パターン上面にも第一の絶縁層が形成されており、
上面の第一の絶縁層の厚さは配線パターン側面の第一の
絶縁層の厚さの３倍以上である配線基板。 - 【請求項７】請求項１，２，３，４，５または６におい
て、前記導体層と必要に応じてその上に第一の珪素化合
物の層を形成して積層構造とした層を形成する工程と、
その上にパターニングのためのマスク層を形成してその
下の前記第一の珪素化合物の層や導体層を加工して下層
の配線パターンとする工程と、マスク層を除去した後に
必要に応じて第一の絶縁層を形成する工程と、第二の絶
縁層を形成する工程と、酸化セリウム砥粒を含む研磨剤
を用いた化学機械研磨法で第二の絶縁層の一部を除去す
る工程と、次いで珪素と酸素とを含む第三の絶縁層を形
成する工程と、必要に応じて下層の配線パターンの上に
開口を形成し、さらに上層の配線パターンを形成する工
程を含むことを特徴とする配線基板の製造方法。 - 【請求項８】請求項１，２，３，４，５または６におい
て、前記第一の絶縁層と前記第一の珪素化合物の層とは
実質的に同等の珪素と酸素とフッ素とを含む物質からな
る配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23500095A JPH0982799A (ja) | 1995-09-13 | 1995-09-13 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23500095A JPH0982799A (ja) | 1995-09-13 | 1995-09-13 | 配線基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982799A true JPH0982799A (ja) | 1997-03-28 |
Family
ID=16979587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23500095A Pending JPH0982799A (ja) | 1995-09-13 | 1995-09-13 | 配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982799A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990004585A (ko) * | 1997-06-28 | 1999-01-15 | 김영환 | 반도체 소자의 다중 금속 배선 형성방법 |
| US6287956B2 (en) * | 1997-04-25 | 2001-09-11 | Nec Corporation | Multilevel interconnecting structure in semiconductor device and method of forming the same |
| JP2017501581A (ja) * | 2014-01-03 | 2017-01-12 | クアルコム，インコーポレイテッド | 導電層ルーティング |
-
1995
- 1995-09-13 JP JP23500095A patent/JPH0982799A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287956B2 (en) * | 1997-04-25 | 2001-09-11 | Nec Corporation | Multilevel interconnecting structure in semiconductor device and method of forming the same |
| KR19990004585A (ko) * | 1997-06-28 | 1999-01-15 | 김영환 | 반도체 소자의 다중 금속 배선 형성방법 |
| JP2017501581A (ja) * | 2014-01-03 | 2017-01-12 | クアルコム，インコーポレイテッド | 導電層ルーティング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894351A (en) | Method for making a silicon IC with planar double layer metal conductors system | |
| US4470874A (en) | Planarization of multi-level interconnected metallization system | |
| US5753967A (en) | Damascene process for reduced feature size | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JPH079934B2 (ja) | 半導体デバイスの製造方法 | |
| JPH0779132B2 (ja) | トレンチ素子分離膜製造方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPS59208859A (ja) | 半導体ウエハおよびその製造方法 | |
| JP3152788B2 (ja) | 半導体装置の製造方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| KR100301530B1 (ko) | 반도체소자의 층간 절연막 형성방법 | |
| JPH0982799A (ja) | 配線基板およびその製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| US4710264A (en) | Process for manufacturing a semiconductor arrangement | |
| JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| US5981385A (en) | Dimple elimination in a tungsten etch back process by reverse image patterning | |
| JP3311486B2 (ja) | 集積回路平坦化方法 | |
| JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| JPH088249A (ja) | 層間絶縁膜の形成方法 |