JPH0983128A - 半導体モジュールの接合構造 - Google Patents
半導体モジュールの接合構造Info
- Publication number
- JPH0983128A JPH0983128A JP7231036A JP23103695A JPH0983128A JP H0983128 A JPH0983128 A JP H0983128A JP 7231036 A JP7231036 A JP 7231036A JP 23103695 A JP23103695 A JP 23103695A JP H0983128 A JPH0983128 A JP H0983128A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- circuit board
- printed circuit
- melting point
- main printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体モジュールをメインプリント基板にリ
フローはんだ付けするに際して、電子部品の熱ストレス
を最小限にできる接合構造の提供。 【解決手段】半導体モジュール２０の作製時において
は、サブプンリト基板２１に対する電子部品２２，２３
のリフローはんだ付けは高融点はんだ２５でなされ、メ
インプリント基板１０に対する半導体モジュール２０の
リフローはんだ付けは低融点はんだ３３で行っている。
フローはんだ付けするに際して、電子部品の熱ストレス
を最小限にできる接合構造の提供。 【解決手段】半導体モジュール２０の作製時において
は、サブプンリト基板２１に対する電子部品２２，２３
のリフローはんだ付けは高融点はんだ２５でなされ、メ
インプリント基板１０に対する半導体モジュール２０の
リフローはんだ付けは低融点はんだ３３で行っている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体モジュールを
プリント基板にはんだ付けにより実装するための接合構
造に関する。
プリント基板にはんだ付けにより実装するための接合構
造に関する。
【０００２】
【従来の技術】半導体モジュールは、サブプリント基板
にベアＩＣチップやその他のチップ部品がリフローはん
だ付けにより実装されることにより構成されるがこの半
導体モジュールを他の電子部品と共にメインプリント基
板に実装する場合、従来は図７の工程図に示すように、
メインプリント基板にソルダーペーストを印刷して半導
体モジュール、ＱＦＰ／ＳＯＰ等の半導体部品及びチッ
プ部品をマウントし、リフロー炉内でソルダーペースト
を溶融することにより行っていた。
にベアＩＣチップやその他のチップ部品がリフローはん
だ付けにより実装されることにより構成されるがこの半
導体モジュールを他の電子部品と共にメインプリント基
板に実装する場合、従来は図７の工程図に示すように、
メインプリント基板にソルダーペーストを印刷して半導
体モジュール、ＱＦＰ／ＳＯＰ等の半導体部品及びチッ
プ部品をマウントし、リフロー炉内でソルダーペースト
を溶融することにより行っていた。
【０００３】この従来の半導体モジュール等のはんだ付
け工程で使用されるソルダーペーストとしては、半導体
モジュール作製工程においてベアＩＣチップ等をサブプ
リント基板にリフローはんだ付けするために使用される
ソルダーペーストと同様に、融点が１８３℃の共晶はん
だ（以下、高融点はんだという）が用いられており、リ
フローはんだ付けはリフロー炉内の最高温度が２２０℃
〜２４０℃に達する高温雰囲気中で行う必要があった。
け工程で使用されるソルダーペーストとしては、半導体
モジュール作製工程においてベアＩＣチップ等をサブプ
リント基板にリフローはんだ付けするために使用される
ソルダーペーストと同様に、融点が１８３℃の共晶はん
だ（以下、高融点はんだという）が用いられており、リ
フローはんだ付けはリフロー炉内の最高温度が２２０℃
〜２４０℃に達する高温雰囲気中で行う必要があった。
【０００４】そのため、半導体モジュールを構成する各
種電子部品は、半導体モジュール作製時及び半導体モジ
ュールのはんだ付け時の少くとも２回は２００℃以上の
高温で加熱されることになり、熱ストレスが半導体モジ
ュールを構成する電子部品に発生し、はんだ付け不良や
部品不良を誘発していた。
種電子部品は、半導体モジュール作製時及び半導体モジ
ュールのはんだ付け時の少くとも２回は２００℃以上の
高温で加熱されることになり、熱ストレスが半導体モジ
ュールを構成する電子部品に発生し、はんだ付け不良や
部品不良を誘発していた。
【０００５】この不具合を解決すべく、半導体モジュー
ル以外の電子部品のメインプリント基板へのはんだ付け
は、高融点はんだを用いたリフローはんだ付けとし、半
導体モジュールについては、パルスヒート方式、レーザ
方式或いは熱風方式等により、高融点はんだを用いて個
別にメインプリント基板にはんだ付けすることも考えら
れるが、このような方法でははんだ付けに必要な作業工
程数が増加するという問題があった。また、高融点のは
んだ付けを用いてメインプリント基板へのはんだ付けを
行っているので半導体モジュールの着脱も困難となり、
隣接する良品の電子部品も不良にする危険性があった。
ル以外の電子部品のメインプリント基板へのはんだ付け
は、高融点はんだを用いたリフローはんだ付けとし、半
導体モジュールについては、パルスヒート方式、レーザ
方式或いは熱風方式等により、高融点はんだを用いて個
別にメインプリント基板にはんだ付けすることも考えら
れるが、このような方法でははんだ付けに必要な作業工
程数が増加するという問題があった。また、高融点のは
んだ付けを用いてメインプリント基板へのはんだ付けを
行っているので半導体モジュールの着脱も困難となり、
隣接する良品の電子部品も不良にする危険性があった。
【０００６】
【発明が解決しようとする課題】上述の如く、上記半導
体モジュールの接合構造では、半導体モジュール作製時
に使用される高融点はんだと同種のはんだを用いて半導
体モジュールをメインプリント基板にリフローはんだ付
けしていたので、半導体モジュールを構成する電子部品
が少くとも２回は２００℃以上の高温で加熱されること
になり、熱ストレスにより、電子部品のはんだ付け不良
や部品不良が発生するという不具合があった。また、高
融点はんだにより半導体モジュールはメインプリント基
板に接合されているので、半導体モジュールの修理等の
際の半導体モジュールの着脱が困難であり、又、隣接す
る良品の電子部品も高温加熱により不良にする危険性が
あった。
体モジュールの接合構造では、半導体モジュール作製時
に使用される高融点はんだと同種のはんだを用いて半導
体モジュールをメインプリント基板にリフローはんだ付
けしていたので、半導体モジュールを構成する電子部品
が少くとも２回は２００℃以上の高温で加熱されること
になり、熱ストレスにより、電子部品のはんだ付け不良
や部品不良が発生するという不具合があった。また、高
融点はんだにより半導体モジュールはメインプリント基
板に接合されているので、半導体モジュールの修理等の
際の半導体モジュールの着脱が困難であり、又、隣接す
る良品の電子部品も高温加熱により不良にする危険性が
あった。
【０００７】本発明はこのような従来の欠点を解決する
べくなされたものであり、半導体モジュールをメインプ
リント基板にリフローはんだ付けするに際して、電子部
品に加わる熱ストレスを非常に小さくできる半導体モジ
ュールの接合構造を提供することを目的とする。
べくなされたものであり、半導体モジュールをメインプ
リント基板にリフローはんだ付けするに際して、電子部
品に加わる熱ストレスを非常に小さくできる半導体モジ
ュールの接合構造を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１に係る発明は、
サブプリント基板に電子部品がリフローはんだ付けによ
り実装されてなる半導体モジュールをメインプリント基
板にリフローはんだ付けする半導体モジュールの接合構
造において、前記サブプリント基板に対する前記電子部
品のリフローはんだ付けはリフロー炉内の最高温度を２
００℃以上とする必要のある高融点はんだを用いて行
い、前記メインプリント基板に対する前記半導体モジュ
ールのリフローはんだ付けは、リフロー炉内の最高温度
が２００℃以下ではんだ付け可能な低融点はんだを用い
て行っている。ここに、電子部品の熱ストレスに対する
耐熱限界温度は２００℃程度であるので、上記構成によ
れば、メインプリント基板に対する半導体モジュールの
リフローはんだ付けは最高温度２００℃以下として行
え、従って、半導体モジュールを構成する電子部品に加
わる２００℃以上の高温は半導体モジュール作製時の一
回のみで済むので、電子部品の熱ストレスは最小限度で
済む。また、半導体モジュール自体が不良と確認された
ときでも、半導体モジュールとメインプリント基板との
はんだ付けは低融点はんだを用いているので、半導体モ
ジュールの取り外し、取り付けは、半導体モジュールや
隣接する電子部品が高温度になるまで熱を加えることな
く行える。
サブプリント基板に電子部品がリフローはんだ付けによ
り実装されてなる半導体モジュールをメインプリント基
板にリフローはんだ付けする半導体モジュールの接合構
造において、前記サブプリント基板に対する前記電子部
品のリフローはんだ付けはリフロー炉内の最高温度を２
００℃以上とする必要のある高融点はんだを用いて行
い、前記メインプリント基板に対する前記半導体モジュ
ールのリフローはんだ付けは、リフロー炉内の最高温度
が２００℃以下ではんだ付け可能な低融点はんだを用い
て行っている。ここに、電子部品の熱ストレスに対する
耐熱限界温度は２００℃程度であるので、上記構成によ
れば、メインプリント基板に対する半導体モジュールの
リフローはんだ付けは最高温度２００℃以下として行
え、従って、半導体モジュールを構成する電子部品に加
わる２００℃以上の高温は半導体モジュール作製時の一
回のみで済むので、電子部品の熱ストレスは最小限度で
済む。また、半導体モジュール自体が不良と確認された
ときでも、半導体モジュールとメインプリント基板との
はんだ付けは低融点はんだを用いているので、半導体モ
ジュールの取り外し、取り付けは、半導体モジュールや
隣接する電子部品が高温度になるまで熱を加えることな
く行える。
【０００９】また、請求項２に係る発明では、請求項１
において、メインプリント基板に対する半導体モジュー
ルのリフローはんだ付けを窒素雰囲気中で行っている。
低温ではんだ付けを行う場合には、高温ではんだ付けを
おこなう場合に比較してぬれ性が低下しはんだ付け不良
が生じ易いが、窒素雰囲気ではんだ付けを行い金属の酸
化を防止することによりこの欠点を解消できる。
において、メインプリント基板に対する半導体モジュー
ルのリフローはんだ付けを窒素雰囲気中で行っている。
低温ではんだ付けを行う場合には、高温ではんだ付けを
おこなう場合に比較してぬれ性が低下しはんだ付け不良
が生じ易いが、窒素雰囲気ではんだ付けを行い金属の酸
化を防止することによりこの欠点を解消できる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図１
乃至図６を参照して詳述する。図１乃至図４は第１の実
施の形態を示す図であり、図１は半導体モジュールがは
んだ付けされたメインプリント基板の側面図、図２は半
導体モジュールの斜視図、図３は半導体モジュールの作
製工程図、図４はメインプリント基板に対する電子部品
の実装工程図である。
乃至図６を参照して詳述する。図１乃至図４は第１の実
施の形態を示す図であり、図１は半導体モジュールがは
んだ付けされたメインプリント基板の側面図、図２は半
導体モジュールの斜視図、図３は半導体モジュールの作
製工程図、図４はメインプリント基板に対する電子部品
の実装工程図である。
【００１１】図１に示すように、メインプリント基板１
０のパッド１１には、半導体モジュール２０、半導体装
置（ＱＦＰ／ＳＯＰ）３１、チップ部品３２が低融点は
んだ（融点１５０℃）３３を用いてはんだ付けされてい
る。また、半導体モジュール２０は、図２に示すよう
に、サブプリント基板２１及びこの基板２１実装された
ベアＩＣチップ２２、チップ部品２３より構成されてい
る。サブプリント基板２１はＬＣＣ（リードレス チッ
プ キャリア）形態とされ、その周側面にはＩ／Ｏパッ
ド２１１が形成されており、半導体モジュール２０は、
サブプリント基板２１のパッド２１１がメインプリント
基板１０のパッド１１にはんだ付けされる。また、サブ
プリント基板２１の部品実装面には種々の形状のパッド
２１２が設けられており、ベアＩＣチップ２２及びチッ
プ部品２３は高融点はんだ（共晶はんだ、融点１８３
℃）２５を用いてパッド２１２にはんだ付けされてい
る。尚、ベアＩＣチップ２２の裏面には高融点はんだで
形成されたバンプ２２１が格子状に設けられており、こ
のバンプ２２１がパッド２１２にはんだ付けされてい
る。また、ベアＩＣチップ２２のはんだ付け部分は樹脂
２６で封止されている。
０のパッド１１には、半導体モジュール２０、半導体装
置（ＱＦＰ／ＳＯＰ）３１、チップ部品３２が低融点は
んだ（融点１５０℃）３３を用いてはんだ付けされてい
る。また、半導体モジュール２０は、図２に示すよう
に、サブプリント基板２１及びこの基板２１実装された
ベアＩＣチップ２２、チップ部品２３より構成されてい
る。サブプリント基板２１はＬＣＣ（リードレス チッ
プ キャリア）形態とされ、その周側面にはＩ／Ｏパッ
ド２１１が形成されており、半導体モジュール２０は、
サブプリント基板２１のパッド２１１がメインプリント
基板１０のパッド１１にはんだ付けされる。また、サブ
プリント基板２１の部品実装面には種々の形状のパッド
２１２が設けられており、ベアＩＣチップ２２及びチッ
プ部品２３は高融点はんだ（共晶はんだ、融点１８３
℃）２５を用いてパッド２１２にはんだ付けされてい
る。尚、ベアＩＣチップ２２の裏面には高融点はんだで
形成されたバンプ２２１が格子状に設けられており、こ
のバンプ２２１がパッド２１２にはんだ付けされてい
る。また、ベアＩＣチップ２２のはんだ付け部分は樹脂
２６で封止されている。
【００１２】上記半導体モジュール２０の作製は、図３
に示すように第１工程でサブプリント基板２１のパッド
２１２に高融点はんだ２５を含むソルダーペーストを印
刷し、第２工程で、サブプリント基板２１の所定位置に
ベアＩＣチップ２２及びチップ部品２３をマウントし、
第３工程でリフロー炉（図示しない）内でリフローはん
だ付け（炉内のピーク時の温度は２２０℃〜２４０℃）
を行う。そして、第４工程で、フラックス残査を除去す
るために洗浄を行い、第５工程で、ベアＩＣチップ２２
のはんだ付け部分に樹脂２６が封止され、半導体モジュ
ール２０が完成する。
に示すように第１工程でサブプリント基板２１のパッド
２１２に高融点はんだ２５を含むソルダーペーストを印
刷し、第２工程で、サブプリント基板２１の所定位置に
ベアＩＣチップ２２及びチップ部品２３をマウントし、
第３工程でリフロー炉（図示しない）内でリフローはん
だ付け（炉内のピーク時の温度は２２０℃〜２４０℃）
を行う。そして、第４工程で、フラックス残査を除去す
るために洗浄を行い、第５工程で、ベアＩＣチップ２２
のはんだ付け部分に樹脂２６が封止され、半導体モジュ
ール２０が完成する。
【００１３】また、メインプリント基板１０への電子部
品の実装は、図４に示すように、第１工程でメインプリ
ント基板１０のパッド１１に低融点はんだ３３を含むソ
ルダーペーストを印刷し、第２工程で、メインプリント
基板１０の所定位置に半導体モジュール２０、ＱＦＰ／
ＳＯＰ３１及びチップ部品３２をマウントし、第３工程
で、窒素雰囲気とされたリフロー炉（図示しない）内で
リフローはんだ付け（炉内のピーク時の温度２００℃以
下）を行い完成する。
品の実装は、図４に示すように、第１工程でメインプリ
ント基板１０のパッド１１に低融点はんだ３３を含むソ
ルダーペーストを印刷し、第２工程で、メインプリント
基板１０の所定位置に半導体モジュール２０、ＱＦＰ／
ＳＯＰ３１及びチップ部品３２をマウントし、第３工程
で、窒素雰囲気とされたリフロー炉（図示しない）内で
リフローはんだ付け（炉内のピーク時の温度２００℃以
下）を行い完成する。
【００１４】このように、半導体モジュール２０作製時
においては高融点はんだ２５を用いているが、半導体モ
ジュール２０実装時においては低融点はんだ３３を用い
ているので、半導体モジュール２０を構成する電子部品
に加わる２００℃以上の高温は一回のみとすることがで
き、従って、電子部品の熱ストレスを最小限度にするこ
とができる。また、半導体モジュール２０の不良のた
め、半導体モジュール２０をメインプリント基板１０か
ら取り外し、あらたに取り付ける場合であっても、低融
点はんだ３３を用いていることにより、これらの作業が
容易に行え、低い温度で取り外し、取り付け作業を行え
るので、又、半導体モジュール２０に隣接する電子部品
の高熱による破損も生じ難い。
においては高融点はんだ２５を用いているが、半導体モ
ジュール２０実装時においては低融点はんだ３３を用い
ているので、半導体モジュール２０を構成する電子部品
に加わる２００℃以上の高温は一回のみとすることがで
き、従って、電子部品の熱ストレスを最小限度にするこ
とができる。また、半導体モジュール２０の不良のた
め、半導体モジュール２０をメインプリント基板１０か
ら取り外し、あらたに取り付ける場合であっても、低融
点はんだ３３を用いていることにより、これらの作業が
容易に行え、低い温度で取り外し、取り付け作業を行え
るので、又、半導体モジュール２０に隣接する電子部品
の高熱による破損も生じ難い。
【００１５】図５及び図６は第２の実施の形態を示す図
であり、図５は半導体モジュールがはんだ付けされたメ
インプリント基板の側面図、図６は半導体モジュールの
斜視図である。本例では、半導体モジュール２０Ａのサ
ブプリント基板２１Ａにはその周側面にはＩ／Ｏパッド
は形成されておらず、かわりに、基板２１Ａの裏面に高
融点はんだで形成されたはんだボール２１３が設けられ
ている。そして、半導体モジュール２０Ａはサブプリン
ト基板２１Ａのはんだボール２１３が低融点はんだ３３
によって、メインプリント基板１０にはんだ付けされ
る。その他の構成は第１の実施の形態と同様であり、ま
た、半導体モジュール２０Ａの作製は図３に示す工程フ
ロー図に従って行われ、メインプリント基板１０への半
導体モジュール２０Ａ等の電子部品の実装は図４に示す
工程フロー図に従って行われる。
であり、図５は半導体モジュールがはんだ付けされたメ
インプリント基板の側面図、図６は半導体モジュールの
斜視図である。本例では、半導体モジュール２０Ａのサ
ブプリント基板２１Ａにはその周側面にはＩ／Ｏパッド
は形成されておらず、かわりに、基板２１Ａの裏面に高
融点はんだで形成されたはんだボール２１３が設けられ
ている。そして、半導体モジュール２０Ａはサブプリン
ト基板２１Ａのはんだボール２１３が低融点はんだ３３
によって、メインプリント基板１０にはんだ付けされ
る。その他の構成は第１の実施の形態と同様であり、ま
た、半導体モジュール２０Ａの作製は図３に示す工程フ
ロー図に従って行われ、メインプリント基板１０への半
導体モジュール２０Ａ等の電子部品の実装は図４に示す
工程フロー図に従って行われる。
【００１６】
【発明の効果】以上説明したように請求項１に係る半導
体モジュールの接合構造では、半導体モジュールの作製
は高融点はんだを用い、半導体モジュールの実装は低融
点はんだを用いたので、半導体モジュールを構成する電
子部品に加わる２００℃以上の高温を一回のみとするこ
とができ、従って、電子部品に加わる熱ストレスを最小
限度にすることができる。また、低融点はんだを用いた
ことにより、半導体モジュールの取り外しや取り付けも
容易であり、従って、半導体モジュールの交換作業も容
易に行え、また、この種の作業のときに、半導体モジュ
ールに隣接する電子部品が高熱により破損するという問
題も生じ難い。
体モジュールの接合構造では、半導体モジュールの作製
は高融点はんだを用い、半導体モジュールの実装は低融
点はんだを用いたので、半導体モジュールを構成する電
子部品に加わる２００℃以上の高温を一回のみとするこ
とができ、従って、電子部品に加わる熱ストレスを最小
限度にすることができる。また、低融点はんだを用いた
ことにより、半導体モジュールの取り外しや取り付けも
容易であり、従って、半導体モジュールの交換作業も容
易に行え、また、この種の作業のときに、半導体モジュ
ールに隣接する電子部品が高熱により破損するという問
題も生じ難い。
【００１７】また請求項２に係る半導体モジュールの接
合構造では、請求項１において、メインプリント基板に
対する半導体モジュールのリフローはんだ付けを窒素雰
囲気中で行っているので、金属の酸化を防止でき、従っ
て、低融点はんだによる良好なはんだ付けを行える。
合構造では、請求項１において、メインプリント基板に
対する半導体モジュールのリフローはんだ付けを窒素雰
囲気中で行っているので、金属の酸化を防止でき、従っ
て、低融点はんだによる良好なはんだ付けを行える。
【図１】本発明の第１の実施の形態を示す図であり、半
導体モジュールがはんだ付けされたメインプリント基板
の側面図。
導体モジュールがはんだ付けされたメインプリント基板
の側面図。
【図２】図１のメインプリント基板に実装される半導体
モジュールの斜視図。
モジュールの斜視図。
【図３】図２の半導体モジュールの作製工程図。
【図４】図１のメインプリント基板への電子部品の実装
工程図。
工程図。
【図５】本発明の第２の実施の形態を示す図であり、半
導体モジュールがはんだ付けされたメインプリント基板
の側面図。
導体モジュールがはんだ付けされたメインプリント基板
の側面図。
【図６】図５のメインプリント基板に実装される半導体
モジュールの斜視図。
モジュールの斜視図。
【図７】従来のメインプリント基板への電子部品の実装
工程図。
工程図。
１０ メインプリント基板 ２０，２０Ａ
半導体モジュール ２１，２１Ａ サブプリント基板 ２５ 高融点は
んだ ３３ 低融点はんだ
半導体モジュール ２１，２１Ａ サブプリント基板 ２５ 高融点は
んだ ３３ 低融点はんだ
Claims (2)
- 【請求項１】 サブプリント基板に電子部品がリフロー
はんだ付けにより実装されてなる半導体モジュールをメ
インプリント基板にリフローはんだ付けする半導体モジ
ュールの接合構造において、前記サブプリント基板に対
する前記電子部品のリフローはんだ付けはリフロー炉内
の最高温度を２００℃以上とする必要のある高融点はん
だを用いて行い、前記メインプリント基板に対する前記
半導体モジュールのリフローはんだ付けは、リフロー炉
内の最高温度が２００℃以下ではんだ付け可能な低融点
はんだを用いて行っていることを特徴とする半導体モジ
ュール接合構造。 - 【請求項２】 メインプリント基板に対する半導体モジ
ュールのリフローはんだ付けは、窒素雰囲気中で行うこ
とを特徴とする請求項１に記載の半導体モジュールの接
合構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7231036A JPH0983128A (ja) | 1995-09-08 | 1995-09-08 | 半導体モジュールの接合構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7231036A JPH0983128A (ja) | 1995-09-08 | 1995-09-08 | 半導体モジュールの接合構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983128A true JPH0983128A (ja) | 1997-03-28 |
Family
ID=16917275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7231036A Pending JPH0983128A (ja) | 1995-09-08 | 1995-09-08 | 半導体モジュールの接合構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983128A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003001596A1 (fr) * | 2001-06-22 | 2003-01-03 | Renesas Technology Corp. | Dispositif electronique et son procede de fabrication |
| JP2005252029A (ja) * | 2004-03-04 | 2005-09-15 | Renesas Technology Corp | 半導体装置およびその製造方法、電子装置ならびに実装構造体 |
| US7722962B2 (en) | 2000-12-21 | 2010-05-25 | Renesas Technology Corp. | Solder foil, semiconductor device and electronic device |
| JP2017004999A (ja) * | 2015-06-04 | 2017-01-05 | 富士電機株式会社 | サーミスタ搭載装置およびサーミスタ部品 |
| CN110913608A (zh) * | 2019-11-27 | 2020-03-24 | 惠州Tcl移动通信有限公司 | 线路板叠层焊接方法、装置及存储介质 |
-
1995
- 1995-09-08 JP JP7231036A patent/JPH0983128A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7722962B2 (en) | 2000-12-21 | 2010-05-25 | Renesas Technology Corp. | Solder foil, semiconductor device and electronic device |
| WO2003001596A1 (fr) * | 2001-06-22 | 2003-01-03 | Renesas Technology Corp. | Dispositif electronique et son procede de fabrication |
| US7026188B2 (en) | 2001-06-22 | 2006-04-11 | Renesas Technology Corp. | Electronic device and method for manufacturing the same |
| JP2005252029A (ja) * | 2004-03-04 | 2005-09-15 | Renesas Technology Corp | 半導体装置およびその製造方法、電子装置ならびに実装構造体 |
| JP2017004999A (ja) * | 2015-06-04 | 2017-01-05 | 富士電機株式会社 | サーミスタ搭載装置およびサーミスタ部品 |
| CN110913608A (zh) * | 2019-11-27 | 2020-03-24 | 惠州Tcl移动通信有限公司 | 线路板叠层焊接方法、装置及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03166739A (ja) | 半田付け方法 | |
| CN102202827A (zh) | 用于多列方形扁平无引脚芯片的预上锡方法以及返修方法 | |
| JPH0983128A (ja) | 半導体モジュールの接合構造 | |
| JP3257011B2 (ja) | 半導体装置の組立方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2881088B2 (ja) | 半導体装置の製造方法 | |
| JPH10335805A (ja) | 電子部品の実装方法 | |
| KR101005505B1 (ko) | 배선 기판으로의 전자 부품 탑재 방법 | |
| JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
| JP2003060336A (ja) | 半導体装置及び半導体パッケージの実装方法 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JP3235192B2 (ja) | 配線基板の接続方法 | |
| JP3164486B2 (ja) | 半導体装置の実装方法 | |
| JPH07153795A (ja) | 電子部品の実装方法 | |
| JP3132713B2 (ja) | 半導体装置 | |
| JPH0758447A (ja) | 電子部品の実装方法 | |
| JPH10189666A (ja) | 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法 | |
| Chung et al. | Rework of BGA components | |
| JPH07246492A (ja) | 電子部品のはんだバンプ形成方法および連結はんだ | |
| JP2913912B2 (ja) | 回路断線の修理方法 | |
| CN120282612A (zh) | Mini-LED显示屏模块及其制备方法、Mini-LED显示屏 | |
| JPH04151844A (ja) | アウターリードボンディング装置 | |
| JP2002148305A (ja) | 電子部品のベアチップのバーンイン方法 | |
| JPS598391A (ja) | 平面実装用ハンダ板 | |
| JPS6088495A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |