JPH0983294A - Ｇｍ−Ｃフィルタ回路およびＧｍ−Ｃフィルタの調整方法 - Google Patents
Ｇｍ−Ｃフィルタ回路およびＧｍ−Ｃフィルタの調整方法Info
- Publication number
- JPH0983294A JPH0983294A JP23669895A JP23669895A JPH0983294A JP H0983294 A JPH0983294 A JP H0983294A JP 23669895 A JP23669895 A JP 23669895A JP 23669895 A JP23669895 A JP 23669895A JP H0983294 A JPH0983294 A JP H0983294A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- output
- signal
- bias current
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 所要の回路規模を縮小させ、しかも、フィル
タの精度を向上させたＧｍ−Ｃフィルタ回路およびＧｍ
−Ｃフィルタの調整方法を提供する。 【解決手段】 Ｇｍ−Ｃフィルタ（ＢＰＦ）１０を調整
するために、参照信号入力端子２１に理想帯域通過フィ
ルタの中心周波数の信号を与える。位相比較器１１は位
相遅れ（進み）としての信号を出力端子に出力する。す
ると、アップ／ダウンカウンタ１２は、位相遅れ（進
み）信号出力に基づいてカウンタ１２の計数値を１つ増
加（減少）させる。微調整バイアス電流発生回路１３は
アップ／ダウンカウンタ１２の計数出力２７によって出
力電流が決定される。各バイアス端子に供給されるバイ
アス電流によって各ＧｍアンプのＧｍ値が制御されるこ
とで、Ｇｍ−Ｃフィルタ１０の中心周波数が制御され
る。
タの精度を向上させたＧｍ−Ｃフィルタ回路およびＧｍ
−Ｃフィルタの調整方法を提供する。 【解決手段】 Ｇｍ−Ｃフィルタ（ＢＰＦ）１０を調整
するために、参照信号入力端子２１に理想帯域通過フィ
ルタの中心周波数の信号を与える。位相比較器１１は位
相遅れ（進み）としての信号を出力端子に出力する。す
ると、アップ／ダウンカウンタ１２は、位相遅れ（進
み）信号出力に基づいてカウンタ１２の計数値を１つ増
加（減少）させる。微調整バイアス電流発生回路１３は
アップ／ダウンカウンタ１２の計数出力２７によって出
力電流が決定される。各バイアス端子に供給されるバイ
アス電流によって各ＧｍアンプのＧｍ値が制御されるこ
とで、Ｇｍ−Ｃフィルタ１０の中心周波数が制御され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、周波数特性を自動
調整するＧｍ−Ｃフィルタ回路、ならびに、Ｇｍ−Ｃフ
ィルタの調整方法に関するものである。
調整するＧｍ−Ｃフィルタ回路、ならびに、Ｇｍ−Ｃフ
ィルタの調整方法に関するものである。
【０００２】
【従来の技術】Ｇｍ−Ｃフィルタは、スイッチトキャパ
シタフィルタ等のサンプリング系フィルタと異なって時
間連続系フィルタであるため、高速化が容易であるとい
う特長があり、近年注目されている。
シタフィルタ等のサンプリング系フィルタと異なって時
間連続系フィルタであるため、高速化が容易であるとい
う特長があり、近年注目されている。
【０００３】従来から知られているＧｍ−Ｃフィルタの
一例を図５に示す。図５において５０はＧｍアンプと容
量から構成されるＧｍ−Ｃフィルタ、５１はＧｍアンプ
と容量から構成されるＧｍ−Ｃ型低域通過フィルタ、５
２は位相比較器、５３は低域通過フィルタ、５４および
５５は比較器（コンパレータ）である。そして、これら
の各素子５１〜５５によりＰＬＬ回路５６が構成され
る。
一例を図５に示す。図５において５０はＧｍアンプと容
量から構成されるＧｍ−Ｃフィルタ、５１はＧｍアンプ
と容量から構成されるＧｍ−Ｃ型低域通過フィルタ、５
２は位相比較器、５３は低域通過フィルタ、５４および
５５は比較器（コンパレータ）である。そして、これら
の各素子５１〜５５によりＰＬＬ回路５６が構成され
る。
【０００４】図６は、図５に示したＰＬＬ回路５６の具
体的な回路構成を示す。図６において６１〜６４はＧｍ
アンプ、６５および６６は容量である。これらの各素子
６１〜６６を有するＧｍ−Ｃフィルタ５１は、入力端子
を６７、出力端子を６８としたとき、低域通過フィルタ
特性を有すると同時に、図７に示すような低域では位相
シフトが０°、高域では位相シフトが１８０°、カット
オフ周波数ｆc のところでは位相シフトが９０°となる
位相特性を有する。すなわち、入力信号の周波数がカッ
トオフ周波数ｆc に一致している場合には、フィルタ入
力信号およびフィルタ出力信号がそれぞれコンパレータ
５５，５４を通過し、さらに位相比較器５２として機能
する排他論理和回路（ＥＸＯＲ）を通過することによ
り、周波数が入力信号の２倍でかつ高レベル論理と低レ
ベル論理のそれぞれの期間が等しくなる、いわゆるデュ
ーティ比５０％の出力信号となる。このときには、位相
比較器５２から出力された信号を低域通過フィルタとし
ても機能する積分器５３（ＬＰＦ）を通しても、積分器
５３の直流出力レベルに変動はなく、位相ロック状態が
実現できる。
体的な回路構成を示す。図６において６１〜６４はＧｍ
アンプ、６５および６６は容量である。これらの各素子
６１〜６６を有するＧｍ−Ｃフィルタ５１は、入力端子
を６７、出力端子を６８としたとき、低域通過フィルタ
特性を有すると同時に、図７に示すような低域では位相
シフトが０°、高域では位相シフトが１８０°、カット
オフ周波数ｆc のところでは位相シフトが９０°となる
位相特性を有する。すなわち、入力信号の周波数がカッ
トオフ周波数ｆc に一致している場合には、フィルタ入
力信号およびフィルタ出力信号がそれぞれコンパレータ
５５，５４を通過し、さらに位相比較器５２として機能
する排他論理和回路（ＥＸＯＲ）を通過することによ
り、周波数が入力信号の２倍でかつ高レベル論理と低レ
ベル論理のそれぞれの期間が等しくなる、いわゆるデュ
ーティ比５０％の出力信号となる。このときには、位相
比較器５２から出力された信号を低域通過フィルタとし
ても機能する積分器５３（ＬＰＦ）を通しても、積分器
５３の直流出力レベルに変動はなく、位相ロック状態が
実現できる。
【０００５】仮に、図６に示した各素子６１〜６６で構
成されるフィルタのカットオフ周波数ｆc ′が設計値ｆ
c より小さいときには、図８からも判るように、位相遅
れは設計値（＝９０°）よりも大きくなる。この結果と
して、位相比較器５２の出力信号は高レベル論理の期間
が低レベル論理期間よりも短くなるため、積分器５３の
出力レベルを下げる方向に動作する。そして、積分器５
３の出力レベルが下がったときに発生されるバイアス電
圧は、すべてのＧｍアンプ６１〜６４のＧｍ値を上げる
ようになっている。特にＧｍアンプ６２および６３のＧ
ｍ値は、Ｇｍ−Ｃフィルタ５１自体のカットオフ周波数
を決定しているので、このＧｍ値増加に伴いカットオフ
周波数も増加することになる。かくして、積分器５３の
出力レベルはフィルタ５１のカットオフ周波数が設計値
に等しくなる方向にシフトし、最終的に位相比較器５２
の出力信号のデューティ比が５０％になったとき、すな
わちフィルタ５１のカットオフ周波数が設計値に等しく
なったとき（ｆc ′＝ｆc）に、積分器出力は一定レベ
ルに落ちつく。また、フィルタ５１のカットオフ周波数
が設計値より大きいときにも、同様に動作して、最終的
にはフィルタ５１のカットオフ周波数が設計値と等しく
なり、積分器出力が一定レベルに落ちつく。
成されるフィルタのカットオフ周波数ｆc ′が設計値ｆ
c より小さいときには、図８からも判るように、位相遅
れは設計値（＝９０°）よりも大きくなる。この結果と
して、位相比較器５２の出力信号は高レベル論理の期間
が低レベル論理期間よりも短くなるため、積分器５３の
出力レベルを下げる方向に動作する。そして、積分器５
３の出力レベルが下がったときに発生されるバイアス電
圧は、すべてのＧｍアンプ６１〜６４のＧｍ値を上げる
ようになっている。特にＧｍアンプ６２および６３のＧ
ｍ値は、Ｇｍ−Ｃフィルタ５１自体のカットオフ周波数
を決定しているので、このＧｍ値増加に伴いカットオフ
周波数も増加することになる。かくして、積分器５３の
出力レベルはフィルタ５１のカットオフ周波数が設計値
に等しくなる方向にシフトし、最終的に位相比較器５２
の出力信号のデューティ比が５０％になったとき、すな
わちフィルタ５１のカットオフ周波数が設計値に等しく
なったとき（ｆc ′＝ｆc）に、積分器出力は一定レベ
ルに落ちつく。また、フィルタ５１のカットオフ周波数
が設計値より大きいときにも、同様に動作して、最終的
にはフィルタ５１のカットオフ周波数が設計値と等しく
なり、積分器出力が一定レベルに落ちつく。
【０００６】一方、図５のＧｍ−Ｃフィルタ５０が仮に
ＰＬＬ回路５６内で用いられている低域通過Ｇｍ−Ｃフ
ィルタ５１と全く同じ構成であり、かつ、そこで用いら
れているＧｍアンプのＧｍ値および容量値も同じである
ならば、フィルタ５０とフィルタ５１の特性は同一にな
る。しかしながら、実際に構成されているＧｍアンプの
Ｇｍ値はＭＯＳＦＥＴの素子間ばらつきに起因して設計
値通りに実現できないため、フィルタ間で誤差が生ず
る。
ＰＬＬ回路５６内で用いられている低域通過Ｇｍ−Ｃフ
ィルタ５１と全く同じ構成であり、かつ、そこで用いら
れているＧｍアンプのＧｍ値および容量値も同じである
ならば、フィルタ５０とフィルタ５１の特性は同一にな
る。しかしながら、実際に構成されているＧｍアンプの
Ｇｍ値はＭＯＳＦＥＴの素子間ばらつきに起因して設計
値通りに実現できないため、フィルタ間で誤差が生ず
る。
【０００７】ここで、フィルタ５０の回路構成を図９に
示す。図９に示した回路構成は、図６のＧｍ−Ｃフィル
タ５１と全く同じである。また、フィルタ５０のカット
オフ周波数はＧｍアンプ９２と９３のＧｍ値の相乗平均
に比例する。同様に、フィルタ５１（図６参照）のカッ
トオフ周波数はＧｍアンプ６２と６３のＧｍ値の相乗平
均に比例する。仮に、フィルタ５１（図６参照）のＧｍ
アンプ６２，６３のＧｍ値の相乗平均値が、フィルタ５
０（図９参照）のＧｍアンプ９２，９３のＧｍ値の相乗
平均に比べて１％ほど大きいならば、フィルタ５１のカ
ットオフ周波数はフィルタ５０に比べ１％ほど高くな
る。
示す。図９に示した回路構成は、図６のＧｍ−Ｃフィル
タ５１と全く同じである。また、フィルタ５０のカット
オフ周波数はＧｍアンプ９２と９３のＧｍ値の相乗平均
に比例する。同様に、フィルタ５１（図６参照）のカッ
トオフ周波数はＧｍアンプ６２と６３のＧｍ値の相乗平
均に比例する。仮に、フィルタ５１（図６参照）のＧｍ
アンプ６２，６３のＧｍ値の相乗平均値が、フィルタ５
０（図９参照）のＧｍアンプ９２，９３のＧｍ値の相乗
平均に比べて１％ほど大きいならば、フィルタ５１のカ
ットオフ周波数はフィルタ５０に比べ１％ほど高くな
る。
【０００８】このようにＧｍアンプを全く同じに設計し
たとしても、プロセスの問題でＧｍ値間に誤差が発生す
るため、フィルタ５０（図９参照）の特性がフィルタ５
１（図６参照）の特性と完全に一致しない。しかも、こ
の誤差はＬＳＩにおいて頻繁に用いられているＳＣＦ
（スイッチト・キャパシタ・フィルタ）に比べて大きい
ため、実用に供することが困難であった。
たとしても、プロセスの問題でＧｍ値間に誤差が発生す
るため、フィルタ５０（図９参照）の特性がフィルタ５
１（図６参照）の特性と完全に一致しない。しかも、こ
の誤差はＬＳＩにおいて頻繁に用いられているＳＣＦ
（スイッチト・キャパシタ・フィルタ）に比べて大きい
ため、実用に供することが困難であった。
【０００９】
【発明が解決しようとする課題】このような点を解消す
る方法として、適応フィルタによる補正手法を用いてフ
ィルタに要求されている特性に合わせ込む方法が知られ
ている。この適応フィルタによる補正手法として、例え
ばＫＡＲＥＮ Ａ．ＫＯＺＭＡらによるＩＥＥＥ，ＣＩ
ＲＣＵＩＴＳ ＡＮＤ ＳＹＳＴＥＭＳ １９９１年１
１月号，１２４１ページ掲載の方法が知られている。
る方法として、適応フィルタによる補正手法を用いてフ
ィルタに要求されている特性に合わせ込む方法が知られ
ている。この適応フィルタによる補正手法として、例え
ばＫＡＲＥＮ Ａ．ＫＯＺＭＡらによるＩＥＥＥ，ＣＩ
ＲＣＵＩＴＳ ＡＮＤ ＳＹＳＴＥＭＳ １９９１年１
１月号，１２４１ページ掲載の方法が知られている。
【００１０】図１０は、上記適応フィルタによる手法を
用いたＧｍ−Ｃフィルタ回路の構成を示す。本図におい
て１２１は理想入力信号源、１２２はＧｍ−Ｃフィル
タ、１２３〜１２６は勾配フィルタ、１２７は理想出力
信号源、１２８〜１３１は乗算器、１３２〜１３５は累
加算器としての機能を果たす積分器、１３６は減算器で
ある。
用いたＧｍ−Ｃフィルタ回路の構成を示す。本図におい
て１２１は理想入力信号源、１２２はＧｍ−Ｃフィル
タ、１２３〜１２６は勾配フィルタ、１２７は理想出力
信号源、１２８〜１３１は乗算器、１３２〜１３５は累
加算器としての機能を果たす積分器、１３６は減算器で
ある。
【００１１】ここで、勾配フィルタ１２３〜１２６はフ
ィルタの各係数を補正するために必要な勾配係数（各ブ
ロック中に記載してある）を発生することを目的として
用いられており、その入力信号としてはＧｍ−Ｃフィル
タ１２２のある定められた出力を用いている。また、各
勾配フィルタの回路構成は基本的にはＧｍ−Ｃフィルタ
と同一となっている。
ィルタの各係数を補正するために必要な勾配係数（各ブ
ロック中に記載してある）を発生することを目的として
用いられており、その入力信号としてはＧｍ−Ｃフィル
タ１２２のある定められた出力を用いている。また、各
勾配フィルタの回路構成は基本的にはＧｍ−Ｃフィルタ
と同一となっている。
【００１２】Ｇｍ−Ｃフィルタ１２２の変数を更新する
ためには、Ｇｍ−Ｃフィルタ１２２に信号を入力させ、
その出力を理想出力信号と比較して誤差信号εが零とな
るように動作させる。
ためには、Ｇｍ−Ｃフィルタ１２２に信号を入力させ、
その出力を理想出力信号と比較して誤差信号εが零とな
るように動作させる。
【００１３】しかしながら、このような動作を行うため
の回路を構成した場合には、回路規模が極めて大きくな
るという問題点があった。
の回路を構成した場合には、回路規模が極めて大きくな
るという問題点があった。
【００１４】よって本発明の目的は、上述の点に鑑み、
所要の回路規模を縮小させ、しかも、フィルタの精度を
向上させたＧｍ−Ｃフィルタ回路およびＧｍ−Ｃフィル
タの調整方法を提供することにある。
所要の回路規模を縮小させ、しかも、フィルタの精度を
向上させたＧｍ−Ｃフィルタ回路およびＧｍ−Ｃフィル
タの調整方法を提供することにある。
【００１５】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明に係るＧｍ−Ｃフィルタ回路は、Ｇｍ値を
制御するための制御端子を備えたＧｍアンプと容量とを
有する帯域通過型Ｇｍ−Ｃフィルタと、前記Ｇｍ−Ｃフ
ィルタに入力される参照信号と、該Ｇｍ−Ｃフィルタか
ら出力される信号との間の位相関係を比較する位相比較
手段と、前記位相比較手段から出力される比較信号に応
答して、カウントアップまたはカウントダウンを行うア
ップダウンカウンタと、前記アップダウンカウンタの計
数出力に基づいて、前記Ｇｍ値を制御するための制御信
号を前記制御端子に供給する制御信号発生手段とを具備
したものである。さらに加えて、前記Ｇｍ−Ｃフィルタ
に入力されている前記参照信号を処理用入力信号に切り
換えると共に、前記Ｇｍ−Ｃフィルタからの出力信号を
前記位相比較手段に入力することなく所定の出力端へ導
く切換手段を備えた構成とすることもできる。ここで、
前記制御信号発生手段は、前記Ｇｍ値を制御するための
基準バイアス電流を発生する電流源と、前記アップダウ
ンカウンタの計数出力に対応した微調整用バイアス電流
を発生する電流源と、前記基準バイアス電流と前記微調
整用バイアス電流とを加算する加算器とを備えた構成と
するのが好適である。
めに、本発明に係るＧｍ−Ｃフィルタ回路は、Ｇｍ値を
制御するための制御端子を備えたＧｍアンプと容量とを
有する帯域通過型Ｇｍ−Ｃフィルタと、前記Ｇｍ−Ｃフ
ィルタに入力される参照信号と、該Ｇｍ−Ｃフィルタか
ら出力される信号との間の位相関係を比較する位相比較
手段と、前記位相比較手段から出力される比較信号に応
答して、カウントアップまたはカウントダウンを行うア
ップダウンカウンタと、前記アップダウンカウンタの計
数出力に基づいて、前記Ｇｍ値を制御するための制御信
号を前記制御端子に供給する制御信号発生手段とを具備
したものである。さらに加えて、前記Ｇｍ−Ｃフィルタ
に入力されている前記参照信号を処理用入力信号に切り
換えると共に、前記Ｇｍ−Ｃフィルタからの出力信号を
前記位相比較手段に入力することなく所定の出力端へ導
く切換手段を備えた構成とすることもできる。ここで、
前記制御信号発生手段は、前記Ｇｍ値を制御するための
基準バイアス電流を発生する電流源と、前記アップダウ
ンカウンタの計数出力に対応した微調整用バイアス電流
を発生する電流源と、前記基準バイアス電流と前記微調
整用バイアス電流とを加算する加算器とを備えた構成と
するのが好適である。
【００１６】また、本発明に係るＧｍ−Ｃフィルタの調
整方法は、Ｇｍ値を制御するための制御端子を備えたＧ
ｍアンプと容量とを有する帯域通過型Ｇｍ−Ｃフィルタ
の周波数特性を調整するにあたり、前記Ｇｍ−Ｃフィル
タに入力される参照信号と、該Ｇｍ−Ｃフィルタから出
力される信号との間の位相関係を比較し、前記比較の結
果として得られる比較信号に応答して、アップダウンカ
ウンタをカウントアップまたはカウントダウンさせ、前
記アップダウンカウンタの計数出力に基づいて、前記Ｇ
ｍ値を制御するための制御信号を前記制御端子に供給す
るものである。なお、前記Ｇｍ−Ｃフィルタの周波数特
性の調整が終了した後は、前記Ｇｍ−Ｃフィルタに入力
されている参照信号を処理用入力信号に切り換えると共
に、前記Ｇｍ−Ｃフィルタからの出力信号を直ちに所定
の出力端へ導くものとする。ここで、前記Ｇｍ値を制御
するための制御信号を前記制御端子に供給するに際し
て、前記Ｇｍ値を制御するための基準バイアス電流を発
生する電流源と、前記アップダウンカウンタの計数出力
に対応した微調整用バイアス電流を発生する電流源と、
前記基準バイアス電流と前記微調整用バイアス電流とを
加算する加算器とを用い、前記加算器から得られる加算
バイアス電流を前記制御端子に供給するのが好適であ
る。
整方法は、Ｇｍ値を制御するための制御端子を備えたＧ
ｍアンプと容量とを有する帯域通過型Ｇｍ−Ｃフィルタ
の周波数特性を調整するにあたり、前記Ｇｍ−Ｃフィル
タに入力される参照信号と、該Ｇｍ−Ｃフィルタから出
力される信号との間の位相関係を比較し、前記比較の結
果として得られる比較信号に応答して、アップダウンカ
ウンタをカウントアップまたはカウントダウンさせ、前
記アップダウンカウンタの計数出力に基づいて、前記Ｇ
ｍ値を制御するための制御信号を前記制御端子に供給す
るものである。なお、前記Ｇｍ−Ｃフィルタの周波数特
性の調整が終了した後は、前記Ｇｍ−Ｃフィルタに入力
されている参照信号を処理用入力信号に切り換えると共
に、前記Ｇｍ−Ｃフィルタからの出力信号を直ちに所定
の出力端へ導くものとする。ここで、前記Ｇｍ値を制御
するための制御信号を前記制御端子に供給するに際し
て、前記Ｇｍ値を制御するための基準バイアス電流を発
生する電流源と、前記アップダウンカウンタの計数出力
に対応した微調整用バイアス電流を発生する電流源と、
前記基準バイアス電流と前記微調整用バイアス電流とを
加算する加算器とを用い、前記加算器から得られる加算
バイアス電流を前記制御端子に供給するのが好適であ
る。
【００１７】上述した本発明によれば、Ｇｍ−Ｃフィル
タの周波数特性（具体的には、位相送れ）がその理想中
心周波数において理想フィルタのものと等しくなるよう
に中心周波数を調整制御することで、フィルタの周波数
特性の精度を向上させることができる。
タの周波数特性（具体的には、位相送れ）がその理想中
心周波数において理想フィルタのものと等しくなるよう
に中心周波数を調整制御することで、フィルタの周波数
特性の精度を向上させることができる。
【００１８】
【発明の実施の形態】以下、図１〜図４を参照して、本
発明の実施の形態の一例を説明する。
発明の実施の形態の一例を説明する。
【００１９】図１は、本発明を適用したＧｍ−Ｃフィル
タ回路のブロック図を示す。図１において、１０はＧｍ
アンプおよび容量からなるＧｍ−Ｃフィルタ、１１はＧ
ｍ−Ｃフィルタ１０の入力信号２３とＧｍ−Ｃフィルタ
１０の出力信号２４の位相を比較するための位相比較
器、１２は位相比較器１１の出力の極性に応じてカウン
ト数値がアップまたはダウンするアップ／ダウンカウン
タである。すなわち、位相比較器１１の出力が正ならば
カウントアップし、また負ならばカウントダウンするよ
うに動作する。
タ回路のブロック図を示す。図１において、１０はＧｍ
アンプおよび容量からなるＧｍ−Ｃフィルタ、１１はＧ
ｍ−Ｃフィルタ１０の入力信号２３とＧｍ−Ｃフィルタ
１０の出力信号２４の位相を比較するための位相比較
器、１２は位相比較器１１の出力の極性に応じてカウン
ト数値がアップまたはダウンするアップ／ダウンカウン
タである。すなわち、位相比較器１１の出力が正ならば
カウントアップし、また負ならばカウントダウンするよ
うに動作する。
【００２０】１３はアップ／ダウンカウンタ１２の出力
信号２７に応じて出力電流値（バイアス電流値）３０が
決まる微調整バイアス電流発生回路、１４はＧｍ−Ｃフ
ィルタ１０の周波数特性を自己調整（フィードバック制
御）するために必要な基準バイアス電流ＩPLL を発生す
るバイアス電流発生回路（ＰＬＬ回路）、１５はバイア
ス電流発生回路１４と微調整バイアス電流発生回路１３
の各出力電流２９（ＩPLL ），３０（ＩTUNE）を加算す
るための加算器である。そして、加算器１５の出力電流
３１（ＩFIL ）を、Ｇｍ−Ｃフィルタ１０の周波数特性
を調整するためのバイアス端子に供給する。
信号２７に応じて出力電流値（バイアス電流値）３０が
決まる微調整バイアス電流発生回路、１４はＧｍ−Ｃフ
ィルタ１０の周波数特性を自己調整（フィードバック制
御）するために必要な基準バイアス電流ＩPLL を発生す
るバイアス電流発生回路（ＰＬＬ回路）、１５はバイア
ス電流発生回路１４と微調整バイアス電流発生回路１３
の各出力電流２９（ＩPLL ），３０（ＩTUNE）を加算す
るための加算器である。そして、加算器１５の出力電流
３１（ＩFIL ）を、Ｇｍ−Ｃフィルタ１０の周波数特性
を調整するためのバイアス端子に供給する。
【００２１】２０はフィルタ１０の入力信号を導入する
入力端子、２１はフィルタ１０の周波数特性を自己調整
するための参照信号を導入する参照信号入力端子、１６
および１７はＧｍ−Ｃフィルタ１０に入力する信号を切
り換えるためのスイッチ、２２はフィルタ１０の出力信
号を出力する出力端子、１８および１９はフィルタ１０
の出力信号を出力端子に出すか又は位相比較器１１に出
すかを切り換えるためのスイッチ、２８はバイアス電流
発生回路１４に入力するための基準クロック信号を印加
する端子である。
入力端子、２１はフィルタ１０の周波数特性を自己調整
するための参照信号を導入する参照信号入力端子、１６
および１７はＧｍ−Ｃフィルタ１０に入力する信号を切
り換えるためのスイッチ、２２はフィルタ１０の出力信
号を出力する出力端子、１８および１９はフィルタ１０
の出力信号を出力端子に出すか又は位相比較器１１に出
すかを切り換えるためのスイッチ、２８はバイアス電流
発生回路１４に入力するための基準クロック信号を印加
する端子である。
【００２２】次に、図１に示したＧｍ−Ｃフィルタの動
作について説明する。
作について説明する。
【００２３】帯域通過フィルタ（Ｇｍ−Ｃフィルタ）１
０の周波数特性を図２に示す。ここで、図２（Ａ）は周
波数・ゲイン特性を示す。図２（Ｂ）は周波数・位相特
性であり、図に示すように、位相は中心周波数ｆo のと
ころで零となる性質がある。すなわち、入力信号周波数
が帯域通過フィルタ（以下、ＢＰＦと称する）の中心周
波数ｆo と等しい場合には、出力信号の位相は入力信号
と一致している。
０の周波数特性を図２に示す。ここで、図２（Ａ）は周
波数・ゲイン特性を示す。図２（Ｂ）は周波数・位相特
性であり、図に示すように、位相は中心周波数ｆo のと
ころで零となる性質がある。すなわち、入力信号周波数
が帯域通過フィルタ（以下、ＢＰＦと称する）の中心周
波数ｆo と等しい場合には、出力信号の位相は入力信号
と一致している。
【００２４】先ず、Ｇｍ−Ｃフィルタ（ＢＰＦ）１０の
調整のためにトレーニング信号として参照信号入力端子
２１に理想帯域通過フィルタの中心周波数の信号を与え
る。このときスイッチ１７および１９はオン、１６およ
び１８はオフにする。仮に、ＢＰＦ１０の中心周波数が
理想値よりも小さい場合には、出力位相は理想値よりも
遅れることになる。従って、位相比較器１１は位相遅れ
としての信号を位相遅れ出力端子に出力する。すると、
アップ／ダウンカウンタ１２は、位相遅れ信号出力に基
づいてカウンタ１２の計数値を１つ増加させる。例え
ば、カウンタ１２の初期値が“０”とすると、位相比較
器１１の出力に基づいてカウンタ１２の出力は“１”に
なる。
調整のためにトレーニング信号として参照信号入力端子
２１に理想帯域通過フィルタの中心周波数の信号を与え
る。このときスイッチ１７および１９はオン、１６およ
び１８はオフにする。仮に、ＢＰＦ１０の中心周波数が
理想値よりも小さい場合には、出力位相は理想値よりも
遅れることになる。従って、位相比較器１１は位相遅れ
としての信号を位相遅れ出力端子に出力する。すると、
アップ／ダウンカウンタ１２は、位相遅れ信号出力に基
づいてカウンタ１２の計数値を１つ増加させる。例え
ば、カウンタ１２の初期値が“０”とすると、位相比較
器１１の出力に基づいてカウンタ１２の出力は“１”に
なる。
【００２５】微調整バイアス電流発生回路１３はカウン
タ１２の計数出力２７によって出力電流が決定される。
例えば、カウンタ１２の計数値が“Ｎ”とすると、出力
電流ＩTUNEは次式で与えられる。
タ１２の計数出力２７によって出力電流が決定される。
例えば、カウンタ１２の計数値が“Ｎ”とすると、出力
電流ＩTUNEは次式で与えられる。
【００２６】
【数１】ＩTUNE＝Ｎ×Ｉref …（１） ここで、Ｉref はバイアス電流発生回路１４で生成され
た電流に比例した微小基準電流、Ｎはカウンタ１２の計
数値である。すなわち、Ｎは最小値Ｎmin から最大値Ｎ
max の範囲の整数値でＮmin ＝−Ｎmax となる。加算器
１５の出力電流３１（ＩFIL ）は、バイアス電流発生回
路１４の出力電流ＩPLL と微調整バイアス電流発生回路
１３の出力電流ＩTUNEを加算しているので、出力電流Ｉ
FIL は次式で与えられる。
た電流に比例した微小基準電流、Ｎはカウンタ１２の計
数値である。すなわち、Ｎは最小値Ｎmin から最大値Ｎ
max の範囲の整数値でＮmin ＝−Ｎmax となる。加算器
１５の出力電流３１（ＩFIL ）は、バイアス電流発生回
路１４の出力電流ＩPLL と微調整バイアス電流発生回路
１３の出力電流ＩTUNEを加算しているので、出力電流Ｉ
FIL は次式で与えられる。
【００２７】
【数２】ＩFIL ＝ＩPLL ＋ＩTUNE …（２） この場合、ＩTUNEは位相遅れによって増加するので、出
力電流ＩFIL も同様に増加してくる。かくして、出力バ
イアス電流ＩFIL によってＧｍ−Ｃフィルタ１０の周波
数特性が制御される。
力電流ＩFIL も同様に増加してくる。かくして、出力バ
イアス電流ＩFIL によってＧｍ−Ｃフィルタ１０の周波
数特性が制御される。
【００２８】いま、Ｇｍ−Ｃフィルタ１０は、バイアス
電流ＩFIL の増加によって中心周波数が増加するように
設計されているものとする。すると、このような動作に
よってＧｍ−Ｃフィルタ１０の位相遅れが小さくなる。
こうしたカウンタ動作を繰り返すことによって、最終的
に参照入力信号周波数においてＧｍ−Ｃフィルタ１０の
入出力位相差は零になるようになり、結果として中心周
波数は最終的に理想フィルタのものと一致する。
電流ＩFIL の増加によって中心周波数が増加するように
設計されているものとする。すると、このような動作に
よってＧｍ−Ｃフィルタ１０の位相遅れが小さくなる。
こうしたカウンタ動作を繰り返すことによって、最終的
に参照入力信号周波数においてＧｍ−Ｃフィルタ１０の
入出力位相差は零になるようになり、結果として中心周
波数は最終的に理想フィルタのものと一致する。
【００２９】また仮に、Ｇｍ−Ｃフィルタ（ＢＰＦ）１
０の中心周波数が理想値よりも大きい場合には、出力位
相は理想値よりも進むことになる。従って、位相比較器
１１は位相進みとしての信号を位相進み出力端子に出力
する。アップ／ダウンカウンタ１２は位相進み信号出力
に基づいて、カウンタ１２の計数値を１つ減少させる。
例えば、カウンタ１２の初期値が“０”とすると、位相
比較器１１の出力に基づいてカウンタ１２の計数値は
“−１”になる。
０の中心周波数が理想値よりも大きい場合には、出力位
相は理想値よりも進むことになる。従って、位相比較器
１１は位相進みとしての信号を位相進み出力端子に出力
する。アップ／ダウンカウンタ１２は位相進み信号出力
に基づいて、カウンタ１２の計数値を１つ減少させる。
例えば、カウンタ１２の初期値が“０”とすると、位相
比較器１１の出力に基づいてカウンタ１２の計数値は
“−１”になる。
【００３０】この結果、カウンタ１２の出力は小さくな
り、カウンタ１２の出力に基づいて決まる微調整バイア
ス電流発生回路の出力電流ＩTUNEも小さくなり、さらに
加算器１５からの出力電流ＩFIL も小さくなる。この出
力電流ＩFIL の減少によりＧｍ−Ｃフィルタ１０の中心
周波数が減少することになる。
り、カウンタ１２の出力に基づいて決まる微調整バイア
ス電流発生回路の出力電流ＩTUNEも小さくなり、さらに
加算器１５からの出力電流ＩFIL も小さくなる。この出
力電流ＩFIL の減少によりＧｍ−Ｃフィルタ１０の中心
周波数が減少することになる。
【００３１】アップ／ダウンカウンタ１２が同様の動作
を繰り返すことで、Ｇｍ−Ｃフィルタ１０の入出力位相
差が参照入力信号周波数において零になるようになり、
結果として中心周波数は最終的に理想フィルタのものと
一致する。
を繰り返すことで、Ｇｍ−Ｃフィルタ１０の入出力位相
差が参照入力信号周波数において零になるようになり、
結果として中心周波数は最終的に理想フィルタのものと
一致する。
【００３２】図３は、図１に示したＧｍ−Ｃフィルタ１
０の回路構成を示す。ここで３７〜４０はＧｍアンプ、
４１および４２は容量であり、これら３７〜４２の要素
によってＧｍ−Ｃフィルタ１０が構成される。そして、
加算器１５からの出力バイアス電流ＩFIL はＧｍアンプ
のそれぞれのＧｍ値制御用バイアス端子に供給される。
各バイアス端子に供給されるバイアス電流によって各Ｇ
ｍアンプのＧｍ値が制御されることで、Ｇｍ−Ｃフィル
タ１０の中心周波数が制御されることになる。なお、Ｍ
ＯＳＦＥＴ４３はカレントミラー回路の一要素であっ
て、電流値Ｉ1 を電圧値に変換する（Ｉ1 に比例した電
流Ｉ2 は、ＭＯＳＦＥＴ４４に流れる：図４参照）。
０の回路構成を示す。ここで３７〜４０はＧｍアンプ、
４１および４２は容量であり、これら３７〜４２の要素
によってＧｍ−Ｃフィルタ１０が構成される。そして、
加算器１５からの出力バイアス電流ＩFIL はＧｍアンプ
のそれぞれのＧｍ値制御用バイアス端子に供給される。
各バイアス端子に供給されるバイアス電流によって各Ｇ
ｍアンプのＧｍ値が制御されることで、Ｇｍ−Ｃフィル
タ１０の中心周波数が制御されることになる。なお、Ｍ
ＯＳＦＥＴ４３はカレントミラー回路の一要素であっ
て、電流値Ｉ1 を電圧値に変換する（Ｉ1 に比例した電
流Ｉ2 は、ＭＯＳＦＥＴ４４に流れる：図４参照）。
【００３３】図４は、図３に示した各Ｇｍアンプの詳細
な回路構成を示す。ここで、４４は図３のＭＯＳＦＥＴ
４３と対をなしてカレントミラー回路を構成するＭＯＳ
ＦＥＴであり、バイアス電流制御回路で形成された電流
源として働き、この電流値Ｉ2 によって各Ｇｍアンプの
Ｇｍ値が決められる。具体的にはＧｍ値は、次式で与え
られる。
な回路構成を示す。ここで、４４は図３のＭＯＳＦＥＴ
４３と対をなしてカレントミラー回路を構成するＭＯＳ
ＦＥＴであり、バイアス電流制御回路で形成された電流
源として働き、この電流値Ｉ2 によって各Ｇｍアンプの
Ｇｍ値が決められる。具体的にはＧｍ値は、次式で与え
られる。
【００３４】
【数３】Ｇｍ＝２（Ｉ2 Ｋ）0.5 …（３） 従って、電流Ｉ1 すなわち加算器１５からのバイアス電
流ＩFIL が増加するとＧｍ値が増加して、結果として中
心周波数が高くなる。
流ＩFIL が増加するとＧｍ値が増加して、結果として中
心周波数が高くなる。
【００３５】また、４５および４６は正ならびに負信号
をゲートに受ける入力ＭＯＳＦＥＴ、４７および４８は
ロード用ＭＯＳＦＥＴであって各ゲート端子には同相信
号調整用の信号が印加される。
をゲートに受ける入力ＭＯＳＦＥＴ、４７および４８は
ロード用ＭＯＳＦＥＴであって各ゲート端子には同相信
号調整用の信号が印加される。
【００３６】なお、本発明は図４に示したＧｍアンプの
構成にのみ適用されるものではなく、その他の一般的な
Ｇｍアンプにも適用し得ることは勿論である。
構成にのみ適用されるものではなく、その他の一般的な
Ｇｍアンプにも適用し得ることは勿論である。
【００３７】
【発明の効果】以上説明した通り、本発明ではＧｍアン
プのＧｍ値を制御することによりＧｍ−Ｃフィルタの周
波数特性を自己調整することとしているので、周波数特
性精度の優れたフィルタを実現することができる。
プのＧｍ値を制御することによりＧｍ−Ｃフィルタの周
波数特性を自己調整することとしているので、周波数特
性精度の優れたフィルタを実現することができる。
【００３８】他方、従来の回路においては、相対精度を
向上させるためにＭＯＳＦＥＴのチャネル長ならびにチ
ャネル幅の大きいものを使用していたが、これによりチ
ップサイズが大きくなってしまった。このような従来の
回路に対して、本発明を実施することにより、全体とし
てチップサイズが小さくなり、かつ精度の良いフィルタ
を得ることが可能になる。
向上させるためにＭＯＳＦＥＴのチャネル長ならびにチ
ャネル幅の大きいものを使用していたが、これによりチ
ップサイズが大きくなってしまった。このような従来の
回路に対して、本発明を実施することにより、全体とし
てチップサイズが小さくなり、かつ精度の良いフィルタ
を得ることが可能になる。
【図１】本発明を適用したＧｍ−Ｃフィルタの回路図で
ある。
ある。
【図２】本発明を適用したＧｍ−Ｃフィルタが有する周
波数特性を示す図である。
波数特性を示す図である。
【図３】図１に示したＧｍ−Ｃフィルタの具体的な回路
例を示す図である。
例を示す図である。
【図４】図３に示した各Ｇｍアンプの回路図を示す図で
ある。
ある。
【図５】従来から知られているＧｍ−Ｃフィルタの一例
を示すブロック図である。
を示すブロック図である。
【図６】図５に示したＰＬＬ回路５６をより具体的に示
した図である。
した図である。
【図７】図６に示したＧｍ−Ｃフィルタ５１の位相特性
を示す図である。
を示す図である。
【図８】図６に示したＧｍ−Ｃフィルタ５１の位相特性
を示す図である。
を示す図である。
【図９】図５に示したＧｍ−Ｃフィルタ５０の詳細な回
路図である。
路図である。
【図１０】従来の適応フィルタを用いたＧｍ−Ｃフィル
タの一例を示す図である。
タの一例を示す図である。
１０ Ｇｍ−Ｃフィルタ １１ 位相比較器 １２ アップ／ダウンカウンタ １３ 微調整バイアス電流発生回路 １４ バイアス電流発生回路 １５ 加算器
Claims (6)
- 【請求項１】 Ｇｍ値を制御するための制御端子を備え
たＧｍアンプと容量とを有する帯域通過型Ｇｍ−Ｃフィ
ルタと、 前記Ｇｍ−Ｃフィルタに入力される参照信号と、該Ｇｍ
−Ｃフィルタから出力される信号との間の位相関係を比
較する位相比較手段と、 前記位相比較手段から出力される比較信号に応答して、
カウントアップまたはカウントダウンを行うアップダウ
ンカウンタと、 前記アップダウンカウンタの計数出力に基づいて、前記
Ｇｍ値を制御するための制御信号を前記制御端子に供給
する制御信号発生手段とを具備したことを特徴とするＧ
ｍ−Ｃフィルタ回路。 - 【請求項２】 請求項１において、さらに加えて、前記
Ｇｍ−Ｃフィルタに入力されている前記参照信号を処理
用入力信号に切り換えると共に、前記Ｇｍ−Ｃフィルタ
からの出力信号を前記位相比較手段に入力することなく
所定の出力端へ導く切換手段を備えたことを特徴とする
Ｇｍ−Ｃフィルタ回路。 - 【請求項３】 請求項１において、前記制御信号発生手
段は、 前記Ｇｍ値を制御するための基準バイアス電流を発生す
る電流源と、前記アップダウンカウンタの計数出力に対
応した微調整用バイアス電流を発生する電流源と、前記
基準バイアス電流と前記微調整用バイアス電流とを加算
する加算器とを備えたことを特徴とするＧｍ−Ｃフィル
タ回路。 - 【請求項４】 Ｇｍ値を制御するための制御端子を備え
たＧｍアンプと容量とを有する帯域通過型Ｇｍ−Ｃフィ
ルタの周波数特性を調整するにあたり、 前記Ｇｍ−Ｃフィルタに入力される参照信号と、該Ｇｍ
−Ｃフィルタから出力される信号との間の位相関係を比
較し、 前記比較の結果として得られる比較信号に応答して、ア
ップダウンカウンタをカウントアップまたはカウントダ
ウンさせ、 前記アップダウンカウンタの計数出力に基づいて、前記
Ｇｍ値を制御するための制御信号を前記制御端子に供給
することを特徴とするＧｍ−Ｃフィルタの調整方法。 - 【請求項５】 請求項４において、前記Ｇｍ−Ｃフィル
タの周波数特性の調整が終了した後は、前記Ｇｍ−Ｃフ
ィルタに入力されている参照信号を処理用入力信号に切
り換えると共に、前記Ｇｍ−Ｃフィルタからの出力信号
を直ちに所定の出力端へ導くことを特徴とするＧｍ−Ｃ
フィルタの調整方法。 - 【請求項６】 請求項４において、前記Ｇｍ値を制御す
るための制御信号を前記制御端子に供給するに際して、 前記Ｇｍ値を制御するための基準バイアス電流を発生す
る電流源と、前記アップダウンカウンタの計数出力に対
応した微調整用バイアス電流を発生する電流源と、前記
基準バイアス電流と前記微調整用バイアス電流とを加算
する加算器とを用い、前記加算器から得られる加算バイ
アス電流を前記制御端子に供給することを特徴とするＧ
ｍ−Ｃフィルタの調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23669895A JPH0983294A (ja) | 1995-09-14 | 1995-09-14 | Ｇｍ−Ｃフィルタ回路およびＧｍ−Ｃフィルタの調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23669895A JPH0983294A (ja) | 1995-09-14 | 1995-09-14 | Ｇｍ−Ｃフィルタ回路およびＧｍ−Ｃフィルタの調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983294A true JPH0983294A (ja) | 1997-03-28 |
Family
ID=17004451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23669895A Pending JPH0983294A (ja) | 1995-09-14 | 1995-09-14 | Ｇｍ−Ｃフィルタ回路およびＧｍ−Ｃフィルタの調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983294A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005528836A (ja) * | 2002-06-03 | 2005-09-22 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 増幅回路、ジャイレータ回路、信号を増幅するためのフィルタ・デバイス及び方法 |
| KR100662584B1 (ko) * | 1998-08-06 | 2007-01-02 | 후지쯔 가부시끼가이샤 | 필터 특성 조절 장치 및 그 조절 방법 |
| WO2007058012A1 (ja) * | 2005-11-17 | 2007-05-24 | Mitsumi Electric Co., Ltd. | フィルタ調整方法及びフィルタ調整装置並びにフィルタ回路 |
| US7245178B2 (en) | 2005-01-06 | 2007-07-17 | Fujitsu Limited | Analog filter circuit and adjustment method thereof |
| US7400868B2 (en) * | 2004-01-06 | 2008-07-15 | Matsushita Electric Industrial Co., Ltd. | Automatic tuning apparatus for filter and communication instrument |
| US7583948B2 (en) | 2005-04-28 | 2009-09-01 | Kabushiki Kaisha Toshiba | Time constant automatic adjusting circuit, filter circuit system, and method of automatically adjusting time constant |
| CN111355472A (zh) * | 2020-02-10 | 2020-06-30 | 杭州士兰微电子股份有限公司 | Gm-C滤波装置及其校准电路和校准方法 |
-
1995
- 1995-09-14 JP JP23669895A patent/JPH0983294A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100662584B1 (ko) * | 1998-08-06 | 2007-01-02 | 후지쯔 가부시끼가이샤 | 필터 특성 조절 장치 및 그 조절 방법 |
| JP2005528836A (ja) * | 2002-06-03 | 2005-09-22 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 増幅回路、ジャイレータ回路、信号を増幅するためのフィルタ・デバイス及び方法 |
| US7400868B2 (en) * | 2004-01-06 | 2008-07-15 | Matsushita Electric Industrial Co., Ltd. | Automatic tuning apparatus for filter and communication instrument |
| US7245178B2 (en) | 2005-01-06 | 2007-07-17 | Fujitsu Limited | Analog filter circuit and adjustment method thereof |
| US7583948B2 (en) | 2005-04-28 | 2009-09-01 | Kabushiki Kaisha Toshiba | Time constant automatic adjusting circuit, filter circuit system, and method of automatically adjusting time constant |
| US7865163B2 (en) | 2005-04-28 | 2011-01-04 | Kabushiki Kaisha Toshiba | Time constant automatic adjusting circuit, filter circuit system, and method of automatically adjusting time constant |
| WO2007058012A1 (ja) * | 2005-11-17 | 2007-05-24 | Mitsumi Electric Co., Ltd. | フィルタ調整方法及びフィルタ調整装置並びにフィルタ回路 |
| JP2007142755A (ja) * | 2005-11-17 | 2007-06-07 | Mitsumi Electric Co Ltd | フィルタ調整方法及びフィルタ調整装置並びにフィルタ回路 |
| CN111355472A (zh) * | 2020-02-10 | 2020-06-30 | 杭州士兰微电子股份有限公司 | Gm-C滤波装置及其校准电路和校准方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101410877B1 (ko) | 아날로그 적분을 디지털 보상하기 위한 위상 동기 루프 | |
| US7030688B2 (en) | Low-pass filter for a PLL, phase-locked loop and semiconductor integrated circuit | |
| JP4608153B2 (ja) | チャージポンプ電流補正回路 | |
| US7812653B2 (en) | Power supply noise rejection in PLL or DLL circuits | |
| US10027333B2 (en) | Phase locked loops having decoupled integral and proportional paths | |
| JPH04282912A (ja) | 同調回路 | |
| US7626449B2 (en) | Apparatus and method for tuning center frequency of a filter | |
| CN209982465U (zh) | 锁相环以及用于锁相环的控制电路 | |
| US20020084817A1 (en) | Duty cycle control loop | |
| US5686863A (en) | Tunable tone control circuit and a device and method for tuning the RC constants | |
| JPH0983294A (ja) | Ｇｍ−Ｃフィルタ回路およびＧｍ−Ｃフィルタの調整方法 | |
| US7710165B2 (en) | Voltage-to-current converter | |
| CN116015287B (zh) | 一种基于频率转电压电路校正tdc步进的方法及装置 | |
| US6614318B1 (en) | Voltage controlled oscillator with jitter correction | |
| TWI814098B (zh) | 片上系統裝置、擴頻時脈生成器及其離散時間迴路濾波方法 | |
| CN101753138A (zh) | 双环路频率综合器及其相位噪声分析方法 | |
| JPH10303699A (ja) | Ｇｍ−Ｃフィルタ回路 | |
| JP2005536917A (ja) | 位相ロックループ回路、位相ロックループ回路を含む電子装置、及び周期信号を生成する方法 | |
| US6737911B2 (en) | Filter | |
| JPH04331504A (ja) | 高速応答高精度複合増幅器 | |
| US20260112970A1 (en) | Method to implement a proportional controller in time-based dc-dc converters | |
| KR101680935B1 (ko) | 다중 적분 경로를 이용하는 디지털 위상 고정 루프 및 이의 동작 방법 | |
| JPH0879008A (ja) | Ｇｍ−Ｃフィルタ | |
| JP2008211490A (ja) | フィルタ回路 | |
| JP2005110106A (ja) | バイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021025 |