JPH0983297A - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JPH0983297A JPH0983297A JP23979395A JP23979395A JPH0983297A JP H0983297 A JPH0983297 A JP H0983297A JP 23979395 A JP23979395 A JP 23979395A JP 23979395 A JP23979395 A JP 23979395A JP H0983297 A JPH0983297 A JP H0983297A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- circuit
- inverting input
- input terminal
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 バンドリジェクトフィルタのＱ逓倍回路と，
バンドパストフィルタのＱ逓倍回路を統合し，容量結合
の加算回路で実現する。 【解決手段】 初段は容量６，７，演算増幅器２１から
なる加算回路，２段目は，抵抗１６，１７，１８，容量
８，９，１０からなるバンドリジェクトフィルタ，３段
目は容量３，４，演算増幅器２２からなる加算回路，４
段目は，抵抗１９，２０，２５，容量１１，１２，演算
増幅器２３からなるバンドパスフィルタとし４段目から
３段目に容量１で，４段目から初段に容量２で，３段目
から初段に容量５で帰還する。加算回路は，全て容量結
合で実現しているので直流を増幅しない。従って演算増
幅器の直流オフセットや直流動作点の電圧と無関係に，
容量比を変えることで帰還定数を設定でき，各々のフィ
ルタのＱの向上をはかれる。
バンドパストフィルタのＱ逓倍回路を統合し，容量結合
の加算回路で実現する。 【解決手段】 初段は容量６，７，演算増幅器２１から
なる加算回路，２段目は，抵抗１６，１７，１８，容量
８，９，１０からなるバンドリジェクトフィルタ，３段
目は容量３，４，演算増幅器２２からなる加算回路，４
段目は，抵抗１９，２０，２５，容量１１，１２，演算
増幅器２３からなるバンドパスフィルタとし４段目から
３段目に容量１で，４段目から初段に容量２で，３段目
から初段に容量５で帰還する。加算回路は，全て容量結
合で実現しているので直流を増幅しない。従って演算増
幅器の直流オフセットや直流動作点の電圧と無関係に，
容量比を変えることで帰還定数を設定でき，各々のフィ
ルタのＱの向上をはかれる。
Description
【０００１】
【発明の属する技術分野】本発明は，様々な周波数成分
を持つ入力信号の中から，所望の周波数成分を持つ信号
を選択し出力とするフィルタ回路に関する。さらに詳し
くは該フィルタ回路のＭＯＳ集積回路化に関するもので
ある。
を持つ入力信号の中から，所望の周波数成分を持つ信号
を選択し出力とするフィルタ回路に関する。さらに詳し
くは該フィルタ回路のＭＯＳ集積回路化に関するもので
ある。
【０００２】
【従来の技術】従来高い選択度Ｑを持つフィルタ回路を
簡単に構成する方法として，Ｍ．Ｅ．ＶＡＮ ＶＡＮＫ
ＥＮＢＵＲＧ，”Ａｎａｌｏｇ Ｆｉｌｔｅｒ Ｄｅｓ
ｉｇｎ”，Ｈｏｌｔ，Ｒｉｎｅｈａｒｔ ａｎｄ Ｗｉ
ｎｓｔｏｎ，ＮＥＷ ＹＯＲＫ，１９８２，Ｐ２１７
等に見られるように，Ｑエンハンスメント回路（Ｑ逓倍
回路）が知られている。該Ｑ逓倍回路は，所謂２次の伝
達関数のフィルタ回路の出力を，係数ｋを乗じて入力と
加算する帰還をかけ，Ｑの向上を計るものである。
簡単に構成する方法として，Ｍ．Ｅ．ＶＡＮ ＶＡＮＫ
ＥＮＢＵＲＧ，”Ａｎａｌｏｇ Ｆｉｌｔｅｒ Ｄｅｓ
ｉｇｎ”，Ｈｏｌｔ，Ｒｉｎｅｈａｒｔ ａｎｄ Ｗｉ
ｎｓｔｏｎ，ＮＥＷ ＹＯＲＫ，１９８２，Ｐ２１７
等に見られるように，Ｑエンハンスメント回路（Ｑ逓倍
回路）が知られている。該Ｑ逓倍回路は，所謂２次の伝
達関数のフィルタ回路の出力を，係数ｋを乗じて入力と
加算する帰還をかけ，Ｑの向上を計るものである。
【０００３】
【発明が解決しようとする課題】個別部品を使用してＱ
逓倍回路を構成する場合には，係数ｋの部分は，演算増
幅器と抵抗を利用した所謂加算回路で実現する場合が多
い。ところが，抵抗と演算増幅器を使用した回路を，Ｍ
ＯＳ集積回路で実現しようとすると，回路が直流ゲイン
を持つために，演算増幅器の直流オフセット電圧を増幅
してしまい，直流動作点がずれるという問題がある。
又，特定の周波数でゲインが増加するバンドパスフィル
タと，特定の周波数の近傍でゲインが減少するバンドリ
ジェクトフィルタとを組み合わせて対にして，より急峻
なフィルタ特性を得ることも良く知られている。更によ
り急峻なフィルタ特性を得る為には，組み合わせたバン
ドパスフィルタとバンドリジェクトフィルタのＱを，其
々Ｑ逓倍回路を用いてＱを更に向上させると良い。
逓倍回路を構成する場合には，係数ｋの部分は，演算増
幅器と抵抗を利用した所謂加算回路で実現する場合が多
い。ところが，抵抗と演算増幅器を使用した回路を，Ｍ
ＯＳ集積回路で実現しようとすると，回路が直流ゲイン
を持つために，演算増幅器の直流オフセット電圧を増幅
してしまい，直流動作点がずれるという問題がある。
又，特定の周波数でゲインが増加するバンドパスフィル
タと，特定の周波数の近傍でゲインが減少するバンドリ
ジェクトフィルタとを組み合わせて対にして，より急峻
なフィルタ特性を得ることも良く知られている。更によ
り急峻なフィルタ特性を得る為には，組み合わせたバン
ドパスフィルタとバンドリジェクトフィルタのＱを，其
々Ｑ逓倍回路を用いてＱを更に向上させると良い。
【０００４】しかし，Ｑ逓倍回路を，組み合わせて対に
したバンドパスフィルタとバンドリジェクトフィルタ各
々について付加すると回路規模が増加するという問題点
あるいは課題があった。
したバンドパスフィルタとバンドリジェクトフィルタ各
々について付加すると回路規模が増加するという問題点
あるいは課題があった。
【０００５】
【課題を解決する為の手段】上述した従来の技術の課題
を解決する為，本発明では，ＭＯＳ集積回路化に適した
加算回路により，対にしたバンドパスフィルタとバンド
リジェクトフィルタの各々のＱを一度に向上させる回路
を提供することを目的とする。
を解決する為，本発明では，ＭＯＳ集積回路化に適した
加算回路により，対にしたバンドパスフィルタとバンド
リジェクトフィルタの各々のＱを一度に向上させる回路
を提供することを目的とする。
【０００６】かかる目的を達成するために，本発明で
は，加算回路は容量結合の加算回路として構成し，直流
ゲインを０として演算増幅器の直流オフセット電圧を増
幅しないようにした。更に回路構成を，初段に第１の加
算回路，２段目にバンドリジェクトフィルタ，３段目に
第２の加算回路，４段目にバンドパスフィルタを設け，
前記バンドパスフィルタの出力を，初段の第１の加算回
路の入力と，３段目の加算回路の入力とに其々別々の係
数を乗じて帰還し，２段目の加算回路の出力を，第１の
加算回路の入力に係数を乗じて帰還する構成とした。
は，加算回路は容量結合の加算回路として構成し，直流
ゲインを０として演算増幅器の直流オフセット電圧を増
幅しないようにした。更に回路構成を，初段に第１の加
算回路，２段目にバンドリジェクトフィルタ，３段目に
第２の加算回路，４段目にバンドパスフィルタを設け，
前記バンドパスフィルタの出力を，初段の第１の加算回
路の入力と，３段目の加算回路の入力とに其々別々の係
数を乗じて帰還し，２段目の加算回路の出力を，第１の
加算回路の入力に係数を乗じて帰還する構成とした。
【０００７】本発明によれば，容量結合の加算回路は，
直流を通過させないので，演算増幅器の直流オフセット
電圧は増幅しない。バンドパスフィルタの出力から，初
段の第１の加算回路の入力と，３段目の第２の加算回路
の入力への２つの帰還ループと，３段目の第２の加算回
路の出力から，初段の第１の加算回路の入力へのもう一
つの帰還ループ，即ち合計３つの帰還ループの帰還係数
は，容量結合の加算回路の容量比の設定で調整が出来
る。該帰還係数の調整により，バンドリジェクトフィル
タのＱ，バンドパスフィルタのＱを其々向上させること
が出来る。
直流を通過させないので，演算増幅器の直流オフセット
電圧は増幅しない。バンドパスフィルタの出力から，初
段の第１の加算回路の入力と，３段目の第２の加算回路
の入力への２つの帰還ループと，３段目の第２の加算回
路の出力から，初段の第１の加算回路の入力へのもう一
つの帰還ループ，即ち合計３つの帰還ループの帰還係数
は，容量結合の加算回路の容量比の設定で調整が出来
る。該帰還係数の調整により，バンドリジェクトフィル
タのＱ，バンドパスフィルタのＱを其々向上させること
が出来る。
【０００８】
【発明の実施の形態】以下図面を参照して本発明の好適
な実施例を詳細に説明する。図１は本発明にかかるフィ
ルタ回路の一実施例を示す回路図である。図２は図１の
回路の交流小信号信等価回路を示している。
な実施例を詳細に説明する。図１は本発明にかかるフィ
ルタ回路の一実施例を示す回路図である。図２は図１の
回路の交流小信号信等価回路を示している。
【０００９】信号入力端子２４と，演算増幅器２１の反
転入力端子の間には，容量７が接続されている。演算増
幅器２１の非反転入力端子はグランド電位に接続してい
る。演算増幅器２１の反転入力端子と出力端子の間に
は，容量６と抵抗１３が並列に接続されている。抵抗１
３は，直流動作点の設定用で，交流信号入力の無いとき
には，演算増幅器２１の出力端子の電圧は，反転入力端
子の電圧と等しくなり，更に非反転入力端子の電圧とも
等しい。演算増幅器２１の出力端子と，演算増幅器２２
の非反転入力端子との間には，抵抗１６，１７，１８，
容量８，９，１０により構成された，所謂ツインＴによ
るバンドリジェクトフィルタが接続されている。演算増
幅器２２の非反転入力端子と，グランド電位の間には，
容量３が接続されている。
転入力端子の間には，容量７が接続されている。演算増
幅器２１の非反転入力端子はグランド電位に接続してい
る。演算増幅器２１の反転入力端子と出力端子の間に
は，容量６と抵抗１３が並列に接続されている。抵抗１
３は，直流動作点の設定用で，交流信号入力の無いとき
には，演算増幅器２１の出力端子の電圧は，反転入力端
子の電圧と等しくなり，更に非反転入力端子の電圧とも
等しい。演算増幅器２１の出力端子と，演算増幅器２２
の非反転入力端子との間には，抵抗１６，１７，１８，
容量８，９，１０により構成された，所謂ツインＴによ
るバンドリジェクトフィルタが接続されている。演算増
幅器２２の非反転入力端子と，グランド電位の間には，
容量３が接続されている。
【００１０】演算増幅器２２の反転入力端子と出力端子
の間には，容量４と抵抗１４が並列に接続されている。
抵抗１４は前記抵抗１３と同様に直流動作点の設定用
で，交流信号入力の無いときには，演算増幅器２２の出
力端子の電圧は，反転入力端子の電圧と等しくなり，更
に非反転入力端子の電圧とも等しい。演算増幅器２２の
出力端子と，演算増幅器２１の非反転入力端子の間に
は，容量５が接続されている。演算増幅器２２の出力端
子と，信号出力端子２５の間には，抵抗１５，１９，２
０と容量１１，１２と演算増幅器２３とで構成された所
謂多重帰還型のバンドパスフィルタが接続されている。
信号入力端子２５と，演算増幅器２２の反転入力端子と
の間には，容量１が接続されている。信号入力端子２５
と，演算増幅器２１の反転入力端子との間には，容量２
が接続されている。
の間には，容量４と抵抗１４が並列に接続されている。
抵抗１４は前記抵抗１３と同様に直流動作点の設定用
で，交流信号入力の無いときには，演算増幅器２２の出
力端子の電圧は，反転入力端子の電圧と等しくなり，更
に非反転入力端子の電圧とも等しい。演算増幅器２２の
出力端子と，演算増幅器２１の非反転入力端子の間に
は，容量５が接続されている。演算増幅器２２の出力端
子と，信号出力端子２５の間には，抵抗１５，１９，２
０と容量１１，１２と演算増幅器２３とで構成された所
謂多重帰還型のバンドパスフィルタが接続されている。
信号入力端子２５と，演算増幅器２２の反転入力端子と
の間には，容量１が接続されている。信号入力端子２５
と，演算増幅器２１の反転入力端子との間には，容量２
が接続されている。
【００１１】バンドリジェクトフィルタの伝達関数をＧ
（ｓ），バンドパスフィルタの伝達関数をＦ（ｓ）とす
ると，図１の小信号等価回路は，図２のようになる。Ｇ
（ｓ）は，バンドリジェクトフィルタのＱをＱｔ，共振
角周波数をωｔとして
（ｓ），バンドパスフィルタの伝達関数をＦ（ｓ）とす
ると，図１の小信号等価回路は，図２のようになる。Ｇ
（ｓ）は，バンドリジェクトフィルタのＱをＱｔ，共振
角周波数をωｔとして
【００１２】
【数１】
【００１３】Ｆ（ｓ）は，バンドパスフィルタのＱをＱ
ｂ，共振角周波数をωｂとして
ｂ，共振角周波数をωｂとして
【００１４】
【数２】
【００１５】ｋ１，ｋ２，ｋ３，ｋ４は図１の容量結合
増幅回路の容量比による係数で，図１の容量１，２，
３，４，５，６の容量値を各々Ｃ１，Ｃ２，Ｃ３，Ｃ
４，Ｃ５，Ｃ６とすると
増幅回路の容量比による係数で，図１の容量１，２，
３，４，５，６の容量値を各々Ｃ１，Ｃ２，Ｃ３，Ｃ
４，Ｃ５，Ｃ６とすると
【００１６】
【数３】
【００１７】となる。容量７は，容量６との比で回路全
体のゲインだけを変化させることが出来るが，周波数特
性には影響ないので，図２には反映させていない。数式
１〜数式３を使用して，図２の等価回路の伝達関数を求
めると，
体のゲインだけを変化させることが出来るが，周波数特
性には影響ないので，図２には反映させていない。数式
１〜数式３を使用して，図２の等価回路の伝達関数を求
めると，
【００１８】
【数４】
【００１９】となる。ここで，ｋ１＝ｋｂ，ｋ２・ｋ５
＝ｋａ・ｋｂ，ｋ５・ｋ６＝ｋａとなるｋａ，ｋｂを定
めると，数式４は以下の数式５のように書き換える事が
できる。
＝ｋａ・ｋｂ，ｋ５・ｋ６＝ｋａとなるｋａ，ｋｂを定
めると，数式４は以下の数式５のように書き換える事が
できる。
【００２０】
【数５】
【００２１】更に数式５のＧ（ｓ）とＦ（ｓ）に数式１
と数式２を代入すると，
と数式２を代入すると，
【００２２】
【数６】
【００２３】数式６の右辺と，数式１，数式２とを比較
すると，ゲイン（係数項）が変わっているほかに伝達関
数内部で，バンドリジェクトフィルタの関しては，Ｑｔ
が（１＋ｋａ）倍に，バンドパストフィルタに関して
は，Ｑｂが１／（１−ｋｂ）倍になっている。即ち，図
１の回路および図２の等価回路を用いて，所望のｋａ，
ｋｂになるように容量の比を設定すれば，バンドリジェ
クトフィルタのＱｔと，バンドパスフィルタのＱｂを同
時に向上させることが出来る。
すると，ゲイン（係数項）が変わっているほかに伝達関
数内部で，バンドリジェクトフィルタの関しては，Ｑｔ
が（１＋ｋａ）倍に，バンドパストフィルタに関して
は，Ｑｂが１／（１−ｋｂ）倍になっている。即ち，図
１の回路および図２の等価回路を用いて，所望のｋａ，
ｋｂになるように容量の比を設定すれば，バンドリジェ
クトフィルタのＱｔと，バンドパスフィルタのＱｂを同
時に向上させることが出来る。
【００２４】なお図２の等価回路は，図１の抵抗１３，
１４の影響は無視している。前述したように，抵抗１
３，１４は，演算増幅器２１，２２の直流動作点を設定
するために用いている。フィルタを使用する周波数帯域
で，抵抗１３，１４のインピーダンスは，容量１〜７に
対して十分高くなるように設定し，影響を無視出来るよ
うにしている。但し，図１に示した実施例においては，
各々の演算増幅器２１，２２，２３の出力は，グランド
電位（０Ｖ）を基準（中心）に上下に振幅するので，使
用する演算増幅器は，正負二電源で動作することが必要
である。
１４の影響は無視している。前述したように，抵抗１
３，１４は，演算増幅器２１，２２の直流動作点を設定
するために用いている。フィルタを使用する周波数帯域
で，抵抗１３，１４のインピーダンスは，容量１〜７に
対して十分高くなるように設定し，影響を無視出来るよ
うにしている。但し，図１に示した実施例においては，
各々の演算増幅器２１，２２，２３の出力は，グランド
電位（０Ｖ）を基準（中心）に上下に振幅するので，使
用する演算増幅器は，正負二電源で動作することが必要
である。
【００２５】図３に示す回路は，図１の回路を単一の電
源電圧で動作するようにし，かつ，ＭＯＳ集積回路に更
に適合するようにしたものである。図１と図３の対応す
る部分には，同一の参照番号を付して理解を容易にして
いる。図３と図１の相異の概要は，先ず演算増幅器２
１，２２，２３の非反転入力端子をグランド電位から０
ｖより大きい基準電位になるようにしていることと，抵
抗１３，１４をＭＯＳトランジスタで実現していること
である。
源電圧で動作するようにし，かつ，ＭＯＳ集積回路に更
に適合するようにしたものである。図１と図３の対応す
る部分には，同一の参照番号を付して理解を容易にして
いる。図３と図１の相異の概要は，先ず演算増幅器２
１，２２，２３の非反転入力端子をグランド電位から０
ｖより大きい基準電位になるようにしていることと，抵
抗１３，１４をＭＯＳトランジスタで実現していること
である。
【００２６】電源端子にＰチャンネルＭＯＳトランジス
タ（以下ＰＭＯＳＴｒ）２６，３２，３５，３７のソー
ス電極を接続している。ＰＭＯＳＴｒ３７のゲート電極
とドレイン電極は定電流源３８の一端に共通に接続さ
れ，定電流源３８の他端はグランド電位に接続されてい
る。ＰＭＯＳＴｒ２６，３２，３５のゲート電極はＰＭ
ＯＳＴｒ３７のゲート電極と共通に接続しているので，
ＰＭＯＳＴｒ２６，３２，３５，３７のゲート・ソース
電極間電圧は等しく，ＰＭＯＳＴｒ２６，３２，３５，
３７に流れる電流は，各々のトランジスタサイズに比例
する。
タ（以下ＰＭＯＳＴｒ）２６，３２，３５，３７のソー
ス電極を接続している。ＰＭＯＳＴｒ３７のゲート電極
とドレイン電極は定電流源３８の一端に共通に接続さ
れ，定電流源３８の他端はグランド電位に接続されてい
る。ＰＭＯＳＴｒ２６，３２，３５のゲート電極はＰＭ
ＯＳＴｒ３７のゲート電極と共通に接続しているので，
ＰＭＯＳＴｒ２６，３２，３５，３７のゲート・ソース
電極間電圧は等しく，ＰＭＯＳＴｒ２６，３２，３５，
３７に流れる電流は，各々のトランジスタサイズに比例
する。
【００２７】ＰＭＯＳＴｒ２６のドレイン電極には，Ｎ
チャンネルＭＯＳＴｒ（以下ＮＭＯＳＴｒ）２７のゲー
ト電極とドレイン電極とＮＭＯＳＴｒ１３のゲート電極
が共通に接続されている。ＮＭＯＳＴｒ２７のソース電
極は，ＮＭＯＳＴｒ２８のゲート電極とドレイン電極と
演算増幅器２１の非反転入力端子に共通に接続されてい
る。ＮＭＯＳＴｒ２８のソース電極はグランド電位に接
続されている。
チャンネルＭＯＳＴｒ（以下ＮＭＯＳＴｒ）２７のゲー
ト電極とドレイン電極とＮＭＯＳＴｒ１３のゲート電極
が共通に接続されている。ＮＭＯＳＴｒ２７のソース電
極は，ＮＭＯＳＴｒ２８のゲート電極とドレイン電極と
演算増幅器２１の非反転入力端子に共通に接続されてい
る。ＮＭＯＳＴｒ２８のソース電極はグランド電位に接
続されている。
【００２８】ＮＭＯＳＴｒ２７，２８には，一定の電流
が流れているので，各々のトランジスタはオンしてい
て，ゲート・ソース電極間には，ほぼＮＭＯＳＴｒの所
謂閾値電圧（以下Ｖｔｈ）の電圧が発生している。同様
にＮＭＯＳＴｒ３３，３４にも，一定の電流が流れてい
るので，各々のトランジスタはオンしていて，ゲート・
ソース電極間には，ほぼＶｔｈの電圧が発生している。
更に，ＮＭＯＳＴｒ３６にも一定の電流が流れているの
で，トランジスタはオンしていて，ゲート・ソース電極
間には，ほぼＶｔｈの電圧が発生している。
が流れているので，各々のトランジスタはオンしてい
て，ゲート・ソース電極間には，ほぼＮＭＯＳＴｒの所
謂閾値電圧（以下Ｖｔｈ）の電圧が発生している。同様
にＮＭＯＳＴｒ３３，３４にも，一定の電流が流れてい
るので，各々のトランジスタはオンしていて，ゲート・
ソース電極間には，ほぼＶｔｈの電圧が発生している。
更に，ＮＭＯＳＴｒ３６にも一定の電流が流れているの
で，トランジスタはオンしていて，ゲート・ソース電極
間には，ほぼＶｔｈの電圧が発生している。
【００２９】演算増幅器２１の非反転入力端子は，ＮＭ
ＯＳＴｒ２８のゲート電極につながっているので，ほぼ
Ｖｔｈの電圧になっている。入力信号振幅が０ならば，
演算増幅器２１の出力端子と反転入力端子はＮＭＯＳＴ
ｒ１３で短絡されているので，演算増幅器２１の反転入
力端子と非反転入力端子と出力端子は，同じ電圧即ちＶ
ｔｈより少し高い電圧になる。
ＯＳＴｒ２８のゲート電極につながっているので，ほぼ
Ｖｔｈの電圧になっている。入力信号振幅が０ならば，
演算増幅器２１の出力端子と反転入力端子はＮＭＯＳＴ
ｒ１３で短絡されているので，演算増幅器２１の反転入
力端子と非反転入力端子と出力端子は，同じ電圧即ちＶ
ｔｈより少し高い電圧になる。
【００３０】ＮＭＯＳＴｒ１３のソース電極とドレイン
電極は，各々演算増幅器２１の非反転入力端子と反転入
力端子に接続されているので，それぞれほぼＶｔｈの電
圧になっている。一方，ＮＭＯＳＴｒ１３のゲート電極
は，ＮＭＯＳＴｒ２７のゲート電極とドレイン電極に接
続されているので，ほぼ２×Ｖｔｈの電圧になってい
る。ＮＭＯＳＴｒ１３のゲート・ソース電極間には，ほ
ぼＶｔｈの電圧がかかり，ＮＭＯＳＴｒ１３は常にオン
している。
電極は，各々演算増幅器２１の非反転入力端子と反転入
力端子に接続されているので，それぞれほぼＶｔｈの電
圧になっている。一方，ＮＭＯＳＴｒ１３のゲート電極
は，ＮＭＯＳＴｒ２７のゲート電極とドレイン電極に接
続されているので，ほぼ２×Ｖｔｈの電圧になってい
る。ＮＭＯＳＴｒ１３のゲート・ソース電極間には，ほ
ぼＶｔｈの電圧がかかり，ＮＭＯＳＴｒ１３は常にオン
している。
【００３１】演算増幅器２１の出力は，抵抗１６，１７
を通って演算増幅器２２の非反転入力端子に接続されて
いるので，演算増幅器２２の非反転入力端子の電圧は，
ほぼＶｔｈになる。演算増幅器２２の出力端子と反転入
力端子は，ＮＭＯＳＴｒ１４で短絡されているので，演
算増幅器２２の非反転入力端子，反転入力端子，出力端
子は，共にほぼＶｔｈになる。一方，ＮＭＯＳＴｒ１４
のゲート電極は，ＮＭＯＳＴｒ３３のゲート電極とドレ
イン電極に接続されているので，ほぼ２×Ｖｔｈの電圧
になっている。ＮＭＯＳＴｒ１４のゲート・ソース電極
間には，ほぼＶｔｈの電圧がかかり，ＮＭＯＳＴｒ１４
は常にオンしている。 バンドパスフィルタを構成する
演算増幅器２３の反転入力端子も，ＮＭＯＳＴｒ３６の
ゲート電極とドレイン電極から電圧を与えているので，
電圧はほぼＶｔｈになっている。演算増幅器２３の非反
転入力端子と出力端子は，バンドパスフィルタを構成す
る抵抗１５で短絡しているので，演算増幅器２３の，非
反転入力端子，反転入力端子，出力端子は，等しくほぼ
Ｖｔｈになっている。図３の回路は，交流的には図１と
全く同様に，図２の小信号等価回路で表現できる。各々
の演算増幅器２１，２２，２３の出力は，Ｖｔｈを基準
（中心）に上下に振幅するので，単一電源で使用するこ
とが出来る。
を通って演算増幅器２２の非反転入力端子に接続されて
いるので，演算増幅器２２の非反転入力端子の電圧は，
ほぼＶｔｈになる。演算増幅器２２の出力端子と反転入
力端子は，ＮＭＯＳＴｒ１４で短絡されているので，演
算増幅器２２の非反転入力端子，反転入力端子，出力端
子は，共にほぼＶｔｈになる。一方，ＮＭＯＳＴｒ１４
のゲート電極は，ＮＭＯＳＴｒ３３のゲート電極とドレ
イン電極に接続されているので，ほぼ２×Ｖｔｈの電圧
になっている。ＮＭＯＳＴｒ１４のゲート・ソース電極
間には，ほぼＶｔｈの電圧がかかり，ＮＭＯＳＴｒ１４
は常にオンしている。 バンドパスフィルタを構成する
演算増幅器２３の反転入力端子も，ＮＭＯＳＴｒ３６の
ゲート電極とドレイン電極から電圧を与えているので，
電圧はほぼＶｔｈになっている。演算増幅器２３の非反
転入力端子と出力端子は，バンドパスフィルタを構成す
る抵抗１５で短絡しているので，演算増幅器２３の，非
反転入力端子，反転入力端子，出力端子は，等しくほぼ
Ｖｔｈになっている。図３の回路は，交流的には図１と
全く同様に，図２の小信号等価回路で表現できる。各々
の演算増幅器２１，２２，２３の出力は，Ｖｔｈを基準
（中心）に上下に振幅するので，単一電源で使用するこ
とが出来る。
【００３２】図４の回路は，図３の回路を更に変更した
実施例を示している。図１，図３，図４の対応する部分
には，同一の参照番号を付けて，理解を容易にしてい
る。図４の回路と，図３の回路の相異は，まず，演算増
幅器２１の非反転入力端子の電圧を，新たに追加したＰ
ＭＯＳＴｒ２９とＮＭＯＳＴｒ３０，３１の組み合わせ
により発生させていて，ＮＭＯＳＴｒ１３のゲート電圧
の発生は，ＰＭＯＳＴｒ２６とＮＭＯＳＴｒ２７，２８
の組み合わせにより発生させていることである。
実施例を示している。図１，図３，図４の対応する部分
には，同一の参照番号を付けて，理解を容易にしてい
る。図４の回路と，図３の回路の相異は，まず，演算増
幅器２１の非反転入力端子の電圧を，新たに追加したＰ
ＭＯＳＴｒ２９とＮＭＯＳＴｒ３０，３１の組み合わせ
により発生させていて，ＮＭＯＳＴｒ１３のゲート電圧
の発生は，ＰＭＯＳＴｒ２６とＮＭＯＳＴｒ２７，２８
の組み合わせにより発生させていることである。
【００３３】新たに追加したＰＭＯＳＴｒ２９のソース
電極は電源端子に接続されていて，ゲート電極はＰＭＯ
ＳＴｒ２６，３２，３５，３７のゲート電極と共通に接
続しているので，ＰＭＯＳＴｒ２６，２９，３２，３
５，３７のゲート・ソース電極間の電圧は等しく，ＰＭ
ＯＳＴｒ２６，２９，３２，３５，３７に流れる電流は
各々のトランジスタサイズに比例する。
電極は電源端子に接続されていて，ゲート電極はＰＭＯ
ＳＴｒ２６，３２，３５，３７のゲート電極と共通に接
続しているので，ＰＭＯＳＴｒ２６，２９，３２，３
５，３７のゲート・ソース電極間の電圧は等しく，ＰＭ
ＯＳＴｒ２６，２９，３２，３５，３７に流れる電流は
各々のトランジスタサイズに比例する。
【００３４】ＮＭＯＳＴｒ３０，３１には，一定電流が
流れてオンしている。ＮＭＯＳＴｒ３０，３１共にドレ
イン電極とソース電極が接続されているので，各々のゲ
ート・ソース電極間の電圧は，ほぼＶｔｈになる。ＭＯ
ＳＴｒ２６，２７，２８の接続とＭＯＳＴｒ２９，３
０，３１の接続は同じなので，サイズを同じにすると，
同一の電圧を発生することができる。同一の電圧を発生
する回路を複数個使用する理由は，各々の回路間の干渉
を防止する為である。特にＮＭＯＳＴｒ１３とＮＭＯＳ
Ｔｒ１４は，入力信号が無い時には，ドレイン電極とソ
ース電極間の電位差がなく，ＭＯＳＴｒが所謂非飽和状
態で動作している。非飽和状態のＭＯＳＴｒは，特にゲ
ート・ドレイン電極間の容量が，飽和動作時に比べて大
きい為，信号入力による，ソース・ドレイン電極間の電
圧変化が，ゲート・ドレイン電極間の容量を通してゲー
ト電極の電圧を変化させる。
流れてオンしている。ＮＭＯＳＴｒ３０，３１共にドレ
イン電極とソース電極が接続されているので，各々のゲ
ート・ソース電極間の電圧は，ほぼＶｔｈになる。ＭＯ
ＳＴｒ２６，２７，２８の接続とＭＯＳＴｒ２９，３
０，３１の接続は同じなので，サイズを同じにすると，
同一の電圧を発生することができる。同一の電圧を発生
する回路を複数個使用する理由は，各々の回路間の干渉
を防止する為である。特にＮＭＯＳＴｒ１３とＮＭＯＳ
Ｔｒ１４は，入力信号が無い時には，ドレイン電極とソ
ース電極間の電位差がなく，ＭＯＳＴｒが所謂非飽和状
態で動作している。非飽和状態のＭＯＳＴｒは，特にゲ
ート・ドレイン電極間の容量が，飽和動作時に比べて大
きい為，信号入力による，ソース・ドレイン電極間の電
圧変化が，ゲート・ドレイン電極間の容量を通してゲー
ト電極の電圧を変化させる。
【００３５】該ゲート電極の電圧変化が，電圧発生部分
の電圧，即ち図４中ではＮＭＯＳＴｒ２７，２８または
ＮＭＯＳＴｒ３３，３４のゲート・ソース電極間電圧を
変動させる。図４中で，演算増幅器２１の非反転入力端
子は，別に設けたＮＭＯＳＴｒ３１のゲート電極から電
圧を得ているので，前述の電圧の変動影響を受けない。
の電圧，即ち図４中ではＮＭＯＳＴｒ２７，２８または
ＮＭＯＳＴｒ３３，３４のゲート・ソース電極間電圧を
変動させる。図４中で，演算増幅器２１の非反転入力端
子は，別に設けたＮＭＯＳＴｒ３１のゲート電極から電
圧を得ているので，前述の電圧の変動影響を受けない。
【００３６】図４に示した，実施例では，バンドパスフ
ィルタを構成している抵抗１５を分割し，抵抗１５，３
９，４０の３個で表現している。又バンドパスフィルタ
用の演算増幅器２３の非反転入力端子の電圧を，ＰＭＯ
ＳＴｒ３５に流れる電流と，抵抗４１の抵抗値との積で
設定している。
ィルタを構成している抵抗１５を分割し，抵抗１５，３
９，４０の３個で表現している。又バンドパスフィルタ
用の演算増幅器２３の非反転入力端子の電圧を，ＰＭＯ
ＳＴｒ３５に流れる電流と，抵抗４１の抵抗値との積で
設定している。
【００３７】交流的には，抵抗１５，３９，４０の抵抗
値を各々Ｒ１５，Ｒ３９，Ｒ４０とすれば，図３の抵抗
１５は，等価的に
値を各々Ｒ１５，Ｒ３９，Ｒ４０とすれば，図３の抵抗
１５は，等価的に
【００３８】
【数７】
【００３９】となり，抵抗の個数は増加するものの，抵
抗値を倍増させることができるので，抵抗値の総和は減
少させることができる。一般に集積回路内では，抵抗の
個数ではなく，抵抗値の総和が，チップサイズを決める
要因となる為，図４の回路は，特に集積化回路に適す
る。 又信号入力が無い時のバンドパスフィルタ用の演
算増幅器２３の出力，即ち直流動作点は，演算増幅器２
３の非反転入力端子の電圧をＶｂとすると，
抗値を倍増させることができるので，抵抗値の総和は減
少させることができる。一般に集積回路内では，抵抗の
個数ではなく，抵抗値の総和が，チップサイズを決める
要因となる為，図４の回路は，特に集積化回路に適す
る。 又信号入力が無い時のバンドパスフィルタ用の演
算増幅器２３の出力，即ち直流動作点は，演算増幅器２
３の非反転入力端子の電圧をＶｂとすると，
【００４０】
【数８】
【００４１】Ｖｂは前述したように，ＮＭＯＳＴｒ３５
を流れる電流と，抵抗４１の抵抗値の積で容易に設定で
きる。図５は本発明によるフィルタ回路を，リモコン受
信用回路４５の中のフィルタ回路４８として適用した例
である。数１０ｋＨｚの発光周期を持つ赤外光５２は，
フォトダイオード等の光電変換素子４２により電気信号
に変換され，入力端子４３を通してリモコン受信用回路
４５に入力される。リモコン受信用回路４５では，発光
周期数１０ｋＨｚの赤外光が入射しているか，全く入射
していないかを検出する。一般的に，入力端子４３の信
号は最小で５０μＶ以下と微弱である。リモコン受信用
回路４５の内部では，入力信号を低雑音増幅器４６で増
幅し，次にリミッタ４７で振幅を一定値に制限し，前記
発光周期に同調したバンドパスフィルタ４８で信号成分
のみを抽出し，検波回路４９で検波を行ない，検波後の
直流レベルを一定の閾値と比較してＨｉｇｈ又はＬｏｗ
レベルを出力する比較回路５０を通して，出力端子５１
に出力する。太陽光下のような直流的な入力がある場合
のは，直流レベル設定回路４４が作動し，入力端子４３
の直流レベルの変動を抑えている。
を流れる電流と，抵抗４１の抵抗値の積で容易に設定で
きる。図５は本発明によるフィルタ回路を，リモコン受
信用回路４５の中のフィルタ回路４８として適用した例
である。数１０ｋＨｚの発光周期を持つ赤外光５２は，
フォトダイオード等の光電変換素子４２により電気信号
に変換され，入力端子４３を通してリモコン受信用回路
４５に入力される。リモコン受信用回路４５では，発光
周期数１０ｋＨｚの赤外光が入射しているか，全く入射
していないかを検出する。一般的に，入力端子４３の信
号は最小で５０μＶ以下と微弱である。リモコン受信用
回路４５の内部では，入力信号を低雑音増幅器４６で増
幅し，次にリミッタ４７で振幅を一定値に制限し，前記
発光周期に同調したバンドパスフィルタ４８で信号成分
のみを抽出し，検波回路４９で検波を行ない，検波後の
直流レベルを一定の閾値と比較してＨｉｇｈ又はＬｏｗ
レベルを出力する比較回路５０を通して，出力端子５１
に出力する。太陽光下のような直流的な入力がある場合
のは，直流レベル設定回路４４が作動し，入力端子４３
の直流レベルの変動を抑えている。
【００４２】リモコン受信用回路４５には，入力信号の
みを通すように，入力の発光周期に同調したＱの高いバ
ンドパスフィルタ４８が必要である。本発明によるバン
ドパスフィルタ４８は，前述したように，バンドパスフ
ィルタのＱを，容量比の設定で向上させることが出来
る。更に選択度の高いフィルタを実現する手法の一つと
して，バンドパスフィルタの共振周波数の近傍に，Ｑの
高いバンドリジェクトフィルタの共振周波数を設定する
方法が良く知られているが，本発明によるフィルタ回路
は，前述したごとく，容量比の設定によりＱを向上させ
たバンドリジェクトフィルタも同時に含んでいる。又バ
ンドパスフィルタのＱとバンドリジェクトフィルタのＱ
を各々向上できるので，極めて選択度の高いフィルタ回
路４８を構成できる。しかもＣＭＯＳプロセスで容易に
実現が可能である為，特にＣＭＯＳ集積回路化したリモ
コン受信用回路４５に適する。
みを通すように，入力の発光周期に同調したＱの高いバ
ンドパスフィルタ４８が必要である。本発明によるバン
ドパスフィルタ４８は，前述したように，バンドパスフ
ィルタのＱを，容量比の設定で向上させることが出来
る。更に選択度の高いフィルタを実現する手法の一つと
して，バンドパスフィルタの共振周波数の近傍に，Ｑの
高いバンドリジェクトフィルタの共振周波数を設定する
方法が良く知られているが，本発明によるフィルタ回路
は，前述したごとく，容量比の設定によりＱを向上させ
たバンドリジェクトフィルタも同時に含んでいる。又バ
ンドパスフィルタのＱとバンドリジェクトフィルタのＱ
を各々向上できるので，極めて選択度の高いフィルタ回
路４８を構成できる。しかもＣＭＯＳプロセスで容易に
実現が可能である為，特にＣＭＯＳ集積回路化したリモ
コン受信用回路４５に適する。
【００４３】
【発明の効果】以上説明したごとく，本発明によれば，
直流を増幅しない容量結合の加算回路を用いているの
で，内部に使用している演算増幅器の直流オフセット電
圧を増幅しない。従って，直流動作点を変動させずに，
容量比を変えてＱを向上させることが出来る。
直流を増幅しない容量結合の加算回路を用いているの
で，内部に使用している演算増幅器の直流オフセット電
圧を増幅しない。従って，直流動作点を変動させずに，
容量比を変えてＱを向上させることが出来る。
【００４４】又バンドパスフィルタとバンドリジェクト
フィルタに各々個別に，Ｑ逓倍回路を付加して縦列接続
した場合に比て，本発明では，加算回路を共用している
為に，より少ない回路規模で同等の性能を得る事ができ
る。
フィルタに各々個別に，Ｑ逓倍回路を付加して縦列接続
した場合に比て，本発明では，加算回路を共用している
為に，より少ない回路規模で同等の性能を得る事ができ
る。
【図１】本発明の実施例を示す回路図。
【図２】本発明の実施例の等価回路。
【図３】本発明の実施例を示す回路図。
【図４】本発明の実施例を示す回路図。
【図５】本発明の実施例を示す回路図。
１，２，３，４，５，６，７，８，９，１０，１１，１
２ 容量 １３，１４ 抵抗要素 １５，１６，１７，１８，１９，２０，３９，４０，４
１ 抵抗 ２１，２２，２３ 演算増幅器 ２４ 信号入力端子 ２５ 信号出力端子 ２６，２９，３２，３５，３７ ＰチャンネルＭＯＳト
ランジスタ ２７，２８，３０，３１ ＮチャンネルＭＯＳトランジ
スタ ３３，３４，３６ ＮチャンネルＭＯＳトランジスタ ３８ 定電流源 ４２ 光電変換素子 ４３ リモコン受信用回路の入力端子 ４４ 直流レベル設定回路 ４５ リモコン受信用回路 ４６ 低雑音増幅器 ４７ リミッタ ４８ フィルタ ４９ 検波回路 ５０ 比較回路 ５１ リモコン受信用回路の出力端子 ５２ 赤外光
２ 容量 １３，１４ 抵抗要素 １５，１６，１７，１８，１９，２０，３９，４０，４
１ 抵抗 ２１，２２，２３ 演算増幅器 ２４ 信号入力端子 ２５ 信号出力端子 ２６，２９，３２，３５，３７ ＰチャンネルＭＯＳト
ランジスタ ２７，２８，３０，３１ ＮチャンネルＭＯＳトランジ
スタ ３３，３４，３６ ＮチャンネルＭＯＳトランジスタ ３８ 定電流源 ４２ 光電変換素子 ４３ リモコン受信用回路の入力端子 ４４ 直流レベル設定回路 ４５ リモコン受信用回路 ４６ 低雑音増幅器 ４７ リミッタ ４８ フィルタ ４９ 検波回路 ５０ 比較回路 ５１ リモコン受信用回路の出力端子 ５２ 赤外光
Claims (1)
- 【請求項１】非反転入力端子を基準電位に接続した第１
の演算増幅器と，別に設けた第２の演算増幅器と，信号
入力端子と前記第１の演算増幅器の反転入力端子との間
に配した第１の容量と，前記第１の演算増幅器の反転入
力端子と前記第１の演算増幅器の出力端子との間に配し
た第２の容量と，前記第１の演算増幅器の反転入力端子
と前記第１の演算増幅器の出力端子との間に配した第１
の抵抗要素と，前記第１の演算増幅器の反転入力端子と
前記第２の演算増幅器の出力端子との間に配した第３の
容量と，前記第２の演算増幅器の反転入力端子と前記第
２の演算増幅器の出力端子との間に配した第４の容量
と，前記第２の演算増幅器の反転入力端子と前記第２の
演算増幅器の出力端子との間に配した第２の抵抗要素
と，前記第２の演算増幅器の反転入力端子と基準電位と
の間に配した第５の容量と，信号出力端子と前記第１の
演算増幅器の反転入力端子との間に配した第６の容量
と，信号出力端子と前記第２の演算増幅器の反転入力端
子との間に配した第７の容量と，前記第１の演算増幅器
の出力端子と前記第２の演算増幅器の非反転入力端子と
の間に配した，入出力伝達関数の分母が２次の項と１次
の項と定数項とで成り分子が２次の項と定数項とで成る
第１のフィルタ回路と，前記第２の演算増幅器の出力端
子と信号出力端子との間に配した，入出力伝達関数の分
母が２次の項と１次の項と定数項とで成り分子が１次の
項だけで成る第２のフィルタ回路とから構成されたフィ
ルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23979395A JP3497023B2 (ja) | 1995-09-19 | 1995-09-19 | フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23979395A JP3497023B2 (ja) | 1995-09-19 | 1995-09-19 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0983297A true JPH0983297A (ja) | 1997-03-28 |
| JP3497023B2 JP3497023B2 (ja) | 2004-02-16 |
Family
ID=17049965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23979395A Expired - Fee Related JP3497023B2 (ja) | 1995-09-19 | 1995-09-19 | フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3497023B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107124179A (zh) * | 2017-05-08 | 2017-09-01 | 安康学院 | 一种检测微弱光电流信号的锁相放大器 |
| CN107743019A (zh) * | 2017-12-05 | 2018-02-27 | 池州学院 | 一种低频功率放大器 |
| WO2021113011A1 (en) * | 2019-12-06 | 2021-06-10 | Qualcomm Incorporated | Phase shifter with active signal phase generation |
| CN115755049A (zh) * | 2022-11-11 | 2023-03-07 | 中国科学院空天信息创新研究院 | 基于可变带阻滤波器的fmcwsar系统及其成像方法 |
-
1995
- 1995-09-19 JP JP23979395A patent/JP3497023B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107124179A (zh) * | 2017-05-08 | 2017-09-01 | 安康学院 | 一种检测微弱光电流信号的锁相放大器 |
| CN107124179B (zh) * | 2017-05-08 | 2024-02-27 | 安康学院 | 一种检测微弱光电流信号的锁相放大器 |
| CN107743019A (zh) * | 2017-12-05 | 2018-02-27 | 池州学院 | 一种低频功率放大器 |
| WO2021113011A1 (en) * | 2019-12-06 | 2021-06-10 | Qualcomm Incorporated | Phase shifter with active signal phase generation |
| US11569555B2 (en) | 2019-12-06 | 2023-01-31 | Qualcomm Incorporated | Phase shifter with active signal phase generation |
| CN115755049A (zh) * | 2022-11-11 | 2023-03-07 | 中国科学院空天信息创新研究院 | 基于可变带阻滤波器的fmcwsar系统及其成像方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3497023B2 (ja) | 2004-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11984859B2 (en) | Chopper amplifying circuit employing negative impedance compensation technique | |
| US5844442A (en) | Low voltage fully differential operational amplifier with improved common mode circuitry | |
| JPH09501798A (ja) | 電荷移送装置 | |
| US5578965A (en) | Tunable operational transconductance amplifier and two-quadrant multiplier employing MOS transistors | |
| US7446602B2 (en) | Switched capacitor amplifier circuit and method for operating a switched capacitor amplifier circuit | |
| JPH07114349B2 (ja) | デューティ制御回路装置 | |
| Pérez-Bailón et al. | A 0.18 μm CMOS widely tunable low pass filter with sub-hz cutoff frequencies | |
| US6396334B1 (en) | Charge pump for reference voltages in analog to digital converter | |
| US20210050829A1 (en) | Analog front-end circuit for conditioning a sensor signal | |
| JPH04330817A (ja) | 集積フィルタ回路 | |
| Pérez-Bailón et al. | A 1V–1.75 μW Gm-C low pass filter for bio-sensing applications | |
| JPH02219314A (ja) | スイッチドキャパシタを備えた全差動フィルタ | |
| JP3497023B2 (ja) | フィルタ回路 | |
| KR102615524B1 (ko) | 포지티브 피드백 루프와 네거티브 커패시턴스 방식의 입력 임피던스 증폭 회로 | |
| Mulder et al. | A 3.3 V current-controlled√-domain oscillator | |
| CN114826171A (zh) | 一种用于便携式健康监测装置的模拟前端感知放大器 | |
| JP3497022B2 (ja) | フィルタ回路 | |
| JPH03196280A (ja) | 多入力演算増幅回路とそれを用いた積分回路 | |
| Abhilash et al. | A high gain, high CMRR two-stage fully differential amplifier using g m/I d technique for bio-medical applications | |
| US4992756A (en) | Low offset transconductance amplifier in an analog electronic cochlea | |
| JPS6156501A (ja) | 整流回路 | |
| Udupa et al. | ECG analog front-end in 180 nm CMOS technology | |
| JPH0983452A (ja) | 受光回路 | |
| GB2052200A (en) | Oscillator having low noise signal extraction circuit | |
| US20210326113A1 (en) | Power efficient sum-of-products calculation device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20091128 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20101128 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |