JPH0983308A - フリップフロップ回路 - Google Patents
フリップフロップ回路Info
- Publication number
- JPH0983308A JPH0983308A JP7233686A JP23368695A JPH0983308A JP H0983308 A JPH0983308 A JP H0983308A JP 7233686 A JP7233686 A JP 7233686A JP 23368695 A JP23368695 A JP 23368695A JP H0983308 A JPH0983308 A JP H0983308A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- clock signal
- clock
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Communication System (AREA)
Abstract
(57)【要約】
【目的】入力データ信号とクロック信号を入力して出力
データ信号を出力する、通常のフリップフロップ回路と
しての動作の他に、クロック信号入力が無い場合でも、
入力データ信号と同一の信号を出力データ信号として出
力する。 【構成】クロック信号によってデータ信号を制御するク
ロックドゲート５，６，７，８と、インバータ回路９，
１０，１１と、クロック信号入力の有無を判断し、その
状態に応じてクロック信号または制御信号を出力するク
ロック入力判別回路４からなる。クロック信号入力が有
るときは、クロック入力判別回路４はクロック信号をそ
のまま出力し、フリップフロップ回路は通常動作する。
クロック信号入力が無い場合は、クロック入力判別回路
４から制御信号を出力し、クロックドゲート５，６，
７，８にその制御信号を入力することによって、データ
入力端子１から入力されたデータ信号は、そのままデー
タ出力端子３に伝送される。
データ信号を出力する、通常のフリップフロップ回路と
しての動作の他に、クロック信号入力が無い場合でも、
入力データ信号と同一の信号を出力データ信号として出
力する。 【構成】クロック信号によってデータ信号を制御するク
ロックドゲート５，６，７，８と、インバータ回路９，
１０，１１と、クロック信号入力の有無を判断し、その
状態に応じてクロック信号または制御信号を出力するク
ロック入力判別回路４からなる。クロック信号入力が有
るときは、クロック入力判別回路４はクロック信号をそ
のまま出力し、フリップフロップ回路は通常動作する。
クロック信号入力が無い場合は、クロック入力判別回路
４から制御信号を出力し、クロックドゲート５，６，
７，８にその制御信号を入力することによって、データ
入力端子１から入力されたデータ信号は、そのままデー
タ出力端子３に伝送される。
Description
【０００１】
【産業上の利用分野】本発明はフリップフロップ回路に
係り、特に、データスルー機能を持つフリップフロップ
回路に関する。
係り、特に、データスルー機能を持つフリップフロップ
回路に関する。
【０００２】
【従来の技術】従来のフリップフロップ回路は、クロッ
ク信号が入力されない場合は動作しない回路になってい
る。
ク信号が入力されない場合は動作しない回路になってい
る。
【０００３】また、従来のデータスルー機能を持つフリ
ップフロップ回路は、モード切替信号を入力することに
よってデータスルー機能を有するモード切替形（通常の
フリップフロップ動作モード or データスルーモード）
である。その実施例として図３に従来例（特開平４−１
６７６１２号公報）を示す。
ップフロップ回路は、モード切替信号を入力することに
よってデータスルー機能を有するモード切替形（通常の
フリップフロップ動作モード or データスルーモード）
である。その実施例として図３に従来例（特開平４−１
６７６１２号公報）を示す。
【０００４】図３に示すように、クロックドゲート４
７，４８，４９，５０と、インバータ回路５１，５２で
構成されるフリップフロップ回路において、モード切替
信号４４とクロック信号４２、クロック反転信号４３を
入力とし、四つのクロックドゲートが受けるクロック信
号を、モード切替信号４４により、クロック信号４２、
クロック反転信号４３に依存することなく、クロックド
ゲート４７，４９を開放し、クロックドゲート４８，５
０を閉じるように制御するクロック制御回路４６を設
け、フリップフロップ回路の入力信号４１をフリップフ
ロップ回路の出力端子４５にデータスルーする機能を有
する。
７，４８，４９，５０と、インバータ回路５１，５２で
構成されるフリップフロップ回路において、モード切替
信号４４とクロック信号４２、クロック反転信号４３を
入力とし、四つのクロックドゲートが受けるクロック信
号を、モード切替信号４４により、クロック信号４２、
クロック反転信号４３に依存することなく、クロックド
ゲート４７，４９を開放し、クロックドゲート４８，５
０を閉じるように制御するクロック制御回路４６を設
け、フリップフロップ回路の入力信号４１をフリップフ
ロップ回路の出力端子４５にデータスルーする機能を有
する。
【０００５】
【発明が解決しようとする課題】本発明の目的は、クロ
ック信号入力が有る場合は、通常のフリップフロップ回
路として動作し、クロック信号入力が無い場合でも、入
力データ信号と同一の信号を出力データ信号として出力
することができる回路を提供することにある。
ック信号入力が有る場合は、通常のフリップフロップ回
路として動作し、クロック信号入力が無い場合でも、入
力データ信号と同一の信号を出力データ信号として出力
することができる回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明のフリップフロッ
プ回路は、クロック信号入力部に、クロック信号入力の
有無を判断する回路と、その出力された信号によってク
ロック信号または制御信号を出力する回路を設けること
によって、通常動作とデータスルー機能を共有するフリ
ップフロップ回路となる。
プ回路は、クロック信号入力部に、クロック信号入力の
有無を判断する回路と、その出力された信号によってク
ロック信号または制御信号を出力する回路を設けること
によって、通常動作とデータスルー機能を共有するフリ
ップフロップ回路となる。
【０００７】
【実施例】本発明であるフリップフロップ回路を図１に
ブロック図で示す。本実施例は、クロック信号によって
データ信号を制御するクロックドゲート５，６，７，８
と、インバータ回路９，１０，１１と、クロック信号入
力の有無を判断し、その状態に応じてクロック信号また
は制御信号を出力するクロック入力判別回路４で構成さ
れている。
ブロック図で示す。本実施例は、クロック信号によって
データ信号を制御するクロックドゲート５，６，７，８
と、インバータ回路９，１０，１１と、クロック信号入
力の有無を判断し、その状態に応じてクロック信号また
は制御信号を出力するクロック入力判別回路４で構成さ
れている。
【０００８】次に動作について説明する。クロック信号
入力が有るときは、クロック入力判別回路４はクロック
信号をそのまま出力し、通常のフリップフロップ回路と
して動作する。クロック信号入力が無い場合は、クロッ
ク入力判別回路４より制御信号を出力し、クロックドゲ
ート５，６，７，８にその制御信号を入力することによ
って、データ入力端子１から入力されたデータ信号は、
そのままデータ出力端子３に伝送される。
入力が有るときは、クロック入力判別回路４はクロック
信号をそのまま出力し、通常のフリップフロップ回路と
して動作する。クロック信号入力が無い場合は、クロッ
ク入力判別回路４より制御信号を出力し、クロックドゲ
ート５，６，７，８にその制御信号を入力することによ
って、データ入力端子１から入力されたデータ信号は、
そのままデータ出力端子３に伝送される。
【０００９】本発明のフリップフロップ回路の実施例を
図２にブロック図で示す。本実施例は、上述のクロック
入力判別回路４について具体的な例を挙げたものであ
る。クロック入力判別回路２４は、ピーク検出器２５、
コンパレータ２６、オア回路２７，２９、アンド回路２
８，３０で構成されている。
図２にブロック図で示す。本実施例は、上述のクロック
入力判別回路４について具体的な例を挙げたものであ
る。クロック入力判別回路２４は、ピーク検出器２５、
コンパレータ２６、オア回路２７，２９、アンド回路２
８，３０で構成されている。
【００１０】次に動作について説明する。クロック信号
入力端子２２から入力されるクロック信号は、信号成分
が有るか無いかをピーク検出器２５で判断され、コンパ
レータ２６によってロー・ハイレベルの信号に変換され
る。クロック信号が有る場合はハイレベル、クロック信
号が無い場合はローレベルの信号を出力する。図４に示
す通常のフリップフロップ回路の場合、クロックドゲー
ト６４，６５また、６６，６７にはそれぞれ逆位相のク
ロック信号が入力されるはずであるが、本実施例の場
合、クロック信号入力が無いときは、オア回路２７，２
９にハイレベルの信号、アンド回路２８，３０にローレ
ベルの信号が入力されるので、オア回路２７，２９の出
力信号はハイレベル、アンド回路２８，３０の出力信号
はローレベルに設定され、クロックドゲート３１，３３
は開放、クロックドゲート３２，３４は閉じることによ
って、データ入力端子２１から入力されたデータ信号
は、そのままデータ出力端子２３に伝送される。クロッ
ク信号が有る場合は、オア回路２７，２９にローレベル
の信号、アンド回路２８，３０にハイレベルの信号が入
力されるので、クロック信号は何の制御も受けずに各ク
ロックドゲート３１，３２，３３，３４に入力され、通
常のフリップフロップ回路として動作する。
入力端子２２から入力されるクロック信号は、信号成分
が有るか無いかをピーク検出器２５で判断され、コンパ
レータ２６によってロー・ハイレベルの信号に変換され
る。クロック信号が有る場合はハイレベル、クロック信
号が無い場合はローレベルの信号を出力する。図４に示
す通常のフリップフロップ回路の場合、クロックドゲー
ト６４，６５また、６６，６７にはそれぞれ逆位相のク
ロック信号が入力されるはずであるが、本実施例の場
合、クロック信号入力が無いときは、オア回路２７，２
９にハイレベルの信号、アンド回路２８，３０にローレ
ベルの信号が入力されるので、オア回路２７，２９の出
力信号はハイレベル、アンド回路２８，３０の出力信号
はローレベルに設定され、クロックドゲート３１，３３
は開放、クロックドゲート３２，３４は閉じることによ
って、データ入力端子２１から入力されたデータ信号
は、そのままデータ出力端子２３に伝送される。クロッ
ク信号が有る場合は、オア回路２７，２９にローレベル
の信号、アンド回路２８，３０にハイレベルの信号が入
力されるので、クロック信号は何の制御も受けずに各ク
ロックドゲート３１，３２，３３，３４に入力され、通
常のフリップフロップ回路として動作する。
【００１１】
【発明の効果】本発明を用いることにより、クロック信
号が無い場合でも、フリップフロップ回路内をデータ伝
送することが可能となり、同期系・非同期系回路に共用
できる。
号が無い場合でも、フリップフロップ回路内をデータ伝
送することが可能となり、同期系・非同期系回路に共用
できる。
【図面の簡単な説明】
【図１】本発明のフリップフロップ回路のブロック図。
【図２】本発明のフリップフロップ回路の実施例を示す
ブロック図。
ブロック図。
【図３】従来例の一実施例のブロック図。
【図４】通常のフリップフロップ回路のブロック図。
１…データ信号入力端子、 ２…クロック信号入力端子、 ３…出力端子、 ４…クロック入力判別回路、 ５，６，７，８…クロックドゲート、 ９，１０，１１…インバータ回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/06
Claims (4)
- 【請求項１】入力データ信号とクロック信号とを入力し
出力データ信号を出力するフリップフロップ回路におい
て、前記クロック信号の入力部に、前記クロック信号の
入力の有無を判断し、その状態に応じて前記クロック信
号または制御信号を出力する回路を設けることによっ
て、前記クロック信号の入力が無い場合は、前記入力デ
ータ信号と同一の信号を前記出力データ信号として出力
することを特徴とするフリップフロップ回路。 - 【請求項２】入力データ信号とクロック信号とを入力し
出力データ信号を出力するフリップフロップを含む回路
において、前記クロック信号の入力の有無を判断し、そ
の状態に応じて前記クロック信号または制御信号を出力
する回路と、前記制御信号によってフリップフロップ部
のデータスルーを可能とする回路を設けることによっ
て、前記クロック信号の入力が無い場合は、出力データ
信号として出力することを特徴とするフリップフロップ
回路。 - 【請求項３】請求項１または２の何れかを内蔵したＩ
Ｃ。 - 【請求項４】請求項１，２または３の何れかを備えた光
伝送モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7233686A JPH0983308A (ja) | 1995-09-12 | 1995-09-12 | フリップフロップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7233686A JPH0983308A (ja) | 1995-09-12 | 1995-09-12 | フリップフロップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983308A true JPH0983308A (ja) | 1997-03-28 |
Family
ID=16958958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7233686A Pending JPH0983308A (ja) | 1995-09-12 | 1995-09-12 | フリップフロップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983308A (ja) |
-
1995
- 1995-09-12 JP JP7233686A patent/JPH0983308A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6260152B1 (en) | Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains | |
| US5148052A (en) | Recirculating transparent latch employing a multiplexing circuit | |
| JP3380329B2 (ja) | ディジタルデータ調停装置 | |
| JPH0983308A (ja) | フリップフロップ回路 | |
| US5565803A (en) | Digital input threshold switching circuit | |
| US6041418A (en) | Race free and technology independent flag generating circuitry associated with two asynchronous clocks | |
| GB2307365A (en) | A transparent latch immune to control signal race hazard | |
| WO1997016779A3 (de) | Eingabesicherungs- und transaktionseinheit für digitale informationen und verfahren zur eingabesicherung und für transaktionen von digitalen informationen | |
| SU1624532A1 (ru) | Д-триггер | |
| JP2575895B2 (ja) | 集積回路の制御信号切換装置 | |
| JP2907165B2 (ja) | 論理合成システム | |
| JPS61230516A (ja) | パルス信号監視回路 | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JPH0369212A (ja) | プログラマブル・カウンタ回路 | |
| JP2606665Y2 (ja) | 電子回路 | |
| KR910010325A (ko) | 퍼스널 컴퓨터를 이용한 데이타 전송시스템 | |
| JP3299387B2 (ja) | 入力判別回路 | |
| KR950008460B1 (ko) | 무입력상태 검출회로 | |
| JP2556169B2 (ja) | クロック切替回路 | |
| JPS59156049A (ja) | 信号検出回路 | |
| JPH06104875A (ja) | シリアルポート | |
| JPH031610A (ja) | 信号検出回路 | |
| KR19980016416A (ko) | 교환기에 있어서 알람수집장치 및 방법 | |
| JPH0434790A (ja) | Ｆｉｆｏ型メモリ | |
| JPH0514138A (ja) | 仮保持機能付きラツチ回路 |