JPH0983725A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 回路規模を大きくすることなく、消費電力を
抑えた、安価な映像信号処理装置を構成する。 【解決手段】 ＣＣＤリニアセンサ１から出力される２
相の出力信号の内の奇数番目の画素の出力信号をトラン
ジスタ２のベース端子に供給し、偶数番目の画素の出力
信号をトランジスタ３のベース端子に供給して、トラン
ジスタ４のコレクタ端子と抵抗２６との接続点より１相
の映像信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像信号を処理す
る映像信号処理装置に関する。

【０００２】

【従来の技術】従来、ディジタルビデオテープレコーダ
いわゆるディジタルＶＴＲに記録媒体として使用する磁
気テープの品質評価装置においては、光学センサを用い
て非接触で磁気テープの磁性面の欠陥検出を行う方法が
知られている。

【０００３】この場合、上記光学センサとしては、具体
的には、複数の電荷結合素子いわゆるＣＣＤが直線上に
配置されたＣＣＤリニアセンサが用いられている。磁気
テープの欠陥を高精度に検出するためには、高解像度
で、読み出し速度が高速な、高性能のＣＣＤリニアセン
サが要求される。

【０００４】近年、半導体技術の進歩と共に、最近で
は、総画素数が５０００画素以上で、転送クロック周波
数が４０ＭＨｚ以上のＣＣＤリニアセンサが開発されて
いる。

【０００５】ＣＣＤリニアセンサによって検出される総
画素数が増加すると、各画素信号を読み出す転送クロッ
ク周波数も高くなる。よって、転送クロック周波数を一
定に保つためには、転送クロック周波数を総画素数に比
例して高くする必要がある。

【０００６】例えば、１０００画素（ピクセル）分のＣ
ＣＤからの画素信号を１００μｓで読み出すためには、
転送クロック周波数は１０ＭＨｚとなる。

【０００７】画素数を５倍の５０００画素に増やした場
合に、１０００画素分の画素信号を転送する場合の転送
クロック周波数と同じ転送クロック周波数では５倍の読
み出し時間となる。よって、１０００画素分の画素信号
を転送する場合の読み出し時間と同じ読み出し時間を保
つためには、転送クロック周波数を５倍に上げる必要が
ある。

【０００８】従って、画素数を増やして高精度な欠陥検
出を行うためには、高い転送クロック周波数で動作可能
なＣＣＤが必要になる。

【０００９】しかし、転送クロック周波数を画素数の増
加に比例させてどこまでも高くすることは困難である。
従って、ＣＣＤリニアセンサから出力される画素信号を
２チャンネルに分割し、半分の転送クロック周波数で、
従来のＣＣＤリニアセンサと同じ読み出し時間内に画素
信号の読み出しが完了する方法が用いられている。

【００１０】

【発明が解決しようとする課題】ところで、上述の方法
では、高速な画素信号の読み出しを可能にするために、
ＣＣＤリニアセンサから出力される映像信号を、奇数番
目の画素信号及び偶数番目の画素信号に分割して転送す
る。このとき、隣合う画素信号を奇数番目の画素信号と
偶数番目の画素信号とに振り分けるため、映像信号の出
力も２チャンネルとなる。

【００１１】この２チャンネルの映像信号は、それぞれ
独立の回路で信号処理されるので、１チャンネルの連続
した映像信号を出力する単相型のＣＣＤリニアセンサと
比較して、回路構成は２倍の規模となる。

【００１２】また、２チャンネルの映像信号を処理する
２つの回路における特性差をなくすためには高度な調整
が必要であり、単相型のＣＣＤリニアセンサと比較し
て、消費電力が増加し、コストがかかる。

【００１３】また、上記問題点を解決するために、２相
の画素信号の出力を切り換えて出力しようとする場合に
は、高価な広帯域アナログスイッチが必要となる。この
広帯域のアナログスイッチは、非常に高価なものが多
く、消費電力も大きい。

【００１４】そこで、本発明は上述の実情に鑑み、回路
規模を大きくすることなく、消費電力を抑えた、安価に
構成することができる映像信号処理装置を提供するもの
である。

【００１５】

【課題を解決するための手段】本発明に係る映像信号処
理装置は、複数の受光素子を備え、映像の各画素に応じ
た光を受光して検出し、２相の信号を出力する画素デー
タ検出手段と、上記画素データ検出手段からの一方の出
力信号がベース端子に供給される第１のトランジスタ
と、上記第１のトランジスタのエミッタ端子にエミッタ
端子が接続され、上記画素データ検出手段からの他方の
出力信号がベース端子に供給される第２のトランジスタ
と、上記第１のトランジスタと上記第２のトランジスタ
との共通エミッタ端子にエミッタ端子が接続され、負荷
抵抗にコレクタ端子が接続され、上記負荷抵抗と上記コ
レクタ端子との接続点より出力信号が取り出される第３
のトランジスタとを備えて成る。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。

【００１７】図１には、本発明に係る映像信号処理装置
の実施の形態の概略的な構成を示す。

【００１８】この映像信号処理装置は、複数の受光素子
を備え、映像の各画素に応じた光を受光して検出し、２
相の信号を出力する画素データ検出手段であるＣＣＤリ
ニアセンサ１と、上記ＣＣＤリニアセンサ１からの一方
の出力信号がベース端子に供給される第１のトランジス
タであるトランジスタ２と、上記トランジスタ２のエミ
ッタ端子にエミッタ端子が接続され、上記ＣＣＤリニア
センサ１からの他方の出力信号がベース端子に供給され
る第２のトランジスタであるトランジスタ３と、上記ト
ランジスタ２と上記トランジスタ３との共通エミッタ端
子にエミッタ端子が接続され、負荷抵抗である抵抗２６
にコレクタ端子が接続され、上記抵抗２６と上記コレク
タ端子との接続点より出力信号が取り出される第３のト
ランジスタであるトランジスタ４とを備えて成る。

【００１９】次に、この映像信号処理装置の構成につい
て説明する。

【００２０】図１のＣＣＤリニアセンサ１は、各画素信
号を、奇数番目（ＯＤＤ）及び偶数番目（ＥＶＥＮ）の
２相に分割して転送するタイプのＣＣＤリニアセンサで
ある。このＣＣＤリニアセンサ１の概略的な構成を図２
に示す。

【００２１】このＣＣＤリニアセンサ１は、１８個の端
子を備える。また、このＣＣＤリニアセンサ１の受光部
１００は、複数の受光素子であるＣＣＤが直線上に設け
られ、１ラインの有効画素は画素Ｓ₁〜Ｓ₅₁₅₀までの５
１５０画素分である。この有効画素Ｓの前後には、ブラ
ンキング部として、図３に示すように、画素Ｄ₁〜Ｄ₇₄
の７４画素分のダミー信号期間Ｗ₂₁及び画素Ｄ₇₅〜Ｄ₉₄
の２０画素分のダミー信号期間Ｗ₂₂があり、１ラインの
出力期間Ｗ₃は５２４４画素分となる。

【００２２】また、ダミー信号の内の画素Ｄ₂₅〜Ｄ₇₂ま
での４８画素分の期間Ｗ₁は光学的黒を示す。

【００２３】このＣＣＤリニアセンサ１の電源電圧とし
て、電源４１からの＋１２Ｖの電圧を用い、コンデンサ
３１、３２、３３が接続された３つの電源端子ＶＤＤに
それぞれ供給される。

【００２４】このＣＣＤリニアセンサ１のＲＯＧ端子か
ら入力される信号がＲＯＧパルスジェネレータ１１１に
送られることにより、ＲＯＧパルスジェネレータ１１１
からリードアウトゲート１０１及びリードアウトゲート
１０２に、図３Ａのタイミング信号がそれぞれ出力され
る。

【００２５】このタイミング信号により、検出された奇
数番目の画素の光量に相当する電圧が、リードアウトゲ
ート１０１を介してＣＣＤアナログシフトレジスタ１０
３に出力され、検出された偶数番目の画素の光量に相当
する電圧が、リードアウトゲート１０２を介してＣＣＤ
アナログシフトレジスタ１０４に出力される。上記ＣＣ
Ｄアナログシフトレジスタ１０３からの奇数番目の画素
の電圧は、出力アンプ１０９を介して端子ＶＯＯから出
力され、上記ＣＣＤアナログシフトレジスタ１０４から
の偶数番目の画素の電圧は、出力アンプ１１０を介して
端子ＶＯＥから出力される。

【００２６】具体的には、端子ＶＯＯからの出力信号
は、図３Ｂに示す端子ＲＳＯから入力されるタイミング
信号に基づいて、図３Ｃに示すように、奇数番目の画素
毎に順次出力される。また、端子ＶＯＥからの出力信号
は、図３Ｄに示す端子ＲＳＥから入力されるタイミング
信号に基づいて、図３Ｅに示すように、偶数番目の画素
毎に順次出力される。このとき、奇数番目の画素の出力
信号と偶数番目の画素の出力信号との位相差は１８０°
となり、逆相の状態となっている。

【００２７】上述のように、２相の出力信号の内の一方
の出力信号に対して、他方の出力信号を１８０°シフト
させた逆相の信号として設定することにより、一方の出
力信号が映像信号を出力している期間には、他方の出力
信号は無効な信号の期間となるので、２相の画素の出力
信号を切り換えて、１チャンネルの映像信号を出力する
ことができる。

【００２８】出力信号の内の画素信号は、図４の斜線部
に示すように、反転されて電圧の低い下側に向かって出
力される。画素信号の電位が低いほど、明るい画素であ
る。このとき、無効信号の電位Ｖｏｓは、画素信号の電
位Ｖｏｓ₁や電位Ｖｏｓ₂と比較して、明らかに高い電位
の区間となる。具体的には、接地端子ＧＮＤとＣＣＤリ
ニアセンサ１からの無効信号の電位との電位差Ｖｏｓは
約６Ｖであり、このＣＣＤリニアセンサ１からの出力信
号には約６Ｖの直流オフセット電圧が加わっている。

【００２９】この端子ＶＯＯからの奇数番目の画素の出
力信号は抵抗１１を介してトランジスタ２のベース端子
に供給され、端子ＶＯＥからの偶数番目の画素の出力信
号は抵抗１２を介してトランジスタ３のベース端子に供
給される。このとき、抵抗１１を介した出力信号は、抵
抗１３を介して、接地された可変抵抗１５によって調整
され、抵抗１２を介した出力信号は、抵抗１４を介し
て、上記可変抵抗１５によって調整される。尚、トラン
ジスタ２及びトランジスタ３にはＰＮＰ型トランジスタ
を用いており、トランジスタ２及びトランジスタ３のエ
ミッタ端子は直接に接続されて、共通エミッタ端子とな
っている。

【００３０】また、上記ＣＣＤリニアセンサ１からの出
力信号は、上述のように、約６Ｖのオフセット電圧が加
わっているので、トランジスタ２及びトランジスタ３の
コレクタ端子は、バイアス的に直接に接地することが可
能である。

【００３１】上記トランジスタ２及びトランジスタ３の
ベース端子への入力信号は、上述のように、一方が映像
信号である期間は、他方は映像信号よりも明らかに電位
が高い無効信号の期間である。従って、例えば、ある時
間にトランジスタ２のベース端子に映像信号が加えられ
るならば、トランジスタ３のベース端子には、上記トラ
ンジスタ２のベース端子に加えられる映像信号の電位よ
りも高い電位の無効信号が加えられる。

【００３２】このような条件の入力信号が、エミッタ端
子が直接に接続された２個のＰＮＰ型トランジスタであ
るトランジスタ２及びトランジスタ３に印加されると、
エミッタ端子の電位が共通であるために、より高い電位
の信号が印加されたトランジスタの電位はカットオフさ
れ、より低い電位の信号が印加されたトランジスタのみ
がアクティブとなる。これにより、極めて簡単な回路構
成で広帯域な切り換え回路を実現することができる。

【００３３】トランジスタ２、３の共通エミッタ端子
は、抵抗１６を介してトランジスタ６のコレクタ端子に
接続されると共に、さらに抵抗１７を介してトランジス
タ４のエミッタ端子に接続される。

【００３４】これにより、トランジスタ２とトランジス
タ３とは切り換え動作が行われると同時に、アクティブ
（ＯＮ）になったトランジスタ２又はトランジスタ３と
トランジスタ４とにより差動増幅器が構成される。

【００３５】上述のように、電位の低い映像信号が入力
されたトランジスタがアクティブ（ＯＮ）になるので、
差動増幅器からは、ＣＣＤリニアセンサ１からの２相の
出力信号の内の映像信号のみが選択されることになり、
無効信号が阻止されて、奇数番目の画素の出力信号と偶
数番目の画素の出力信号とが連続した１相の映像信号が
出力される。

【００３６】具体的には、図５Ａに示す、一方のトラン
ジスタからの出力信号と、図５Ｂに示す、図５Ａの一方
のトランジスタからの出力信号とは１８０°の位相差を
もつ逆相の信号である他方のトランジスタからの出力信
号とを切り換えることにより、図５Ｃの１相の映像信号
となる。

【００３７】尚、各相の出力信号においては、限界周波
数に近い周波数を使用しているので、各出力信号のパル
ス幅は図５Ａ及び図５Ｂに示すものとなる。よって、図
４の各画素信号の幅Ｗ₄₁、Ｗ₄₂は調整することができ
る。

【００３８】上記差動増幅器で増幅された映像信号の出
力は、差動増幅器を構成する一方のトランジスタ４のコ
レクタ端子に接続された抵抗２６の両端に発生する。こ
の抵抗２６は、一方が接地されているので、上記差動増
幅器の出力電位は、接地電位である０Ｖに近い値とする
ことが可能であり、また、ＣＣＤリニアセンサ１からの
出力である約６Ｖのオフセット電位も、上記差動増幅器
によって同時にキャンセルすることが可能となる。

【００３９】ここで、＋１２Ｖの電源４２からの電圧
は、コンデンサ２０に蓄積されると共に、抵抗１８を介
してトランジスタ６のエミッタ端子に供給され、抵抗１
９を介してコンデンサ５のベース端子及びコレクタ端子
に供給される。このトランジスタ５のエミッタ端子から
の出力は、コンデンサ２２に蓄積されると共に、抵抗２
１を介してトランジスタ６のベース端子に供給され、ま
た、コンデンサ２５及び抵抗２４が接続された抵抗２３
を介してトランジスタ４のベース端子に供給される。

【００４０】これにより、トランジスタ６は、トランジ
スタ２とトランジスタ４、あるいはトランジスタ３とト
ランジスタ４とにより構成される差動増幅器の電流源と
なり、トランジスタ５は、トランジスタ４の温度特性を
補償するためのダイオードとなり、抵抗１９、２３、２
４と共に、トランジスタ４、６のバイアス電圧を設定し
ている。

【００４１】上記差動増幅器を構成するトランジスタ４
からの出力電位は、抵抗２７を介してトランジスタ７の
ベース端子に供給される。このトランジスタ７は、トラ
ンジスタ４と抵抗２６との接続点に発生する差動増幅器
の出力用のエミッタフォロワである。これにより、トラ
ンジスタ７のエミッタ端子からの出力信号の駆動インピ
ーダンスを下げて、安定な駆動を行うことが可能とな
る。この出力信号は１相の映像信号であり、信号出力端
子８から出力される。

【００４２】尚、トランジスタ７のコレクタ端子には、
コンデンサ２８が接続された＋５Ｖの電源４３からの電
圧が供給され、エミッタ端子には、抵抗２９を介して−
５Ｖの電源及びコンデンサ３０が接続される。

【００４３】また、図６に示すように、上記トランジス
タ２のコレクタ端子には抵抗５１が接続され、上記トラ
ンジスタ３のコレクタ端子には抵抗５２が接続された構
成としてもよい。

【００４４】

【発明の効果】以上の説明からも明かなように、本発明
に係る映像信号処理装置は、複数の受光素子を備え、映
像の各画素に応じた光を受光して検出し、２相の信号を
出力する画素データ検出手段と、上記画素データ検出手
段からの一方の出力信号がベース端子に供給される第１
のトランジスタと、上記第１のトランジスタのエミッタ
端子にエミッタ端子が接続され、上記画素データ検出手
段からの他方の出力信号がベース端子に供給される第２
のトランジスタと、上記第１のトランジスタと上記第２
のトランジスタとの共通エミッタ端子にエミッタ端子が
接続され、負荷抵抗にコレクタ端子が接続され、上記負
荷抵抗と上記コレクタ端子との接続点より出力信号が取
り出される第３のトランジスタとを備えて成ることによ
り、２相の出力信号を１相の映像信号に統合することが
できるので、２つの出力信号に対してそれぞれ信号処理
回路を必要とせず、信号処理回路の規模を従来の信号処
理回路の規模の約半分に削減することができる。これに
より、２つの信号処理回路の特性差によって生じる２つ
の出力信号の特性のばらつきをなくすことができ、２つ
の出力信号間の厳密な調整による特性合わせを行う必要
が無くなる。また、信号処理回路のコストを抑え、回路
スペース及び消費電力を削減することができる。

【図面の簡単な説明】

【図１】本発明に係る映像信号処理装置の実施の形態の
概略的な構成図である。

【図２】ＣＣＤリニアセンサの概略的な構成図である。

【図３】２相の出力信号のタイミングチャートである。

【図４】映像信号及び無効信号の電位を説明するための
図である。

【図５】２相の出力信号を用いて１相の映像信号を出力
する場合を模式的に示す図である。

【図６】本発明に係る他の映像信号処理装置の実地の形
態の概略的な構成図である。

【符号の説明】

１ ＣＣＤリニアセンサ ２、３、４、５、６、７ トランジスタ １１、１２、１３、１４、１５、１６、１７、１８、１
９ 抵抗 ２３、２４、２６、２９ 抵抗 ２０、２２、２５、２８、３０、３１、３２、３３ コ
ンデンサ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 映像信号を処理する映像信号処理装置に
   おいて、 複数の受光素子を備え、映像の各画素に応じた光を受光
   して検出し、２相の信号を出力する画素データ検出手段
   と、 上記画素データ検出手段からの一方の出力信号がベース
   端子に供給される第１のトランジスタと、 上記第１のトランジスタのエミッタ端子にエミッタ端子
   が接続され、上記画素データ検出手段からの他方の出力
   信号がベース端子に供給される第２のトランジスタと、 上記第１のトランジスタと上記第２のトランジスタとの
   共通エミッタ端子にエミッタ端子が接続され、負荷抵抗
   にコレクタ端子が接続され、上記負荷抵抗と上記コレク
   タ端子との接続点より出力信号が取り出される第３のト
   ランジスタとを備えて成ることを特徴とする映像信号処
   理装置。
2. 【請求項２】 上記２相の信号の位相差は１８０度であ
   ることを特徴とする請求項１記載の映像信号処理装置。
3. 【請求項３】 上記第１のトランジスタ又は上記第２の
   トランジスタと上記第３のトランジスタとにより差動増
   幅器を構成することを特徴とする請求項１記載の映像信
   号処理装置。