JPH0984047A - ジッタ除去回路、くし型フィルタ、および映像信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 複合映像信号の水平同期信号のジッタを除去
する。 【解決手段】 位相比較回路８２において、水平同期信
号（入力信号）と、タイミング発生回路８１が発生す
る、水平同期信号と同一周期のパルスとの位相が比較さ
れ、判別回路８３において、その比較結果に基づいて、
水平同期信号の周期が安定しているかどうかが判定され
る。スイッチ８４は、その判定結果に基づいて、端子８
４ａまたは８４ｂを選択し、これにより、タイミング発
生回路８１により発生されたパルスまたは水平同期信号
のうちのいずれか一方が出力される。そして、タイミン
グ発生回路８１では、スイッチ８４から出力される信号
に対応して、自身が出力しているパルスの位相が制御さ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ジッタ除去回路、
くし型フィルタ、および映像信号処理装置に関する。特
に、例えば、複合映像信号の水平同期信号などの、周期
的な入力信号に含まれるジッタを除去することができる
ようにしたジッタ除去回路、くし型フィルタ、および映
像信号処理装置に関する。

【０００２】

【従来の技術】図７は、カラーの複合映像信号から輝度
信号（Ｙ）および色信号（Ｃ）を分離（Ｙ／Ｃ分離）す
る、従来の３次元くし型フィルタの一例の構成を示して
いる。例えば、ＮＴＳＣ（National Television System
Committee）方式に準拠したカラーの複合映像信号は、
所定のサンプリングクロックのタイミングでサンプリン
グされ、フレームバッファ１０６に供給される。フレー
ムバッファ１０６は、供給された複合映像信号を１フレ
ーム分記憶し、これによりその複合映像信号を１フレー
ムに対応する時間だけ遅延し（この１フレーム分だけ遅
延された複合映像信号を、以下、適宜、遅延映像信号と
いう）、演算器６７に出力する。演算器６７には、遅延
映像信号の他、複合映像信号も供給されるようになされ
ており、そこでは、遅延信号と複合映像信号との差分が
演算されることで、色信号が算出される。

【０００３】この色信号は、ＢＰＦ（Band Pass Filte
r）６８を介することで、周辺の雑音成分が取り除かれ
て出力される。

【０００４】複合映像信号は、フレームバッファ１０６
および演算器６７の他、ＤＬ（Delay Line）６９にも供
給されている。ＤＬ６９では、演算器６７およびＢＰＦ
６８における処理時間だけ、複合映像信号が遅延され、
演算器７０に供給される。演算器７０には、ＤＬ６７か
ら複合映像信号が供給される他、ＢＰＦ６８から色信号
が供給されるようになされている。演算器７０では、Ｄ
Ｌ６９からの複合映像信号と、ＢＰＦ６８からの色信号
との差分が演算されることで、輝度信号が算出されて出
力される。

【０００５】以上のようなくし型フィルタでは、次のよ
うな原理に基づいて、Ｙ／Ｃ分離が行われる。即ち、図
８に示すように、複合映像信号を、その色副搬送波に同
期したクロックでサンプリングしたデータ（以下、適
宜、サンプリングデータという）は、色信号に注目した
場合、１フレーム前のサンプリングデータと逆相になる
という性質を有する。従って、サンプリングデータを１
フレーム分遅延し、その結果得られる遅延サンプリング
データと、（遅延していない）サンプリングデータとの
差分を求めれば、その差分が色信号となる。そして、サ
ンプリングデータから、色信号を減算すれば、その減算
値は、輝度信号となる。

【０００６】

【発明が解決しようとする課題】ところで、上述した性
質は、サンプリングデータを、正確に１フレーム遅延し
た遅延サンプリングデータについて成立するものであ
り、その遅延量が１クロックでもずれると成立しない。
従って、遅延サンプリングデータは、サンプリングデー
タを正確に１フレーム分遅延して得る必要がある。

【０００７】ＮＴＳＣ方式においては、サンプリングデ
ータを得るためのサンプリングクロックとしては、Ｙ／
Ｃ分離、合成の容易さや、ライン（水平走査線）間、フ
レーム間の処理の容易さなどを考慮して、通常、色副搬
送波の周波数ｆ_SCの４倍の周波数４ｆ_SCのクロック（色
副搬送波に同期したクロック）が用いられる。この場
合、水平同期信号の周波数をｆ_Hと表すと、ＮＴＳＣ方
式では、ｆ_SCは、ｆ_Hの４５５／２倍とされているの
で、サンプリングクロックと、水平同期信号（以下、適
宜、Ｈ（Horizontal）パルスという）との間には、式４
ｆ_SC＝９１０ｆ_Hで示される関係が成立する。

【０００８】そして、１フレームのライン数は５２５本
であるから、４ｆ_SCのクロックを用いる場合、１フレー
ムの遅延時間は、９１０×５２５クロックに相当する。
従って、従来のくし型フィルタでは、４ｆ_SCのクロック
を、９１０×５２５だけカウントし、そのタイミング
で、フレームバッファ１０６に対するサンプリングデー
タの読み書きを行うことで、サンプリングデータを、正
確に１フレーム分だけ遅延するようになされていた。

【０００９】このため、サンプリングデータの量子化精
度を、例えば８ビットとした場合、フレームバッファ１
０６として、８×５２５×９１０ビット、即ち、約３．
６Ｍ（メガ）ビットもの大容量を有するメモリを必要と
していた。

【００１０】さらに、この場合、実際には、２Ｍビット
のメモリを２個使用して装置が構成されるため、メモリ
の使い方に無駄があった。

【００１１】そこで、サンプリングデータのうち、複合
映像信号の映像区間だけを、フレームバッファ１０６に
記憶させることで、サンプリングデータを遅延する方法
がある。即ち、Ｙ／Ｃ分離を行うためには、図９（Ａ）
に示すように、Ｈパルスやカラーバーストなどの同期区
間を含む複合映像信号全体が必要なわけではなく、同期
区間を除く映像区間（有効映像像区間）だけで足りる。
従って、図９（Ｂ）に示すように、サンプリングデータ
のうち、複合映像信号の映像区間だけを、フレームバッ
ファ１０６に記憶させるようにすれば、フレームバッフ
ァ１０６としては、約３Ｍビット程度の容量のメモリを
使用することができる。

【００１２】しかしながら、複合映像信号全体を、フレ
ームバッファ１０６に記憶させる場合には、その書き込
みを開始する位置（タイミング）は任意で、９１０×５
２５クロック分だけ遅延を行えば良かったのに対し、上
述のように、複合映像信号の映像区間だけを、フレーム
バッファ１０６に記憶させる場合には、サンプリングさ
れた複合映像信号の映像区間の開始位置および終了位置
を認識する必要がある。

【００１３】この映像区間の開始位置および終了位置
は、例えば、複合映像信号のＨパルスに基づいて認識す
ることができ、さらに、Ｈパルスは、従来の同期分離回
路（アナログ回路）を用いることで、複合映像信号から
得ることができる。しかしながら、同期分離回路から出
力されるＨパルスは、複合映像信号をサンプリングする
４ｆ_SCのクロックとは非同期であるから、これを、ディ
ジタル回路であるくし型フィルタにおいて映像区間の開
始位置および終了位置を認識するのに用いるためには、
Ｈパルスを、４ｆ_SCのクロックに同期させる必要があ
る。即ち、例えば、図１０に示すように、Ｄ−フリップ
フロップによって、Ｈパルスを、４ｆ_SCのクロックにし
たがってラッチすることにより得られるＨＤ（Horizont
al Drive）パルスとする必要がある。

【００１４】この場合、図１１に示すように、Ｈパルス
（図１１（Ａ））にジッタがなく、その周期が常に一定
であれば、４ｆ_SCのクロック（図１１（Ｂ））を９１０
回カウントするごとに、ＨＤパルス（図１１（Ｃ））を
得ることができる。しかしながら、実際には、いかなる
高性能の同期分離回路の出力にも、必ずある程度のジッ
タが存在するため、Ｈパルスの立ち上がりのタイミング
と、４ｆ_SCのクロック（以下、適宜、単に、クロックと
いう）の立ち上がりのタイミングとが非常に近接してい
る場合には、Ｈパルスのジッタの量が少なくても（例え
ば、数ｎｓ（ナノ秒）など）、ＨＤパルスには、±１ク
ロック分のジッタが生じることになる（ＮＴＳＣ方式に
おいては、ｆ_SCは、３．５７９５４５ＭＨｚであるか
ら、±１クロックは、±１／（４×３．５７９５４５×
１０⁶）、即ち、約±７０ｎｓに相当する）。

【００１５】即ち、図１２に示すように、Ｈパルス（図
１２（Ａ））にジッタがある場合、その周期は、常に一
定ではないから、４ｆ_SCのクロック（図１２（Ｂ））を
９１０回カウントしたときだけでなく、例えば９１１回
や９０９回カウントしたときに、ＨＤパルス（図１２
（Ｃ））が得られることがある。

【００１６】従って、１Ｈの周期が９１０クロックであ
るのにも拘らず、ＨＤパルスの周期が、９０９クロック
や９１１クロックになる場合がある。そして、このよう
なＨＤパルスに基づいて、映像区間の開始位置および終
了位置を検出し、その区間のサンプリングデータを、フ
レームバッファ１０６に記憶させ、９１０×５２５クロ
ックだけ経過した後に、サンプリングデータを読み出し
ても、その遅延時間は、１フレーム分の時間にはならな
い。即ち、この場合、サンプリングデータを、正確に１
フレーム遅延することが困難であった。

【００１７】サンプリングデータの遅延時間が、１フレ
ーム分から、１クロックでもずれている場合、３次元く
し型フィルタにおいては、正確なＹ／Ｃ分離を行うこと
ができず、その結果、画像の解像度が低下したり、色の
にじみなどが生じる。

【００１８】そこで、このような画質の劣化を回避する
ため、従来では、上述したように、映像区間だけでなく
同期区間をも含む、少なくとも１フレーム分のサンプリ
ングデータを記憶することのできるフレームバッファ１
０６を、ディレイラインとして用いる必要があった。

【００１９】本発明は、このような状況に鑑みてなされ
たものであり、例えばＨパルスなどの周期的な信号に含
まれるジッタを除去することができるようにするもので
ある。

【００２０】

【課題を解決するための手段】請求項１に記載のジッタ
除去回路は、所定の一定周期のパルスを発生する発生手
段と、発生手段により発生されたパルスと、入力信号と
の位相を比較する比較手段と、比較手段の比較結果に基
づいて、入力信号の周期が安定しているかどうかを判定
する判定手段と、判定手段の判定結果に基づいて、発生
手段により発生されたパルスまたは入力信号のうちのい
ずれか一方を選択する選択手段とを備え、発生手段が、
選択手段の出力に対応して、パルスの位相を制御するこ
とを特徴とする。

【００２１】請求項３に記載のくし型フィルタは、除去
手段が、クロックに同期してカウントを行い、所定のク
リア信号の入力があったときに、そのカウント値をリセ
ットして、パルスを、ジッタの除去された水平同期信号
として出力するカウント手段と、カウント手段のカウン
ト値が、水平同期信号の周期に対応する値となるタイミ
ングを含む所定の期間を検出する検出手段と、検出手段
により検出された所定の期間と、水平同期信号のタイミ
ングとを比較する比較手段と、比較手段の比較結果に基
づいて、水平同期信号のタイミングが、検出手段により
検出された所定の期間に含まれるかどうかを判定する判
定手段と、水平同期信号のタイミングが、検出手段によ
り検出された所定の期間に含まれる場合、カウント手段
が出力するパルスを選択し、水平同期信号のタイミング
が、検出手段により検出された所定の期間に含まれない
場合、水平同期信号を選択し、選択した信号を、所定の
クリア信号として、カウント手段に供給する選択手段と
を有することを特徴とする。

【００２２】請求項４に記載の映像信号処理装置は、除
去手段が、所定の一定周期のパルスを発生する発生手段
と、発生手段により発生されたパルスと、同期信号との
位相を比較する比較手段と、比較手段の比較結果に基づ
いて、同期信号の周期が安定しているかどうかを判定す
る判定手段と、判定手段の判定結果に基づいて、発生手
段により発生されたパルスまたは同期信号のうちのいず
れか一方を選択する選択手段とを有し、発生手段が、選
択手段の出力に対応して、パルスの位相を制御すること
を特徴とする。

【００２３】請求項１に記載のジッタ除去回路において
は、発生手段は、所定の一定周期のパルスを発生し、比
較手段は、発生手段により発生されたパルスと、入力信
号との位相を比較するようになされている。判定手段
は、比較手段の比較結果に基づいて、入力信号の周期が
安定しているかどうかを判定し、選択手段は、判定手段
の判定結果に基づいて、発生手段により発生されたパル
スまたは入力信号のうちのいずれか一方を選択するよう
になされている。この場合において、発生手段は、選択
手段の出力に対応して、パルスの位相を制御するように
なされている。

【００２４】請求項３に記載のくし型フィルタにおいて
は、カウント手段は、クロックに同期してカウントを行
い、所定のクリア信号の入力があったときに、そのカウ
ント値をリセットして、パルスを、ジッタの除去された
水平同期信号として出力し、検出手段は、カウント手段
のカウント値が、水平同期信号の周期に対応する値とな
るタイミングを含む所定の期間を検出するようになされ
ている。比較手段は、検出手段により検出された所定の
期間と、水平同期信号のタイミングとを比較し、判定手
段は、比較手段の比較結果に基づいて、水平同期信号の
タイミングが、検出手段により検出された所定の期間に
含まれるかどうかを判定するようになされている。選択
手段は、水平同期信号のタイミングが、検出手段により
検出された所定の期間に含まれる場合、カウント手段が
出力するパルスを選択し、水平同期信号のタイミング
が、検出手段により検出された所定の期間に含まれない
場合、水平同期信号を選択し、選択した信号を、所定の
クリア信号として、カウント手段に供給するようになさ
れている。

【００２５】請求項４に記載の映像信号処理装置におい
ては、発生手段は、所定の一定周期のパルスを発生し、
比較手段は、発生手段により発生されたパルスと、同期
信号との位相を比較するようになされている。判定手段
は、比較手段の比較結果に基づいて、同期信号の周期が
安定しているかどうかを判定し、選択手段は、判定手段
の判定結果に基づいて、発生手段により発生されたパル
スまたは同期信号のうちのいずれか一方を選択するよう
になされている。この場合において、発生手段は、選択
手段の出力に対応して、パルスの位相を制御するように
なされている。

【００２６】

【発明の実施の形態】以下に、本発明の実施例を説明す
るが、その前に、特許請求の範囲に記載の発明の各手段
と以下の実施例との対応関係を明らかにするために、各
手段の後の括弧内に、対応する実施例（但し、一例）を
付加して、本発明の特徴を記述すると、次のようにな
る。

【００２７】即ち、請求項１に記載のジッタ除去回路
は、周期的な入力信号に含まれるジッタを除去するジッ
タ除去回路であって、所定の一定周期のパルスを発生す
る発生手段（例えば、図１に示すタイミング発生回路２
や、図６に示すタイミング発生回路８１など）と、発生
手段により発生されたパルスと、入力信号との位相を比
較する比較手段（例えば、図１に示す位相比較回路３
や、図６に示す位相比較回路８２など）と、比較手段の
比較結果に基づいて、入力信号の周期が安定しているか
どうかを判定する判定手段（例えば、図１に示す判別回
路４や、図６に示す判別回路８３など）と、判定手段の
判定結果に基づいて、発生手段により発生されたパルス
または入力信号のうちのいずれか一方を選択する選択手
段（例えば、図１に示す選択回路５や、図６に示すスイ
ッチ８４など）とを備え、発生手段が、選択手段の出力
に対応して、パルスの位相を制御することを特徴とす
る。

【００２８】請求項２に記載のジッタ除去回路は、入力
信号が、複合映像信号の水平同期信号であり、発生手段
が、複合映像信号の色副搬送波に同期してカウントを行
い、所定のクリア信号の入力があったときに、そのカウ
ント値をリセットして、パルスを出力するカウント手段
（例えば、図１に示す１０ｂｉｔカウンタ２１など）
と、カウント手段のカウント値が、水平同期信号の周期
に対応する値となるタイミングを含む所定の期間を検出
する検出手段（例えば、図１に示す９０６〜９１０検出
回路２３など）とを有し、比較手段が、検出手段により
検出された所定の期間と、水平同期信号のタイミングと
を比較し、判定手段が、水平同期信号のタイミングが、
検出手段により検出された所定の期間に含まれるかどう
かによって、水平同期信号の周期が安定しているかどう
かを判定し、選択手段が、水平同期信号のタイミング
が、検出手段により検出された所定の期間に含まれる場
合、カウント手段が出力するパルスを選択し、水平同期
信号のタイミングが、検出手段により検出された所定の
期間に含まれない場合、水平同期信号を選択し、選択し
た信号を、所定のクリア信号として、カウント手段に供
給することを特徴とする。

【００２９】請求項３に記載のくし型フィルタは、複合
映像信号から、輝度信号と色信号とを分離するくし型フ
ィルタであって、複合映像信号を、その色副搬送波に同
期したクロックのタイミングでサンプリングするサンプ
リング手段（例えば、図５に示すサンプリング回路６３
など）と、複合映像信号の水平同期信号を検出する水平
同期信号検出手段（例えば、図５に示す同期分離回路６
１など）と、水平同期信号検出手段により検出された水
平同期信号に含まれるジッタを除去する除去手段（例え
ば、図５に示すジッタ除去回路６４など）と、除去手段
によりジッタの除去された水平同期信号に対応して、複
合映像信号の映像信号区間を検出する映像信号区間検出
手段（例えば、図５に示す映像区間検出回路６５など）
と、映像信号区間検出手段により検出された映像信号区
間の信号を、１フレーム分だけ遅延する遅延手段（例え
ば、図５に示すフレームバッファ６６など）と、遅延手
段の出力および映像信号区間の信号に基づいて、輝度信
号および色信号を算出する算出手段（例えば、図５に示
す演算器６７、ＢＰＦ６８、ＤＬ６９、および演算器７
０など）とを備え、除去手段が、クロックに同期してカ
ウントを行い、所定のクリア信号の入力があったとき
に、そのカウント値をリセットして、パルスを、ジッタ
の除去された水平同期信号として出力するカウント手段
（例えば、図１に示す１０ｂｉｔカウンタ２１など）
と、カウント手段のカウント値が、水平同期信号の周期
に対応する値となるタイミングを含む所定の期間を検出
する検出手段（例えば、図１に示す９０６〜９１０検出
回路２３など）と、検出手段により検出された所定の期
間と、水平同期信号のタイミングとを比較する比較手段
（例えば、図１に示すＤ−フリップフロップ３１など）
と、比較手段の比較結果に基づいて、水平同期信号のタ
イミングが、検出手段により検出された所定の期間に含
まれるかどうかを判定する判定手段（例えば、図１に示
す４ｂｉｔＵ／Ｄカウンタ４１など）と、水平同期信号
のタイミングが、検出手段により検出された所定の期間
に含まれる場合、カウント手段が出力するパルスを選択
し、水平同期信号のタイミングが、検出手段により検出
された所定の期間に含まれない場合、水平同期信号を選
択し、選択した信号を、所定のクリア信号として、カウ
ント手段に供給する選択手段（例えば、図１に示すスイ
ッチ５１など）とを有することを特徴とする。

【００３０】請求項４に記載の映像信号処理装置は、複
合映像信号を処理する映像信号処理装置であって、複合
映像信号に含まれる同期信号のジッタを除去する除去手
段（例えば、図５に示すジッタ除去回路６４など）を備
え、除去手段が、所定の一定周期のパルスを発生する発
生手段（例えば、図１に示すタイミング発生回路２な
ど）と、発生手段により発生されたパルスと、同期信号
との位相を比較する比較手段（例えば、図１に示す位相
比較回路３１など）と、比較手段の比較結果に基づい
て、同期信号の周期が安定しているかどうかを判定する
判定手段（例えば、図１に示す判別回路４など）と、判
定手段の判定結果に基づいて、発生手段により発生され
たパルスまたは同期信号のうちのいずれか一方を選択す
る選択手段（例えば、図１に示す選択回路５など）とを
有し、発生手段が、選択手段の出力に対応して、パルス
の位相を制御することを特徴とする。

【００３１】なお、勿論この記載は、各手段を上記した
ものに限定することを意味するものではない。

【００３２】図１は、本発明を適用したジッタ除去回路
の構成例を示している。このジッタ除去回路は、入力部
１、タイミング発生回路２、位相比較回路３、判別回路
４、および選択回路５から構成され、周期的な入力信号
としての、例えば複合映像信号のＨパルス（Ｈ_in）から
ジッタを除去したパルスｆｈであって、複合映像信号の
色副搬送波（周波数がｆ_SCの搬送波）に同期したものを
出力するようになされている。

【００３３】即ち、入力部１は、Ｄ−フリップフロップ
（以下、適宜、Ｄ−ＦＦという）１１乃至１４、ＡＮＤ
ゲート１５、および１６から構成されている。Ｄ−ＦＦ
１１乃至１４それぞれは、出力端子Ｑが、後段の入力端
子Ｄに接続されることで、シリーズに接続されており、
その出力端子Ｑからは、その入力端子Ｄに入力されたＨ
（High）またはＬ（Low）レベルが、クロック端子ＣＫ
に入力されるクロックの、例えば立ち上がりエッジのタ
イミングでラッチされて出力されるようになされてい
る。なお、Ｄ−ＦＦ１１乃至１４それぞれの反転出力端
子ＸＱ（図１においては、Ｑの上部にバー（−）を付し
て示してある）からは、その出力端子Ｑのレベルを反転
したレベルが出力されるようになされている。また、最
初の段のＤ−ＦＦ１１の入力端子Ｄには、Ｈパルス（本
実施例では、例えばＨレベルのパルスとする）が入力さ
れるようになされており、Ｄ−ＦＦ１１乃至１４それぞ
れのクロック端子ＣＫには、色副搬送波の４倍の周波数
４ｆ_SCのクロックが入力されるようになされている。

【００３４】ＡＮＤゲート１５および１６は、いずれも
２入力１出力のＡＮＤゲートで、ＡＮＤゲート１５の一
方の入力端子は、Ｄ−ＦＦ１２の反転出力端子ＸＱと、
その他方の入力端子は、Ｄ−ＦＦ１１の出力端子Ｑと、
それぞれ接続されている。従って、ＡＮＤゲート１５の
出力端子からは、Ｈパルスが、入力部１に入力されたと
き、そのＨパルスの立ち上がりエッジのタイミング（正
確には、ＨパルスがＨレベルになった後、４ｆ_SCのクロ
ックが最初にＨレベルになるタイミング）から、１クロ
ック（４ｆ_SCのクロックを１回カウントする時間）の期
間だけＨレベルとなるパルスが出力される。また、ＡＮ
Ｄゲート１５の出力端子は、後述する位相比較回路３を
構成するＤ−ＦＦ３１のクロック端子ＣＫに接続されて
いる。

【００３５】ＡＮＤゲート１６の一方の入力端子は、Ｄ
−ＦＦ１３の出力端子Ｑと、その他方の入力端子は、Ｄ
−ＦＦ１４の反転出力端子ＸＱと、それぞれ接続されて
いる。従って、ＡＮＤゲート１６の出力端子からは、Ａ
ＮＤゲート１５から出力されるパルスを２クロックだけ
遅延したパルスが出力される。また、ＡＮＤゲート１６
の出力端子は、後述する選択回路５を構成するスイッチ
５１の端子ａと接続されている。

【００３６】タイミング発生回路２は、１０ｂｉｔカウ
ンタ（以下、適宜、単に、カウンタという）２１、９１
０検出回路（以下、適宜、単に、検出回路という）２
２、９０６〜９１０検出回路（以下、適宜、単に、検出
回路という）２３から構成され、所定の一定周期のパル
スとしての、例えば４ｆ_SCのクロックを９１０回カウン
トする時間に相当する周期、即ち、ジッタのないＨパル
スの周期を有するパルス（正確に、１Ｈの周期を有する
パルス）を発生するようになされている。

【００３７】即ち、カウンタ２１は、入力端子ＩＮ、出
力端子ＯＵＴ、パルス出力端子ＰＯＵＴ、およびクリア
端子ＣＬＲを有する１０ビットのカウンタで、その入力
端子ＩＮには、上述した入力部１を構成するＤ−ＦＦ１
１乃至１４のクロック端子ＣＫに入力されている４ｆ_SC
のクロックと同一のクロックが入力されるようになされ
ている。そして、カウンタ２１は、その入力端子ＩＮに
入力される４ｆ_SCのクロックの、例えば立ち上がりエッ
ジのタイミングで（従って、色副搬送波に同期して）、
そのカウント値を、１だけインクリメントするようにな
されており、そのカウント値は、出力端子ＯＵＴから、
検出回路２２および２３に出力されるようになされてい
る。さらに、カウンタ２１は、そのクリア端子ＣＬＲ
に、例えばＨレベル（所定のクリア信号）が入力される
と、そのカウント値を０にリセットするとともに、パル
ス出力端子ＰＯＵＴから、所定のパルス幅（例えば、１
クロック（４ｆ_SCのクロックの周期）に相当するパルス
幅など）のパルスｆｈを出力するようになされている。

【００３８】なお、カウンタ２１のクリア端子ＣＬＲに
は、スイッチ５１によって選択された端子ａまたはｂに
供給されている信号（ＡＮＤゲート１６または検出回路
２２の出力）が入力されるようになされている。

【００３９】検出回路２２は、カウンタ２１のカウント
値が９１０になるタイミングを検出するようになされて
おり、この場合、例えば、通常は、Ｌレベルになってい
る出力を、所定の期間（例えば、１クロック（４ｆ_SCの
クロックの周期）に相当する時間）だけＨレベルにする
ようになされている。検出回路２２の出力は、スイッチ
５１の端子ｂに供給されるようになされており、これに
より、スイッチ５１が端子ｂを選択している場合、カウ
ンタ２１のクリア端子ＣＬＲには、カウント値が９１０
になるごとに、Ｈレベルが入力されるので、そのパルス
出力端子ＰＯＵＴからは、４ｆ_SCのクロックを９１０回
カウントするごとにパルスｆｈが出力される。即ち、正
確に、１Ｈの周期を有するパルスｆｈが出力される。

【００４０】検出回路２３は、カウンタ２１のカウント
値が、ジッタのないＨパルスの周期に対応する値である
９１０となるタイミングを含む所定の期間を検出するよ
うになされている。即ち、本実施例では、検出回路２３
は、例えば、カウンタ２１のカウント値が、例えば９０
６乃至９１０となる期間を検出するようになされてお
り、この間、例えば、通常は、Ｌレベルになっている出
力をＨレベルにするようになされている。検出回路２３
の出力は、Ｄ−ＦＦ３１の入力端子Ｄに供給されるよう
になされている。

【００４１】位相比較回路３は、Ｄ−ＦＦ３１で構成さ
れ、タイミング発生回路２が発生するパルスｆｈの位相
と、Ｈパルスの位相とを比較し、両者の位相がほぼ合っ
ている場合（後述するように、本実施例では、両者の位
相のずれが、±２クロック以内の場合）には、例えばＨ
レベルを、また、両者の位相のずれが大きい場合（本実
施例では、両者の位相のずれが、例えば±２クロックよ
り大きい場合）には、例えばＬレベルを出力するように
なされている。

【００４２】即ち、Ｄ−ＦＦ３１の入力端子Ｄまたはク
ロック端子ＣＫには、上述したように、検出回路２３ま
たはＡＮＤゲート１５の出力がそれぞれ供給されるよう
になされており、これにより、Ｄ−ＦＦ３１の出力端子
Ｑからは、ＡＮＤゲート１５の出力がＨレベルになるタ
イミングになったときの、検出回路２３の出力レベルが
ラッチされて出力されるようになされている。従って、
Ｄ−ＦＦ３１の出力端子Ｑの出力レベルは、Ｈパルスの
立ち上がりエッジのタイミング（正確には、Ｈパルスが
Ｈレベルになった後、４ｆ_SCのクロックが最初にＨレベ
ルになるタイミング）が、検出回路２３により検出され
た期間に含まれる場合にはＨレベルとなり、含まれない
場合にはＬレベルとなる。

【００４３】なお、Ｄ−ＦＦ３１の出力端子Ｑの出力
は、次に説明する判別回路４を構成する４ｂｉｔＵ／Ｄ
（Up/Down）カウンタ（以下、適宜、単に、カウンタと
いう）４１に供給されるようになされている。

【００４４】判別回路４は、カウンタ４１により構成さ
れ、位相比較回路３の出力に基づいて、Ｈパルスの周期
が安定しているかどうかを判定するようになされてい
る。即ち、カウンタ４１のクロック端子ＣＫには、Ｄ−
ＦＦ１１の出力端子Ｑが接続されており、カウンタ４１
は、その入力端子の入力レベルがＨまたはＬレベルのと
き、そのクロック端子ＣＫの入力レベルがＨレベルにな
るタイミングで、そのカウント値を１だけインクリメン
トまたはデクリメントするようになされている。

【００４５】従って、カウンタ４１では、Ｈパルスの立
ち上がりエッジのタイミングが、検出回路２３により検
出された期間に含まれる場合には、カウント値が、Ｈパ
ルスのタイミングで、１だけインクリメントされ、ま
た、Ｈパルスの立ち上がりエッジのタイミングが、検出
回路２３により検出された期間に含まれない場合には、
カウント値が、Ｈパルスのタイミングで、１だけデイン
クリメントされる。

【００４６】なお、カウンタ４１は、例えば、４ビット
のカウンタで、その入力端子に対する入力レベルがＬレ
ベルからＨレベルになったとき、そのカウント値を０に
リセットし、また、その入力レベルがＨレベルからＬレ
ベルになったとき、そのカウント値を１５にリセットす
るようになされている。そして、カウンタ４１は、キャ
リーまたはボローが生じたとき、その出力レベルを、Ｈ
またはＬレベルにするようになされている。

【００４７】従って、カウンタ４１の出力レベルは、Ｈ
パルスの立ち上がりエッジのタイミングが検出回路２３
により検出された期間に含まれる状態、または含まれな
い状態が、１６個のＨパルスに相当する時間だけ続いた
場合、ＨレベルまたはＬレベルとなる。

【００４８】ここで、Ｈパルスの立ち上がりエッジのタ
イミングが、検出回路２３により検出された期間に含ま
れる状態というのは、カウンタ２１のカウント値が９０
６乃至９１０の範囲にあるときに、Ｈパルスが存在して
いる状態であり、従って、このような状態が、１６個の
Ｈパルスに相当する時間だけ続いた場合、Ｈパルスの周
期は安定しているということができる。

【００４９】カウンタ４１の出力は、スイッチ５１に供
給されるようになされている。

【００５０】選択回路５は、上述したようにスイッチ５
１で構成され、スイッチ５１は、カウンタ４１の出力が
ＬまたはＨレベルのとき、端子ａまたはｂを選択するよ
うになされている。従って、Ｈパルスの立ち上がりエッ
ジのタイミングが、検出回路２３により検出された期間
に含まれる状態が、１６個のＨパルスに相当する時間だ
け続いた場合、スイッチ５１によって端子ｂが選択さ
れ、これにより、カウンタ２１が出力するパルスｆｈ
と、基本的に同じタイミングで、検出回路２２から出力
されるパルス（スイッチ５１が端子ｂを選択している場
合、上述したように、検出回路２２からパルスが出力さ
れることで、パルスｆｈが出力されるので、厳密には、
パルスｆｈは、検出回路２２から出力されるパルスより
僅かに遅れて出力される）が、カウンタ２１のクリア端
子ＣＬＲに供給される。

【００５１】また、Ｈパルスの立ち上がりエッジのタイ
ミングが、検出回路２３により検出された期間に含まれ
ない状態が、１６個のＨパルスに相当する時間だけ続い
た場合、スイッチ５１によって端子ａが選択され、これ
により、Ｈパルスのタイミングよりほぼ４クロックだけ
遅れたタイミングで、ＡＮＤゲート１６から出力される
パルスが、カウンタ２１のクリア端子ＣＬＲに供給され
る。

【００５２】次に、図２乃至図４のタイミングチャート
を参照して、その動作について説明する。いま、図２
（Ｂ）に示すような４ｆ_SCのクロックが入力されてお
り、カウンタ２１のカウント値が、図２（Ｂ）の下部に
示すように、９０８なる直前のタイミングで、Ｈレベル
になるＨパルス（図２（Ａ））が入力されたとする。こ
の場合、Ｄ−ＦＦ１１の出力端子Ｑのレベルは、カウン
タ２１のカウント値が９０８になるタイミングで、Ｌレ
ベルからＨレベルになり、また、Ｄ−ＦＦ１２の反転出
力端子ＸＱのレベルは、カウンタ２１のカウント値が９
０９になるタイミングで、ＨレベルからＬレベルになる
から、ＡＮＤゲート１５からは、図２（Ｃ）に示すよう
に、カウンタ２１のカウント値が９０８から９０９の間
だけＨレベルとなるパルスが出力される。

【００５３】上述したように、ＡＮＤゲート１６から
は、ＡＮＤゲート１５の出力パルスより、２クロックだ
け遅れたパルスが出力されるので、その出力は、図２
（Ｄ）に示すように、カウンタ２１のカウント値が９１
０になってから１クロックだけＨレベルとなる。

【００５４】カウンタ２１のカウント値が９１０になっ
た場合、検出回路２２からは、１クロックのパルス幅を
有するパルスが出力される。従って、この場合、検出回
路２２からは、ＡＮＤゲート１６が出力するパルスと同
位相のパルスが出力されることとなる（図２（Ｅ））。

【００５５】一方、検出回路２３の出力は、カウンタ２
１のカウント値（図２（Ｂ））が、９０６乃至９１０と
なっている間、図２（Ｆ）に示すように、Ｈレベルとな
る。従って、この場合、ＡＮＤゲート１５の出力パルス
（図２（Ｃ））は、検出回路２３の出力パルス（図２
（Ｆ））の中心に位置する。

【００５６】検出回路２３の出力、即ち、Ｄ−ＦＦ３１
の入力端子Ｄのレベルが、Ｈレベルになっている間に、
ＡＮＤゲート１５の出力、即ち、Ｄ−ＦＦ３１のクロッ
ク端子ＣＫのレベルが、Ｈレベルになると、Ｄ−ＦＦ３
１の出力端子Ｑのレベルは、図２（Ｇ）に示すように、
Ｈレベルとなるから、この状態が、１６個のＨパルスに
相当する時間だけ続いた場合、カウンタ４１においてキ
ャリーが生じ、その結果、カウンタ４１から、スイッチ
５１に対して、Ｈレベルが供給される。

【００５７】スイッチ５１は、カウンタ４１の出力がＨ
レベルになっている場合、端子ｂを選択するから、カウ
ンタ２１のクリア端子Ｃには、検出回路２２の出力が供
給される。その結果、カウンタ２１のパルス出力端子Ｐ
ＯＵＴからは、図２（Ｈ）に示すように、そのカウント
値が９１０になるごとに、パルスｆｈが出力される。

【００５８】この場合、上述したように、ＡＮＤゲート
１６の出力と、検出回路２２の出力との位相は一致して
いるから、いずれの出力を、カウンタ２１のクリア端子
Ｃに供給しても、パルスｆｈは、Ｈパルスに同期したも
のとなる。従って、検出回路２２の出力（この場合、上
述したように、検出回路２２の出力は、パルスｆｈと等
価である）でカウンタ２１のカウント値をクリア（リセ
ット）することで、パルスｆｈは、正確に１Ｈの周期を
有する、Ｈパルスに同期したものとなる。

【００５９】次に、Ｈパルスにジッタが生じ、これによ
り、図３（Ａ）に示すように、図２（Ａ）における場合
より、立ち上がりエッジのタイミングが、例えば１クロ
ックだけ遅れたＨパルスが入力されたとする。この場
合、Ｄ−ＦＦ１１の出力端子Ｑのレベルは、カウンタ２
１のカウント値（図３（Ｂ））が９０９になるタイミン
グで、ＬレベルからＨレベルになり、また、Ｄ−ＦＦ１
２の反転出力端子ＸＱのレベルは、カウンタ２１のカウ
ント値が９１０になるタイミングで、ＨレベルからＬレ
ベルになるから、ＡＮＤゲート１５からは、図３（Ｃ）
に示すように、カウンタ２１のカウント値が９０９から
９１０の間だけＨレベルとなるパルスが出力される。即
ち、ＡＮＤゲート１５からは、図２（Ｃ）における場合
より、１クロックだけ遅れたタイミングでパルスが出力
される。

【００６０】従って、ＡＮＤゲート１６からも、図２
（Ｄ）における場合より、１クロックだけ遅れたタイミ
ングでパルスが出力される（図３（Ｄ））。

【００６１】そして、カウンタ２１のカウント値が９１
０になった場合、検出回路２２からは、１クロックのパ
ルス幅を有するパルスが出力される。従って、この場
合、検出回路２２からは、ＡＮＤゲート１６が出力する
パルスより１クロックだけ位相が進んだパルスが出力さ
れることとなる（図３（Ｅ））。

【００６２】一方、検出回路２３の出力は、カウンタ２
１のカウント値（図３（Ｂ））が、９０６乃至９１０と
なっている間、図２（Ｆ）における場合と同様の図３
（Ｆ）に示すように、Ｈレベルとなる。従って、この場
合、ＡＮＤゲート１５の出力パルス（図３（Ｃ））は、
検出回路２３の出力パルス（図３（Ｆ））の中心より、
１クロック分だけ右に位置することとなるが、ＡＮＤゲ
ート１５の出力パルスの立ち上がりエッジのタイミング
は、検出回路２３の出力パルスの範囲（検出回路２３が
Ｈレベルになっている期間）に含まれる（これは、Ｈパ
ルスの立ち上がりエッジのタイミングが、検出回路２３
により検出された期間に含まれることに相当する）の
で、Ｄ−ＦＦ３１の出力端子Ｑのレベル（図３（Ｇ））
は、図２における場合と同様に、Ｈレベルとなる。

【００６３】Ｄ−ＦＦ３１の出力レベルがＨレベルのま
まであるから、判別回路４の出力レベルもＨレベルのま
ま変化せず、従って、スイッチ５１も端子ｂを選択した
状態のままとなる。その結果、カウンタ２１のクリア端
子Ｃには、検出回路２２の出力が供給され続けるので、
カウンタ２１のパルス出力端子ＰＯＵＴからも、図２で
説明したパルスｆｈが出力され続けることになる（図３
（Ｈ））。

【００６４】この場合、上述したように、ＡＮＤゲート
１６の出力と、検出回路２２の出力とは、位相がほぼ一
致しているから（Ｈパルスに含まれるジッタによって、
僅かに１クロック（本実施例では、前述したように、約
７０ｎｓ）だけずれているだけであるから）、いずれの
出力を、カウンタ２１のクリア端子Ｃに供給しても、パ
ルスｆｈは、Ｈパルスに同期したものとなる。従って、
検出回路２２の出力でカウンタ２１のカウント値をクリ
ア（リセット）することで、パルスｆｈは、正確に１Ｈ
の周期を有する、Ｈパルスに同期したものとなる。即
ち、Ｈパルスにジッタが生じても、パルスｆｈとして、
そのジッタを除去したものを得ることができる。

【００６５】以上のように、ＡＮＤゲート１６の出力パ
ルスが、ＡＮＤゲート１５の出力パルスより、２クロッ
クだけ位相が遅れており、さらに、ＡＮＤゲート１６の
出力と、検出回路２２の出力との位相が一致していると
きに、ＡＮＤゲート１５の出力パルスが、カウンタ２１
のカウント値が９０６乃至９１０のときにＨレベルとな
る検出回路２３の出力パルスの中心に位置するようにな
されているので、ＡＮＤゲート１５の出力パルスのタイ
ミングが、検出回路２３の出力パルスの中心から±２ク
ロックの範囲でずれても（Ｈパルスに±２クロックの範
囲でジッタが生じても）、パルスｆｈとして、ジッタの
ない（正確に、１Ｈの周期を有する）、Ｈパルスに同期
したものを得ることができる。即ち、Ｈパルスに僅かな
ジッタが含まれることにより、そのＨパルスをＤ−ＦＦ
１１でラッチ（サンプリング）した場合に生じる±１ク
ロックのジッタを除去することができる。

【００６６】なお、さらに広範囲のジッタを除去するに
は、検出回路２３が検出するカウンタ２１のカウント値
の範囲を広くするとともに、入力部１を構成するＤ−Ｆ
Ｆ１２と１３との間に、Ｄ−ＦＦを増設すれば良い。

【００６７】次に、例えば、Ｈパルスの入力が開始され
たときや、いままで入力されていたＨパルスに代えて、
異なるチャンネルの複合映像信号のＨパルスの入力が開
始されたとき、そのＨパルスが、図２（Ａ）に示したタ
イミングを中心として±２クロックの範囲に存在するこ
とは稀で、むしろ、通常は、そのような範囲外に存在す
る。そこで、図２（Ａ）に示したタイミングを中心とし
て±２クロックの範囲からはずれたタイミングで、Ｈパ
ルスが入力された場合のジッタ除去回路の動作につい
て、図４のタイミングチャートを参照して説明する。

【００６８】いま、スイッチ５１で端子ｂが選択されて
いる場合に、立ち上がりエッジのタイミングが、図４
（Ａ）に示すように、図２（Ａ）における場合より、例
えば４クロックだけ遅れたＨパルスが入力されたとす
る。この場合、Ｄ−ＦＦ１１の出力端子Ｑのレベルは、
カウンタ２１のリセットが行われないとすると、そのカ
ウント値（図４（Ｂ））が９１２になるタイミングで、
ＬレベルからＨレベルになり、また、Ｄ−ＦＦ１２の反
転出力端子ＸＱのレベルは、カウンタ２１のカウント値
が９１３になるタイミングで、ＨレベルからＬレベルに
なるから、ＡＮＤゲート１５からは、図４（Ｃ）に示す
ように、カウンタ２１のカウント値が９１２から９１３
の間だけＨレベルとなるパルスが出力される。即ち、Ａ
ＮＤゲート１５からは、図２（Ｃ）における場合より、
４クロックだけ遅れたタイミングでパルスが出力され
る。

【００６９】従って、ＡＮＤゲート１６からも、図２
（Ｄ）における場合より、４クロックだけ遅れたタイミ
ングでパルスが出力される（図４（Ｄ））。

【００７０】カウンタ２１のカウント値が９１０になっ
た場合、検出回路２２からは、１クロックのパルス幅を
有するパルスが出力される。従って、この場合、検出回
路２２からは、ＡＮＤゲート１６が出力するパルスより
４クロックだけ位相が進んだパルスが出力されることと
なる（図４（Ｅ））。

【００７１】一方、検出回路２３の出力は、カウンタ２
１のカウント値（図４（Ｂ））が、９０６乃至９１０と
なっている間、図２（Ｆ）における場合と同様の図４
（Ｆ）に示すように、Ｈレベルとなる。従って、この場
合、ＡＮＤゲート１５の出力パルス（図４（Ｃ））は、
検出回路２３の出力パルス（図２（Ｆ））の中心より、
４クロック分だけ右に位置することとなり、ＡＮＤゲー
ト１５の出力パルスの立ち上がりエッジのタイミング
は、検出回路２３の出力パルスの範囲に含まれない（こ
れは、Ｈパルスの立ち上がりエッジのタイミングが、検
出回路２３により検出された期間に含まれないことに相
当する）ので、Ｄ−ＦＦ３１の出力端子Ｑのレベル（図
４（Ｇ））は、ＨレベルからＬレベルとなる。

【００７２】この状態が、１６個のＨパルスに相当する
時間だけ続くと、カウンタ４１においてボローが生じ、
その結果、カウンタ４１から、スイッチ５１に対して、
Ｌレベルが供給される。

【００７３】スイッチ５１は、カウンタ４１の出力がＬ
レベルになった場合、端子ａを選択するから、カウンタ
２１のクリア端子Ｃには、ＡＮＤゲート１６の出力が供
給される。その結果、カウンタ２１は、９１０クロック
のタイミングではなく、それより４クロックだけ遅れた
タイミングでリセットされるようになり、これにより、
カウンタ２１のパルス出力端子ＰＯＵＴからは、図２
（Ｈ）に点線で示すように、そのカウント値が９１４に
なったときに、パルスｆｈが出力される。

【００７４】即ち、ＡＮＤゲート１６の出力と、検出回
路２２の出力との位相が大きくずれている場合（図１の
実施例では、±３クロック以上ずれている場合）、検出
回路２２の出力を、カウンタ２１のクリア端子Ｃに供給
して、そのタイミングで、パルスｆｈを出力させたので
は、パルスｆｈは、Ｈパルスと非同期のもの（位相が大
きくずれたもの）となる。

【００７５】そこで、この場合、ＡＮＤゲート１６の出
力を、カウンタ２１のクリア端子Ｃに供給し、そのタイ
ミングで、パルスｆｈを出力させるようにすることで、
パルスｆｈの位相を制御し、これにより、パルスｆｈ
を、Ｈパルスと同期させる（位相を（ほぼ）一致させ
る）ようになされている。

【００７６】ＡＮＤゲート１６の出力パルスのタイミン
グで、カウンタ２１をリセットした場合、次のＨパルス
のタイミングと、カウンタ２１のカウント値との関係
は、ほぼ図２に示したようになり、その結果、ＡＮＤゲ
ート１６の出力および検出回路２２の出力の位相も、例
えば図２あるい図３に示したように、ほぼ一致するよう
になる。

【００７７】従って、この場合、Ｄ−ＦＦ３１の出力端
子Ｑのレベル（図４（Ｇ））は、ＬレベルからＨレベル
となる。この状態が、１６個のＨパルスに相当する時間
だけ続くと、カウンタ４１においてキャリーが生じ、そ
の結果、カウンタ４１から、スイッチ５１に対して、Ｈ
レベルが供給されるようになる。

【００７８】よって、その後は、例えば図２あるいは図
３で説明したように、パルスｆｈとして、ジッタのない
（正確に、１Ｈの周期を有する）、Ｈパルスに同期した
ものを得ることができるようになる。

【００７９】次に、図５は、本発明を適用したテレビジ
ョン受像機の一実施例の構成を示している。なお、同図
においては、テレビジョン受像機を構成するブロックの
うち、複合映像信号のＹ／Ｃ分離を行う３次元くし型フ
ィルタに関する部分を図示してあり、その他のブロック
については、公知のものと同様に構成されているので、
その図示を省略してある。また、図中、図７における場
合と対応する部分については、同一の符号を付してあ
り、以下では、その説明は、適宜省略する。

【００８０】同期分離回路６１には、図示せぬ検波回路
で検波、復調された所定のチャンネルの複合映像信号が
入力されるようになされている。そして、同期分離回路
６１は、入力された複合映像信号から、同期信号として
のＨパルスを分離（検出）し、ジッタ除去回路６４に出
力するようになされている。クロック発生回路６２は、
ＮＴＳＣ方式に準拠したテレビジョン放送信号の色副搬
送波の４倍の周波数４ｆ_SCのクロックを発生し、サンプ
リング回路６３およびジッタ除去回路６４に供給するよ
うになされている。

【００８１】サンプリング回路６３には、クロック発生
回路６２から４ｆ_SCのクロックが入力される他、同期分
離回路６１に入力される複合映像信号と同一の信号が入
力されるようになされている。そして、サンプリング回
路６３は、入力された複合映像信号を、色副搬送波に同
期したクロックとしての、例えばクロック発生回路６２
から供給される４ｆ_SCのクロックのタイミングでサンプ
リングし、その結果得られるサンプリングデータを、映
像区間検出回路６５に出力するようになされている。

【００８２】ジッタ除去回路６４は、図１に示したよう
に構成され、同期分離回路６１からのＨパルスに含まれ
るジッタを除去し、映像区間検出回路６５に出力するよ
うになされている。即ち、ジッタ除去回路６４は、正確
に、１Ｈの周期を有し、Ｈパルスに同期したパルスｆｈ
を、映像区間検出回路６５に出力するようになされてい
る。映像区間検出回路６５は、ジッタ除去回路６４から
供給されるパルスｆｈに対応して、サンプリング回路６
３より供給されるサンプリングデータから、複合映像信
号の映像区間に対応する部分だけを検出し、フレームバ
ッファ６６、演算器６７、およびＤＬ６９に供給するよ
うになされている。フレームバッファ６６は、映像区間
検出回路６５からのサンプリングデータを記憶し、これ
により１フレームに対応する時間だけ遅延して遅延サン
プリングデータとし、演算器６７に出力するようになさ
れている。

【００８３】以上のように構成されるくし型フィルタに
おいては、同期分離回路６１およびサンプリング回路６
３に対し、検波回路から所定のチャンネルの複合映像信
号が供給される。同期分離回路６１では、入力された複
合映像信号からＨパルスが検出され、ジッタ除去回路６
４に出力される。ジッタ除去回路６４では、同期分離回
路６１からのＨパルスを、クロック発生回路６２が発生
している４ｆ_SCのクロックでサンプリング（ラッチ）す
ることにより原理的に生じる±１クロックのジッタが、
図１乃至図４を参照して説明したようにして除去され、
これにより、正確に、１Ｈの周期を有する、Ｈパルスに
同期したパルスｆｈが、映像区間検出回路６５に出力さ
れる。

【００８４】一方、サンプリング回路６３では、入力さ
れた複合映像信号が、クロック発生回路６２から供給さ
れている４ｆ_SCのクロックのタイミングでサンプリング
され、その結果得られるサンプリングデータが、映像区
間検出回路６５に出力される。映像区間検出回路６５で
は、ジッタ除去回路６４から供給されたパルスｆｈに対
応して、サンプリング回路６３より供給されるサンプリ
ングデータから、複合映像信号の映像区間に対応する部
分だけが検出され、フレームバッファ６６、演算器６
７、およびＤＬ６９に供給される。フレームバッファ６
６では、映像区間検出回路６５からのサンプリングデー
タが一旦記憶され、所定の時間（ＮＴＳＣ方式では、前
述したように、９１０×５２５クロック分）の経過後に
読み出されることで、１フレームに対応する時間だけ遅
延された遅延サンプリングデータとされ、演算器６７に
出力される。以下、図７で説明したようにして、輝度信
号または色信号が、演算器７０またはＢＰＦ６８からそ
れぞれ出力される。

【００８５】上述したように、パルスｆｈは、Ｈパルス
に同期し、正確に、１Ｈの周期、即ち、９１０クロック
の周期を有するから、フレームバッファ６６に記憶させ
た映像区間のサンプリングデータを、９１０×５２５ク
ロックだけ経過した後に読み出すことで、その遅延時間
を、正確に１フレーム分の時間とすることができ、従っ
て、フレームバッファ６６に、映像区間のサンプリング
データだけを記憶させた場合であっても、正確なＹ／Ｃ
分離を行うことができる。さらに、その結果、フレーム
バッファ６６として、従来より容量の小さいもの（前述
したように、３Ｍビット程度のもの）を用いることが可
能となる。

【００８６】なお、ジッタ除去回路６４では、同期分離
回路６１自体が有するジッタをも除去することができる
ので、例えば中電界や弱電界のときに発生するジッタも
除去することができる。

【００８７】次に、図６は、本発明を適用したジッタ除
去回路の他の構成例を示している。なお、図１のジッタ
除去回路では、Ｈパルスを、４ｆ_SCのクロックでサンプ
リングすることにより発生するジッタを除去するように
なされていたが、図６のジッタ除去回路では、周期的な
入力信号に含まれるジッタ自体を除去するようになされ
ている。また、このジッタ除去回路においても、図１の
ジッタ除去回路における場合と同様の原理で入力信号か
らジッタが除去されるようになされている。

【００８８】タイミング発生回路８１は、一定周期のパ
ルス、即ち、このジッタ除去回路に入力される周期的な
入力信号（ジッタを除去するパルス）の周期と同一周期
のパルスを発生し、位相比較回路８２およびスイッチ８
４の端子８４ａに出力するようになされている。なお、
タイミング発生回路８１には、後述するスイッチ８４の
出力が供給されるようになされており、タイミング発生
回路８１は、このスイッチ８４からの信号に対応して、
出力するパルスの位相を制御するようになされている。

【００８９】位相比較回路８２は、タイミング発生回路
８１からのパルスと、入力信号との位相を比較し、その
位相差を判別回路８３に出力するようになされている。
判別回路８３は、位相比較回路８２からの位相差に基づ
いて、入力信号の周期が安定しているかどうかを判定す
るようになされている。即ち、判別回路８３は、位相比
較回路８２からの位相差の絶対値が所定の閾値ＳＨ以下
である場合、入力信号の周期が安定していると判定し、
位相比較回路８２からの位相差の絶対値が所定の閾値Ｓ
Ｈより大きい場合、入力信号の周期が安定していないと
判定するようになされている。この判別回路８３の判定
結果は、スイッチ８４に供給されるようになされてい
る。

【００９０】スイッチ８４は、判別回路８３から、入力
信号の周期が安定している、または安定していないとの
判定結果を受信した場合、端子８４ａまたは８４ｂをそ
れぞれ選択するようになされている。端子８４ｂには、
入力信号が供給されるようになされており、従って、入
力信号の周期が安定している場合、または安定していな
い場合、スイッチ８４からは、タイミング発生回路８１
からのパルスまたは入力信号が出力されるようになされ
ている。

【００９１】以上のように構成されるジッタ除去回路に
おいては、周期的な入力信号（パルス）が、位相比較回
路８２および端子８４ｂに供給され、タイミング発生回
路８１が発生している、入力信号と同一周期のパルス
が、位相比較回路８２および端子８４ａに供給される。
位相比較回路８２は、タイミング発生回路８１からのパ
ルスと、入力信号との位相差を求め、判別回路８３に出
力する。判別回路８３では、位相比較回路８２からの位
相差に基づいて、入力信号の周期が安定しているかどう
かが判定され、その判定結果が、スイッチ８４に供給さ
れる。

【００９２】スイッチ８４は、判別回路８３から、入力
信号の周期が安定している、または安定していないとの
判定結果を受信した場合、端子８４ａまたは８４ｂをそ
れぞれ選択する。

【００９３】従って、入力信号の周期が安定していない
場合、スイッチ８４からは、端子８４ｂに供給されてい
る入力信号がそのまま出力される。この入力信号は、タ
イミング発生回路８１に供給され、タイミング発生回路
８１では、出力しているパルスの位相が、入力信号の位
相に一致するように制御される。

【００９４】これにより、タイミング発生回路８１が出
力するパルスは、入力信号の位相に一致するようにな
り、その結果、判別回路８３においては、入力信号の周
期が安定していると判定されるようになる。従って、ス
イッチ８４は、端子８４ｂから端子８４ａに切り換わ
り、スイッチ８４からは、端子８４ａに供給されてい
る、タイミング発生回路８１が出力しているパルスが出
力されるようになる。

【００９５】この場合、タイミング発生回路８１が出力
しているパルスは、その位相が入力信号の位相に一致す
るように制御されたものであるとともに、その周期が入
力信号の周期と一致しているものであるから、結果とし
て、入力信号に含まれるジッタを除去したものに等し
い。従って、このジッタ除去回路によれば、周期的な入
力信号に含まれるジッタを除去することができる。

【００９６】以上、本発明を、テレビジョン受像機に適
用した場合について説明したが、本発明は、テレビジョ
ン受像機の他、例えばＶＴＲ（ビデオテープレコーダ）
やビデオカメラなどの複合映像信号を処理する、あらゆ
る映像信号処理装置に適用可能である。

【００９７】

【発明の効果】請求項１に記載のジッタ除去回路および
請求項４に記載の映像信号処理装置によれば、発生手段
が発生する所定の一定周期のパルスと、周期的な入力信
号との位相が比較され、その比較結果に基づいて、入力
信号の周期が安定しているかどうかが判定される。さら
に、その判定結果に基づいて、発生手段により発生され
たパルスまたは入力信号のうちのいずれか一方が、選択
手段において選択されて出力される。そして、発生手段
では、選択手段の出力に対応して、パルスの位相が制御
される。従って、位相が入力信号の位相に一致し、さら
に、周期が入力信号の周期と一致しているパルスを得る
ことができる。即ち、入力信号からジッタを除去したパ
ルスを得ることができる。

【００９８】請求項３に記載のくし型フィルタによれ
ば、カウント手段において、クロックに同期してカウン
トが行われ、所定のクリア信号の入力があったときに、
そのカウント値がリセットされて、パルスが出力され
る。一方、検出手段において、カウント手段のカウント
値が、水平同期信号の周期に対応する値となるタイミン
グを含む所定の期間が検出される。そして、水平同期信
号のタイミングが、検出手段により検出された所定の期
間に含まれる場合、カウント手段が出力するパルスが選
択され、水平同期信号のタイミングが、検出手段により
検出された所定の期間に含まれない場合、水平同期信号
が選択されて、選択された信号が、所定のクリア信号と
して、カウント手段に供給される。従って、位相または
周期が、水平同期信号の位相または周期とそれぞれ一致
しているパルスを得ることができる。即ち、水平同期信
号からジッタを除去することができる。

【図面の簡単な説明】

【図１】本発明のジッタ除去回路の一実施例の構成を示
すブロック図である。

【図２】図１のジッタ除去回路の動作を説明するための
タイミングチャートである。

【図３】図１のジッタ除去回路の動作を説明するための
タイミングチャートである。

【図４】図１のジッタ除去回路の動作を説明するための
タイミングチャートである。

【図５】本発明を適用したテレビジョン受像機（３次元
くし型フィルタ）の一実施例の構成を示すブロック図で
ある。

【図６】本発明を適用したジッタ除去回路の他の実施例
の構成を示すブロック図である。

【図７】従来のくし型フィルタの一例の構成を示すブロ
ック図である。

【図８】くし型フィルタによってＹ／Ｃ分離が行われる
原理を説明するための図である。

【図９】複合映像信号を示す波形図である。

【図１０】Ｈパルスを、４ｆ_SCのクロックに同期させる
方法を説明するための図である。

【図１１】Ｈパルスにジッタがない場合を説明するため
の図である。

【図１２】Ｈパルスにジッタがある場合を説明するため
の図である。

【符号の説明】

２ タイミング発生回路 ３ 位相比較回路 ４ 判別回路 ５ 選択回路 ２１ １０ｂｉｔカウンタ ２２ ９１０検出回路 ２３ ９０６〜９１０検出回路 ３１ Ｄ−フリップフロップ ４１ ４ｂｉｔＵ／Ｄ（アップ／ダウン）カウンタ ５１ スイッチ ６１ 同期分離回路 ６２ クロック発生回路 ６３ サンプリング回路 ６４ ジッタ除去回路 ６５ 映像区間検出回路 ６６ フレームバッファ ６７ 演算器 ６８ ＢＰＦ（バンドパスフィルタ） ６９ ＤＬ（ディレイライン） ７０ 演算器 ８１ タイミング発生回路 ８２ 位相比較回路 ８３ 判別回路 ８４ スイッチ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 周期的な入力信号に含まれるジッタを除
   去するジッタ除去回路であって、 所定の一定周期のパルスを発生する発生手段と、 前記発生手段により発生された前記パルスと、前記入力
   信号との位相を比較する比較手段と、 前記比較手段の比較結果に基づいて、前記入力信号の周
   期が安定しているかどうかを判定する判定手段と、 前記判定手段の判定結果に基づいて、前記発生手段によ
   り発生されたパルスまたは前記入力信号のうちのいずれ
   か一方を選択する選択手段とを備え、 前記発生手段は、前記選択手段の出力に対応して、前記
   パルスの位相を制御することを特徴とするジッタ除去回
   路。
2. 【請求項２】 前記入力信号は、複合映像信号の水平同
   期信号であり、 前記発生手段は、 前記複合映像信号の色副搬送波に同期してカウントを行
   い、所定のクリア信号の入力があったときに、そのカウ
   ント値をリセットして、前記パルスを出力するカウント
   手段と、 前記カウント手段のカウント値が、前記水平同期信号の
   周期に対応する値となるタイミングを含む所定の期間を
   検出する検出手段とを有し、 前記比較手段は、前記検出手段により検出された所定の
   期間と、前記水平同期信号のタイミングとを比較し、 前記判定手段は、前記水平同期信号のタイミングが、前
   記検出手段により検出された所定の期間に含まれるかど
   うかによって、前記水平同期信号の周期が安定している
   かどうかを判定し、 前記選択手段は、前記水平同期信号のタイミングが、前
   記検出手段により検出された所定の期間に含まれる場
   合、前記カウント手段が出力するパルスを選択し、前記
   水平同期信号のタイミングが、前記検出手段により検出
   された所定の期間に含まれない場合、前記水平同期信号
   を選択し、選択した信号を、前記所定のクリア信号とし
   て、前記カウント手段に供給することを特徴とする請求
   項１に記載のジッタ除去回路。
3. 【請求項３】 複合映像信号から、輝度信号と色信号と
   を分離するくし型フィルタであって、 前記複合映像信号を、その色副搬送波に同期したクロッ
   クのタイミングでサンプリングするサンプリング手段
   と、 前記複合映像信号の水平同期信号を検出する水平同期信
   号検出手段と、 前記水平同期信号検出手段により検出された前記水平同
   期信号に含まれるジッタを除去する除去手段と、 前記除去手段によりジッタの除去された水平同期信号に
   対応して、前記複合映像信号の映像信号区間を検出する
   映像信号区間検出手段と、 前記映像信号区間検出手段により検出された映像信号区
   間の信号を、１フレーム分だけ遅延する遅延手段と、 前記遅延手段の出力および映像信号区間の信号に基づい
   て、前記輝度信号および色信号を算出する算出手段とを
   備え、 前記除去手段は、 前記クロックに同期してカウントを行い、所定のクリア
   信号の入力があったときに、そのカウント値をリセット
   して、パルスを、前記ジッタの除去された水平同期信号
   として出力するカウント手段と、 前記カウント手段のカウント値が、前記水平同期信号の
   周期に対応する値となるタイミングを含む所定の期間を
   検出する検出手段と、 前記検出手段により検出された所定の期間と、前記水平
   同期信号のタイミングとを比較する比較手段と、 前記比較手段の比較結果に基づいて、前記水平同期信号
   のタイミングが、前記検出手段により検出された所定の
   期間に含まれるかどうかを判定する判定手段と、 前記水平同期信号のタイミングが、前記検出手段により
   検出された所定の期間に含まれる場合、前記カウント手
   段が出力するパルスを選択し、前記水平同期信号のタイ
   ミングが、前記検出手段により検出された所定の期間に
   含まれない場合、前記水平同期信号を選択し、選択した
   信号を、前記所定のクリア信号として、前記カウント手
   段に供給する選択手段とを有することを特徴とするくし
   型フィルタ。
4. 【請求項４】 複合映像信号を処理する映像信号処理装
   置であって、 前記複合映像信号に含まれる同期信号のジッタを除去す
   る除去手段を備え、 前記除去手段は、 所定の一定周期のパルスを発生する発生手段と、 前記発生手段により発生された前記パルスと、前記同期
   信号との位相を比較する比較手段と、 前記比較手段の比較結果に基づいて、前記同期信号の周
   期が安定しているかどうかを判定する判定手段と、 前記判定手段の判定結果に基づいて、前記発生手段によ
   り発生されたパルスまたは前記同期信号のうちのいずれ
   か一方を選択する選択手段とを有し、 前記発生手段は、前記選択手段の出力に対応して、前記
   パルスの位相を制御することを特徴とする映像信号処理
   装置。