JPH098620A - 絶縁ゲート型バイポーラトランジスタの過電流保護回路 - Google Patents
絶縁ゲート型バイポーラトランジスタの過電流保護回路Info
- Publication number
- JPH098620A JPH098620A JP7152910A JP15291095A JPH098620A JP H098620 A JPH098620 A JP H098620A JP 7152910 A JP7152910 A JP 7152910A JP 15291095 A JP15291095 A JP 15291095A JP H098620 A JPH098620 A JP H098620A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- igbt
- film coil
- protection circuit
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】薄膜コイルを過電流保護回路に用い、過電流発
生時の高いｄｉ／ｄｔによる薄膜コイルに発生する電圧
を、ＩＧＢＴのゲート電圧として利用することで、ＩＧ
ＢＴを過電流から確実に保護する。 【構成】ＩＧＢＴ１のエミッタ端子１２に薄膜コイル２
の一方の端子とＭＯＳＦＥＴ３のゲート端子３３とが接
続し、ＭＯＳＦＥＴ３のソース端子３２は薄膜コイル２
の他方の端子と接続し、ＭＯＳＦＥＴ３のドレイン端子
３１は通常のダイオード４のカソード端子４２と接続
し、このダイオード４のアノード端子４１はツェナーダ
イオード５のアノード端子５１と接続し、ツェナーダイ
オード５のカソード端子５２はＩＧＢＴ１のゲート端子
１３と接続する。
生時の高いｄｉ／ｄｔによる薄膜コイルに発生する電圧
を、ＩＧＢＴのゲート電圧として利用することで、ＩＧ
ＢＴを過電流から確実に保護する。 【構成】ＩＧＢＴ１のエミッタ端子１２に薄膜コイル２
の一方の端子とＭＯＳＦＥＴ３のゲート端子３３とが接
続し、ＭＯＳＦＥＴ３のソース端子３２は薄膜コイル２
の他方の端子と接続し、ＭＯＳＦＥＴ３のドレイン端子
３１は通常のダイオード４のカソード端子４２と接続
し、このダイオード４のアノード端子４１はツェナーダ
イオード５のアノード端子５１と接続し、ツェナーダイ
オード５のカソード端子５２はＩＧＢＴ１のゲート端子
１３と接続する。
Description
【０００１】
【産業上の利用分野】この発明は、絶縁ゲート型バイポ
ーラトランジスタ（ＩＧＢＴ）に過電流が発生した場合
に、その過電流を制限し、ＩＧＢＴのラッチアップ破壊
を防止する絶縁ゲート型バイポーラトランジスタの過電
流保護回路に関する。
ーラトランジスタ（ＩＧＢＴ）に過電流が発生した場合
に、その過電流を制限し、ＩＧＢＴのラッチアップ破壊
を防止する絶縁ゲート型バイポーラトランジスタの過電
流保護回路に関する。
【０００２】
【従来の技術】図４は従来のＩＧＢＴの過電流保護回路
を示す。主回路のＩＧＢＴ１は電流検出端子１６を有し
ており、この電流検出端子１６に抵抗６の一方の端子が
接続され、この抵抗６の他方の端子はＩＧＢＴ１のエミ
ッタ端子１２に接続する。抵抗６の一方の端子はＭＯＳ
ＦＥＴ３のゲート端子３３と接続し、抵抗６の他方の端
子とＭＯＳＦＥＴ３のソース端子３２と接続する。ＭＯ
ＳＦＥＴ３のドレイン端子３１は通常のダイオード４の
カソード端子４２と接続し、このダイオード４のアノー
ド端子４１はＩＧＢＴ１のゲート端子１３と接続する。
点線内が過電流保護回路７である。この動作を次に説明
する。主回路に異常が発生し、過電流が流れると、電流
検出端子１６に流れる電流と、電流検出端子１６と直列
に接続した抵抗６とにより発生した電圧が、ＩＧＢＴ１
のゲート・エミッタ間に配置したＭＯＳＦＥＴ３のゲー
ト．ソース間に印加され、ＭＯＳＦＥＴ３がオンし、Ｉ
ＧＢＴ１のゲート・エミッタ間電圧が通常のダイオード
４のオン電圧とＭＯＳＦＥＴ３のオン電圧とを合わせた
電圧まで低下し、ＩＧＢＴ１のコレクタ電流は、そのゲ
ート・エミッタ間電圧とＩＧＢＴ１の出力特性で決まる
電流値に制限され、ＩＧＢＴ１をラッチアップ破壊から
保護する。
を示す。主回路のＩＧＢＴ１は電流検出端子１６を有し
ており、この電流検出端子１６に抵抗６の一方の端子が
接続され、この抵抗６の他方の端子はＩＧＢＴ１のエミ
ッタ端子１２に接続する。抵抗６の一方の端子はＭＯＳ
ＦＥＴ３のゲート端子３３と接続し、抵抗６の他方の端
子とＭＯＳＦＥＴ３のソース端子３２と接続する。ＭＯ
ＳＦＥＴ３のドレイン端子３１は通常のダイオード４の
カソード端子４２と接続し、このダイオード４のアノー
ド端子４１はＩＧＢＴ１のゲート端子１３と接続する。
点線内が過電流保護回路７である。この動作を次に説明
する。主回路に異常が発生し、過電流が流れると、電流
検出端子１６に流れる電流と、電流検出端子１６と直列
に接続した抵抗６とにより発生した電圧が、ＩＧＢＴ１
のゲート・エミッタ間に配置したＭＯＳＦＥＴ３のゲー
ト．ソース間に印加され、ＭＯＳＦＥＴ３がオンし、Ｉ
ＧＢＴ１のゲート・エミッタ間電圧が通常のダイオード
４のオン電圧とＭＯＳＦＥＴ３のオン電圧とを合わせた
電圧まで低下し、ＩＧＢＴ１のコレクタ電流は、そのゲ
ート・エミッタ間電圧とＩＧＢＴ１の出力特性で決まる
電流値に制限され、ＩＧＢＴ１をラッチアップ破壊から
保護する。
【０００３】
【発明が解決しようとする課題】従来のＩＧＢＴの過電
流保護回路では、ＩＧＢＴチップにコレクタ電流を流す
主ＩＧＢＴと電流検出用のセンスＩＧＢＴとを形成す
る。この電流検出用のセンスＩＧＢＴ（このセンスＩＧ
ＢＴのエミッタは電流検出端子１６と接続する）と、主
ＩＧＢＴ（コレクタ電流を流すＩＧＢＴ）との出力特性
やＶGE(th)特性の相関関係が、各チップで異なり、それ
に伴い、主ＩＧＢＴとセンスＩＧＢＴとに流れる電流の
比率が異なることにより、過電流保護時の制限電流にバ
ラツキが生じる。また、保護回路を構成する抵抗の抵抗
値のバラツキ（以下抵抗のバラツキという）により、セ
ンスＩＧＢＴを流れる電流によって生じる抵抗の両端電
圧にバラツキが生じ、その抵抗の両端電圧がＩＧＢＴの
ゲート・エミッタ間のＭＯＳＦＥＴをオンさせ、電流制
限をかけるため、過電流保護時に制限電流のバラツキが
生じる。
流保護回路では、ＩＧＢＴチップにコレクタ電流を流す
主ＩＧＢＴと電流検出用のセンスＩＧＢＴとを形成す
る。この電流検出用のセンスＩＧＢＴ（このセンスＩＧ
ＢＴのエミッタは電流検出端子１６と接続する）と、主
ＩＧＢＴ（コレクタ電流を流すＩＧＢＴ）との出力特性
やＶGE(th)特性の相関関係が、各チップで異なり、それ
に伴い、主ＩＧＢＴとセンスＩＧＢＴとに流れる電流の
比率が異なることにより、過電流保護時の制限電流にバ
ラツキが生じる。また、保護回路を構成する抵抗の抵抗
値のバラツキ（以下抵抗のバラツキという）により、セ
ンスＩＧＢＴを流れる電流によって生じる抵抗の両端電
圧にバラツキが生じ、その抵抗の両端電圧がＩＧＢＴの
ゲート・エミッタ間のＭＯＳＦＥＴをオンさせ、電流制
限をかけるため、過電流保護時に制限電流のバラツキが
生じる。
【０００４】上記のように、センスＩＧＢＴと主ＩＧＢ
Ｔ間の特性バラツキと抵抗のバラツキにより、過電流保
護時の制限電流に大きなバラツキが生じるため、過電流
保護回路として精度が低いものとなっている。また精度
を高めるためには、ＩＧＢＴと抵抗とを個々に調整する
必要があり、コストアップとなる。この発明は、前記課
題を解決するために、薄膜コイルで直接主電流を検出
し、前記のようなバラツキが生じない、高い精度の絶縁
ゲート型バイポーラトランジスタの過電流保護回路を提
供することを目的とする。
Ｔ間の特性バラツキと抵抗のバラツキにより、過電流保
護時の制限電流に大きなバラツキが生じるため、過電流
保護回路として精度が低いものとなっている。また精度
を高めるためには、ＩＧＢＴと抵抗とを個々に調整する
必要があり、コストアップとなる。この発明は、前記課
題を解決するために、薄膜コイルで直接主電流を検出
し、前記のようなバラツキが生じない、高い精度の絶縁
ゲート型バイポーラトランジスタの過電流保護回路を提
供することを目的とする。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、ツェナーダイオードのカソード端子が主回路の絶縁
ゲート型バイポーラトランジスタのゲート端子と接続
し、ツェナーダイオードのアノード端子がダイオードの
アノード端子と接続し、ダイオードのカソード端子がＭ
ＯＳＦＥＴのドレイン端子と接続し、ＭＯＳＦＥＴのゲ
ート端子と主回路の絶縁ゲート型バイポーラトランジス
タのエミッタ端子と接続し、このエミッタ端子とＭＯＳ
ＦＥＴのソース端子間に薄膜コイルを接続する。
に、ツェナーダイオードのカソード端子が主回路の絶縁
ゲート型バイポーラトランジスタのゲート端子と接続
し、ツェナーダイオードのアノード端子がダイオードの
アノード端子と接続し、ダイオードのカソード端子がＭ
ＯＳＦＥＴのドレイン端子と接続し、ＭＯＳＦＥＴのゲ
ート端子と主回路の絶縁ゲート型バイポーラトランジス
タのエミッタ端子と接続し、このエミッタ端子とＭＯＳ
ＦＥＴのソース端子間に薄膜コイルを接続する。
【０００６】また主回路の絶縁ゲート型バイポーラトラ
ンジスタのエミッタ電極と一端が接続し、かつ絶縁膜を
介してエミッタ電極上に薄膜コイルを形成するとよい。
この薄膜コイルのインダクタンスが１０ｐＨないし１０
００ｐＨであるとよいが、さらに望ましくは１０ｐＨな
いし１００ｐＨであるとよい。
ンジスタのエミッタ電極と一端が接続し、かつ絶縁膜を
介してエミッタ電極上に薄膜コイルを形成するとよい。
この薄膜コイルのインダクタンスが１０ｐＨないし１０
００ｐＨであるとよいが、さらに望ましくは１０ｐＨな
いし１００ｐＨであるとよい。
【０００７】
【作用】ＩＧＢＴに流れる主電流（コレクタ電流）は、
電流値が大きくなると主電流の変化（ｄｉ／ｄｔ）も大
きくなる。従って、主回路のＩＧＢＴのエミッタ端子に
薄膜コイルを接続することで、主電流の変化（ｄｉ／ｄ
ｔ）を薄膜コイルのインダクタンスＬで電圧（Ｌ×ｄｉ
／ｄｔ）に変換して検出すると、主電流が過大になる
と、この電圧も大きくなり、この電圧で過電流保護回路
のＭＯＳＦＥＴのゲートを制御することで、確実にＩＧ
ＢＴの主電流を抑制する。また従来のような各素子間で
の主電流の検出ばらつきは、この保護回路では生じな
い。
電流値が大きくなると主電流の変化（ｄｉ／ｄｔ）も大
きくなる。従って、主回路のＩＧＢＴのエミッタ端子に
薄膜コイルを接続することで、主電流の変化（ｄｉ／ｄ
ｔ）を薄膜コイルのインダクタンスＬで電圧（Ｌ×ｄｉ
／ｄｔ）に変換して検出すると、主電流が過大になる
と、この電圧も大きくなり、この電圧で過電流保護回路
のＭＯＳＦＥＴのゲートを制御することで、確実にＩＧ
ＢＴの主電流を抑制する。また従来のような各素子間で
の主電流の検出ばらつきは、この保護回路では生じな
い。
【０００８】また薄膜コイルをＩＧＢＴと同一半導体基
板上に形成し、この薄膜コイルとＩＧＢＴのコレクタ端
子とを半導体基板上で配線することで、配線インダクタ
ンスのバラツキを極めて小さくでき、結果として高精度
の過電流保護回路となる。
板上に形成し、この薄膜コイルとＩＧＢＴのコレクタ端
子とを半導体基板上で配線することで、配線インダクタ
ンスのバラツキを極めて小さくでき、結果として高精度
の過電流保護回路となる。
【０００９】
【実施例】図１は一実施例のＩＧＢＴの過電流保護回路
を示す。主回路のＩＧＢＴ１はコレクタ端子１１、エミ
ッタ端子１２およびゲート端子１３を有し、エミッタ端
子１２に薄膜コイル２の一方の端子が接続し、この薄膜
コイル２の一方の端子はＭＯＳＦＥＴ３のゲート端子３
３とも接続し、ＭＯＳＦＥＴ３のソース端子３２は薄膜
コイル２の他方の端子と接続する。ＭＯＳＦＥＴ３のド
レイン端子３１は通常のダイオード４のカソード端子４
２と接続し、このダイオード４のアノード端子４１はツ
ェナーダイオード５のアノード端子５１と接続し、ツェ
ナーダイオード５のカソード端子５２はＩＧＢＴ１のゲ
ート端子１３と接続する。点線内が過電流保護回路７で
ある。
を示す。主回路のＩＧＢＴ１はコレクタ端子１１、エミ
ッタ端子１２およびゲート端子１３を有し、エミッタ端
子１２に薄膜コイル２の一方の端子が接続し、この薄膜
コイル２の一方の端子はＭＯＳＦＥＴ３のゲート端子３
３とも接続し、ＭＯＳＦＥＴ３のソース端子３２は薄膜
コイル２の他方の端子と接続する。ＭＯＳＦＥＴ３のド
レイン端子３１は通常のダイオード４のカソード端子４
２と接続し、このダイオード４のアノード端子４１はツ
ェナーダイオード５のアノード端子５１と接続し、ツェ
ナーダイオード５のカソード端子５２はＩＧＢＴ１のゲ
ート端子１３と接続する。点線内が過電流保護回路７で
ある。
【００１０】図２は薄膜コイルをＩＧＢＴ上に形成した
図で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）の
Ｘ−Ｘ線切断部の断面図を示す。同図（ａ）において、
ＩＧＢＴ１のゲートパッド１５、エミッタ電極１４およ
び薄膜コイル２が示されている。ＩＧＢＴ１のエミッタ
電極１４上に絶縁膜を介して薄膜コイル２を形成し、薄
膜コイル２の一端は接続部２１でエミッタ電極１４と接
続し、他端はコレクタ電流が流れ出す主端子（図示され
ていない）へ接続する。薄膜コイル２の両側からは図示
されていないコイル補助端子が出ている。このコイル補
助端子が外部の保護回路のＭＯＳＦＥＴのゲート端子お
よびソース端子と接続される。同図（ｂ）において、半
導体基板にＩＧＢＴ１が形成され、エミッタ電極１４上
に絶縁膜２２を選択的に形成し、この絶縁膜２２上に薄
膜コイル２を形成し、薄膜コイル２の一端がエミッタ電
極１４と接続部２１で接続される。他端はコレクタ電流
が流れ出す主端子（図示されていない）と接続する。
図で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）の
Ｘ−Ｘ線切断部の断面図を示す。同図（ａ）において、
ＩＧＢＴ１のゲートパッド１５、エミッタ電極１４およ
び薄膜コイル２が示されている。ＩＧＢＴ１のエミッタ
電極１４上に絶縁膜を介して薄膜コイル２を形成し、薄
膜コイル２の一端は接続部２１でエミッタ電極１４と接
続し、他端はコレクタ電流が流れ出す主端子（図示され
ていない）へ接続する。薄膜コイル２の両側からは図示
されていないコイル補助端子が出ている。このコイル補
助端子が外部の保護回路のＭＯＳＦＥＴのゲート端子お
よびソース端子と接続される。同図（ｂ）において、半
導体基板にＩＧＢＴ１が形成され、エミッタ電極１４上
に絶縁膜２２を選択的に形成し、この絶縁膜２２上に薄
膜コイル２を形成し、薄膜コイル２の一端がエミッタ電
極１４と接続部２１で接続される。他端はコレクタ電流
が流れ出す主端子（図示されていない）と接続する。
【００１１】図３は電圧共振回路にＩＧＢＴを適用した
場合の動作波形図で、同図（ａ）はＩＧＢＴのコレクタ
電流波形図、同図（ｂ）は薄膜コイルのコイル電圧波形
図、同図（ｃ）はＩＧＢＴのゲート電圧波形図を示す。
同図（ａ）において、コレクタ電流が増大するとコレク
タ電流の電流の変化（電流上昇率：ｄｉ／ｄｔ）が大き
くなる。同図（ｂ）において、薄膜コイルに発生するコ
イル電圧は電流値が小さい段階では小さく、電流値が大
きくなると、つまり過電流になると、この電圧は大きく
なる。この電圧がＭＯＳＦＥＴのゲートしきい値電圧
（ＶGS(th)）を越えるとＭＯＳＦＥＴはオンする。同図
（ｃ）において、ＩＧＢＴのゲート電圧はＭＯＳＦＥＴ
がオンするまではゲート駆動電源から与えられる高いゲ
ート電圧を維持し、ＭＯＳＦＥＴがオンした時点でツェ
ナーダイオードのツェナー電圧、通常のダイオードのオ
ン電圧およびＭＯＳＦＥＴのオン電圧とを加えた電圧ま
で低下する。
場合の動作波形図で、同図（ａ）はＩＧＢＴのコレクタ
電流波形図、同図（ｂ）は薄膜コイルのコイル電圧波形
図、同図（ｃ）はＩＧＢＴのゲート電圧波形図を示す。
同図（ａ）において、コレクタ電流が増大するとコレク
タ電流の電流の変化（電流上昇率：ｄｉ／ｄｔ）が大き
くなる。同図（ｂ）において、薄膜コイルに発生するコ
イル電圧は電流値が小さい段階では小さく、電流値が大
きくなると、つまり過電流になると、この電圧は大きく
なる。この電圧がＭＯＳＦＥＴのゲートしきい値電圧
（ＶGS(th)）を越えるとＭＯＳＦＥＴはオンする。同図
（ｃ）において、ＩＧＢＴのゲート電圧はＭＯＳＦＥＴ
がオンするまではゲート駆動電源から与えられる高いゲ
ート電圧を維持し、ＭＯＳＦＥＴがオンした時点でツェ
ナーダイオードのツェナー電圧、通常のダイオードのオ
ン電圧およびＭＯＳＦＥＴのオン電圧とを加えた電圧ま
で低下する。
【００１２】この低下した電圧がゲート電圧となりＩＧ
ＢＴのコレクタ電流を出力特性で決まるコレクタ電流ま
で減少させる。このようにして過電流は制限され、過電
流制限レベルをＩＧＢＴのラッチアップレベル以下にす
ることにより、ＩＧＢＴは過電流によるラッチアップ破
壊から保護される。前記のｄｉ／ｄｔは数十〜数千Ａ／
μｓであり、一方、ＭＯＳＦＥＴのゲート駆動電圧は数
Ｖから十数Ｖであるため、薄膜コイル４の必要とするイ
ンダクタンスは１０〜１０００ｐＨとなる。しかし、殆
どの場合ｄｉ／ｄｔは１００Ａ／μｓ以上で、しかも薄
膜コイルのインダクタンスを増大させることは製造上困
難を伴うので、実用的なインダクタンスとしては１０〜
１００ｐＨである。
ＢＴのコレクタ電流を出力特性で決まるコレクタ電流ま
で減少させる。このようにして過電流は制限され、過電
流制限レベルをＩＧＢＴのラッチアップレベル以下にす
ることにより、ＩＧＢＴは過電流によるラッチアップ破
壊から保護される。前記のｄｉ／ｄｔは数十〜数千Ａ／
μｓであり、一方、ＭＯＳＦＥＴのゲート駆動電圧は数
Ｖから十数Ｖであるため、薄膜コイル４の必要とするイ
ンダクタンスは１０〜１０００ｐＨとなる。しかし、殆
どの場合ｄｉ／ｄｔは１００Ａ／μｓ以上で、しかも薄
膜コイルのインダクタンスを増大させることは製造上困
難を伴うので、実用的なインダクタンスとしては１０〜
１００ｐＨである。
【００１３】
【発明の効果】この発明によれば、薄膜コイルを過電流
保護回路に用い、過電流発生時の高いｄｉ／ｄｔによる
薄膜コイルに発生する電圧を、ゲート電圧として利用す
ることで、バラツキの少ないゲート電圧をＭＯＳＦＥＴ
に与えることができ、確実にＭＯＳＦＥＴをオンさせ、
ＩＧＢＴのゲート電圧をバラツキなく所定の値に低下さ
せ、過電流を所定の値に制限し、ＩＧＢＴを過電流から
確実に保護することができる。
保護回路に用い、過電流発生時の高いｄｉ／ｄｔによる
薄膜コイルに発生する電圧を、ゲート電圧として利用す
ることで、バラツキの少ないゲート電圧をＭＯＳＦＥＴ
に与えることができ、確実にＭＯＳＦＥＴをオンさせ、
ＩＧＢＴのゲート電圧をバラツキなく所定の値に低下さ
せ、過電流を所定の値に制限し、ＩＧＢＴを過電流から
確実に保護することができる。
【図１】この発明の一実施例で、ＩＧＢＴの過電流保護
回路図
回路図
【図２】薄膜コイルを半導体基板に形成した図で（ａ）
は平面図、（ｂ）は（ａ）のＸ−Ｘ線切断部の断面図
は平面図、（ｂ）は（ａ）のＸ−Ｘ線切断部の断面図
【図３】電圧共振回路にＩＧＢＴを適用した場合の動作
波形図で、（ａ）はＩＧＢＴのコレクタ電流波形図、
（ｂ）は薄膜コイルの電圧波形図、（ｃ）はＩＧＢＴの
ゲート電圧波形図
波形図で、（ａ）はＩＧＢＴのコレクタ電流波形図、
（ｂ）は薄膜コイルの電圧波形図、（ｃ）はＩＧＢＴの
ゲート電圧波形図
【図４】従来のＩＧＢＴの過電流保護回路図
１ ＩＧＢＴ １１ コレクタ端子 １２ エミッタ端子 １３ ゲート端子 １４ エミッタ電極 １５ ゲートパッド １６ 電流検出端子 ２ 薄膜コイル ２１ 接続部 ２２ 絶縁膜 ３ ＭＯＳＦＥＴ ３１ ソース端子 ３２ ドレイン端子 ３３ ゲート端子 ４ 通常のダイオード ４１ アノード端子 ４２ カソード端子 ５ ツェナーダイオード ５１ アノード端子 ５２ カソード端子 ６ 抵抗 ７ 過電流保護回路
Claims (3)
- 【請求項１】ツェナーダイオードのカソード端子が主回
路の絶縁ゲート型バイポーラトランジスタのゲート端子
と接続し、ツェナーダイオードのアノード端子がダイオ
ードのアノード端子と接続し、ダイオードのカソード端
子がＭＯＳＦＥＴのドレイン端子と接続し、ＭＯＳＦＥ
Ｔのゲート端子と主回路の絶縁ゲート型バイポーラトラ
ンジスタのエミッタ端子と接続し、このエミッタ端子と
ＭＯＳＦＥＴのソース端子とに両端がそれぞれ接続され
る薄膜コイルを有することを特徴とする絶縁ゲート型バ
イポーラトランジスタの過電流保護回路。 - 【請求項２】薄膜コイルが主回路の絶縁ゲート型バイポ
ーラトランジスタのエミッタ電極と一端が接続し、かつ
絶縁膜を介してエミッタ電極上に形成されることを特徴
とする請求項１記載の絶縁ゲート型バイポーラトランジ
スタの過電流保護回路。 - 【請求項３】薄膜コイルのインダクタンスが１０ｐＨな
いし１０００ｐＨであることを特徴とする請求項１また
は２記載の絶縁ゲート型バイポーラトランジスタの過電
流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7152910A JPH098620A (ja) | 1995-06-20 | 1995-06-20 | 絶縁ゲート型バイポーラトランジスタの過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7152910A JPH098620A (ja) | 1995-06-20 | 1995-06-20 | 絶縁ゲート型バイポーラトランジスタの過電流保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098620A true JPH098620A (ja) | 1997-01-10 |
Family
ID=15550820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7152910A Pending JPH098620A (ja) | 1995-06-20 | 1995-06-20 | 絶縁ゲート型バイポーラトランジスタの過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098620A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002204581A (ja) * | 2001-01-09 | 2002-07-19 | Fuji Electric Co Ltd | 電力用半導体モジュール |
| US7414867B2 (en) | 2006-08-01 | 2008-08-19 | Mitsubishi Electric Corporation | Power conversion device |
| JP2010246251A (ja) * | 2009-04-06 | 2010-10-28 | Denso Corp | 電力変換回路の駆動回路 |
| JP2012090108A (ja) * | 2010-10-20 | 2012-05-10 | Rohm Co Ltd | ハイサイドスイッチ回路、インターフェイス回路、および電子機器 |
| WO2016047455A1 (ja) * | 2014-09-26 | 2016-03-31 | 株式会社日立パワーデバイス | 半導体パワーモジュール及び半導体駆動装置 |
-
1995
- 1995-06-20 JP JP7152910A patent/JPH098620A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002204581A (ja) * | 2001-01-09 | 2002-07-19 | Fuji Electric Co Ltd | 電力用半導体モジュール |
| US7414867B2 (en) | 2006-08-01 | 2008-08-19 | Mitsubishi Electric Corporation | Power conversion device |
| KR100884782B1 (ko) * | 2006-08-01 | 2009-02-23 | 미쓰비시덴키 가부시키가이샤 | 전력변환장치 |
| JP2010246251A (ja) * | 2009-04-06 | 2010-10-28 | Denso Corp | 電力変換回路の駆動回路 |
| JP2012090108A (ja) * | 2010-10-20 | 2012-05-10 | Rohm Co Ltd | ハイサイドスイッチ回路、インターフェイス回路、および電子機器 |
| WO2016047455A1 (ja) * | 2014-09-26 | 2016-03-31 | 株式会社日立パワーデバイス | 半導体パワーモジュール及び半導体駆動装置 |
| JP2016066974A (ja) * | 2014-09-26 | 2016-04-28 | 株式会社日立製作所 | 半導体パワーモジュール及び半導体駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497285A (en) | Power MOSFET with overcurrent and over-temperature protection | |
| JP2988859B2 (ja) | パワーｍｏｓｆｅｔ | |
| US5642252A (en) | Insulated gate semiconductor device and driving circuit device and electronic system both using the same | |
| JP3243902B2 (ja) | 半導体装置 | |
| US6392859B1 (en) | Semiconductor active fuse for AC power line and bidirectional switching device for the fuse | |
| US6215634B1 (en) | Drive circuit for power device | |
| JPH02266712A (ja) | 半導体装置 | |
| EP0650111A2 (en) | Off-line bootstrap startup circuit | |
| US6268628B1 (en) | Depletion type MOS semiconductor device and MOS power IC | |
| JPH08111524A (ja) | 電流検出回路 | |
| JPH06132800A (ja) | 絶縁ゲート型半導体装置 | |
| EP3297029B1 (en) | Semiconductor device and power control device | |
| JPWO2001022584A1 (ja) | 電力半導体素子の過電流制限回路 | |
| WO1996012346A2 (en) | A protected switch | |
| US11145558B2 (en) | Manufacturing method of semiconductor module | |
| US6466060B2 (en) | Switching device with separated driving signal input and driving circuit of the same | |
| JPH05259853A (ja) | 電流制限回路 | |
| JP7047898B2 (ja) | スイッチング装置及びスイッチング装置の制御方法 | |
| JP2001284589A (ja) | 制御回路内蔵絶縁ゲート半導体装置 | |
| EP0670600A2 (en) | Insulated gate-type bipolar transistor | |
| KR20040010128A (ko) | 파워모듈의 게이트 구동회로 | |
| JPH09130217A (ja) | 半導体装置 | |
| JP3431127B2 (ja) | 電子装置および電子スイッチ装置 | |
| KR100539401B1 (ko) | 절연게이트형 전력소자의 단락상태 유지를 위한 보호회로 | |
| JPH11163698A (ja) | 電圧駆動型半導体素子の過電流抑制回路及びそれを備える半導体装置 |