JPH06132800A - 絶縁ゲート型半導体装置 - Google Patents
絶縁ゲート型半導体装置Info
- Publication number
- JPH06132800A JPH06132800A JP5007614A JP761493A JPH06132800A JP H06132800 A JPH06132800 A JP H06132800A JP 5007614 A JP5007614 A JP 5007614A JP 761493 A JP761493 A JP 761493A JP H06132800 A JPH06132800 A JP H06132800A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- current
- voltage
- semiconductor device
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 電気的雑音による誤動作がなく、過大な主電
流を高速で制限し、かつゼロ付近まで遮断する。 【構成】 負荷が接続されるＩＧＢＴ１により主電流を
調整する。この主電流の一部はＩＧＢＴ２に分流する。
この分流した電流は、抵抗３を流れることにより、抵抗
３の両端の間の電圧に変換される。負荷の短絡などによ
り主電流が過度に上昇すると、この電圧が所定の大きさ
を超え、トランジスタ５とサイリスタ７が導通状態にな
る。これらの結果、ＩＧＢＴ１のゲートＧとエミッタＥ
の間の電圧が引き下げられるので、主電流が遮断され
る。 【効果】 トランジスタは応答が早いので、主電流の過
度な上昇を事前に防止し、サイリスタは導通時の抵抗が
より低いので、主電流をゼロまで遮断する。
流を高速で制限し、かつゼロ付近まで遮断する。 【構成】 負荷が接続されるＩＧＢＴ１により主電流を
調整する。この主電流の一部はＩＧＢＴ２に分流する。
この分流した電流は、抵抗３を流れることにより、抵抗
３の両端の間の電圧に変換される。負荷の短絡などによ
り主電流が過度に上昇すると、この電圧が所定の大きさ
を超え、トランジスタ５とサイリスタ７が導通状態にな
る。これらの結果、ＩＧＢＴ１のゲートＧとエミッタＥ
の間の電圧が引き下げられるので、主電流が遮断され
る。 【効果】 トランジスタは応答が早いので、主電流の過
度な上昇を事前に防止し、サイリスタは導通時の抵抗が
より低いので、主電流をゼロまで遮断する。
Description
【０００１】
【産業上の利用分野】この発明は、例えばインバータ装
置などの電力変換装置においてスイッチング素子として
用いられる絶縁ゲート型半導体装置に関し、特に負荷の
短絡時における絶縁ゲート素子の破壊を防止する機能の
改良に関する。
置などの電力変換装置においてスイッチング素子として
用いられる絶縁ゲート型半導体装置に関し、特に負荷の
短絡時における絶縁ゲート素子の破壊を防止する機能の
改良に関する。
【０００２】
【従来の技術】ＭＯＳ型電界効果トランジスタ素子（Ｍ
ＯＳＦＥＴ）、絶縁ゲート型バイポーラトランジスタ素
子（ＩＧＢＴ）などの絶縁ゲート素子は、２つの電流電
極及びこれらの電極との間が絶縁された制御電極とを有
しており、制御電極と１つの電流電極の間に印加される
電圧の大きさによって、２つの電流電極の間を流れる電
流の大きさを調整するものである。この印加電圧が大き
いほど電流は大きく、この電圧が０であるときには電流
は遮断される。これらの絶縁ゲート素子を備えた絶縁ゲ
ート型半導体装置は、例えば負荷へ流れる電流（主電
流）をスイッチングするインバータ装置などの電力変換
装置にスイッチング素子として用いられる。この電力変
換装置において負荷が短絡すると、絶縁ゲート素子に過
大な主電流（短絡電流）が流れ、これを放置すれば絶縁
ゲート素子は破壊に至る。このため、絶縁ゲート型半導
体装置において、絶縁ゲート素子を駆動する回路部分で
ある絶縁ゲート素子の駆動回路には、短絡電流による破
壊を防止するための短絡電流遮断機能が設けられる。
ＯＳＦＥＴ）、絶縁ゲート型バイポーラトランジスタ素
子（ＩＧＢＴ）などの絶縁ゲート素子は、２つの電流電
極及びこれらの電極との間が絶縁された制御電極とを有
しており、制御電極と１つの電流電極の間に印加される
電圧の大きさによって、２つの電流電極の間を流れる電
流の大きさを調整するものである。この印加電圧が大き
いほど電流は大きく、この電圧が０であるときには電流
は遮断される。これらの絶縁ゲート素子を備えた絶縁ゲ
ート型半導体装置は、例えば負荷へ流れる電流（主電
流）をスイッチングするインバータ装置などの電力変換
装置にスイッチング素子として用いられる。この電力変
換装置において負荷が短絡すると、絶縁ゲート素子に過
大な主電流（短絡電流）が流れ、これを放置すれば絶縁
ゲート素子は破壊に至る。このため、絶縁ゲート型半導
体装置において、絶縁ゲート素子を駆動する回路部分で
ある絶縁ゲート素子の駆動回路には、短絡電流による破
壊を防止するための短絡電流遮断機能が設けられる。
【０００３】図１５は、短絡電流遮断機能を有する従来
の絶縁ゲート型半導体装置の例を示すブロック図であ
る。絶縁ゲート素子としてのＩＧＢＴ１のコレクタＣに
は図示しない負荷が接続されており、コレクタＣからエ
ミッタＥへ流れるコレクタ電流ＩC が、主電流として負
荷へ供給される。このコレクタ電流ＩC は、ゲートＧと
エミッタＥの間の電圧（ゲート電圧）の大きさによって
制御される。ゲート電圧が大きいほど大きなコレクタ電
流ＩC が流れる。ゲート電圧はゲート駆動回路４２によ
り調整して供給される。
の絶縁ゲート型半導体装置の例を示すブロック図であ
る。絶縁ゲート素子としてのＩＧＢＴ１のコレクタＣに
は図示しない負荷が接続されており、コレクタＣからエ
ミッタＥへ流れるコレクタ電流ＩC が、主電流として負
荷へ供給される。このコレクタ電流ＩC は、ゲートＧと
エミッタＥの間の電圧（ゲート電圧）の大きさによって
制御される。ゲート電圧が大きいほど大きなコレクタ電
流ＩC が流れる。ゲート電圧はゲート駆動回路４２によ
り調整して供給される。
【０００４】この絶縁ゲート型半導体装置には電流トラ
ンス４３が設けられており、電流トランス４３によって
コレクタ電流ＩC が検出される。検出されたコレクタ電
流ＩC の値は、比較回路４４において所定の基準値と比
較される。比較回路４４は、コレクタ電流ＩC が基準値
を超えたときには所定の信号をゲート駆動回路４２へ送
出する。ゲート駆動回路４２はこの信号に応答して、Ｉ
ＧＢＴ１を遮断すべく、所定のゲート電圧をゲートＧへ
出力する。これにより、負荷の短絡に伴う過大なコレク
タ電流ＩC が遮断され、ＩＧＢＴ１が破壊から保護され
る。
ンス４３が設けられており、電流トランス４３によって
コレクタ電流ＩC が検出される。検出されたコレクタ電
流ＩC の値は、比較回路４４において所定の基準値と比
較される。比較回路４４は、コレクタ電流ＩC が基準値
を超えたときには所定の信号をゲート駆動回路４２へ送
出する。ゲート駆動回路４２はこの信号に応答して、Ｉ
ＧＢＴ１を遮断すべく、所定のゲート電圧をゲートＧへ
出力する。これにより、負荷の短絡に伴う過大なコレク
タ電流ＩC が遮断され、ＩＧＢＴ１が破壊から保護され
る。
【０００５】短絡電流遮断機能を有する従来の絶縁ゲー
ト型半導体装置の他の例として、特開昭６３−３１８７
８１号公報、特開昭６４−６８００５号公報、及び特開
平２−３０９７１４号公報に開示される技術がある。こ
れらの中の前２者は主電流を制御する第１のＭＯＳＦＥ
Ｔに並列に第２のＭＯＳＦＥＴを設け、主電流をこの第
２のＭＯＳＦＥＴに分流させて、この分流電流が所定の
大きさを超えるとオン状態になるトランジスタを、第１
及び第２のＭＯＳＦＥＴのゲート電極とソース電極の間
に接続したものである。このため、負荷の短絡などによ
り主電流が所定の大きさを超えて流れるときには、トラ
ンジスタがオンしてこれらのＭＯＳＦＥＴのゲート電圧
が引き下げられることにより、主電流が所定値以下に制
限される。
ト型半導体装置の他の例として、特開昭６３−３１８７
８１号公報、特開昭６４−６８００５号公報、及び特開
平２−３０９７１４号公報に開示される技術がある。こ
れらの中の前２者は主電流を制御する第１のＭＯＳＦＥ
Ｔに並列に第２のＭＯＳＦＥＴを設け、主電流をこの第
２のＭＯＳＦＥＴに分流させて、この分流電流が所定の
大きさを超えるとオン状態になるトランジスタを、第１
及び第２のＭＯＳＦＥＴのゲート電極とソース電極の間
に接続したものである。このため、負荷の短絡などによ
り主電流が所定の大きさを超えて流れるときには、トラ
ンジスタがオンしてこれらのＭＯＳＦＥＴのゲート電圧
が引き下げられることにより、主電流が所定値以下に制
限される。
【０００６】前述の従来技術の中の最後の１者は、前２
者の技術におけるトランジスタの代わりにサイリスタを
設けたものである。第２のＭＯＳＦＥＴへ分流する電流
が、一旦所定の大きさを超えサイリスタのゲートとカソ
ード間に所定以上の電圧が印加されると、以後継続して
サイリスタが導通し、２つのＭＯＳＦＥＴのゲート電圧
がゼロ付近にまで引き下げられ、主電流が継続して遮断
される。
者の技術におけるトランジスタの代わりにサイリスタを
設けたものである。第２のＭＯＳＦＥＴへ分流する電流
が、一旦所定の大きさを超えサイリスタのゲートとカソ
ード間に所定以上の電圧が印加されると、以後継続して
サイリスタが導通し、２つのＭＯＳＦＥＴのゲート電圧
がゼロ付近にまで引き下げられ、主電流が継続して遮断
される。
【０００７】
【発明が解決しようとする課題】しかしながら、これら
の従来の技術は以下に示すような問題点を有している。
負荷に供給される電圧が高い場合には特に短絡電流を早
急に遮断する必要があり、そのためには図１５に示した
従来技術においては、ゲート駆動回路４２および比較回
路４４の動作を高速化する必要がある。これらの回路を
高速化すると、電気的雑音によってこれらの回路が誤動
作を引き起こし易くなり、安定した動作が得られないと
いう問題点があった。また、高速化に伴って、回路損失
が増大するという問題点もあった。
の従来の技術は以下に示すような問題点を有している。
負荷に供給される電圧が高い場合には特に短絡電流を早
急に遮断する必要があり、そのためには図１５に示した
従来技術においては、ゲート駆動回路４２および比較回
路４４の動作を高速化する必要がある。これらの回路を
高速化すると、電気的雑音によってこれらの回路が誤動
作を引き起こし易くなり、安定した動作が得られないと
いう問題点があった。また、高速化に伴って、回路損失
が増大するという問題点もあった。
【０００８】トランジスタを用いてＭＯＳＦＥＴのゲー
ト電圧を制限する方式の従来技術では、トランジスタが
ゲート電圧をゼロ付近まで十分に引き下げることが困難
であり、このため、負荷の短絡時において短絡電流を十
分に遮断することができないという問題点があった。一
方、サイリスタを用いた従来技術では、サイリスタの応
答速度がトランジスタに比べて遅いために、過大な主電
流が検出された後にサイリスタが導通するまでの時間が
トランジスタに比べて長い。このため、負荷が短絡した
ときには一定期間に過大な短絡電流が流れ、この間にＭ
ＯＳＦＥＴが破壊されるという問題点があった。また、
過大な短絡電流が流れた後に電流を遮断するので、負荷
が有するインダクタンスにより過大なサージ電圧が発生
し、これによってもＭＯＳＦＥＴが破壊されるという問
題点があった。
ト電圧を制限する方式の従来技術では、トランジスタが
ゲート電圧をゼロ付近まで十分に引き下げることが困難
であり、このため、負荷の短絡時において短絡電流を十
分に遮断することができないという問題点があった。一
方、サイリスタを用いた従来技術では、サイリスタの応
答速度がトランジスタに比べて遅いために、過大な主電
流が検出された後にサイリスタが導通するまでの時間が
トランジスタに比べて長い。このため、負荷が短絡した
ときには一定期間に過大な短絡電流が流れ、この間にＭ
ＯＳＦＥＴが破壊されるという問題点があった。また、
過大な短絡電流が流れた後に電流を遮断するので、負荷
が有するインダクタンスにより過大なサージ電圧が発生
し、これによってもＭＯＳＦＥＴが破壊されるという問
題点があった。
【０００９】また従来技術ではトランジスタのオン電圧
の大きさ、すなわちトランジスタに供給される電圧信号
であって、トランジスタをオンするのに必要な電圧信号
の大きさは、トランジスタの温度と共に変化する。この
ため、制限される主電流の大きさが温度に依存して変動
するという問題点があった。従来技術では更に、上述の
電圧信号に重畳する電気的雑音によって、トランジスタ
が誤ってオンするという問題点があった。電気的雑音の
影響は、ＭＯＳＦＥＴのスイッチング動作が高速になる
ほど大きくなる。
の大きさ、すなわちトランジスタに供給される電圧信号
であって、トランジスタをオンするのに必要な電圧信号
の大きさは、トランジスタの温度と共に変化する。この
ため、制限される主電流の大きさが温度に依存して変動
するという問題点があった。従来技術では更に、上述の
電圧信号に重畳する電気的雑音によって、トランジスタ
が誤ってオンするという問題点があった。電気的雑音の
影響は、ＭＯＳＦＥＴのスイッチング動作が高速になる
ほど大きくなる。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、過大な主電流を高速で制限し、
かつゼロ付近まで遮断する絶縁ゲート型半導体装置を提
供することを目的とする。この発明はまた、電気的雑音
による誤動作の恐れがなく、また温度による特性上の変
動のない絶縁ゲート型半導体装置を提供することを目的
とする。
ためになされたもので、過大な主電流を高速で制限し、
かつゼロ付近まで遮断する絶縁ゲート型半導体装置を提
供することを目的とする。この発明はまた、電気的雑音
による誤動作の恐れがなく、また温度による特性上の変
動のない絶縁ゲート型半導体装置を提供することを目的
とする。
【００１１】
【課題を解決するための手段】この発明にかかる請求項
１に記載の絶縁ゲート型半導体装置は、（ａ）第１電流
電極と、第２電流電極と、前記第１および第２電流電極
から絶縁された第１制御電極とを有し、当該第１制御電
極と前記第２電流電極の間に付加される第１電圧が大き
いほど、当該第１電圧に応答して前記第１および第２電
流電極の間がより導通した状態となる第１の絶縁ゲート
素子と、（ｂ）第３電流電極と、第４電流電極と、前記
第３および第４電流電極から絶縁された第２制御電極と
を有し、当該第２制御電極と前記第４電流電極の間に付
加される第２電圧が大きいほど、当該第２電圧に応答し
て前記第３および第４電流電極の間がより導通した状態
となり、当該第３電流電極と前記第１電流電極とが接続
され、当該第２制御電極と前記第１制御電極とが接続さ
れ、当該第４電流電極が前記第２電流電極と結合される
第２の絶縁ゲート素子と、（ｃ）前記第２電流電極と前
記第４電流電極との間に介挿される抵抗と、（ｄ）出力
端子を有し、当該出力端子が前記第１および第２制御電
極へ結合され、当該出力端子へ調整された第３電圧を出
力するゲート駆動手段と、（ｅ）コレクタ電極、エミッ
タ電極、およびベース電極を有し、前記第１および第２
制御電極と当該コレクタ電極が結合され、前記第４電流
電極と当該ベース電極が接続され、前記第２電流電極と
当該エミッタ電極が結合されたトランジスタ素子と、
（ｆ）アノード電極、カソード電極、及びゲート電極を
有し、当該ゲート電極と当該カソード電極の間の電圧が
一旦所定以上の大きさになると、当該アノード電極と当
該カソード電極の間が導通し、前記第１及び第２制御電
極と当該アノード電極が結合され、前記第２電流電極と
当該カソード電極が接続され、第４電流電極と当該ゲー
ト電極が結合されたサイリスタ素子と、を備える。
１に記載の絶縁ゲート型半導体装置は、（ａ）第１電流
電極と、第２電流電極と、前記第１および第２電流電極
から絶縁された第１制御電極とを有し、当該第１制御電
極と前記第２電流電極の間に付加される第１電圧が大き
いほど、当該第１電圧に応答して前記第１および第２電
流電極の間がより導通した状態となる第１の絶縁ゲート
素子と、（ｂ）第３電流電極と、第４電流電極と、前記
第３および第４電流電極から絶縁された第２制御電極と
を有し、当該第２制御電極と前記第４電流電極の間に付
加される第２電圧が大きいほど、当該第２電圧に応答し
て前記第３および第４電流電極の間がより導通した状態
となり、当該第３電流電極と前記第１電流電極とが接続
され、当該第２制御電極と前記第１制御電極とが接続さ
れ、当該第４電流電極が前記第２電流電極と結合される
第２の絶縁ゲート素子と、（ｃ）前記第２電流電極と前
記第４電流電極との間に介挿される抵抗と、（ｄ）出力
端子を有し、当該出力端子が前記第１および第２制御電
極へ結合され、当該出力端子へ調整された第３電圧を出
力するゲート駆動手段と、（ｅ）コレクタ電極、エミッ
タ電極、およびベース電極を有し、前記第１および第２
制御電極と当該コレクタ電極が結合され、前記第４電流
電極と当該ベース電極が接続され、前記第２電流電極と
当該エミッタ電極が結合されたトランジスタ素子と、
（ｆ）アノード電極、カソード電極、及びゲート電極を
有し、当該ゲート電極と当該カソード電極の間の電圧が
一旦所定以上の大きさになると、当該アノード電極と当
該カソード電極の間が導通し、前記第１及び第２制御電
極と当該アノード電極が結合され、前記第２電流電極と
当該カソード電極が接続され、第４電流電極と当該ゲー
ト電極が結合されたサイリスタ素子と、を備える。
【００１２】この発明にかかる請求項２に記載の絶縁ゲ
ート型半導体装置は、請求項１に記載の絶縁ゲート型半
導体装置であって、（ｇ）前記エミッタ電極と前記第２
電流電極の間に、前記コレクタ電極から前記エミッタ電
極へ流れる電流が順方向電流となる向きに介挿された第
１のダイオードであって、前記トランジスタ素子におけ
る前記エミッタ電極と前記ベース電極の間におけるより
も逆リカバリー時間が短い第１のダイオード、を更に備
える。
ート型半導体装置は、請求項１に記載の絶縁ゲート型半
導体装置であって、（ｇ）前記エミッタ電極と前記第２
電流電極の間に、前記コレクタ電極から前記エミッタ電
極へ流れる電流が順方向電流となる向きに介挿された第
１のダイオードであって、前記トランジスタ素子におけ
る前記エミッタ電極と前記ベース電極の間におけるより
も逆リカバリー時間が短い第１のダイオード、を更に備
える。
【００１３】この発明にかかる請求項３に記載の絶縁ゲ
ート型半導体装置は、請求項１に記載の絶縁ゲート型半
導体装置であって、（ｈ）前記エミッタ電極と前記第２
電流電極の間に、前記コレクタ電極から前記エミッタ電
極へ流れる電流が逆方向電流となる向きに介挿されたツ
ェナーダイオード、を更に備える。
ート型半導体装置は、請求項１に記載の絶縁ゲート型半
導体装置であって、（ｈ）前記エミッタ電極と前記第２
電流電極の間に、前記コレクタ電極から前記エミッタ電
極へ流れる電流が逆方向電流となる向きに介挿されたツ
ェナーダイオード、を更に備える。
【００１４】この発明にかかる請求項４に記載の絶縁ゲ
ート型半導体装置は、請求項１に記載の絶縁ゲート型半
導体装置であって、前記ゲート駆動手段が、（ｄ−１）
前記調整された電圧として、前記第２電流電極の電位よ
りも低い電位を出力し得るゲート駆動部、を備え、
（ｉ）前記第１及び第２制御電極と前記コレクタ電極及
び前記サイリスタ素子の前記アノード電極との間に、前
記コレクタ電極から前記第１及び第２制御電極へ向かう
電流を阻止する向きに介挿された第２のダイオード、を
更に備える。
ート型半導体装置は、請求項１に記載の絶縁ゲート型半
導体装置であって、前記ゲート駆動手段が、（ｄ−１）
前記調整された電圧として、前記第２電流電極の電位よ
りも低い電位を出力し得るゲート駆動部、を備え、
（ｉ）前記第１及び第２制御電極と前記コレクタ電極及
び前記サイリスタ素子の前記アノード電極との間に、前
記コレクタ電極から前記第１及び第２制御電極へ向かう
電流を阻止する向きに介挿された第２のダイオード、を
更に備える。
【００１５】この発明にかかる請求項５に記載の絶縁ゲ
ート型半導体装置は、請求項１に記載の絶縁ゲート型半
導体装置であって、（ｊ）前記トランジスタ素子に結合
され、前記トランジスタ素子が導通状態であることを報
知する報知手段、を更に備える。
ート型半導体装置は、請求項１に記載の絶縁ゲート型半
導体装置であって、（ｊ）前記トランジスタ素子に結合
され、前記トランジスタ素子が導通状態であることを報
知する報知手段、を更に備える。
【００１６】この発明にかかる請求項６に記載の絶縁ゲ
ート型半導体装置は、（ａ）第１電流電極と、第２電流
電極と、前記第１および第２電流電極から絶縁された第
１制御電極とを有する第１の絶縁ゲート素子であって、
当該第１制御電極と前記第２電流電極の間に付加される
第１電圧が大きいほど、当該第１電圧に応答して前記第
１および第２電流電極の間がより導通した状態となる第
１の絶縁ゲート素子と、（ｂ）第３電流電極と、第４電
流電極と、前記第３および第４電流電極から絶縁された
第２制御電極とを有する第２の絶縁ゲート素子であっ
て、当該第２制御電極と前記第４電流電極の間に付加さ
れる第２電圧が大きいほど、当該第２電圧に応答して前
記第３および第４電流電極の間がより導通した状態とな
る第２の絶縁ゲート素子であって、当該第３電流電極と
前記第１電流電極とが接続され、当該第２制御電極と前
記第１制御電極とが接続され、当該第４電流電極が前記
第２電流電極と結合される第２の絶縁ゲート素子と、
（ｃ）電圧出力端子を有し、前記第２電流電極と前記第
４電流電極との間に介挿される電流検出手段であって、
前記第２の絶縁ゲート素子を通過して前記第３電流電極
と前記第４電流電極との間を流れる電流を検出する電流
検出手段であって、前記電流に対応した電圧を前記電圧
出力端子から出力する電流検出手段と、（ｄ）出力端子
を有し、当該出力端子が前記第１および第２制御電極へ
結合されたゲート駆動手段であって、調整された第３電
圧を当該出力端子へ出力するゲート駆動手段と、（ｅ）
第５電流電極、第６電流電極、および第３制御電極を有
するＭＯＳ型電界効果トランジスタ素子であって、当該
第５電流電極が前記第１および第２制御電極に結合さ
れ、当該第３制御電極が前記電圧出力端子に結合され、
前記第６電流電極が前記第２電流電極に結合されたＭＯ
Ｓ型電界効果トランジスタ素子と、（ｆ）前記第６電流
電極と前記第２電流電極の間に介挿されたツェナーダイ
オードであって、前記ＭＯＳ型電界効果トランジスタ素
子を通過して前記第５電流電極と前記第６電流電極との
間を順方向に流れる電流が、逆方向電流となる向きに介
挿されたツェナーダイオードと、を備える。
ート型半導体装置は、（ａ）第１電流電極と、第２電流
電極と、前記第１および第２電流電極から絶縁された第
１制御電極とを有する第１の絶縁ゲート素子であって、
当該第１制御電極と前記第２電流電極の間に付加される
第１電圧が大きいほど、当該第１電圧に応答して前記第
１および第２電流電極の間がより導通した状態となる第
１の絶縁ゲート素子と、（ｂ）第３電流電極と、第４電
流電極と、前記第３および第４電流電極から絶縁された
第２制御電極とを有する第２の絶縁ゲート素子であっ
て、当該第２制御電極と前記第４電流電極の間に付加さ
れる第２電圧が大きいほど、当該第２電圧に応答して前
記第３および第４電流電極の間がより導通した状態とな
る第２の絶縁ゲート素子であって、当該第３電流電極と
前記第１電流電極とが接続され、当該第２制御電極と前
記第１制御電極とが接続され、当該第４電流電極が前記
第２電流電極と結合される第２の絶縁ゲート素子と、
（ｃ）電圧出力端子を有し、前記第２電流電極と前記第
４電流電極との間に介挿される電流検出手段であって、
前記第２の絶縁ゲート素子を通過して前記第３電流電極
と前記第４電流電極との間を流れる電流を検出する電流
検出手段であって、前記電流に対応した電圧を前記電圧
出力端子から出力する電流検出手段と、（ｄ）出力端子
を有し、当該出力端子が前記第１および第２制御電極へ
結合されたゲート駆動手段であって、調整された第３電
圧を当該出力端子へ出力するゲート駆動手段と、（ｅ）
第５電流電極、第６電流電極、および第３制御電極を有
するＭＯＳ型電界効果トランジスタ素子であって、当該
第５電流電極が前記第１および第２制御電極に結合さ
れ、当該第３制御電極が前記電圧出力端子に結合され、
前記第６電流電極が前記第２電流電極に結合されたＭＯ
Ｓ型電界効果トランジスタ素子と、（ｆ）前記第６電流
電極と前記第２電流電極の間に介挿されたツェナーダイ
オードであって、前記ＭＯＳ型電界効果トランジスタ素
子を通過して前記第５電流電極と前記第６電流電極との
間を順方向に流れる電流が、逆方向電流となる向きに介
挿されたツェナーダイオードと、を備える。
【００１７】この発明にかかる請求項７に記載の絶縁ゲ
ート型半導体装置は、請求項６に記載の絶縁ゲート型半
導体装置であって、前記ツェナーダイオードにおけるツ
ェナー電圧が、前記ＭＯＳ型電界効果トランジスタ素子
におけるゲート閾電圧の温度特性に対して、相補的な温
度特性を有する。
ート型半導体装置は、請求項６に記載の絶縁ゲート型半
導体装置であって、前記ツェナーダイオードにおけるツ
ェナー電圧が、前記ＭＯＳ型電界効果トランジスタ素子
におけるゲート閾電圧の温度特性に対して、相補的な温
度特性を有する。
【００１８】この発明にかかる請求項８に記載の絶縁ゲ
ート型半導体装置は、請求項６に記載の絶縁ゲート型半
導体装置であって、前記電流検出手段が、（ｃ−１）前
記第２電流電極と前記第４電流電極との間に介挿される
第１抵抗であって、前記第４電流電極に結合される当該
第１抵抗の端部が、前記電圧出力端子として機能する第
１抵抗、を備える。
ート型半導体装置は、請求項６に記載の絶縁ゲート型半
導体装置であって、前記電流検出手段が、（ｃ−１）前
記第２電流電極と前記第４電流電極との間に介挿される
第１抵抗であって、前記第４電流電極に結合される当該
第１抵抗の端部が、前記電圧出力端子として機能する第
１抵抗、を備える。
【００１９】この発明にかかる請求項９に記載の絶縁ゲ
ート型半導体装置は、請求項６に記載の絶縁ゲート型半
導体装置であって、前記ＭＯＳ型電界効果トランジスタ
素子が、（ｅ−１）第７電流電極、第８電流電極、およ
び第４制御電極を有する複数の単位ＭＯＳ型電界効果ト
ランジスタ素子を備え、当該複数の単位ＭＯＳ型電界効
果トランジスタ素子における第７電流電極同士、第８電
流電極同士、および第４制御電極同士が相互に接続さ
れ、当該第７電流電極、当該第８電流電極、および当該
第４制御電極は、それぞれ前記第５電流電極、前記第６
電流電極、および前記第３制御電極として機能する。
ート型半導体装置は、請求項６に記載の絶縁ゲート型半
導体装置であって、前記ＭＯＳ型電界効果トランジスタ
素子が、（ｅ−１）第７電流電極、第８電流電極、およ
び第４制御電極を有する複数の単位ＭＯＳ型電界効果ト
ランジスタ素子を備え、当該複数の単位ＭＯＳ型電界効
果トランジスタ素子における第７電流電極同士、第８電
流電極同士、および第４制御電極同士が相互に接続さ
れ、当該第７電流電極、当該第８電流電極、および当該
第４制御電極は、それぞれ前記第５電流電極、前記第６
電流電極、および前記第３制御電極として機能する。
【００２０】この発明にかかる請求項１０に記載の絶縁
ゲート型半導体装置は、請求項６に記載の絶縁ゲート型
半導体装置であって、（ｇ）前記ＭＯＳ型電界効果トラ
ンジスタ素子に結合された発光ダイオードであって、前
記ＭＯＳ型電界効果トランジスタ素子を通過して前記第
５電流電極と前記第６電流電極との間を順方向に流れる
電流が、順方向電流となる向きに介挿された発光ダイオ
ード、を更に備える。
ゲート型半導体装置は、請求項６に記載の絶縁ゲート型
半導体装置であって、（ｇ）前記ＭＯＳ型電界効果トラ
ンジスタ素子に結合された発光ダイオードであって、前
記ＭＯＳ型電界効果トランジスタ素子を通過して前記第
５電流電極と前記第６電流電極との間を順方向に流れる
電流が、順方向電流となる向きに介挿された発光ダイオ
ード、を更に備える。
【００２１】この発明にかかる請求項１１に記載の絶縁
ゲート型半導体装置は、請求項６に記載の絶縁ゲート型
半導体装置であって、前記ゲート駆動手段が、（ｄ−
１）前記調整された第３電圧として、前記第２電流電極
の電位よりも低い電位に相当する電圧を出力し得るゲー
ト駆動部、を備え、（ｇ）前記第１及び第２制御電極と
前記第５電流電極との間に介挿された第１のダイオード
であって、前記ＭＯＳ型電界効果トランジスタ素子を通
過して前記第５電流電極と前記第６電流電極の間を順方
向に流れる電流が、順方向電流となる向きに介挿された
第１のダイオード、を更に備える。
ゲート型半導体装置は、請求項６に記載の絶縁ゲート型
半導体装置であって、前記ゲート駆動手段が、（ｄ−
１）前記調整された第３電圧として、前記第２電流電極
の電位よりも低い電位に相当する電圧を出力し得るゲー
ト駆動部、を備え、（ｇ）前記第１及び第２制御電極と
前記第５電流電極との間に介挿された第１のダイオード
であって、前記ＭＯＳ型電界効果トランジスタ素子を通
過して前記第５電流電極と前記第６電流電極の間を順方
向に流れる電流が、順方向電流となる向きに介挿された
第１のダイオード、を更に備える。
【００２２】この発明にかかる請求項１２に記載の絶縁
ゲート型半導体装置は、請求項１１に記載の絶縁ゲート
型半導体装置であって、前記第１のダイオードが、発光
ダイオードである。
ゲート型半導体装置は、請求項１１に記載の絶縁ゲート
型半導体装置であって、前記第１のダイオードが、発光
ダイオードである。
【００２３】この発明にかかる請求項１３に記載の絶縁
ゲート型半導体装置は、請求項８に記載の絶縁ゲート型
半導体装置であって、（ｈ）前記第３制御電極と前記電
圧出力端子との間に介挿される第２抵抗、を更に備え
る。
ゲート型半導体装置は、請求項８に記載の絶縁ゲート型
半導体装置であって、（ｈ）前記第３制御電極と前記電
圧出力端子との間に介挿される第２抵抗、を更に備え
る。
【００２４】この発明にかかる請求項１４に記載の絶縁
ゲート型半導体装置は、請求項１３に記載の絶縁ゲート
型半導体装置であって、（ｉ）前記第２抵抗に並列に接
続される第２のダイオードであって、前記第３制御電極
と前記電圧出力端子との間に介挿される第２のダイオー
ドであって、前記ＭＯＳ型電界効果トランジスタ素子が
遮断状態から導通状態へ移行するように前記電圧出力端
子から出力される電圧を、当該第２のダイオードが短絡
した状態で、第３制御電極へ伝達し得る向きに介挿され
る第２のダイオード、を更に備える。
ゲート型半導体装置は、請求項１３に記載の絶縁ゲート
型半導体装置であって、（ｉ）前記第２抵抗に並列に接
続される第２のダイオードであって、前記第３制御電極
と前記電圧出力端子との間に介挿される第２のダイオー
ドであって、前記ＭＯＳ型電界効果トランジスタ素子が
遮断状態から導通状態へ移行するように前記電圧出力端
子から出力される電圧を、当該第２のダイオードが短絡
した状態で、第３制御電極へ伝達し得る向きに介挿され
る第２のダイオード、を更に備える。
【００２５】この発明にかかる請求項１５に記載の絶縁
ゲート型半導体装置は、請求項１４に記載の絶縁ゲート
型半導体装置であって、少なくとも、前記ＭＯＳ型電界
効果トランジスタ素子、前記ツェナーダイオード、前記
第２抵抗、および前記第２のダイオードが、１つの半導
体チップに集積化されている。
ゲート型半導体装置は、請求項１４に記載の絶縁ゲート
型半導体装置であって、少なくとも、前記ＭＯＳ型電界
効果トランジスタ素子、前記ツェナーダイオード、前記
第２抵抗、および前記第２のダイオードが、１つの半導
体チップに集積化されている。
【００２６】この発明にかかる請求項１６に記載の絶縁
ゲート型半導体装置は、（ａ）第１電流電極と、第２電
流電極と、前記第１および第２電流電極から絶縁された
第１制御電極とを有する第１の絶縁ゲート素子であっ
て、当該第１制御電極と前記第２電流電極の間に付加さ
れる第１電圧が大きいほど、当該第１電圧に応答して前
記第１および第２電流電極の間がより導通した状態とな
る第１の絶縁ゲート素子と、（ｂ）第３電流電極と、第
４電流電極と、前記第３および第４電流電極から絶縁さ
れた第２制御電極とを有する第２の絶縁ゲート素子であ
って、当該第２制御電極と前記第４電流電極の間に付加
される第２電圧が大きいほど、当該第２電圧に応答して
前記第３および第４電流電極の間がより導通した状態と
なる第２の絶縁ゲート素子であって、当該第３電流電極
と前記第１電流電極とが接続され、当該第２制御電極と
前記第１制御電極とが接続され、当該第４電流電極が前
記第２電流電極と結合される第２の絶縁ゲート素子と、
（ｃ）前記第２電流電極と前記第４電流電極との間に介
挿される第１の接合型電界効果トランジスタ素子であっ
て、第５電流電極、第６電流電極、および第３制御電極
を有する第１の接合型電界効果トランジスタ素子であっ
て、当該第５電流電極が第４電流電極に接続され、当該
第６電流電極が前記第２電流電極に結合され、当該第３
制御電極が前記第４電流電極に結合された第１の接合型
電界効果トランジスタ素子と、（ｄ）前記第６電流電極
と前記第２電流電極との間に介挿される第１抵抗と、
（ｅ）出力端子を有し、当該出力端子が前記第１および
第２制御電極へ結合され、当該出力端子へ調整された第
３電圧を出力するゲート駆動手段と、（ｆ）第７電流電
極、第８電流電極、および第４制御電極を有する第２の
接合型電界効果トランジスタ素子であって、当該第７電
流電極が前記第１および第２制御電極に結合され、当該
第４制御電極が前記第３制御電極に結合され、前記第８
電流電極が前記第２電流電極に結合された第２の接合型
電界効果トランジスタ素子と、（ｇ）前記第８電流電極
と前記第２電流電極との間に介挿される第２抵抗と、を
備える。
ゲート型半導体装置は、（ａ）第１電流電極と、第２電
流電極と、前記第１および第２電流電極から絶縁された
第１制御電極とを有する第１の絶縁ゲート素子であっ
て、当該第１制御電極と前記第２電流電極の間に付加さ
れる第１電圧が大きいほど、当該第１電圧に応答して前
記第１および第２電流電極の間がより導通した状態とな
る第１の絶縁ゲート素子と、（ｂ）第３電流電極と、第
４電流電極と、前記第３および第４電流電極から絶縁さ
れた第２制御電極とを有する第２の絶縁ゲート素子であ
って、当該第２制御電極と前記第４電流電極の間に付加
される第２電圧が大きいほど、当該第２電圧に応答して
前記第３および第４電流電極の間がより導通した状態と
なる第２の絶縁ゲート素子であって、当該第３電流電極
と前記第１電流電極とが接続され、当該第２制御電極と
前記第１制御電極とが接続され、当該第４電流電極が前
記第２電流電極と結合される第２の絶縁ゲート素子と、
（ｃ）前記第２電流電極と前記第４電流電極との間に介
挿される第１の接合型電界効果トランジスタ素子であっ
て、第５電流電極、第６電流電極、および第３制御電極
を有する第１の接合型電界効果トランジスタ素子であっ
て、当該第５電流電極が第４電流電極に接続され、当該
第６電流電極が前記第２電流電極に結合され、当該第３
制御電極が前記第４電流電極に結合された第１の接合型
電界効果トランジスタ素子と、（ｄ）前記第６電流電極
と前記第２電流電極との間に介挿される第１抵抗と、
（ｅ）出力端子を有し、当該出力端子が前記第１および
第２制御電極へ結合され、当該出力端子へ調整された第
３電圧を出力するゲート駆動手段と、（ｆ）第７電流電
極、第８電流電極、および第４制御電極を有する第２の
接合型電界効果トランジスタ素子であって、当該第７電
流電極が前記第１および第２制御電極に結合され、当該
第４制御電極が前記第３制御電極に結合され、前記第８
電流電極が前記第２電流電極に結合された第２の接合型
電界効果トランジスタ素子と、（ｇ）前記第８電流電極
と前記第２電流電極との間に介挿される第２抵抗と、を
備える。
【００２７】
【作用】この発明における絶縁ゲート型半導体装置で
は、第１の絶縁ゲート素子に負荷を接続し、この第１の
絶縁ゲート素子により主電流を調整する。この主電流の
一部は第２の絶縁ゲート素子に分流する。この分流した
電流は、抵抗を流れることにより、抵抗の両端の間の電
圧に変換される。負荷の短絡などにより主電流が過度に
上昇すると、この電圧が所定の大きさを超え、トランジ
スタ素子とサイリスタ素子が導通状態になる。これらの
結果、第１及び第２の絶縁ゲート素子において、第１制
御電極と第２電流電極の間、第２制御電極と第４電流電
極の間のそれぞれの電圧が引き下げられるので、これら
の絶縁ゲート素子が遮断状態となり、主電流が遮断され
る。トランジスタは応答が速いので、主電流の過度な上
昇を事前に防止する。サイリスタはトランジスタよりも
応答は遅いが、導通時の抵抗がより低いので、第１制御
電極と第２電流電極の間、第２制御電極と第４電流電極
の間のそれぞれの電圧を十分に低く引き下げることがで
き、主電流を十分に遮断する（請求項１〜請求項５）。
は、第１の絶縁ゲート素子に負荷を接続し、この第１の
絶縁ゲート素子により主電流を調整する。この主電流の
一部は第２の絶縁ゲート素子に分流する。この分流した
電流は、抵抗を流れることにより、抵抗の両端の間の電
圧に変換される。負荷の短絡などにより主電流が過度に
上昇すると、この電圧が所定の大きさを超え、トランジ
スタ素子とサイリスタ素子が導通状態になる。これらの
結果、第１及び第２の絶縁ゲート素子において、第１制
御電極と第２電流電極の間、第２制御電極と第４電流電
極の間のそれぞれの電圧が引き下げられるので、これら
の絶縁ゲート素子が遮断状態となり、主電流が遮断され
る。トランジスタは応答が速いので、主電流の過度な上
昇を事前に防止する。サイリスタはトランジスタよりも
応答は遅いが、導通時の抵抗がより低いので、第１制御
電極と第２電流電極の間、第２制御電極と第４電流電極
の間のそれぞれの電圧を十分に低く引き下げることがで
き、主電流を十分に遮断する（請求項１〜請求項５）。
【００２８】この発明における絶縁ゲート型半導体装置
では、トランジスタ素子のエミッタ電極に、逆リカバリ
ー時間の短いダイオードが接続されているので、トラン
ジスタの発振による誤動作が防止される（請求項２）。
では、トランジスタ素子のエミッタ電極に、逆リカバリ
ー時間の短いダイオードが接続されているので、トラン
ジスタの発振による誤動作が防止される（請求項２）。
【００２９】この発明における絶縁ゲート型半導体装置
では、トランジスタ素子のエミッタ電極にツェナーダイ
オードが接続されるので、トランジスタ素子のオン電圧
が高い。このため、トランジスタ素子のベース電極に供
給される電圧信号に重畳する電気的雑音に対するマージ
ンが高い。すなわちこの半導体装置では、この電気的雑
音によるトランジスタ素子の誤動作が抑制される。ま
た、適切な温度特性を有するツェナーダイオードを選択
することにより、トランジスタ素子のベース電極とエミ
ッタ電極の間の順方向電圧（ＶBE）の温度変化による変
動が補償される。このため、トランジスタ素子の導通を
引き起こす主電流の大きさの温度変化に伴う変動が抑制
される（請求項３）。
では、トランジスタ素子のエミッタ電極にツェナーダイ
オードが接続されるので、トランジスタ素子のオン電圧
が高い。このため、トランジスタ素子のベース電極に供
給される電圧信号に重畳する電気的雑音に対するマージ
ンが高い。すなわちこの半導体装置では、この電気的雑
音によるトランジスタ素子の誤動作が抑制される。ま
た、適切な温度特性を有するツェナーダイオードを選択
することにより、トランジスタ素子のベース電極とエミ
ッタ電極の間の順方向電圧（ＶBE）の温度変化による変
動が補償される。このため、トランジスタ素子の導通を
引き起こす主電流の大きさの温度変化に伴う変動が抑制
される（請求項３）。
【００３０】この発明における絶縁ゲート型半導体装置
では、ゲート駆動部が第１の絶縁ゲート素子の第２電流
電極の電位よりも低い電位を出力し得るので、第１およ
び第２の絶縁ゲート素子を、十分にかつ高速で遮断させ
ることができる。第１及び第２制御電極とトランジスタ
およびサイリスタの間にダイオードが設けられているの
で、第１のゲート絶縁素子の第２電流電極から、トラン
ジスタを介して第１および第２制御電極へ向かう逆電流
が阻止され、上述の低い電位が第１および第２制御電極
に正しく伝達される（請求項４）。
では、ゲート駆動部が第１の絶縁ゲート素子の第２電流
電極の電位よりも低い電位を出力し得るので、第１およ
び第２の絶縁ゲート素子を、十分にかつ高速で遮断させ
ることができる。第１及び第２制御電極とトランジスタ
およびサイリスタの間にダイオードが設けられているの
で、第１のゲート絶縁素子の第２電流電極から、トラン
ジスタを介して第１および第２制御電極へ向かう逆電流
が阻止され、上述の低い電位が第１および第２制御電極
に正しく伝達される（請求項４）。
【００３１】この発明における絶縁ゲート型半導体装置
では、トランジスタ素子が導通状態であることを報知す
る手段が設けられるので、主電流が停止する要因を容易
に認識することができる（請求項５）。
では、トランジスタ素子が導通状態であることを報知す
る手段が設けられるので、主電流が停止する要因を容易
に認識することができる（請求項５）。
【００３２】この発明における絶縁ゲート型半導体装置
では、第１の絶縁ゲート素子に負荷を接続し、この第１
の絶縁ゲート素子により主電流を調整する。この主電流
の一部は第２の絶縁ゲート素子に分流する。この分流し
た電流は、電流検出手段によって、その電流の大きさに
対応する高さを有する電圧に変換される。負荷の短絡な
どにより主電流が過度に上昇すると、この電圧が所定の
オン電圧を超え、ＭＯＳ型電界効果トランジスタ素子が
導通状態になる。これらの結果、第１及び第２の絶縁ゲ
ート素子において、第１制御電極と第２電流電極の間、
第２制御電極と第４電流電極の間のそれぞれの電圧が引
き下げられるので、これらの絶縁ゲート素子が遮断状態
に近くなり、所定限度を超えた主電流の上昇が抑制され
る。ＭＯＳ型電界効果トランジスタ素子の第６電流電極
にツェナーダイオードが直列に接続されているので、Ｍ
ＯＳ型電界効果トランジスタ素子のオン電圧が、ツェナ
ーダイオードのツェナー電圧に相当する分高くなってい
る。このため、ＭＯＳ型電界効果トランジスタ素子の第
３制御電極に供給される電圧信号に重畳する電気的雑音
に対するマージンが高い。すなわちこの半導体装置で
は、この電気的雑音によるＭＯＳ型電界効果トランジス
タ素子の誤動作が抑制される（請求項６〜請求項１
５）。
では、第１の絶縁ゲート素子に負荷を接続し、この第１
の絶縁ゲート素子により主電流を調整する。この主電流
の一部は第２の絶縁ゲート素子に分流する。この分流し
た電流は、電流検出手段によって、その電流の大きさに
対応する高さを有する電圧に変換される。負荷の短絡な
どにより主電流が過度に上昇すると、この電圧が所定の
オン電圧を超え、ＭＯＳ型電界効果トランジスタ素子が
導通状態になる。これらの結果、第１及び第２の絶縁ゲ
ート素子において、第１制御電極と第２電流電極の間、
第２制御電極と第４電流電極の間のそれぞれの電圧が引
き下げられるので、これらの絶縁ゲート素子が遮断状態
に近くなり、所定限度を超えた主電流の上昇が抑制され
る。ＭＯＳ型電界効果トランジスタ素子の第６電流電極
にツェナーダイオードが直列に接続されているので、Ｍ
ＯＳ型電界効果トランジスタ素子のオン電圧が、ツェナ
ーダイオードのツェナー電圧に相当する分高くなってい
る。このため、ＭＯＳ型電界効果トランジスタ素子の第
３制御電極に供給される電圧信号に重畳する電気的雑音
に対するマージンが高い。すなわちこの半導体装置で
は、この電気的雑音によるＭＯＳ型電界効果トランジス
タ素子の誤動作が抑制される（請求項６〜請求項１
５）。
【００３３】この発明における絶縁ゲート型半導体装置
では、ツェナーダイオードにおけるツェナー電圧の温度
特性が、ＭＯＳ型電界効果トランジスタ素子のゲート閾
電圧の温度特性と相補的であるツェナーダイオードが選
択され、使用される。すなわち、ツェナー電圧の温度依
存性とゲート閾電圧の温度依存性とは、相互に補償し合
う結果、これらの総和は温度に依存しない。このため、
ＭＯＳ型電界効果トランジスタ素子のオン電圧は温度に
依存しない。従って、ＭＯＳ型電界効果トランジスタ素
子の導通を引き起こす主電流の大きさの温度変化に伴う
変動が抑制される（請求項７）。
では、ツェナーダイオードにおけるツェナー電圧の温度
特性が、ＭＯＳ型電界効果トランジスタ素子のゲート閾
電圧の温度特性と相補的であるツェナーダイオードが選
択され、使用される。すなわち、ツェナー電圧の温度依
存性とゲート閾電圧の温度依存性とは、相互に補償し合
う結果、これらの総和は温度に依存しない。このため、
ＭＯＳ型電界効果トランジスタ素子のオン電圧は温度に
依存しない。従って、ＭＯＳ型電界効果トランジスタ素
子の導通を引き起こす主電流の大きさの温度変化に伴う
変動が抑制される（請求項７）。
【００３４】この発明における絶縁ゲート型半導体装置
では、電流検出手段として抵抗が使用される。第２の絶
縁ゲート素子を流れる電流が、この第１抵抗を流れるこ
とにより、第１抵抗の両端部の間に電流に比例した電圧
が発生する。この電圧がＭＯＳ型電界効果トランジスタ
素子の第３制御電極に供給される。すなわち、この半導
体装置では、電流検出手段を簡単に構成することがで
き、装置の構成に要するコストが低廉化される。しかも
電流を電圧に変換する際の応答が速い。また、抵抗値の
精度の高い抵抗を選択することにより、変換の精度を容
易に高く設定することができる（請求項８、請求項１３
〜請求項１５）。
では、電流検出手段として抵抗が使用される。第２の絶
縁ゲート素子を流れる電流が、この第１抵抗を流れるこ
とにより、第１抵抗の両端部の間に電流に比例した電圧
が発生する。この電圧がＭＯＳ型電界効果トランジスタ
素子の第３制御電極に供給される。すなわち、この半導
体装置では、電流検出手段を簡単に構成することがで
き、装置の構成に要するコストが低廉化される。しかも
電流を電圧に変換する際の応答が速い。また、抵抗値の
精度の高い抵抗を選択することにより、変換の精度を容
易に高く設定することができる（請求項８、請求項１３
〜請求項１５）。
【００３５】この発明における絶縁ゲート型半導体装置
では、ＭＯＳ型電界効果トランジスタ素子が複数個並列
に接続されているので、ＭＯＳ型電界効果トランジスタ
素子が導通したときの、ＭＯＳ型電界効果トランジスタ
素子の抵抗値が低い。大きな主電流に対応する半導体装
置においては、第１および第２の絶縁ゲート素子を高速
度で遮断するために、駆動手段の出力抵抗は低く設定さ
れる。この半導体装置ではＭＯＳ型電界効果トランジス
タ素子の抵抗値が低いので、駆動手段の出力抵抗が低く
ても、第１制御電極と第２電流電極の間、第２制御電極
と第４電流電極の間のそれぞれの電圧を十分に引き下げ
ることができる。すなわち、この半導体装置は、大きな
主電流を高速度で調整し得て、かつ主電流の過大な上昇
を十分に抑制することができる（請求項９）。
では、ＭＯＳ型電界効果トランジスタ素子が複数個並列
に接続されているので、ＭＯＳ型電界効果トランジスタ
素子が導通したときの、ＭＯＳ型電界効果トランジスタ
素子の抵抗値が低い。大きな主電流に対応する半導体装
置においては、第１および第２の絶縁ゲート素子を高速
度で遮断するために、駆動手段の出力抵抗は低く設定さ
れる。この半導体装置ではＭＯＳ型電界効果トランジス
タ素子の抵抗値が低いので、駆動手段の出力抵抗が低く
ても、第１制御電極と第２電流電極の間、第２制御電極
と第４電流電極の間のそれぞれの電圧を十分に引き下げ
ることができる。すなわち、この半導体装置は、大きな
主電流を高速度で調整し得て、かつ主電流の過大な上昇
を十分に抑制することができる（請求項９）。
【００３６】この発明における絶縁ゲート型半導体装置
では、ＭＯＳ型電界効果トランジスタ素子に直列に発光
ダイオードが結合されている。このため、ＭＯＳ型電界
効果トランジスタ素子が導通したときに、ＭＯＳ型電界
効果トランジスタ素子を流れる電流は、同時に発光ダイ
オードを流れる。その結果、ＭＯＳ型電界効果トランジ
スタ素子の導通時に、発光ダイオードが光を放出する。
すなわちこの半導体装置では、半導体装置が正常動作ま
たは異常動作のいずれの状態にあるのかを、発光ダイオ
ードの発光により、容易に認識することができる（請求
項１０）。
では、ＭＯＳ型電界効果トランジスタ素子に直列に発光
ダイオードが結合されている。このため、ＭＯＳ型電界
効果トランジスタ素子が導通したときに、ＭＯＳ型電界
効果トランジスタ素子を流れる電流は、同時に発光ダイ
オードを流れる。その結果、ＭＯＳ型電界効果トランジ
スタ素子の導通時に、発光ダイオードが光を放出する。
すなわちこの半導体装置では、半導体装置が正常動作ま
たは異常動作のいずれの状態にあるのかを、発光ダイオ
ードの発光により、容易に認識することができる（請求
項１０）。
【００３７】この発明における絶縁ゲート型半導体装置
では、ゲート駆動部が第１の絶縁ゲート素子の第２電流
電極の電位よりも低い電位を出力し得るので、第１およ
び第２の絶縁ゲート素子を、十分にかつ高速で遮断させ
ることができる。第１及び第２制御電極とＭＯＳ型電界
効果トランジスタ素子との間に第１のダイオードが設け
られているので、第１のゲート絶縁素子の第２電流電極
から、ＭＯＳ型電界効果トランジスタ素子を介して第１
および第２制御電極へ向かう逆電流が阻止され、上述の
低い電位が第１および第２制御電極に正しく伝達される
（請求項１１、請求項１２）。
では、ゲート駆動部が第１の絶縁ゲート素子の第２電流
電極の電位よりも低い電位を出力し得るので、第１およ
び第２の絶縁ゲート素子を、十分にかつ高速で遮断させ
ることができる。第１及び第２制御電極とＭＯＳ型電界
効果トランジスタ素子との間に第１のダイオードが設け
られているので、第１のゲート絶縁素子の第２電流電極
から、ＭＯＳ型電界効果トランジスタ素子を介して第１
および第２制御電極へ向かう逆電流が阻止され、上述の
低い電位が第１および第２制御電極に正しく伝達される
（請求項１１、請求項１２）。
【００３８】この発明における絶縁ゲート型半導体装置
では、ＭＯＳ型電界効果トランジスタ素子に直列に結合
された第１のダイオードが、発光ダイオードである。こ
のため、ＭＯＳ型電界効果トランジスタ素子が導通した
ときに、発光ダイオードが光を放出する。すなわちこの
半導体装置では、簡単な構成によって逆電流の阻止と異
常動作の報知との双方を実現し得る（請求項１２）。
では、ＭＯＳ型電界効果トランジスタ素子に直列に結合
された第１のダイオードが、発光ダイオードである。こ
のため、ＭＯＳ型電界効果トランジスタ素子が導通した
ときに、発光ダイオードが光を放出する。すなわちこの
半導体装置では、簡単な構成によって逆電流の阻止と異
常動作の報知との双方を実現し得る（請求項１２）。
【００３９】この発明における絶縁ゲート型半導体装置
では、ＭＯＳ型電界効果トランジスタ素子の第３制御電
極と電流検出手段の電圧出力端子との間に、第２抵抗が
設けられているので、装置の発振現象が防止される（請
求項１３〜請求項１５）。
では、ＭＯＳ型電界効果トランジスタ素子の第３制御電
極と電流検出手段の電圧出力端子との間に、第２抵抗が
設けられているので、装置の発振現象が防止される（請
求項１３〜請求項１５）。
【００４０】この発明における絶縁ゲート型半導体装置
では、第２抵抗に対して並列に第２のダイオードが接続
される。このため、電流検出手段からＭＯＳ型電界効果
トランジスタ素子をオンすべく送出される電圧信号が、
ＭＯＳ型電界効果トランジスタ素子の第３制御電極へ、
短い遅延時間で伝達される。すなわち、この半導体装置
では、過大な主電流に対するＭＯＳ型電界効果トランジ
スタ素子の応答が早いので、過大な主電流が短時間で抑
制される（請求項１４、請求項１５）。
では、第２抵抗に対して並列に第２のダイオードが接続
される。このため、電流検出手段からＭＯＳ型電界効果
トランジスタ素子をオンすべく送出される電圧信号が、
ＭＯＳ型電界効果トランジスタ素子の第３制御電極へ、
短い遅延時間で伝達される。すなわち、この半導体装置
では、過大な主電流に対するＭＯＳ型電界効果トランジ
スタ素子の応答が早いので、過大な主電流が短時間で抑
制される（請求項１４、請求項１５）。
【００４１】この発明における絶縁ゲート型半導体装置
では、ＭＯＳ型電界効果トランジスタ素子およびこれに
結合した回路部分が、１つの半導体チップに集積化され
ている。このため、半導体装置の組立が簡単である。ま
た、ＭＯＳ型電界効果トランジスタ素子とツェナーダイ
オードの温度特性が相補的であるように、再現性良く構
成することができる。加えて、これら両者の温度がより
均一となるので、オン電圧の温度に対する非依存性が更
に良好である。また、第１抵抗を集積化の対象から除外
することができる。この場合には、同一の集積回路を用
いて、第１抵抗を適宜選択するだけで、半導体装置の多
様な設計に対応することができる（請求項１５）。
では、ＭＯＳ型電界効果トランジスタ素子およびこれに
結合した回路部分が、１つの半導体チップに集積化され
ている。このため、半導体装置の組立が簡単である。ま
た、ＭＯＳ型電界効果トランジスタ素子とツェナーダイ
オードの温度特性が相補的であるように、再現性良く構
成することができる。加えて、これら両者の温度がより
均一となるので、オン電圧の温度に対する非依存性が更
に良好である。また、第１抵抗を集積化の対象から除外
することができる。この場合には、同一の集積回路を用
いて、第１抵抗を適宜選択するだけで、半導体装置の多
様な設計に対応することができる（請求項１５）。
【００４２】この発明における絶縁ゲート型半導体装置
では、第１の絶縁ゲート素子に負荷を接続し、この第１
の絶縁ゲート素子により主電流を調整する。この主電流
の一部は第２の絶縁ゲート素子に分流する。この分流し
た電流は、第１の接合型電界効果トランジスタ素子と第
１抵抗との直列回路を流れる。第１および第２の接合型
電界効果トランジスタ素子と、第１および第２抵抗とに
よって負帰還型のカレントミラー回路が構成されてい
る。このため、第２の接合型電界効果トランジスタ素子
には、上記の分流電流に比例した電流が流れる。その比
例定数は、第１および第２抵抗の抵抗値の比で定まり、
温度変化に伴う変動も小さい。第２の接合型電界効果ト
ランジスタ素子の第７電流電極は、第１および第２の絶
縁ゲート素子の制御電極に結合されているので、上述の
第２の絶縁ゲート素子に分流する電流に相応した度合
で、第１および第２の絶縁ゲート素子の制御電極の電位
が引き下げられる。すなわち、この発明の半導体装置で
は、過電流を抑制する機能が、２つの抵抗の抵抗値の精
度に対応した高い精度で実現され、しかもその機能は温
度に余り依存しない（請求項１６）。
では、第１の絶縁ゲート素子に負荷を接続し、この第１
の絶縁ゲート素子により主電流を調整する。この主電流
の一部は第２の絶縁ゲート素子に分流する。この分流し
た電流は、第１の接合型電界効果トランジスタ素子と第
１抵抗との直列回路を流れる。第１および第２の接合型
電界効果トランジスタ素子と、第１および第２抵抗とに
よって負帰還型のカレントミラー回路が構成されてい
る。このため、第２の接合型電界効果トランジスタ素子
には、上記の分流電流に比例した電流が流れる。その比
例定数は、第１および第２抵抗の抵抗値の比で定まり、
温度変化に伴う変動も小さい。第２の接合型電界効果ト
ランジスタ素子の第７電流電極は、第１および第２の絶
縁ゲート素子の制御電極に結合されているので、上述の
第２の絶縁ゲート素子に分流する電流に相応した度合
で、第１および第２の絶縁ゲート素子の制御電極の電位
が引き下げられる。すなわち、この発明の半導体装置で
は、過電流を抑制する機能が、２つの抵抗の抵抗値の精
度に対応した高い精度で実現され、しかもその機能は温
度に余り依存しない（請求項１６）。
【００４３】
【実施例】＜１．実施例１＞ ＜1-1.装置の構成＞図１はこの発明の第１の実施例を示
す回路図である。ＩＧＢＴ１（第１の絶縁ゲート素子）
のコレクタＣ（第１電流電極）には図示しない負荷が接
続されており、主としてコレクタＣからエミッタＥ（第
２電流電極）へ流れるコレクタ電流ＩC が、主電流とし
て負荷へ供給される。このコレクタ電流ＩC は、ゲート
Ｇ（制御電極）とエミッタＥの間の電圧であるゲート電
圧の大きさによって制御される。ゲート電圧が大きいほ
ど大きなコレクタ電流ＩC が流れる。ゲート電圧はゲー
ト駆動回路９（ゲート駆動手段）によって調整して供給
される。ゲート駆動回路９の出力端子ＧO とゲートＧの
間には抵抗４が介挿されている。ゲート駆動回路９に接
続される電源１０は、電源電圧をゲート駆動回路９へ供
給する。
す回路図である。ＩＧＢＴ１（第１の絶縁ゲート素子）
のコレクタＣ（第１電流電極）には図示しない負荷が接
続されており、主としてコレクタＣからエミッタＥ（第
２電流電極）へ流れるコレクタ電流ＩC が、主電流とし
て負荷へ供給される。このコレクタ電流ＩC は、ゲート
Ｇ（制御電極）とエミッタＥの間の電圧であるゲート電
圧の大きさによって制御される。ゲート電圧が大きいほ
ど大きなコレクタ電流ＩC が流れる。ゲート電圧はゲー
ト駆動回路９（ゲート駆動手段）によって調整して供給
される。ゲート駆動回路９の出力端子ＧO とゲートＧの
間には抵抗４が介挿されている。ゲート駆動回路９に接
続される電源１０は、電源電圧をゲート駆動回路９へ供
給する。
【００４４】ＩＧＢＴ１よりも電流容量の低いＩＧＢＴ
２（第２の絶縁ゲート素子）が、ＩＧＢＴ１に並列に設
けられている。ＩＧＢＴ１とＩＧＢＴ２は、コレクタＣ
同士、及びゲートＧ同士が互いに接続されている。負荷
へ供給される主電流は、その一部がＩＧＢＴ２のコレク
タ電流ＩC として、ＩＧＢＴ２へ分流する。ＩＧＢＴ２
のエミッタＥとＩＧＢＴ１のエミッタＥの間には抵抗３
が接続されている。ＩＧＢＴ２へ分流した電流は抵抗３
を通過する。このため抵抗３の両端には分流した電流に
比例した電圧が発生する。従って、主電流が大きいほど
抵抗３の両端には高い電圧が発生する。
２（第２の絶縁ゲート素子）が、ＩＧＢＴ１に並列に設
けられている。ＩＧＢＴ１とＩＧＢＴ２は、コレクタＣ
同士、及びゲートＧ同士が互いに接続されている。負荷
へ供給される主電流は、その一部がＩＧＢＴ２のコレク
タ電流ＩC として、ＩＧＢＴ２へ分流する。ＩＧＢＴ２
のエミッタＥとＩＧＢＴ１のエミッタＥの間には抵抗３
が接続されている。ＩＧＢＴ２へ分流した電流は抵抗３
を通過する。このため抵抗３の両端には分流した電流に
比例した電圧が発生する。従って、主電流が大きいほど
抵抗３の両端には高い電圧が発生する。
【００４５】ゲートＧとＩＧＢＴ１のエミッタＥの間に
はトランジスタ５とサイリスタ７が介挿されている。ゲ
ートＧにはトランジスタ５のコレクタＣ、及びサイリス
タ７のアノードが接続されており、ＩＧＢＴ２のエミッ
タＥと抵抗３の間にトランジスタ５のベースＢが接続さ
れている。トランジスタ５のエミッタＥは、ショットキ
ーバリアダイオード６（第１のダイオード）を介して、
ＩＧＢＴ１のエミッタＥに接続されている。ショットキ
ーバリアダイオード６は、トランジスタ５のコレクタＣ
からエミッタＥへ流れる電流を順方向電流とする方向に
接続される。サイリスタ７のカソードはＩＧＢＴ１のエ
ミッタＥに接続され、サイリスタ７のゲートは、抵抗８
を介して、ＩＧＢＴ２のエミッタＥと抵抗３の間に接続
されている。
はトランジスタ５とサイリスタ７が介挿されている。ゲ
ートＧにはトランジスタ５のコレクタＣ、及びサイリス
タ７のアノードが接続されており、ＩＧＢＴ２のエミッ
タＥと抵抗３の間にトランジスタ５のベースＢが接続さ
れている。トランジスタ５のエミッタＥは、ショットキ
ーバリアダイオード６（第１のダイオード）を介して、
ＩＧＢＴ１のエミッタＥに接続されている。ショットキ
ーバリアダイオード６は、トランジスタ５のコレクタＣ
からエミッタＥへ流れる電流を順方向電流とする方向に
接続される。サイリスタ７のカソードはＩＧＢＴ１のエ
ミッタＥに接続され、サイリスタ７のゲートは、抵抗８
を介して、ＩＧＢＴ２のエミッタＥと抵抗３の間に接続
されている。
【００４６】＜1-2.装置の動作＞主電流が正常動作の範
囲内の低い値である間は、抵抗３の両端に発生する電圧
は十分に低いので、トランジスタ５のベースＢとエミッ
タＥの間の電圧（ＶBE）はトランジスタ５をオン（導
通）する程には高くなく、またサイリスタ７のゲートと
カソードの間の電圧も、サイリスタ７をオンする程には
高くない。このため、トランジスタ５、サイリスタ７と
もに、オフ（遮断）した状態にある。このとき、ゲート
Ｇの電位は、ゲート駆動回路９が出力する電位に一致す
る。すなわち、ＩＧＢＴ１及びＩＧＢＴ２はゲート駆動
回路９の出力電位に応答して動作する。
囲内の低い値である間は、抵抗３の両端に発生する電圧
は十分に低いので、トランジスタ５のベースＢとエミッ
タＥの間の電圧（ＶBE）はトランジスタ５をオン（導
通）する程には高くなく、またサイリスタ７のゲートと
カソードの間の電圧も、サイリスタ７をオンする程には
高くない。このため、トランジスタ５、サイリスタ７と
もに、オフ（遮断）した状態にある。このとき、ゲート
Ｇの電位は、ゲート駆動回路９が出力する電位に一致す
る。すなわち、ＩＧＢＴ１及びＩＧＢＴ２はゲート駆動
回路９の出力電位に応答して動作する。
【００４７】一方、負荷が短絡するなどにより、主電流
が正常動作の範囲を超えて上昇すると、それに伴って抵
抗３の両端の電圧が上昇する。その結果トランジスタ５
のベース・エミッタ間電圧ＶBEがトランジスタ５をオン
する程に高くなり、またサイリスタ７のゲート・カソー
ド間電圧もサイリスタ７をオンする程に高くなる。この
ため、トランジスタ５は直ちにオン状態となり、ゲート
Ｇの電位をある値まで引き下げる。これに幾分遅れてサ
イリスタ７がオン状態となり、ゲートＧをＩＧＢＴ１の
エミッタＥに略等しい電位にまで引き下げるので、ＩＧ
ＢＴ１及びＩＧＢＴ２が遮断状態となって最終的には主
電流がゼロになる。これらにより、ＩＧＢＴ１が破壊か
ら保護される。抵抗３の抵抗値は、主電流の正常動作範
囲の上限値の設定に相応して適宜選択される。
が正常動作の範囲を超えて上昇すると、それに伴って抵
抗３の両端の電圧が上昇する。その結果トランジスタ５
のベース・エミッタ間電圧ＶBEがトランジスタ５をオン
する程に高くなり、またサイリスタ７のゲート・カソー
ド間電圧もサイリスタ７をオンする程に高くなる。この
ため、トランジスタ５は直ちにオン状態となり、ゲート
Ｇの電位をある値まで引き下げる。これに幾分遅れてサ
イリスタ７がオン状態となり、ゲートＧをＩＧＢＴ１の
エミッタＥに略等しい電位にまで引き下げるので、ＩＧ
ＢＴ１及びＩＧＢＴ２が遮断状態となって最終的には主
電流がゼロになる。これらにより、ＩＧＢＴ１が破壊か
ら保護される。抵抗３の抵抗値は、主電流の正常動作範
囲の上限値の設定に相応して適宜選択される。
【００４８】なお、ショットキーバリアダイオード６
は、半導体装置の発振を防止する目的で設置される。す
なわち、ショットキーバリアダイオード６はトランジス
タ５のベースＢとエミッタＥの間の接合におけるより
も、逆リカバリー時間が短いので、ショットキーバリア
ダイオード６を図１に示すように設置することにより、
回路の発振を防止することができる。
は、半導体装置の発振を防止する目的で設置される。す
なわち、ショットキーバリアダイオード６はトランジス
タ５のベースＢとエミッタＥの間の接合におけるより
も、逆リカバリー時間が短いので、ショットキーバリア
ダイオード６を図１に示すように設置することにより、
回路の発振を防止することができる。
【００４９】＜1-3.実測データ＞図２は、この実施例の
絶縁ゲート型半導体装置に関する実測結果を示すグラフ
である。グラフおいて、縦軸はゲート駆動回路９の出力
端子ＧO とＩＧＢＴ１のエミッタＥとの間の電圧ＶGO、
及び主電流（ＩＧＢＴ１のコレクタ電流ＩC に略一致す
る）に対応し、横軸は時間に対応する。この半導体装置
におけるＩＧＢＴ１のコレクタＣとエミッタＥの間の電
圧ＶCEの定格値は６００Ｖであり、実測ではその半分の
３００Ｖを印加している。出力端子電圧ＶGOを、ゼロか
らＩＧＢＴ１を導通させるのに十分な値である約１０Ｖ
まで急速に立ち上げると、まずこれに追随してコレクタ
電流ＩC が上昇する。しかしながら、コレクタ電流ＩC
は際限なく上昇するのではなく、トランジスタ５がオン
することによって、１００Ａ付近の値に制限される。そ
の後、幾分遅れてサイリスタ７がオンすることによりゲ
ートＧとＩＧＢＴ１のエミッタＥの間の電圧ＶG は略ゼ
ロまで引き下げられる。出力端子電圧ＶGOが約９μｓｅ
ｃ付近で８Ｖにまで減少しているのはこのためである。
出力端子電圧ＶGOの減少の幅は、抵抗４とゲート駆動回
路９の出力抵抗との比率を反映している。サイリスタ７
がオンすることにより、ＩＧＢＴ１及びＩＧＢＴ２が遮
断するので、グラフが示すように主電流はゼロになる。
時間が１４μｓｅｃに達したときに、出力端子電圧ＶGO
をゼロに戻して測定を終了している。
絶縁ゲート型半導体装置に関する実測結果を示すグラフ
である。グラフおいて、縦軸はゲート駆動回路９の出力
端子ＧO とＩＧＢＴ１のエミッタＥとの間の電圧ＶGO、
及び主電流（ＩＧＢＴ１のコレクタ電流ＩC に略一致す
る）に対応し、横軸は時間に対応する。この半導体装置
におけるＩＧＢＴ１のコレクタＣとエミッタＥの間の電
圧ＶCEの定格値は６００Ｖであり、実測ではその半分の
３００Ｖを印加している。出力端子電圧ＶGOを、ゼロか
らＩＧＢＴ１を導通させるのに十分な値である約１０Ｖ
まで急速に立ち上げると、まずこれに追随してコレクタ
電流ＩC が上昇する。しかしながら、コレクタ電流ＩC
は際限なく上昇するのではなく、トランジスタ５がオン
することによって、１００Ａ付近の値に制限される。そ
の後、幾分遅れてサイリスタ７がオンすることによりゲ
ートＧとＩＧＢＴ１のエミッタＥの間の電圧ＶG は略ゼ
ロまで引き下げられる。出力端子電圧ＶGOが約９μｓｅ
ｃ付近で８Ｖにまで減少しているのはこのためである。
出力端子電圧ＶGOの減少の幅は、抵抗４とゲート駆動回
路９の出力抵抗との比率を反映している。サイリスタ７
がオンすることにより、ＩＧＢＴ１及びＩＧＢＴ２が遮
断するので、グラフが示すように主電流はゼロになる。
時間が１４μｓｅｃに達したときに、出力端子電圧ＶGO
をゼロに戻して測定を終了している。
【００５０】図３はこの実施例の半導体装置からサイリ
スタ７を除去した構成を有する回路に関して、図２にお
けると同様の実測を行った結果を示すグラフである。こ
の場合には、出力端子電圧ＶGOが立ち上がった後に、図
２における結果と同様にトランジスタ５の働きにより、
主電流は約１００Ａの値に制限される。しかしながら、
出力端子電圧ＶGOがゼロに復帰する７μｓｅｃの時点ま
で、主電流は約１００Ａの値を保持し続ける。すなわ
ち、主電流が正常動作の範囲を超える程に負荷に異常が
生じても、主電流は相当に高い値を保持し続ける。この
ためこの回路構成では、負荷の短絡などの異常時にＩＧ
ＢＴ１が破壊に至る危険がある。
スタ７を除去した構成を有する回路に関して、図２にお
けると同様の実測を行った結果を示すグラフである。こ
の場合には、出力端子電圧ＶGOが立ち上がった後に、図
２における結果と同様にトランジスタ５の働きにより、
主電流は約１００Ａの値に制限される。しかしながら、
出力端子電圧ＶGOがゼロに復帰する７μｓｅｃの時点ま
で、主電流は約１００Ａの値を保持し続ける。すなわ
ち、主電流が正常動作の範囲を超える程に負荷に異常が
生じても、主電流は相当に高い値を保持し続ける。この
ためこの回路構成では、負荷の短絡などの異常時にＩＧ
ＢＴ１が破壊に至る危険がある。
【００５１】また、図示を省略するが、図１に示すこの
実施例の半導体装置からサイリスタ７を残してトランジ
スタ５を除去した構成を有する回路では、図２に示す実
測結果から容易に予測されるように、出力端子電圧ＶGO
の立ち上がりから一定時間を経た後には、サイリスタ７
がオンして主電流はゼロまで引き下げられる。しかしな
がら、サイリスタ７がオンするまでの期間において、主
電流を制限する機構がないので、主電流は図２に示す約
１００Ａよりははるかに高い値にまで暴走する。この暴
走した異常に高い主電流により、ＩＧＢＴ１が破壊に至
る危険がある。また、一定時間の後にはサイリスタ７が
オンすることにより、主電流が異常に高い暴走電流のレ
ベルから急速にゼロに下降する。その結果、負荷が有す
るインダクタンス、あるいは負荷のラインに寄生的に発
生しているインダクタンスにより、ＩＧＢＴ１およびＩ
ＧＢＴ２のコレクタ・エミッタ間に高いサージ電圧が発
生する。このサージ電圧が更にＩＧＢＴ１及びＩＧＢＴ
２の破壊の原因となる。
実施例の半導体装置からサイリスタ７を残してトランジ
スタ５を除去した構成を有する回路では、図２に示す実
測結果から容易に予測されるように、出力端子電圧ＶGO
の立ち上がりから一定時間を経た後には、サイリスタ７
がオンして主電流はゼロまで引き下げられる。しかしな
がら、サイリスタ７がオンするまでの期間において、主
電流を制限する機構がないので、主電流は図２に示す約
１００Ａよりははるかに高い値にまで暴走する。この暴
走した異常に高い主電流により、ＩＧＢＴ１が破壊に至
る危険がある。また、一定時間の後にはサイリスタ７が
オンすることにより、主電流が異常に高い暴走電流のレ
ベルから急速にゼロに下降する。その結果、負荷が有す
るインダクタンス、あるいは負荷のラインに寄生的に発
生しているインダクタンスにより、ＩＧＢＴ１およびＩ
ＧＢＴ２のコレクタ・エミッタ間に高いサージ電圧が発
生する。このサージ電圧が更にＩＧＢＴ１及びＩＧＢＴ
２の破壊の原因となる。
【００５２】図１に示すこの実施例の半導体装置では、
トランジスタ５とサイリスタ７の双方を備えているの
で、負荷の短絡時などの主電流が正常動作範囲を超えて
異常に高くなる場合において、主電流の上昇をある限度
に素早く抑制し、しかも一定期間の後にはゼロにまで引
き下げられるので、過大なコレクタ電流ＩC によるＩＧ
ＢＴ１の破壊が防止される。また、主電流の際限のない
上昇が抑えられるので、サイリスタ７がオンすることに
伴って発生するサージ電圧が低く抑えられる。このた
め、ＩＧＢＴ１およびＩＧＢＴ２に過度に高いコレクタ
・エミッタ間電圧ＶCEが印加されることによるＩＧＢＴ
１の破壊も防止される。
トランジスタ５とサイリスタ７の双方を備えているの
で、負荷の短絡時などの主電流が正常動作範囲を超えて
異常に高くなる場合において、主電流の上昇をある限度
に素早く抑制し、しかも一定期間の後にはゼロにまで引
き下げられるので、過大なコレクタ電流ＩC によるＩＧ
ＢＴ１の破壊が防止される。また、主電流の際限のない
上昇が抑えられるので、サイリスタ７がオンすることに
伴って発生するサージ電圧が低く抑えられる。このた
め、ＩＧＢＴ１およびＩＧＢＴ２に過度に高いコレクタ
・エミッタ間電圧ＶCEが印加されることによるＩＧＢＴ
１の破壊も防止される。
【００５３】＜２．実施例２＞図４は、第２の実施例に
おける半導体装置の構成を示す回路図である。この実施
例では、トランジスタ５のエミッタＥにショットキーバ
リアダイオード６と直列にツェナーダイオード１３が接
続されている。ツェナーダイオード１３は、トランジス
タ５のコレクタＣからエミッタＥへ流れる電流が逆電流
となる方向に設置される。トランジスタ５のベース・エ
ミッタ間電圧ＶBEは温度の変化に伴って変動する。この
ため実施例１の半導体装置では、トランジスタ５がオン
するための抵抗３の両端の間の電圧が変動し、その結果
トランジスタ５がオンする主電流の大きさが変動する。
ツェナーダイオード１３の逆電圧（ツェナー電圧）は、
温度の上昇に伴ってベース・エミッタ間電圧ＶBEとは逆
に増加する性質を持っている。したがって、図４に示す
ように、適切なツェナーダイオード１３を選択して設置
することにより、トランジスタ５がオンする抵抗３の両
端間の電圧を温度の変化に依存することなく、一定に保
持することができる。
おける半導体装置の構成を示す回路図である。この実施
例では、トランジスタ５のエミッタＥにショットキーバ
リアダイオード６と直列にツェナーダイオード１３が接
続されている。ツェナーダイオード１３は、トランジス
タ５のコレクタＣからエミッタＥへ流れる電流が逆電流
となる方向に設置される。トランジスタ５のベース・エ
ミッタ間電圧ＶBEは温度の変化に伴って変動する。この
ため実施例１の半導体装置では、トランジスタ５がオン
するための抵抗３の両端の間の電圧が変動し、その結果
トランジスタ５がオンする主電流の大きさが変動する。
ツェナーダイオード１３の逆電圧（ツェナー電圧）は、
温度の上昇に伴ってベース・エミッタ間電圧ＶBEとは逆
に増加する性質を持っている。したがって、図４に示す
ように、適切なツェナーダイオード１３を選択して設置
することにより、トランジスタ５がオンする抵抗３の両
端間の電圧を温度の変化に依存することなく、一定に保
持することができる。
【００５４】＜３．実施例３＞図５は、第３の実施例に
おける半導体装置の構成を示す回路図である。この実施
例では、ＩＧＢＴ１をオフするときに、その応答を速く
するために、ＩＧＢＴ１のゲートＧとエミッタＥの間に
逆電圧が印加されるように構成される。そのために、ゲ
ート駆動回路９には電源１０の他に逆バイアス電源１１
が接続される。また、抵抗３およびトランジスタ５を経
由してＩＧＢＴ１のエミッタＥにおける電位がゲートＧ
の電位を引き上げて、ゲート・エミッタ間電圧ＶG がゼ
ロ付近の値になることを妨げないように、ダイオード１
２（第２のダイオード）が設けられている。ダイオード
１２はゲートＧと、トランジスタ５のコレクタＣおよび
サイリスタ７のアノードとの間に介挿され、ＩＧＢＴ１
のエミッタＥから抵抗３、トランジスタ５を介してゲー
トＧへ向かう逆電流を阻止する。
おける半導体装置の構成を示す回路図である。この実施
例では、ＩＧＢＴ１をオフするときに、その応答を速く
するために、ＩＧＢＴ１のゲートＧとエミッタＥの間に
逆電圧が印加されるように構成される。そのために、ゲ
ート駆動回路９には電源１０の他に逆バイアス電源１１
が接続される。また、抵抗３およびトランジスタ５を経
由してＩＧＢＴ１のエミッタＥにおける電位がゲートＧ
の電位を引き上げて、ゲート・エミッタ間電圧ＶG がゼ
ロ付近の値になることを妨げないように、ダイオード１
２（第２のダイオード）が設けられている。ダイオード
１２はゲートＧと、トランジスタ５のコレクタＣおよび
サイリスタ７のアノードとの間に介挿され、ＩＧＢＴ１
のエミッタＥから抵抗３、トランジスタ５を介してゲー
トＧへ向かう逆電流を阻止する。
【００５５】＜４．実施例４＞図６は、第４の実施例に
おける半導体装置の構成を示す回路図である。この実施
例では、トランジスタ５のエミッタＥとＩＧＢＴ１のエ
ミッタＥの間に、発光ダイオード１４（報知手段）が介
挿されている。発光ダイオード１４はトランジスタ５の
コレクタＣからエミッタＥへ流れる電流が、発光ダイオ
ード１４の順方向電流となる方向に設置される。トラン
ジスタ５がオンすると発光ダイオード１４が発光する。
このため、負荷の短絡などにより主電流が異常に増加し
たために、トランジスタ５が作動したことを、発光によ
り認識することができる。すなわち、主電流が停止した
ときに正常に停止しているのか、異常の発生によって停
止したのかを容易に認識することができる。
おける半導体装置の構成を示す回路図である。この実施
例では、トランジスタ５のエミッタＥとＩＧＢＴ１のエ
ミッタＥの間に、発光ダイオード１４（報知手段）が介
挿されている。発光ダイオード１４はトランジスタ５の
コレクタＣからエミッタＥへ流れる電流が、発光ダイオ
ード１４の順方向電流となる方向に設置される。トラン
ジスタ５がオンすると発光ダイオード１４が発光する。
このため、負荷の短絡などにより主電流が異常に増加し
たために、トランジスタ５が作動したことを、発光によ
り認識することができる。すなわち、主電流が停止した
ときに正常に停止しているのか、異常の発生によって停
止したのかを容易に認識することができる。
【００５６】＜５．実施例５＞上述の各実施例におい
て、トランジスタ５、サイリスタ７、抵抗３を１つの半
導体チップの中に構成してもよい。更に、抵抗８、ショ
ットキーバリアダイオード６、ツェナーダイオード１３
などをも含めて、１つの半導体チップの中に構成しても
よい。
て、トランジスタ５、サイリスタ７、抵抗３を１つの半
導体チップの中に構成してもよい。更に、抵抗８、ショ
ットキーバリアダイオード６、ツェナーダイオード１３
などをも含めて、１つの半導体チップの中に構成しても
よい。
【００５７】＜６．実施例６＞ ＜6-1.装置の構成＞図７はこの発明の第６の実施例にお
ける半導体装置の構成を示す回路図である。ＩＧＢＴ１
０１（第１の絶縁ゲート素子）のコレクタＣ（第１電流
電極）には図示しない負荷が接続されており、主として
コレクタＣからエミッタＥ（第２電流電極）へ流れるコ
レクタ電流ＩC が、主電流として負荷へ供給される。こ
のコレクタ電流ＩC は、ゲートＧ（制御電極）とエミッ
タＥの間の電圧であるゲート・エミッタ間電圧ＶG の大
きさによって制御される。ゲート・エミッタ間電圧ＶG
が大きいほど大きなコレクタ電流ＩC が流れる。ゲート
・エミッタ間電圧ＶGはゲート駆動回路２１０（ゲート
駆動手段）によって調整して供給される。ゲート駆動回
路２１０の出力端子ＧO とゲートＧの間には抵抗１０９
が介挿されている。ゲート駆動回路２１０に接続される
電源１０３は、電源電圧をゲート駆動回路２１０へ供給
する。
ける半導体装置の構成を示す回路図である。ＩＧＢＴ１
０１（第１の絶縁ゲート素子）のコレクタＣ（第１電流
電極）には図示しない負荷が接続されており、主として
コレクタＣからエミッタＥ（第２電流電極）へ流れるコ
レクタ電流ＩC が、主電流として負荷へ供給される。こ
のコレクタ電流ＩC は、ゲートＧ（制御電極）とエミッ
タＥの間の電圧であるゲート・エミッタ間電圧ＶG の大
きさによって制御される。ゲート・エミッタ間電圧ＶG
が大きいほど大きなコレクタ電流ＩC が流れる。ゲート
・エミッタ間電圧ＶGはゲート駆動回路２１０（ゲート
駆動手段）によって調整して供給される。ゲート駆動回
路２１０の出力端子ＧO とゲートＧの間には抵抗１０９
が介挿されている。ゲート駆動回路２１０に接続される
電源１０３は、電源電圧をゲート駆動回路２１０へ供給
する。
【００５８】ＩＧＢＴ１０１よりも電流容量の低いＩＧ
ＢＴ１０２（第２の絶縁ゲート素子）が、ＩＧＢＴ１０
１に並列に設けられている。ＩＧＢＴ１０１とＩＧＢＴ
１０２は、コレクタＣ同士、及びゲートＧ同士が互いに
接続されている。負荷へ供給される主電流の小部分が、
ＩＧＢＴ１０２のコレクタ電流ＩC として、ＩＧＢＴ１
０２へ分流する。ＩＧＢＴ１０２のエミッタＥとＩＧＢ
Ｔ１０１のエミッタＥの間には抵抗１０４が接続されて
いる。ＩＧＢＴ１０２へ分流した電流は抵抗１０４を通
過する。このため抵抗１０４の両端には分流した電流に
比例した電圧ＶR が発生する。従って、主電流が大きい
ほど抵抗１０４の両端には高い電圧ＶRが発生する。
ＢＴ１０２（第２の絶縁ゲート素子）が、ＩＧＢＴ１０
１に並列に設けられている。ＩＧＢＴ１０１とＩＧＢＴ
１０２は、コレクタＣ同士、及びゲートＧ同士が互いに
接続されている。負荷へ供給される主電流の小部分が、
ＩＧＢＴ１０２のコレクタ電流ＩC として、ＩＧＢＴ１
０２へ分流する。ＩＧＢＴ１０２のエミッタＥとＩＧＢ
Ｔ１０１のエミッタＥの間には抵抗１０４が接続されて
いる。ＩＧＢＴ１０２へ分流した電流は抵抗１０４を通
過する。このため抵抗１０４の両端には分流した電流に
比例した電圧ＶR が発生する。従って、主電流が大きい
ほど抵抗１０４の両端には高い電圧ＶRが発生する。
【００５９】ゲートＧとＩＧＢＴ１０１のエミッタＥの
間に並列に、ＭＯＳ型電界効果トランジスタ素子（以
下、ＭＯＳＦＥＴと略記する）１０５とツェナーダイオ
ード１０６との直列回路が介挿されている。ゲートＧに
は、ＭＯＳＦＥＴ１０５のドレインＤが、抵抗１１０を
介して接続されている。ドレインＤは、抵抗１０９の一
端にも接続されている。ＭＯＳＦＥＴ１０５のソースＳ
には、ツェナーダイオード１０６のカソードが接続され
ている。ツェナーダイオード１０６のアノードはＩＧＢ
Ｔ１０１のエミッタＥに接続されている。すなわち、ツ
ェナーダイオード１０６は、ＭＯＳＦＥＴ１０５のドレ
インＤからソースＳへ流れる電流がツェナーダイオード
１０６の逆電流となる方向に設置される。
間に並列に、ＭＯＳ型電界効果トランジスタ素子（以
下、ＭＯＳＦＥＴと略記する）１０５とツェナーダイオ
ード１０６との直列回路が介挿されている。ゲートＧに
は、ＭＯＳＦＥＴ１０５のドレインＤが、抵抗１１０を
介して接続されている。ドレインＤは、抵抗１０９の一
端にも接続されている。ＭＯＳＦＥＴ１０５のソースＳ
には、ツェナーダイオード１０６のカソードが接続され
ている。ツェナーダイオード１０６のアノードはＩＧＢ
Ｔ１０１のエミッタＥに接続されている。すなわち、ツ
ェナーダイオード１０６は、ＭＯＳＦＥＴ１０５のドレ
インＤからソースＳへ流れる電流がツェナーダイオード
１０６の逆電流となる方向に設置される。
【００６０】ＭＯＳＦＥＴ１０５のゲートＧ1 は、抵抗
１１１、抵抗１１２、及びダイオード１１３を介して、
ＩＧＢＴ１０２のエミッタＥに結合されている。抵抗１
１１と抵抗１１２は直列に接続され、抵抗１１２にはダ
イオード１１３が並列に接続されている。ダイオード１
１３は、そのアノードがＩＧＢＴ１０２のエミッタＥに
接続される方向に介挿される。
１１１、抵抗１１２、及びダイオード１１３を介して、
ＩＧＢＴ１０２のエミッタＥに結合されている。抵抗１
１１と抵抗１１２は直列に接続され、抵抗１１２にはダ
イオード１１３が並列に接続されている。ダイオード１
１３は、そのアノードがＩＧＢＴ１０２のエミッタＥに
接続される方向に介挿される。
【００６１】ＩＧＢＴ１０１には、この素子が導通状態
から遮断状態へ移行したときに、コレクタＣとエミッタ
Ｅの間に逆電圧が発生することによる破壊を防止するた
めのフリーホイールダイオード３０１が、並列に接続さ
れている。同様に、ＭＯＳＦＥＴ１０５には、ＭＯＳＦ
ＥＴ１０５の保護を目的としたフリーホイールダイオー
ド３０２が並列に接続されている。
から遮断状態へ移行したときに、コレクタＣとエミッタ
Ｅの間に逆電圧が発生することによる破壊を防止するた
めのフリーホイールダイオード３０１が、並列に接続さ
れている。同様に、ＭＯＳＦＥＴ１０５には、ＭＯＳＦ
ＥＴ１０５の保護を目的としたフリーホイールダイオー
ド３０２が並列に接続されている。
【００６２】＜6-2.装置の概略動作＞ＭＯＳＦＥＴ１０
５は、ゲートＧ1 とソースＳの間の電圧であるゲート・
ソース間電圧ＶG1が、ＭＯＳＦＥＴ１０５に固有のゲー
ト閾電圧Ｖthより低いときにはオフ状態となり、ゲート
閾電圧Ｖthより高い時にはオン状態となる。したがっ
て、抵抗１０４の両端に発生する電圧ＶR が、ツェナー
ダイオード１０６に固有のツェナー電圧Ｖz とＭＯＳＦ
ＥＴ１０５のゲート閾電圧Ｖthとの和よりも低いときに
は、ＭＯＳＦＥＴ１０５はオフし、逆に高いときにはオ
ンする。主電流が、正常動作の範囲内の低い値である間
は、電圧ＶR はツェナー電圧Ｖz とゲート閾電圧Ｖthの
和に比べて十分に低い。したがって、ＭＯＳＦＥＴ１０
５はオフ状態にある。このとき、ゲートＧの電位は、ゲ
ート駆動回路２１０が出力する電位に一致する。すなわ
ち、ＩＧＢＴ１０１及びＩＧＢＴ１０２はゲート駆動回
路２１０の出力電位に応答して動作する。
５は、ゲートＧ1 とソースＳの間の電圧であるゲート・
ソース間電圧ＶG1が、ＭＯＳＦＥＴ１０５に固有のゲー
ト閾電圧Ｖthより低いときにはオフ状態となり、ゲート
閾電圧Ｖthより高い時にはオン状態となる。したがっ
て、抵抗１０４の両端に発生する電圧ＶR が、ツェナー
ダイオード１０６に固有のツェナー電圧Ｖz とＭＯＳＦ
ＥＴ１０５のゲート閾電圧Ｖthとの和よりも低いときに
は、ＭＯＳＦＥＴ１０５はオフし、逆に高いときにはオ
ンする。主電流が、正常動作の範囲内の低い値である間
は、電圧ＶR はツェナー電圧Ｖz とゲート閾電圧Ｖthの
和に比べて十分に低い。したがって、ＭＯＳＦＥＴ１０
５はオフ状態にある。このとき、ゲートＧの電位は、ゲ
ート駆動回路２１０が出力する電位に一致する。すなわ
ち、ＩＧＢＴ１０１及びＩＧＢＴ１０２はゲート駆動回
路２１０の出力電位に応答して動作する。
【００６３】一方、負荷が短絡するなどにより、主電流
が正常動作の範囲を超えて上昇すると、それに伴って電
圧ＶR が上昇する。電圧ＶR がツェナー電圧Ｖz とゲー
ト閾電圧Ｖthの和を超えるほどに主電流が高くなると、
ＭＯＳＦＥＴ１０５がオン状態となる。その結果、ゲー
トＧの電位が引き下げられる。これにより、ＩＧＢＴ１
０１及びＩＧＢＴ１０２が遮断状態に近くなって、主電
流の上昇が阻止される。すなわち、この半導体装置は、
電圧ＶR がツェナー電圧Ｖz とゲート閾電圧Ｖthの和に
一致することに対応する主電流の上限値を超えて、主電
流が上昇するのを防止する。その結果、ＩＧＢＴ１０１
の過電流による破壊が防止される。抵抗１０４の抵抗値
は、正常動作の範囲で設定される主電流の上限値に相応
して、適宜選択される。
が正常動作の範囲を超えて上昇すると、それに伴って電
圧ＶR が上昇する。電圧ＶR がツェナー電圧Ｖz とゲー
ト閾電圧Ｖthの和を超えるほどに主電流が高くなると、
ＭＯＳＦＥＴ１０５がオン状態となる。その結果、ゲー
トＧの電位が引き下げられる。これにより、ＩＧＢＴ１
０１及びＩＧＢＴ１０２が遮断状態に近くなって、主電
流の上昇が阻止される。すなわち、この半導体装置は、
電圧ＶR がツェナー電圧Ｖz とゲート閾電圧Ｖthの和に
一致することに対応する主電流の上限値を超えて、主電
流が上昇するのを防止する。その結果、ＩＧＢＴ１０１
の過電流による破壊が防止される。抵抗１０４の抵抗値
は、正常動作の範囲で設定される主電流の上限値に相応
して、適宜選択される。
【００６４】＜6-3.装置の特徴的な動作＞抵抗１０４の
代わりに、ＩＧＢＴ１０２のコレクタ電流ＩC を検出し
て、コレクタ電流ＩC に対応した電圧を出力する別の電
流検出回路を設けてもよい。しかしながら、抵抗１０４
で電流検出回路を構成するこの実施例では、半導体装置
を最も簡単にかつ最も低いコストで構成することができ
る。抵抗１０４は、コレクタ電流ＩC を電圧ＶR に変換
する速度が早い。しかも、抵抗１０４に精度の高い抵抗
器を選択することにより、コレクタ電流ＩC から電圧Ｖ
R への変換の精度を容易に高く設定することができる。
すなわち、この実施例は、電流検出回路の精度および高
速応答性に優れ、かつ構成が簡単であるという利点を有
している。
代わりに、ＩＧＢＴ１０２のコレクタ電流ＩC を検出し
て、コレクタ電流ＩC に対応した電圧を出力する別の電
流検出回路を設けてもよい。しかしながら、抵抗１０４
で電流検出回路を構成するこの実施例では、半導体装置
を最も簡単にかつ最も低いコストで構成することができ
る。抵抗１０４は、コレクタ電流ＩC を電圧ＶR に変換
する速度が早い。しかも、抵抗１０４に精度の高い抵抗
器を選択することにより、コレクタ電流ＩC から電圧Ｖ
R への変換の精度を容易に高く設定することができる。
すなわち、この実施例は、電流検出回路の精度および高
速応答性に優れ、かつ構成が簡単であるという利点を有
している。
【００６５】この半導体装置では、ＭＯＳＦＥＴ１０５
に直列にツェナーダイオード１０６が設けられている。
このため、この半導体装置では、ツェナーダイオード１
０６のない従来の半導体装置に比べて、ＭＯＳＦＥＴ１
０５がオンするに必要な電圧ＶR がツェナー電圧Ｖz の
分だけ高い。その結果、ゲートＧ1 に入力される電圧信
号に重畳する電気的雑音によって、ＭＯＳＦＥＴ１０５
が誤ってオンするという誤動作が発生し難い。すなわち
この半導体装置は、従来装置に比べて高いノイズマージ
ンを有している。
に直列にツェナーダイオード１０６が設けられている。
このため、この半導体装置では、ツェナーダイオード１
０６のない従来の半導体装置に比べて、ＭＯＳＦＥＴ１
０５がオンするに必要な電圧ＶR がツェナー電圧Ｖz の
分だけ高い。その結果、ゲートＧ1 に入力される電圧信
号に重畳する電気的雑音によって、ＭＯＳＦＥＴ１０５
が誤ってオンするという誤動作が発生し難い。すなわち
この半導体装置は、従来装置に比べて高いノイズマージ
ンを有している。
【００６６】この実施例では、電圧ＶR をゲートＧ1 へ
伝達するラインに、抵抗１１２および抵抗１１１が介挿
されている。このため、半導体装置の発振が防止され
る。
伝達するラインに、抵抗１１２および抵抗１１１が介挿
されている。このため、半導体装置の発振が防止され
る。
【００６７】この実施例では、更に抵抗１１２に並列に
ダイオード１１３が設けられている。ダイオード１１３
は、電圧ＶR をゲートＧ1 に伝達する方向がダイオード
１１３の順方向となる向きに設置されている。このた
め、ＭＯＳＦＥＴ１０５の動作をオフからオンに転換す
べく、抵抗１０４が電圧ＶR を送出する際に、電圧ＶR
がゲートＧ1 に短時間で伝達される。すなわち、ダイオ
ード１１３はＭＯＳＦＥＴ１０５のオフからオンへの変
転を加速する機能を果たしている。これにより、負荷が
短絡した後に主電流が上限値以下に制限されるまでの遅
延時間が短縮される。
ダイオード１１３が設けられている。ダイオード１１３
は、電圧ＶR をゲートＧ1 に伝達する方向がダイオード
１１３の順方向となる向きに設置されている。このた
め、ＭＯＳＦＥＴ１０５の動作をオフからオンに転換す
べく、抵抗１０４が電圧ＶR を送出する際に、電圧ＶR
がゲートＧ1 に短時間で伝達される。すなわち、ダイオ
ード１１３はＭＯＳＦＥＴ１０５のオフからオンへの変
転を加速する機能を果たしている。これにより、負荷が
短絡した後に主電流が上限値以下に制限されるまでの遅
延時間が短縮される。
【００６８】＜７．実施例７＞実施例６の半導体装置に
おいて、ＭＯＳＦＥＴ１０５のゲート閾電圧Ｖthは、温
度の変化に伴って変動する。このことは、主電流の上限
値が温度と共に変動し得ることを意味する。ところで、
ツェナー電圧Ｖz が様々な温度特性を有する市販のツェ
ナーダイオードが入手可能である。したがって、ツェナ
ー電圧Ｖz の温度依存性とゲート閾電圧Ｖthの温度依存
性とが互いに補償し合うようなツェナーダイオードを選
択して、これをツェナーダイオード１０６に利用するこ
とが可能である。このようにツェナーダイオード１０６
を選定した半導体装置では、ＭＯＳＦＥＴ１０５をオン
するのに必要な電圧ＶR の高さは温度に依存せず一定で
ある。すなわち、この半導体装置では、主電流の上限値
は温度に依存せずに一定となる。
おいて、ＭＯＳＦＥＴ１０５のゲート閾電圧Ｖthは、温
度の変化に伴って変動する。このことは、主電流の上限
値が温度と共に変動し得ることを意味する。ところで、
ツェナー電圧Ｖz が様々な温度特性を有する市販のツェ
ナーダイオードが入手可能である。したがって、ツェナ
ー電圧Ｖz の温度依存性とゲート閾電圧Ｖthの温度依存
性とが互いに補償し合うようなツェナーダイオードを選
択して、これをツェナーダイオード１０６に利用するこ
とが可能である。このようにツェナーダイオード１０６
を選定した半導体装置では、ＭＯＳＦＥＴ１０５をオン
するのに必要な電圧ＶR の高さは温度に依存せず一定で
ある。すなわち、この半導体装置では、主電流の上限値
は温度に依存せずに一定となる。
【００６９】＜８．実施例８＞図８は、この発明の第８
の実施例における半導体装置の構成を示す回路図であ
る。この実施例では、ＩＧＢＴ１０１をオフ状態にする
ときには、ＩＧＢＴ１０１のゲートＧとエミッタＥの間
に逆電圧が印加されるように構成される。そのために、
ゲート駆動回路２１０には電源１０３の他に逆バイアス
電源１０７が接続される。このため、ＩＧＢＴ１０１を
オン状態からオフ状態へ変転させるときの応答が、実施
例６または実施例７の装置に比べて速いという利点があ
る。さらに、オフ状態が十分に安定して実現する。
の実施例における半導体装置の構成を示す回路図であ
る。この実施例では、ＩＧＢＴ１０１をオフ状態にする
ときには、ＩＧＢＴ１０１のゲートＧとエミッタＥの間
に逆電圧が印加されるように構成される。そのために、
ゲート駆動回路２１０には電源１０３の他に逆バイアス
電源１０７が接続される。このため、ＩＧＢＴ１０１を
オン状態からオフ状態へ変転させるときの応答が、実施
例６または実施例７の装置に比べて速いという利点があ
る。さらに、オフ状態が十分に安定して実現する。
【００７０】この実施例では、ゲートＧとエミッタＥの
間に逆電圧が印加されるように構成されるので、ＩＧＢ
Ｔ１０１のエミッタＥにおける電位が、ツェナーダイオ
ード１０６およびＭＯＳＦＥＴ１０５を経由して、ゲー
トＧの電位を引き上げることによって、ゲート・エミッ
タ間電圧ＶG がゼロ付近の値となる恐れがある。このこ
とを防止するために、ダイオード１０８（第１のダイオ
ード）が設けられている。ダイオード１０８は、ゲート
ＧとＭＯＳＦＥＴ１０５のドレインＤとの間に介挿され
る。また、ダイオード１０８は、ＭＯＳＦＥＴ１０５を
流れる順方向電流がダイオード１０８の順方向電流とな
る方向に介挿される。
間に逆電圧が印加されるように構成されるので、ＩＧＢ
Ｔ１０１のエミッタＥにおける電位が、ツェナーダイオ
ード１０６およびＭＯＳＦＥＴ１０５を経由して、ゲー
トＧの電位を引き上げることによって、ゲート・エミッ
タ間電圧ＶG がゼロ付近の値となる恐れがある。このこ
とを防止するために、ダイオード１０８（第１のダイオ
ード）が設けられている。ダイオード１０８は、ゲート
ＧとＭＯＳＦＥＴ１０５のドレインＤとの間に介挿され
る。また、ダイオード１０８は、ＭＯＳＦＥＴ１０５を
流れる順方向電流がダイオード１０８の順方向電流とな
る方向に介挿される。
【００７１】ダイオード１０８は、ＩＧＢＴ１０１のエ
ミッタＥからツェナーダイオード１０６、ＭＯＳＦＥＴ
１０５を通過して、ゲートＧへ向かう電流、すなわちＭ
ＯＳＦＥＴ１０５の逆電流を阻止する。これにより、ゲ
ート駆動回路２１０が出力する負の電位が、ゲートＧに
正しく伝達される。ダイオード１０８は、逆電流による
ＭＯＳＦＥＴ１０５の破壊をも防止する機能を果たして
いる。
ミッタＥからツェナーダイオード１０６、ＭＯＳＦＥＴ
１０５を通過して、ゲートＧへ向かう電流、すなわちＭ
ＯＳＦＥＴ１０５の逆電流を阻止する。これにより、ゲ
ート駆動回路２１０が出力する負の電位が、ゲートＧに
正しく伝達される。ダイオード１０８は、逆電流による
ＭＯＳＦＥＴ１０５の破壊をも防止する機能を果たして
いる。
【００７２】ダイオード１０８は、ＭＯＳＦＥＴ１０５
が導通したときに、電流がＭＯＳＦＥＴ１０５を順方向
に流れるのを妨げない。したがって、ダイオード１０８
は、この半導体装置が有する過大な主電流を防止する機
能を阻害しない。
が導通したときに、電流がＭＯＳＦＥＴ１０５を順方向
に流れるのを妨げない。したがって、ダイオード１０８
は、この半導体装置が有する過大な主電流を防止する機
能を阻害しない。
【００７３】＜９．実施例９＞図９は、この発明の第９
の実施例における半導体装置の構成を示す回路図であ
る。この実施例では、実施例８の半導体装置におけるダ
イオード１０８に、発光ダイオード３０３が使用されて
いる。ＭＯＳＦＥＴ１０５がオンすると、ＭＯＳＦＥＴ
１０５を流れる電流が発光ダイオード３０３をも流れる
ので、発光ダイオード３０３が発光する。
の実施例における半導体装置の構成を示す回路図であ
る。この実施例では、実施例８の半導体装置におけるダ
イオード１０８に、発光ダイオード３０３が使用されて
いる。ＭＯＳＦＥＴ１０５がオンすると、ＭＯＳＦＥＴ
１０５を流れる電流が発光ダイオード３０３をも流れる
ので、発光ダイオード３０３が発光する。
【００７４】このため、負荷の短絡などにより主電流が
異常に増加したために、主電流を制限する機能が働いた
ことを、発光ダイオード３０３の発光によって認識する
ことができる。すなわち、半導体装置が正常動作状態に
あるのか、異常動作状態にあるのかを容易に認識するこ
とができる。
異常に増加したために、主電流を制限する機能が働いた
ことを、発光ダイオード３０３の発光によって認識する
ことができる。すなわち、半導体装置が正常動作状態に
あるのか、異常動作状態にあるのかを容易に認識するこ
とができる。
【００７５】発光ダイオード３０３は、実施例８におけ
るダイオード１０８の機能をも兼ねている。すなわち、
この実施例の半導体装置では、発光ダイオード３０３を
用いることにより、ＭＯＳＦＥＴ１０５の逆電流を阻止
する機能と、装置の動作状態における異常を報知する機
能との双方の機能を実現している。
るダイオード１０８の機能をも兼ねている。すなわち、
この実施例の半導体装置では、発光ダイオード３０３を
用いることにより、ＭＯＳＦＥＴ１０５の逆電流を阻止
する機能と、装置の動作状態における異常を報知する機
能との双方の機能を実現している。
【００７６】＜１０．実施例１０＞図１０は、この発明
の第１０の実施例における半導体装置の構成を示す回路
図である。この実施例では、実施例９の半導体装置にお
けるＭＯＳＦＥＴ１０５が、互いに並列に接続された２
個のＭＯＳＦＥＴ１０５ａ、１０５ｂで構成されてい
る。各ＭＯＳＦＥＴ１０５ａ、１０５ｂ毎には、フリー
ホイールダイオード３０２に代わって、フリーホイール
ダイオード３０２ａ、３０２ｂが、それぞれ個別に接続
される。また、抵抗１１１に代わって、抵抗１１１ａ、
１１１ｂが、ＭＯＳＦＥＴ１０５ａ、１０５ｂのそれぞ
れのゲートに接続されている。フリーホイールダイオー
ド３０２ａ、３０２ｂの機能はフリーホイールダイオー
ド３０２の機能と同様であり、抵抗１１１ａ、１１１ｂ
の機能は抵抗１１１の機能と同様である。
の第１０の実施例における半導体装置の構成を示す回路
図である。この実施例では、実施例９の半導体装置にお
けるＭＯＳＦＥＴ１０５が、互いに並列に接続された２
個のＭＯＳＦＥＴ１０５ａ、１０５ｂで構成されてい
る。各ＭＯＳＦＥＴ１０５ａ、１０５ｂ毎には、フリー
ホイールダイオード３０２に代わって、フリーホイール
ダイオード３０２ａ、３０２ｂが、それぞれ個別に接続
される。また、抵抗１１１に代わって、抵抗１１１ａ、
１１１ｂが、ＭＯＳＦＥＴ１０５ａ、１０５ｂのそれぞ
れのゲートに接続されている。フリーホイールダイオー
ド３０２ａ、３０２ｂの機能はフリーホイールダイオー
ド３０２の機能と同様であり、抵抗１１１ａ、１１１ｂ
の機能は抵抗１１１の機能と同様である。
【００７７】この実施例の半導体装置では、２個のＭＯ
ＳＦＥＴ１０５ａ、１０５ｂが、並列に設けられている
ので、１個のＭＯＳＦＥＴ１０５のみが設けられた半導
体装置に比べて、これらの素子がオンしたときのオン抵
抗が低く、しかも電流容量が大きい。インバータ等のス
イッチング素子として使用される絶縁ゲート型半導体装
置では、ＩＧＢＴ１０１を高速度でオンおよびオフする
必要があるので、ゲート駆動回路２１０の出力抵抗およ
び抵抗１０９の抵抗値は低く設定される。特に、大きな
主電流を供給する大型の絶縁ゲート型半導体装置では、
それらの抵抗値は一層低く設定される。このため、高速
度でスイッチング動作する大型の絶縁ゲート型半導体装
置では、ＭＯＳＦＥＴ１０５のオン抵抗は、抵抗１０９
等の抵抗値に見合って十分に低くなくてなならない。な
ぜなら、オン抵抗が抵抗１０９等の抵抗値に比べて十分
に低くなければ、ＭＯＳＦＥＴ１０５がオンしたとき
に、ゲート・エミッタ間電圧ＶG を十分に引き下げて、
主電流を所定の上限値以下に制限することができなくな
るからである。また、大型の絶縁ゲート型半導体装置で
は、ＭＯＳＦＥＴ１０５が導通したときにＭＯＳＦＥＴ
１０５を流れる電流が大きいので、ＭＯＳＦＥＴ１０５
の電流容量が大きく設定されなければならない。 この
実施例の半導体装置は、ＭＯＳＦＥＴ１０５を、並列に
接続された２個のＭＯＳＦＥＴ１０５ａ、１０５ｂで構
成することによって、これらの要求に応えるものであ
る。ＭＯＳＦＥＴ１０５は、２個に限らず必要に応じて
２個以上の互いに並列に接続されたＭＯＳＦＥＴで構成
することができる。同一のＭＯＳＦＥＴを使用する場合
には、当然ながら並列に接続されるＭＯＳＦＥＴの個数
が大きいほど、ＭＯＳＦＥＴ１０５のオン抵抗は低くな
り、電流容量は大きくなる。
ＳＦＥＴ１０５ａ、１０５ｂが、並列に設けられている
ので、１個のＭＯＳＦＥＴ１０５のみが設けられた半導
体装置に比べて、これらの素子がオンしたときのオン抵
抗が低く、しかも電流容量が大きい。インバータ等のス
イッチング素子として使用される絶縁ゲート型半導体装
置では、ＩＧＢＴ１０１を高速度でオンおよびオフする
必要があるので、ゲート駆動回路２１０の出力抵抗およ
び抵抗１０９の抵抗値は低く設定される。特に、大きな
主電流を供給する大型の絶縁ゲート型半導体装置では、
それらの抵抗値は一層低く設定される。このため、高速
度でスイッチング動作する大型の絶縁ゲート型半導体装
置では、ＭＯＳＦＥＴ１０５のオン抵抗は、抵抗１０９
等の抵抗値に見合って十分に低くなくてなならない。な
ぜなら、オン抵抗が抵抗１０９等の抵抗値に比べて十分
に低くなければ、ＭＯＳＦＥＴ１０５がオンしたとき
に、ゲート・エミッタ間電圧ＶG を十分に引き下げて、
主電流を所定の上限値以下に制限することができなくな
るからである。また、大型の絶縁ゲート型半導体装置で
は、ＭＯＳＦＥＴ１０５が導通したときにＭＯＳＦＥＴ
１０５を流れる電流が大きいので、ＭＯＳＦＥＴ１０５
の電流容量が大きく設定されなければならない。 この
実施例の半導体装置は、ＭＯＳＦＥＴ１０５を、並列に
接続された２個のＭＯＳＦＥＴ１０５ａ、１０５ｂで構
成することによって、これらの要求に応えるものであ
る。ＭＯＳＦＥＴ１０５は、２個に限らず必要に応じて
２個以上の互いに並列に接続されたＭＯＳＦＥＴで構成
することができる。同一のＭＯＳＦＥＴを使用する場合
には、当然ながら並列に接続されるＭＯＳＦＥＴの個数
が大きいほど、ＭＯＳＦＥＴ１０５のオン抵抗は低くな
り、電流容量は大きくなる。
【００７８】＜１１．実施例１１＞図１１は、この発明
の第１１の実施例における半導体装置の構成を示す回路
図である。この実施例では、実施例６の半導体装置おい
て、ＭＯＳＦＥＴ１０５に直列に発光ダイオード３０４
が接続されている。発光ダイオード３０４は、ＭＯＳＦ
ＥＴ１０５を順方向に流れる電流、すなわちＭＯＳＦＥ
Ｔ１０５のドレインＤからソースＳへ向かって流れる電
流が、発光ダイオード３０４の順方向電流となる向きに
接続されている。
の第１１の実施例における半導体装置の構成を示す回路
図である。この実施例では、実施例６の半導体装置おい
て、ＭＯＳＦＥＴ１０５に直列に発光ダイオード３０４
が接続されている。発光ダイオード３０４は、ＭＯＳＦ
ＥＴ１０５を順方向に流れる電流、すなわちＭＯＳＦＥ
Ｔ１０５のドレインＤからソースＳへ向かって流れる電
流が、発光ダイオード３０４の順方向電流となる向きに
接続されている。
【００７９】ＭＯＳＦＥＴ１０５が導通したときには、
発光ダイオード３０４にも同時に電流が流れる。すなわ
ち、ＭＯＳＦＥＴ１０５が導通するときには、発光ダイ
オード３０４から光が放出される。このため、負荷の短
絡などにより主電流が異常に増加したために、主電流を
制限する機能が働いたことを、発光ダイオード３０４の
発光によって認識することができる。すなわちこの半導
体装置では、簡単な構成により、装置が正常動作状態に
あるのか、異常動作状態にあるのかを容易に認識するこ
とができる。
発光ダイオード３０４にも同時に電流が流れる。すなわ
ち、ＭＯＳＦＥＴ１０５が導通するときには、発光ダイ
オード３０４から光が放出される。このため、負荷の短
絡などにより主電流が異常に増加したために、主電流を
制限する機能が働いたことを、発光ダイオード３０４の
発光によって認識することができる。すなわちこの半導
体装置では、簡単な構成により、装置が正常動作状態に
あるのか、異常動作状態にあるのかを容易に認識するこ
とができる。
【００８０】＜１２．実施例１２＞上述の各実施例にお
いて、ＭＯＳＦＥＴ１０５とツェナーダイオード１０６
を含む回路部分を１つの半導体チップに集積化すること
ができる。回路の一部が集積化されるので、半導体装置
の組立が容易となる。また、ＭＯＳＦＥＴ１０５とツェ
ナーダイオード１０６とが１つの半導体チップに集積化
されるために、これら双方の温度特性が互いに相補的で
あるように、再現性良く装置を構成することが可能であ
る。しかも、これら両者が同一半導体基板状に形成され
るので、両者の温度がより均一となる。このため、ＭＯ
ＳＦＥＴ１０５をオンするのに必要な電圧ＶR を、温度
変化に対してより不変に保つことが可能である。
いて、ＭＯＳＦＥＴ１０５とツェナーダイオード１０６
を含む回路部分を１つの半導体チップに集積化すること
ができる。回路の一部が集積化されるので、半導体装置
の組立が容易となる。また、ＭＯＳＦＥＴ１０５とツェ
ナーダイオード１０６とが１つの半導体チップに集積化
されるために、これら双方の温度特性が互いに相補的で
あるように、再現性良く装置を構成することが可能であ
る。しかも、これら両者が同一半導体基板状に形成され
るので、両者の温度がより均一となる。このため、ＭＯ
ＳＦＥＴ１０５をオンするのに必要な電圧ＶR を、温度
変化に対してより不変に保つことが可能である。
【００８１】図１２は図７に示した装置の一部を集積化
した装置の回路図である。この装置では、フリーホイー
ルダイオード３０２、抵抗１１１、抵抗１１２およびダ
イオード１１３を含む回路部分４０１が集積化されてい
る。一方、抵抗１０４、抵抗１０９および抵抗１１０
は、集積化の対象から外され、集積化回路部分４０１の
周辺に設置される。集積化回路部分４０１に含まれる各
回路部品は、半導体装置の様々な定格に対して比較的広
く対応し得る回路部品である。一方、集積化の対象から
除外された抵抗１０４、抵抗１０９および抵抗１１０
は、例えば制御すべき主電流の定格に応じて、その抵抗
値、耐熱特性等を選定する必要がある。この実施例で
は、これらの抵抗が集積化回路部分４０１の外に個別に
配置され、装置の定格に比較的依存しない回路部品が集
積化されるので、集積化回路部分４０１を様々な定格の
半導体装置に共通に使用することができる。すなわち、
この実施例の装置は、製造コストを低減し得る利点を有
している。
した装置の回路図である。この装置では、フリーホイー
ルダイオード３０２、抵抗１１１、抵抗１１２およびダ
イオード１１３を含む回路部分４０１が集積化されてい
る。一方、抵抗１０４、抵抗１０９および抵抗１１０
は、集積化の対象から外され、集積化回路部分４０１の
周辺に設置される。集積化回路部分４０１に含まれる各
回路部品は、半導体装置の様々な定格に対して比較的広
く対応し得る回路部品である。一方、集積化の対象から
除外された抵抗１０４、抵抗１０９および抵抗１１０
は、例えば制御すべき主電流の定格に応じて、その抵抗
値、耐熱特性等を選定する必要がある。この実施例で
は、これらの抵抗が集積化回路部分４０１の外に個別に
配置され、装置の定格に比較的依存しない回路部品が集
積化されるので、集積化回路部分４０１を様々な定格の
半導体装置に共通に使用することができる。すなわち、
この実施例の装置は、製造コストを低減し得る利点を有
している。
【００８２】＜１３．実施例１３＞図１３は図１０に示
した装置の一部を集積化した装置の回路図である。この
装置では、ＭＯＳＦＥＴ１０５ａ、１０５ｂ、ツェナー
ダイオード１０６、抵抗１１１ａ、１１１ｂ、抵抗１１
２、およびダイオード１１３が集積化され、集積化回路
部分４０２を構成している。一方、抵抗１０４、抵抗１
０９、抵抗１１０は、集積化の対象から外され、集積化
回路部分４０２の周辺に設置される。この実施例の装置
においても、実施例１２と同様に装置の定格に依存する
回路部品が集積化回路部分４０２の外に個別に配置さ
れ、装置の定格に比較的依存しない回路部品が集積化さ
れるので、製造コストを低減し得る利点がある。
した装置の一部を集積化した装置の回路図である。この
装置では、ＭＯＳＦＥＴ１０５ａ、１０５ｂ、ツェナー
ダイオード１０６、抵抗１１１ａ、１１１ｂ、抵抗１１
２、およびダイオード１１３が集積化され、集積化回路
部分４０２を構成している。一方、抵抗１０４、抵抗１
０９、抵抗１１０は、集積化の対象から外され、集積化
回路部分４０２の周辺に設置される。この実施例の装置
においても、実施例１２と同様に装置の定格に依存する
回路部品が集積化回路部分４０２の外に個別に配置さ
れ、装置の定格に比較的依存しない回路部品が集積化さ
れるので、製造コストを低減し得る利点がある。
【００８３】＜１４．実施例１４＞ ＜14-1. 装置の構成＞図１４は、この発明の第１４の実
施例における半導体装置の構成を示す回路図である。こ
の実施例では、２つの接合型電界効果トランジスタ素子
（ＪＦＥＴ）を有するカレントミラー回路が使用されて
いる。ＩＧＢＴ１０２のエミッタＥとＩＧＢＴ１０１の
エミッタＥの間に、ＪＦＥＴ１１４（第１の接合型電界
効果トランジスタ素子）と抵抗１１６（第１抵抗）との
直列回路が介挿されている。ＪＦＥＴ１１５のドレイン
ＤはＩＧＢＴ１０２のエミッタＥに接続され、ソースＳ
は抵抗１１６の一端に接続されている。抵抗１１６の他
の一端は、ＩＧＢＴ１０１のエミッタＥに接続されてい
る。ＪＦＥＴ１１４および抵抗１１６を流れる電流Ｉ1
は、ＩＧＢＴ１０２のコレクタ電流ＩC に一致する。Ｊ
ＦＥＴ１１４のゲートＧは、ドレインＤと短絡されてい
る。
施例における半導体装置の構成を示す回路図である。こ
の実施例では、２つの接合型電界効果トランジスタ素子
（ＪＦＥＴ）を有するカレントミラー回路が使用されて
いる。ＩＧＢＴ１０２のエミッタＥとＩＧＢＴ１０１の
エミッタＥの間に、ＪＦＥＴ１１４（第１の接合型電界
効果トランジスタ素子）と抵抗１１６（第１抵抗）との
直列回路が介挿されている。ＪＦＥＴ１１５のドレイン
ＤはＩＧＢＴ１０２のエミッタＥに接続され、ソースＳ
は抵抗１１６の一端に接続されている。抵抗１１６の他
の一端は、ＩＧＢＴ１０１のエミッタＥに接続されてい
る。ＪＦＥＴ１１４および抵抗１１６を流れる電流Ｉ1
は、ＩＧＢＴ１０２のコレクタ電流ＩC に一致する。Ｊ
ＦＥＴ１１４のゲートＧは、ドレインＤと短絡されてい
る。
【００８４】一方、ＪＦＥＴ１１５（第２の接合型電界
効果トランジスタ素子）は、発光ダイオード３０３と抵
抗１１７（第２抵抗）との直列回路を構成している。発
光ダイオード３０３のアノードは抵抗１１０を介して、
ＩＧＢＴ１０１とＩＧＢＴ１０２のゲートＧに結合され
ている。発光ダイオード３０３のカソードはＪＦＥＴ１
１５のドレインＤに接続されている。ＪＦＥＴ１１５の
ソースＳは、抵抗１１７の一端に接続されている。抵抗
１１７の他の一端は、ＩＧＢＴ１０１のエミッタＥに接
続されている。ＪＦＥＴ１１５のゲートＧとＪＦＥＴ１
１４のゲートＧとは、互いに接続されている。この実施
例では、実施例９と同様にゲート駆動回路２１０には電
源１０３の他に逆バイアス電源１０７が接続されてい
る。
効果トランジスタ素子）は、発光ダイオード３０３と抵
抗１１７（第２抵抗）との直列回路を構成している。発
光ダイオード３０３のアノードは抵抗１１０を介して、
ＩＧＢＴ１０１とＩＧＢＴ１０２のゲートＧに結合され
ている。発光ダイオード３０３のカソードはＪＦＥＴ１
１５のドレインＤに接続されている。ＪＦＥＴ１１５の
ソースＳは、抵抗１１７の一端に接続されている。抵抗
１１７の他の一端は、ＩＧＢＴ１０１のエミッタＥに接
続されている。ＪＦＥＴ１１５のゲートＧとＪＦＥＴ１
１４のゲートＧとは、互いに接続されている。この実施
例では、実施例９と同様にゲート駆動回路２１０には電
源１０３の他に逆バイアス電源１０７が接続されてい
る。
【００８５】＜14-2. 装置の特徴的な動作＞前述のよう
にＪＦＥＴ１１４とＪＦＥＴ１１５とは、カレントミラ
ー回路を構成している。しかも、抵抗１１６と抵抗１１
７とによって、これらのＪＦＥＴ１１４、１１５には負
帰還がかけられている。このため、ＪＦＥＴ１１５を流
れる電流Ｉ2 の大きさは、ＪＦＥＴ１１４および１１５
の特性には余り依存せずに、専ら抵抗１１６と抵抗１１
７の比と電流Ｉ1 とによって定まる。すなわち電流Ｉ2
の大きさは常に、抵抗１１６の抵抗１１７に対する比
と、電流Ｉ1 との積に一致する。従って、ＪＦＥＴ１１
５には常に、負荷に供給される主電流に比例した電流が
流れる。その電流Ｉ2 の大きさには、２つの抵抗１１
６、１１７の抵抗値の精度に応じた、高い精度が保証さ
れる。また、抵抗１１６、１１７の抵抗値の温度変化に
伴う変動は小さいので、主電流と電流Ｉ2 との関係は温
度に余り依存しない。このため、この実施例の半導体装
置では、過電流を抑制する機能が高い精度で実現され、
かつその機能は温度に余り依存しないという利点があ
る。
にＪＦＥＴ１１４とＪＦＥＴ１１５とは、カレントミラ
ー回路を構成している。しかも、抵抗１１６と抵抗１１
７とによって、これらのＪＦＥＴ１１４、１１５には負
帰還がかけられている。このため、ＪＦＥＴ１１５を流
れる電流Ｉ2 の大きさは、ＪＦＥＴ１１４および１１５
の特性には余り依存せずに、専ら抵抗１１６と抵抗１１
７の比と電流Ｉ1 とによって定まる。すなわち電流Ｉ2
の大きさは常に、抵抗１１６の抵抗１１７に対する比
と、電流Ｉ1 との積に一致する。従って、ＪＦＥＴ１１
５には常に、負荷に供給される主電流に比例した電流が
流れる。その電流Ｉ2 の大きさには、２つの抵抗１１
６、１１７の抵抗値の精度に応じた、高い精度が保証さ
れる。また、抵抗１１６、１１７の抵抗値の温度変化に
伴う変動は小さいので、主電流と電流Ｉ2 との関係は温
度に余り依存しない。このため、この実施例の半導体装
置では、過電流を抑制する機能が高い精度で実現され、
かつその機能は温度に余り依存しないという利点があ
る。
【００８６】また、実施例９における半導体装置と同様
に、ゲート駆動回路２１０には電源１０３の他に逆バイ
アス電源１０７が接続されているので、ＩＧＢＴ１０１
をオン状態からオフ状態へ変転させるときの応答が速
く、かつオフ状態が十分に安定して実現する。また、発
光ダイオード３０３は、ＪＦＥＴ１１５の逆電流を阻止
する機能と、装置の動作状態における異常を報知する機
能との双方の機能を実現している。
に、ゲート駆動回路２１０には電源１０３の他に逆バイ
アス電源１０７が接続されているので、ＩＧＢＴ１０１
をオン状態からオフ状態へ変転させるときの応答が速
く、かつオフ状態が十分に安定して実現する。また、発
光ダイオード３０３は、ＪＦＥＴ１１５の逆電流を阻止
する機能と、装置の動作状態における異常を報知する機
能との双方の機能を実現している。
【００８７】＜その他の実施例＞ （１）以上の実施例の半導体装置では、ＩＧＢＴ１０
１、１０２にｎチャネル型ＩＧＢＴを使用しているが、
この発明ではｐチャネル型ＩＧＢＴを用いることも可能
である。 （２）以上の実施例の半導体装置では、主電流の制御お
よび検出を行う素子として、ＩＧＢＴ１０１、１０２を
用いている。しかし、この発明はＩＧＢＴに限らず、一
般に絶縁ゲート素子、例えばＭＯＳ型電界効果トランジ
スタ素子などを用いた半導体装置にも実施が可能であ
る。
１、１０２にｎチャネル型ＩＧＢＴを使用しているが、
この発明ではｐチャネル型ＩＧＢＴを用いることも可能
である。 （２）以上の実施例の半導体装置では、主電流の制御お
よび検出を行う素子として、ＩＧＢＴ１０１、１０２を
用いている。しかし、この発明はＩＧＢＴに限らず、一
般に絶縁ゲート素子、例えばＭＯＳ型電界効果トランジ
スタ素子などを用いた半導体装置にも実施が可能であ
る。
【００８８】
【発明の効果】この発明の絶縁ゲート型半導体装置は、
負荷の短絡時などにおいて主電流が過度に上昇したとき
に、トランジスタの働きにより直ちに主電流の上昇を抑
え、つづいてサイリスタの働きで主電流を遮断する。こ
のため、この発明の半導体装置では、過大な主電流を早
い応答速度で制限し、かつゼロ付近まで遮断する効果が
ある（請求項１〜請求項５）。
負荷の短絡時などにおいて主電流が過度に上昇したとき
に、トランジスタの働きにより直ちに主電流の上昇を抑
え、つづいてサイリスタの働きで主電流を遮断する。こ
のため、この発明の半導体装置では、過大な主電流を早
い応答速度で制限し、かつゼロ付近まで遮断する効果が
ある（請求項１〜請求項５）。
【００８９】この発明の絶縁ゲート型半導体装置では、
トランジスタ素子のエミッタ電極に、逆リカバリー時間
の短いダイオードが接続されているので、トランジスタ
の発振による誤動作を防止する効果がある（請求項
２）。
トランジスタ素子のエミッタ電極に、逆リカバリー時間
の短いダイオードが接続されているので、トランジスタ
の発振による誤動作を防止する効果がある（請求項
２）。
【００９０】この発明の絶縁ゲート型半導体装置では、
トランジスタ素子のエミッタ電極にツェナーダイオード
が接続されるので、トランジスタ素子のベース電極に供
給される電圧信号に重畳する電気的雑音に対するマージ
ンが高い。このため、この半導体装置は、この電気的雑
音によるトランジスタ素子の誤動作を抑制する効果を有
している。更に、適切な温度特性を有するツェナーダイ
オードを選択することにより、トランジスタ素子のベー
ス電極とエミッタ電極の間の順方向電圧（ＶBE）の温度
変化による変動を補償することができる。このため、ト
ランジスタ素子が導通する主電流の大きさの温度変化に
伴う変動が抑制される効果がある（請求項３）。
トランジスタ素子のエミッタ電極にツェナーダイオード
が接続されるので、トランジスタ素子のベース電極に供
給される電圧信号に重畳する電気的雑音に対するマージ
ンが高い。このため、この半導体装置は、この電気的雑
音によるトランジスタ素子の誤動作を抑制する効果を有
している。更に、適切な温度特性を有するツェナーダイ
オードを選択することにより、トランジスタ素子のベー
ス電極とエミッタ電極の間の順方向電圧（ＶBE）の温度
変化による変動を補償することができる。このため、ト
ランジスタ素子が導通する主電流の大きさの温度変化に
伴う変動が抑制される効果がある（請求項３）。
【００９１】この発明の絶縁ゲート型半導体装置では、
ゲート駆動部が第１の絶縁ゲート素子の第２電流電極の
電位よりも低い電位を出力し得るので、第１の絶縁ゲー
ト素子を十分にかつ高速で遮断させることができる。第
１および第２制御電極とトランジスタおよびサイリスタ
の間にダイオードが設けられているので、第１の絶縁ゲ
ート素子の第２電流電極から第１および第２制御電極へ
向かう逆電流が阻止され、上述の低い電位が第１および
第２制御電極に正しく伝達される効果がある（請求項
４）。
ゲート駆動部が第１の絶縁ゲート素子の第２電流電極の
電位よりも低い電位を出力し得るので、第１の絶縁ゲー
ト素子を十分にかつ高速で遮断させることができる。第
１および第２制御電極とトランジスタおよびサイリスタ
の間にダイオードが設けられているので、第１の絶縁ゲ
ート素子の第２電流電極から第１および第２制御電極へ
向かう逆電流が阻止され、上述の低い電位が第１および
第２制御電極に正しく伝達される効果がある（請求項
４）。
【００９２】この発明の絶縁ゲート型半導体装置では、
トランジスタ素子が導通状態であることを報知する手段
が設けられるので、主電流が停止する要因を容易に認識
し得る効果がある（請求項５）。
トランジスタ素子が導通状態であることを報知する手段
が設けられるので、主電流が停止する要因を容易に認識
し得る効果がある（請求項５）。
【００９３】この発明の絶縁ゲート型半導体装置では、
ＭＯＳ型電界効果トランジスタ素子の第６電流電極にツ
ェナーダイオードが直列に接続されているので、ＭＯＳ
型電界効果トランジスタ素子のオン電圧が、ツェナーダ
イオードのツェナー電圧に相当する分高くなっている。
このため、ＭＯＳ型電界効果トランジスタ素子の第３制
御電極に供給される電圧信号に重畳する電気的雑音に対
するマージンが高い。すなわちこの半導体装置では、こ
の電気的雑音によるＭＯＳ型電界効果トランジスタ素子
の誤動作が抑制される効果がある（請求項６〜請求項１
５）。
ＭＯＳ型電界効果トランジスタ素子の第６電流電極にツ
ェナーダイオードが直列に接続されているので、ＭＯＳ
型電界効果トランジスタ素子のオン電圧が、ツェナーダ
イオードのツェナー電圧に相当する分高くなっている。
このため、ＭＯＳ型電界効果トランジスタ素子の第３制
御電極に供給される電圧信号に重畳する電気的雑音に対
するマージンが高い。すなわちこの半導体装置では、こ
の電気的雑音によるＭＯＳ型電界効果トランジスタ素子
の誤動作が抑制される効果がある（請求項６〜請求項１
５）。
【００９４】この発明の絶縁ゲート型半導体装置では、
ツェナーダイオードにおけるツェナー電圧の温度特性
が、ＭＯＳ型電界効果トランジスタ素子のゲート閾電圧
の温度特性と相補的であるツェナーダイオードが選択さ
れ、使用される。その結果、ＭＯＳ型電界効果トランジ
スタ素子のオン電圧の温度依存性が抑制される。このた
めこの半導体装置では、ＭＯＳ型電界効果トランジスタ
素子の導通を引き起こす主電流の大きさが、温度変化に
伴って余り変動しないという効果がある（請求項７）。
ツェナーダイオードにおけるツェナー電圧の温度特性
が、ＭＯＳ型電界効果トランジスタ素子のゲート閾電圧
の温度特性と相補的であるツェナーダイオードが選択さ
れ、使用される。その結果、ＭＯＳ型電界効果トランジ
スタ素子のオン電圧の温度依存性が抑制される。このた
めこの半導体装置では、ＭＯＳ型電界効果トランジスタ
素子の導通を引き起こす主電流の大きさが、温度変化に
伴って余り変動しないという効果がある（請求項７）。
【００９５】この発明の絶縁ゲート型半導体装置では、
電流検出手段として抵抗が使用される。このため、この
半導体装置では、電流検出手段を簡単に構成することが
でき、装置の構成に要するコストが低廉化されるととも
に、電流を検出するのに要する応答時間が短く、更に電
流検出の精度を容易に高く設定し得るという効果がある
（請求項８、請求項１３〜請求項１５）。
電流検出手段として抵抗が使用される。このため、この
半導体装置では、電流検出手段を簡単に構成することが
でき、装置の構成に要するコストが低廉化されるととも
に、電流を検出するのに要する応答時間が短く、更に電
流検出の精度を容易に高く設定し得るという効果がある
（請求項８、請求項１３〜請求項１５）。
【００９６】この発明の絶縁ゲート型半導体装置では、
ＭＯＳ型電界効果トランジスタ素子が複数個並列に接続
されているので、大きな主電流を高速度で調整し得て、
しかも主電流の過大な上昇を十分に抑制することができ
る効果がある（請求項９）。
ＭＯＳ型電界効果トランジスタ素子が複数個並列に接続
されているので、大きな主電流を高速度で調整し得て、
しかも主電流の過大な上昇を十分に抑制することができ
る効果がある（請求項９）。
【００９７】この発明の絶縁ゲート型半導体装置では、
ＭＯＳ型電界効果トランジスタ素子に直列に発光ダイオ
ードが結合されている。このため、この半導体装置で
は、半導体装置が正常動作または異常動作のいずれの状
態にあるのかを、発光ダイオードの発光により、容易に
認識することができる効果がある（請求項１０）。
ＭＯＳ型電界効果トランジスタ素子に直列に発光ダイオ
ードが結合されている。このため、この半導体装置で
は、半導体装置が正常動作または異常動作のいずれの状
態にあるのかを、発光ダイオードの発光により、容易に
認識することができる効果がある（請求項１０）。
【００９８】この発明の絶縁ゲート型半導体装置では、
ゲート駆動部が第１の絶縁ゲート素子の第２電流電極の
電位よりも低い電位を出力し得るので、第１および第２
の絶縁ゲート素子を、十分にかつ高速で遮断させること
ができる効果がある。更に、第１及び第２制御電極とＭ
ＯＳ型電界効果トランジスタ素子との間に第１のダイオ
ードが設けられているので、第１のゲート絶縁素子の第
２電流電極から、ＭＯＳ型電界効果トランジスタ素子を
介して第１および第２制御電極へ向かう逆電流が阻止さ
れ、上述の低い電位が第１および第２制御電極に正しく
伝達される効果がある（請求項１１、請求項１２）。
ゲート駆動部が第１の絶縁ゲート素子の第２電流電極の
電位よりも低い電位を出力し得るので、第１および第２
の絶縁ゲート素子を、十分にかつ高速で遮断させること
ができる効果がある。更に、第１及び第２制御電極とＭ
ＯＳ型電界効果トランジスタ素子との間に第１のダイオ
ードが設けられているので、第１のゲート絶縁素子の第
２電流電極から、ＭＯＳ型電界効果トランジスタ素子を
介して第１および第２制御電極へ向かう逆電流が阻止さ
れ、上述の低い電位が第１および第２制御電極に正しく
伝達される効果がある（請求項１１、請求項１２）。
【００９９】この発明の絶縁ゲート型半導体装置では、
ＭＯＳ型電界効果トランジスタ素子に直列に結合された
第１のダイオードが、発光ダイオードである。このた
め、この半導体装置は、簡単な構成によって逆電流の阻
止と異常動作の報知との双方を実現し得る効果がある
（請求項１２）。
ＭＯＳ型電界効果トランジスタ素子に直列に結合された
第１のダイオードが、発光ダイオードである。このた
め、この半導体装置は、簡単な構成によって逆電流の阻
止と異常動作の報知との双方を実現し得る効果がある
（請求項１２）。
【０１００】この発明の絶縁ゲート型半導体装置では、
ＭＯＳ型電界効果トランジスタ素子の第３制御電極と電
流検出手段の電圧出力端子との間に、第２抵抗が設けら
れているので、装置の発振現象が防止される効果がある
（請求項１３〜請求項１５）。
ＭＯＳ型電界効果トランジスタ素子の第３制御電極と電
流検出手段の電圧出力端子との間に、第２抵抗が設けら
れているので、装置の発振現象が防止される効果がある
（請求項１３〜請求項１５）。
【０１０１】この発明の絶縁ゲート型半導体装置では、
第２抵抗に対して並列に第２のダイオードが接続され
る。このため、この半導体装置では、過大な主電流に対
するＭＯＳ型電界効果トランジスタ素子の応答が早いの
で、過大な主電流が短時間で抑制される効果がある（請
求項１４、請求項１５）。
第２抵抗に対して並列に第２のダイオードが接続され
る。このため、この半導体装置では、過大な主電流に対
するＭＯＳ型電界効果トランジスタ素子の応答が早いの
で、過大な主電流が短時間で抑制される効果がある（請
求項１４、請求項１５）。
【０１０２】この発明の絶縁ゲート型半導体装置では、
ＭＯＳ型電界効果トランジスタ素子およびこれに結合し
た回路部分が、１つの半導体チップに集積化されてい
る。このため、半導体装置の組立が簡単であるという効
果がある。また、ＭＯＳ型電界効果トランジスタ素子と
ツェナーダイオードの温度特性が相補的であるように、
再現性良く構成することができる。加えて、これら両者
の温度がより均一となるので、オン電圧の温度に対する
非依存性が更に良好であるという効果がある。また、第
１抵抗を集積化の対象から除外することができる。この
場合には、同一の集積回路を用いて、第１抵抗を適宜選
択するだけで、半導体装置の多様な設計に対応すること
ができるという効果がある（請求項１５）。
ＭＯＳ型電界効果トランジスタ素子およびこれに結合し
た回路部分が、１つの半導体チップに集積化されてい
る。このため、半導体装置の組立が簡単であるという効
果がある。また、ＭＯＳ型電界効果トランジスタ素子と
ツェナーダイオードの温度特性が相補的であるように、
再現性良く構成することができる。加えて、これら両者
の温度がより均一となるので、オン電圧の温度に対する
非依存性が更に良好であるという効果がある。また、第
１抵抗を集積化の対象から除外することができる。この
場合には、同一の集積回路を用いて、第１抵抗を適宜選
択するだけで、半導体装置の多様な設計に対応すること
ができるという効果がある（請求項１５）。
【０１０３】この発明の絶縁ゲート型半導体装置では、
第１および第２の接合型電界効果トランジスタ素子と、
第１および第２抵抗とによって負帰還型のカレントミラ
ー回路が構成されている。このため、第２の接合型電界
効果トランジスタ素子には常に、負荷に供給される主電
流に比例した電流が流れる。その比例定数は、第１およ
び第２抵抗の抵抗値の比で定まり、温度変化に伴った変
動も小さい。このため、この発明の半導体装置では、過
電流を抑制する機能が、２つの抵抗の抵抗値の精度に対
応した高い精度で実現され、しかも温度に余り依存しな
いという効果がある（請求項１６）。
第１および第２の接合型電界効果トランジスタ素子と、
第１および第２抵抗とによって負帰還型のカレントミラ
ー回路が構成されている。このため、第２の接合型電界
効果トランジスタ素子には常に、負荷に供給される主電
流に比例した電流が流れる。その比例定数は、第１およ
び第２抵抗の抵抗値の比で定まり、温度変化に伴った変
動も小さい。このため、この発明の半導体装置では、過
電流を抑制する機能が、２つの抵抗の抵抗値の精度に対
応した高い精度で実現され、しかも温度に余り依存しな
いという効果がある（請求項１６）。
【図１】この発明の第１の実施例における半導体装置の
回路図である。
回路図である。
【図２】第１の実施例の半導体装置に関する実測結果を
示すグラフである。
示すグラフである。
【図３】第１の実施例の半導体装置と比較すべき回路に
関する実測結果を示すグラフである。
関する実測結果を示すグラフである。
【図４】この発明の第２の実施例における半導体装置の
構成を示す回路図である。
構成を示す回路図である。
【図５】この発明の第３の実施例における半導体装置の
構成を示す回路図である。
構成を示す回路図である。
【図６】この発明の第４の実施例における半導体装置の
構成を示す回路図である。
構成を示す回路図である。
【図７】この発明の第６の実施例における半導体装置の
構成を示す回路図である。
構成を示す回路図である。
【図８】この発明の第８の実施例における半導体装置の
構成を示す回路図である。
構成を示す回路図である。
【図９】この発明の第９の実施例における半導体装置の
構成を示す回路図である。
構成を示す回路図である。
【図１０】この発明の第１０の実施例における半導体装
置の構成を示す回路図である。
置の構成を示す回路図である。
【図１１】この発明の第１１の実施例における半導体装
置の構成を示す回路図である。
置の構成を示す回路図である。
【図１２】この発明の第１２の実施例における半導体装
置の構成を示す回路図である。
置の構成を示す回路図である。
【図１３】この発明の第１３の実施例における半導体装
置の構成を示す回路図である。
置の構成を示す回路図である。
【図１４】この発明の第１４の実施例における半導体装
置の構成を示す回路図である。
置の構成を示す回路図である。
【図１５】従来の絶縁ゲート型半導体装置の構成を示す
ブロック図である。
ブロック図である。
１ ＩＧＢＴ（第１の絶縁ゲート素子） ２ ＩＧＢＴ（第２の絶縁ゲート素子） ３ 抵抗 ５ トランジスタ（トランジスタ素子） ６ ショットキーバリアダイオード（第１のダイオー
ド） ７ サイリスタ（サイリスタ素子） ９ ゲート駆動回路（ゲート駆動手段） １３ ツェナーダイオード １２ ダイオード（第２のダイオード） １４ 発光ダイオード（報知手段） １０１ ＩＧＢＴ（第１の絶縁ゲート素子） １０２ ＩＧＢＴ（第２の絶縁ゲート素子） １０４ 抵抗（電流検出手段、第１抵抗） １０５ ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ
素子） １０５ａ、１０５ｂ ＭＯＳＦＥＴ（単位ＭＯＳ型電界
効果トランジスタ素子） １０６ ツェナーダイオード １０８ ダイオード（第１のダイオード） １１２ 抵抗（第２抵抗） １１３ ダイオード（第２のダイオード） １１４ ＪＦＥＴ（第１の接合型電界効果トランジスタ
素子） １１５ ＪＦＥＴ（第２の接合型電界効果トランジスタ
素子） １１６ 抵抗（第１抵抗） １１７ 抵抗（第２抵抗） ２１０ ゲート駆動回路（ゲート駆動手段） ３０３ 発光ダイオード
ド） ７ サイリスタ（サイリスタ素子） ９ ゲート駆動回路（ゲート駆動手段） １３ ツェナーダイオード １２ ダイオード（第２のダイオード） １４ 発光ダイオード（報知手段） １０１ ＩＧＢＴ（第１の絶縁ゲート素子） １０２ ＩＧＢＴ（第２の絶縁ゲート素子） １０４ 抵抗（電流検出手段、第１抵抗） １０５ ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ
素子） １０５ａ、１０５ｂ ＭＯＳＦＥＴ（単位ＭＯＳ型電界
効果トランジスタ素子） １０６ ツェナーダイオード １０８ ダイオード（第１のダイオード） １１２ 抵抗（第２抵抗） １１３ ダイオード（第２のダイオード） １１４ ＪＦＥＴ（第１の接合型電界効果トランジスタ
素子） １１５ ＪＦＥＴ（第２の接合型電界効果トランジスタ
素子） １１６ 抵抗（第１抵抗） １１７ 抵抗（第２抵抗） ２１０ ゲート駆動回路（ゲート駆動手段） ３０３ 発光ダイオード
【手続補正書】
【提出日】平成５年７月２７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項７
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】図１５は、短絡電流遮断機能を有する従来
の絶縁ゲート型半導体装置の例を示すブロック図であ
る。絶縁ゲート素子としてのＩＧＢＴ１のコレクタＣに
は図示しない負荷が接続されており、コレクタＣからエ
ミッタＥへ流れるコレクタ電流ＩC が、主電流として負
荷へ供給される。このコレクタ電流ＩC は、ゲートＧと
エミッタＥの間の電圧（ゲート電圧）の大きさによって
制御される。ゲート電圧が大きいほど大きなコレクタ電
流ＩC が流れる。ゲート電圧はゲート駆動回路４２によ
り調整して供給される。
の絶縁ゲート型半導体装置の例を示すブロック図であ
る。絶縁ゲート素子としてのＩＧＢＴ１のコレクタＣに
は図示しない負荷が接続されており、コレクタＣからエ
ミッタＥへ流れるコレクタ電流ＩC が、主電流として負
荷へ供給される。このコレクタ電流ＩC は、ゲートＧと
エミッタＥの間の電圧（ゲート電圧）の大きさによって
制御される。ゲート電圧が大きいほど大きなコレクタ電
流ＩC が流れる。ゲート電圧はゲート駆動回路４２によ
り調整して供給される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】この絶縁ゲート型半導体装置には電流トラ
ンス４３が設けられており、電流トランス４３によって
コレクタ電流ＩC が検出される。検出されたコレクタ電
流Ｉ C の値は、比較回路４４において所定の基準値と比
較される。比較回路４４は、コレクタ電流ＩC が基準値
を超えたときには所定の信号をゲート駆動回路４２へ送
出する。ゲート駆動回路４２はこの信号に応答して、Ｉ
ＧＢＴ１を遮断すべく、所定のゲート電圧をゲートＧへ
出力する。これにより、負荷の短絡に伴う過大なコレク
タ電流ＩC が遮断され、ＩＧＢＴ１が破壊から保護され
る。
ンス４３が設けられており、電流トランス４３によって
コレクタ電流ＩC が検出される。検出されたコレクタ電
流Ｉ C の値は、比較回路４４において所定の基準値と比
較される。比較回路４４は、コレクタ電流ＩC が基準値
を超えたときには所定の信号をゲート駆動回路４２へ送
出する。ゲート駆動回路４２はこの信号に応答して、Ｉ
ＧＢＴ１を遮断すべく、所定のゲート電圧をゲートＧへ
出力する。これにより、負荷の短絡に伴う過大なコレク
タ電流ＩC が遮断され、ＩＧＢＴ１が破壊から保護され
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】この発明における絶縁ゲート型半導体装置
では、トランジスタ素子のエミッタ電極にツェナーダイ
オードが接続されるので、トランジスタ素子のオン電圧
が高い。このため、トランジスタ素子のベース電極に供
給される電圧信号に重畳する電気的雑音に対するマージ
ンが高い。すなわちこの半導体装置では、この電気的雑
音によるトランジスタ素子の誤動作が抑制される。ま
た、適切な温度特性を有するツェナーダイオードを選択
することにより、トランジスタ素子のベース電極とエミ
ッタ電極の間の順方向電圧（ＶBE ）の温度変化による変
動が補償される。このため、トランジスタ素子の導通を
引き起こす主電流の大きさの温度変化に伴う変動が抑制
される（請求項３）。
では、トランジスタ素子のエミッタ電極にツェナーダイ
オードが接続されるので、トランジスタ素子のオン電圧
が高い。このため、トランジスタ素子のベース電極に供
給される電圧信号に重畳する電気的雑音に対するマージ
ンが高い。すなわちこの半導体装置では、この電気的雑
音によるトランジスタ素子の誤動作が抑制される。ま
た、適切な温度特性を有するツェナーダイオードを選択
することにより、トランジスタ素子のベース電極とエミ
ッタ電極の間の順方向電圧（ＶBE ）の温度変化による変
動が補償される。このため、トランジスタ素子の導通を
引き起こす主電流の大きさの温度変化に伴う変動が抑制
される（請求項３）。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正内容】
【００４３】
【実施例】＜１．実施例１＞ ＜1-1.装置の構成＞図１はこの発明の第１の実施例を示
す回路図である。ＩＧＢＴ１（第１の絶縁ゲート素子）
のコレクタＣ（第１電流電極）には図示しない負荷が接
続されており、主としてコレクタＣからエミッタＥ（第
２電流電極）へ流れるコレクタ電流ＩC が、主電流とし
て負荷へ供給される。このコレクタ電流ＩC は、ゲート
Ｇ（制御電極）とエミッタＥの間の電圧であるゲート電
圧の大きさによって制御される。ゲート電圧が大きいほ
ど大きなコレクタ電流ＩC が流れる。ゲート電圧はゲー
ト駆動回路９（ゲート駆動手段）によって調整して供給
される。ゲート駆動回路９の出力端子ＧO とゲートＧの
間には抵抗４が介挿されている。ゲート駆動回路９に接
続される電源１０は、電源電圧をゲート駆動回路９へ供
給する。
す回路図である。ＩＧＢＴ１（第１の絶縁ゲート素子）
のコレクタＣ（第１電流電極）には図示しない負荷が接
続されており、主としてコレクタＣからエミッタＥ（第
２電流電極）へ流れるコレクタ電流ＩC が、主電流とし
て負荷へ供給される。このコレクタ電流ＩC は、ゲート
Ｇ（制御電極）とエミッタＥの間の電圧であるゲート電
圧の大きさによって制御される。ゲート電圧が大きいほ
ど大きなコレクタ電流ＩC が流れる。ゲート電圧はゲー
ト駆動回路９（ゲート駆動手段）によって調整して供給
される。ゲート駆動回路９の出力端子ＧO とゲートＧの
間には抵抗４が介挿されている。ゲート駆動回路９に接
続される電源１０は、電源電圧をゲート駆動回路９へ供
給する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】ＩＧＢＴ１よりも電流容量の低いＩＧＢＴ
２（第２の絶縁ゲート素子）が、ＩＧＢＴ１に並列に設
けられている。ＩＧＢＴ１とＩＧＢＴ２は、コレクタＣ
同士、及びゲートＧ同士が互いに接続されている。負荷
へ供給される主電流は、その一部がＩＧＢＴ２のコレク
タ電流ＩC として、ＩＧＢＴ２へ分流する。ＩＧＢＴ２
のエミッタＥとＩＧＢＴ１のエミッタＥの間には抵抗３
が接続されている。ＩＧＢＴ２へ分流した電流は抵抗３
を通過する。このため抵抗３の両端には分流した電流に
比例した電圧が発生する。従って、主電流が大きいほど
抵抗３の両端には高い電圧が発生する。
２（第２の絶縁ゲート素子）が、ＩＧＢＴ１に並列に設
けられている。ＩＧＢＴ１とＩＧＢＴ２は、コレクタＣ
同士、及びゲートＧ同士が互いに接続されている。負荷
へ供給される主電流は、その一部がＩＧＢＴ２のコレク
タ電流ＩC として、ＩＧＢＴ２へ分流する。ＩＧＢＴ２
のエミッタＥとＩＧＢＴ１のエミッタＥの間には抵抗３
が接続されている。ＩＧＢＴ２へ分流した電流は抵抗３
を通過する。このため抵抗３の両端には分流した電流に
比例した電圧が発生する。従って、主電流が大きいほど
抵抗３の両端には高い電圧が発生する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正内容】
【００４６】＜1-2.装置の動作＞主電流が正常動作の範
囲内の低い値である間は、抵抗３の両端に発生する電圧
は十分に低いので、トランジスタ５のベースＢとエミッ
タＥの間の電圧（ＶBE ）はトランジスタ５をオン（導
通）する程には高くなく、またサイリスタ７のゲートと
カソードの間の電圧も、サイリスタ７をオンする程には
高くない。このため、トランジスタ５、サイリスタ７と
もに、オフ（遮断）した状態にある。このとき、ゲート
Ｇの電位は、ゲート駆動回路９が出力する電位に一致す
る。すなわち、ＩＧＢＴ１及びＩＧＢＴ２はゲート駆動
回路９の出力電位に応答して動作する。
囲内の低い値である間は、抵抗３の両端に発生する電圧
は十分に低いので、トランジスタ５のベースＢとエミッ
タＥの間の電圧（ＶBE ）はトランジスタ５をオン（導
通）する程には高くなく、またサイリスタ７のゲートと
カソードの間の電圧も、サイリスタ７をオンする程には
高くない。このため、トランジスタ５、サイリスタ７と
もに、オフ（遮断）した状態にある。このとき、ゲート
Ｇの電位は、ゲート駆動回路９が出力する電位に一致す
る。すなわち、ＩＧＢＴ１及びＩＧＢＴ２はゲート駆動
回路９の出力電位に応答して動作する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正内容】
【００４７】一方、負荷が短絡するなどにより、主電流
が正常動作の範囲を超えて上昇すると、それに伴って抵
抗３の両端の電圧が上昇する。その結果トランジスタ５
のベース・エミッタ間電圧ＶBE がトランジスタ５をオン
する程に高くなり、またサイリスタ７のゲート・カソー
ド間電圧もサイリスタ７をオンする程に高くなる。この
ため、トランジスタ５は直ちにオン状態となり、ゲート
Ｇの電位をある値まで引き下げる。これに幾分遅れてサ
イリスタ７がオン状態となり、ゲートＧをＩＧＢＴ１の
エミッタＥに略等しい電位にまで引き下げるので、ＩＧ
ＢＴ１及びＩＧＢＴ２が遮断状態となって最終的には主
電流がゼロになる。これらにより、ＩＧＢＴ１が破壊か
ら保護される。抵抗３の抵抗値は、主電流の正常動作範
囲の上限値の設定に相応して適宜選択される。
が正常動作の範囲を超えて上昇すると、それに伴って抵
抗３の両端の電圧が上昇する。その結果トランジスタ５
のベース・エミッタ間電圧ＶBE がトランジスタ５をオン
する程に高くなり、またサイリスタ７のゲート・カソー
ド間電圧もサイリスタ７をオンする程に高くなる。この
ため、トランジスタ５は直ちにオン状態となり、ゲート
Ｇの電位をある値まで引き下げる。これに幾分遅れてサ
イリスタ７がオン状態となり、ゲートＧをＩＧＢＴ１の
エミッタＥに略等しい電位にまで引き下げるので、ＩＧ
ＢＴ１及びＩＧＢＴ２が遮断状態となって最終的には主
電流がゼロになる。これらにより、ＩＧＢＴ１が破壊か
ら保護される。抵抗３の抵抗値は、主電流の正常動作範
囲の上限値の設定に相応して適宜選択される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正内容】
【００４９】＜1-3.実測データ＞図２は、この実施例の
絶縁ゲート型半導体装置に関する実測結果を示すグラフ
である。グラフおいて、縦軸はゲート駆動回路９の出力
端子ＧO とＩＧＢＴ１のエミッタＥとの間の電圧ＶGO 、
及び主電流（ＩＧＢＴ１のコレクタ電流ＩC に略一致す
る）に対応し、横軸は時間に対応する。この半導体装置
におけるＩＧＢＴ１のコレクタＣとエミッタＥの間の電
圧ＶCE の定格値は６００Ｖであり、実測ではその半分の
３００Ｖを印加している。出力端子電圧ＶGO を、ゼロか
らＩＧＢＴ１を導通させるのに十分な値である約１０Ｖ
まで急速に立ち上げると、まずこれに追随してコレクタ
電流ＩC が上昇する。しかしながら、コレクタ電流ＩC
は際限なく上昇するのではなく、トランジスタ５がオン
することによって、１００Ａ付近の値に制限される。そ
の後、幾分遅れてサイリスタ７がオンすることによりゲ
ートＧとＩＧＢＴ１のエミッタＥの間の電圧ＶG は略ゼ
ロまで引き下げられる。出力端子電圧ＶGO が約９μｓｅ
ｃ付近で８Ｖにまで減少しているのはこのためである。
出力端子電圧ＶGO の減少の幅は、抵抗４とゲート駆動回
路９の出力抵抗との比率を反映している。サイリスタ７
がオンすることにより、ＩＧＢＴ１及びＩＧＢＴ２が遮
断するので、グラフが示すように主電流はゼロになる。
時間が１４μｓｅｃに達したときに、出力端子電圧ＶGO
をゼロに戻して測定を終了している。
絶縁ゲート型半導体装置に関する実測結果を示すグラフ
である。グラフおいて、縦軸はゲート駆動回路９の出力
端子ＧO とＩＧＢＴ１のエミッタＥとの間の電圧ＶGO 、
及び主電流（ＩＧＢＴ１のコレクタ電流ＩC に略一致す
る）に対応し、横軸は時間に対応する。この半導体装置
におけるＩＧＢＴ１のコレクタＣとエミッタＥの間の電
圧ＶCE の定格値は６００Ｖであり、実測ではその半分の
３００Ｖを印加している。出力端子電圧ＶGO を、ゼロか
らＩＧＢＴ１を導通させるのに十分な値である約１０Ｖ
まで急速に立ち上げると、まずこれに追随してコレクタ
電流ＩC が上昇する。しかしながら、コレクタ電流ＩC
は際限なく上昇するのではなく、トランジスタ５がオン
することによって、１００Ａ付近の値に制限される。そ
の後、幾分遅れてサイリスタ７がオンすることによりゲ
ートＧとＩＧＢＴ１のエミッタＥの間の電圧ＶG は略ゼ
ロまで引き下げられる。出力端子電圧ＶGO が約９μｓｅ
ｃ付近で８Ｖにまで減少しているのはこのためである。
出力端子電圧ＶGO の減少の幅は、抵抗４とゲート駆動回
路９の出力抵抗との比率を反映している。サイリスタ７
がオンすることにより、ＩＧＢＴ１及びＩＧＢＴ２が遮
断するので、グラフが示すように主電流はゼロになる。
時間が１４μｓｅｃに達したときに、出力端子電圧ＶGO
をゼロに戻して測定を終了している。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】図３はこの実施例の半導体装置からサイリ
スタ７を除去した構成を有する回路に関して、図２にお
けると同様の実測を行った結果を示すグラフである。こ
の場合には、出力端子電圧ＶGO が立ち上がった後に、図
２における結果と同様にトランジスタ５の働きにより、
主電流は約１００Ａの値に制限される。しかしながら、
出力端子電圧ＶGO がゼロに復帰する７μｓｅｃの時点ま
で、主電流は約１００Ａの値を保持し続ける。すなわ
ち、主電流が正常動作の範囲を超える程に負荷に異常が
生じても、主電流は相当に高い値を保持し続ける。この
ためこの回路構成では、負荷の短絡などの異常時にＩＧ
ＢＴ１が破壊に至る危険がある。
スタ７を除去した構成を有する回路に関して、図２にお
けると同様の実測を行った結果を示すグラフである。こ
の場合には、出力端子電圧ＶGO が立ち上がった後に、図
２における結果と同様にトランジスタ５の働きにより、
主電流は約１００Ａの値に制限される。しかしながら、
出力端子電圧ＶGO がゼロに復帰する７μｓｅｃの時点ま
で、主電流は約１００Ａの値を保持し続ける。すなわ
ち、主電流が正常動作の範囲を超える程に負荷に異常が
生じても、主電流は相当に高い値を保持し続ける。この
ためこの回路構成では、負荷の短絡などの異常時にＩＧ
ＢＴ１が破壊に至る危険がある。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】また、図示を省略するが、図１に示すこの
実施例の半導体装置からサイリスタ７を残してトランジ
スタ５を除去した構成を有する回路では、図２に示す実
測結果から容易に予測されるように、出力端子電圧ＶGO
の立ち上がりから一定時間を経た後には、サイリスタ７
がオンして主電流はゼロまで引き下げられる。しかしな
がら、サイリスタ７がオンするまでの期間において、主
電流を制限する機構がないので、主電流は図２に示す約
１００Ａよりははるかに高い値にまで暴走する。この暴
走した異常に高い主電流により、ＩＧＢＴ１が破壊に至
る危険がある。また、一定時間の後にはサイリスタ７が
オンすることにより、主電流が異常に高い暴走電流のレ
ベルから急速にゼロに下降する。その結果、負荷が有す
るインダクタンス、あるいは負荷のラインに寄生的に発
生しているインダクタンスにより、ＩＧＢＴ１およびＩ
ＧＢＴ２のコレクタ・エミッタ間に高いサージ電圧が発
生する。このサージ電圧が更にＩＧＢＴ１及びＩＧＢＴ
２の破壊の原因となる。
実施例の半導体装置からサイリスタ７を残してトランジ
スタ５を除去した構成を有する回路では、図２に示す実
測結果から容易に予測されるように、出力端子電圧ＶGO
の立ち上がりから一定時間を経た後には、サイリスタ７
がオンして主電流はゼロまで引き下げられる。しかしな
がら、サイリスタ７がオンするまでの期間において、主
電流を制限する機構がないので、主電流は図２に示す約
１００Ａよりははるかに高い値にまで暴走する。この暴
走した異常に高い主電流により、ＩＧＢＴ１が破壊に至
る危険がある。また、一定時間の後にはサイリスタ７が
オンすることにより、主電流が異常に高い暴走電流のレ
ベルから急速にゼロに下降する。その結果、負荷が有す
るインダクタンス、あるいは負荷のラインに寄生的に発
生しているインダクタンスにより、ＩＧＢＴ１およびＩ
ＧＢＴ２のコレクタ・エミッタ間に高いサージ電圧が発
生する。このサージ電圧が更にＩＧＢＴ１及びＩＧＢＴ
２の破壊の原因となる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正内容】
【００５２】図１に示すこの実施例の半導体装置では、
トランジスタ５とサイリスタ７の双方を備えているの
で、負荷の短絡時などの主電流が正常動作範囲を超えて
異常に高くなる場合において、主電流の上昇をある限度
に素早く抑制し、しかも一定期間の後にはゼロにまで引
き下げられるので、過大なコレクタ電流ＩC によるＩＧ
ＢＴ１の破壊が防止される。また、主電流の際限のない
上昇が抑えられるので、サイリスタ７がオンすることに
伴って発生するサージ電圧が低く抑えられる。このた
め、ＩＧＢＴ１およびＩＧＢＴ２に過度に高いコレクタ
・エミッタ間電圧Ｖ CE が印加されることによるＩＧＢＴ
１の破壊も防止される。
トランジスタ５とサイリスタ７の双方を備えているの
で、負荷の短絡時などの主電流が正常動作範囲を超えて
異常に高くなる場合において、主電流の上昇をある限度
に素早く抑制し、しかも一定期間の後にはゼロにまで引
き下げられるので、過大なコレクタ電流ＩC によるＩＧ
ＢＴ１の破壊が防止される。また、主電流の際限のない
上昇が抑えられるので、サイリスタ７がオンすることに
伴って発生するサージ電圧が低く抑えられる。このた
め、ＩＧＢＴ１およびＩＧＢＴ２に過度に高いコレクタ
・エミッタ間電圧Ｖ CE が印加されることによるＩＧＢＴ
１の破壊も防止される。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正内容】
【００５３】＜２．実施例２＞図４は、第２の実施例に
おける半導体装置の構成を示す回路図である。この実施
例では、トランジスタ５のエミッタＥにショットキーバ
リアダイオード６と直列にツェナーダイオード１３が接
続されている。ツェナーダイオード１３は、トランジス
タ５のコレクタＣからエミッタＥへ流れる電流が逆電流
となる方向に設置される。トランジスタ５のベース・エ
ミッタ間電圧ＶBE は温度の変化に伴って変動する。この
ため実施例１の半導体装置では、トランジスタ５がオン
するための抵抗３の両端の間の電圧が変動し、その結果
トランジスタ５がオンする主電流の大きさが変動する。
ツェナーダイオード１３の逆電圧（ツェナー電圧）は、
温度の上昇に伴ってベース・エミッタ間電圧ＶBE とは逆
に増加する性質を持っている。したがって、図４に示す
ように、適切なツェナーダイオード１３を選択して設置
することにより、トランジスタ５がオンする抵抗３の両
端間の電圧を温度の変化に依存することなく、一定に保
持することができる。
おける半導体装置の構成を示す回路図である。この実施
例では、トランジスタ５のエミッタＥにショットキーバ
リアダイオード６と直列にツェナーダイオード１３が接
続されている。ツェナーダイオード１３は、トランジス
タ５のコレクタＣからエミッタＥへ流れる電流が逆電流
となる方向に設置される。トランジスタ５のベース・エ
ミッタ間電圧ＶBE は温度の変化に伴って変動する。この
ため実施例１の半導体装置では、トランジスタ５がオン
するための抵抗３の両端の間の電圧が変動し、その結果
トランジスタ５がオンする主電流の大きさが変動する。
ツェナーダイオード１３の逆電圧（ツェナー電圧）は、
温度の上昇に伴ってベース・エミッタ間電圧ＶBE とは逆
に増加する性質を持っている。したがって、図４に示す
ように、適切なツェナーダイオード１３を選択して設置
することにより、トランジスタ５がオンする抵抗３の両
端間の電圧を温度の変化に依存することなく、一定に保
持することができる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正内容】
【００５４】＜３．実施例３＞図５は、第３の実施例に
おける半導体装置の構成を示す回路図である。この実施
例では、ＩＧＢＴ１をオフするときに、その応答を速く
するために、ＩＧＢＴ１のゲートＧとエミッタＥの間に
逆電圧が印加されるように構成される。そのために、ゲ
ート駆動回路９には電源１０の他に逆バイアス電源１１
が接続される。また、抵抗３およびトランジスタ５を経
由してＩＧＢＴ１のエミッタＥにおける電位がゲートＧ
の電位を引き上げて、ゲート・エミッタ間電圧ＶG がゼ
ロ付近の値になることを妨げないように、ダイオード１
２（第２のダイオード）が設けられている。ダイオード
１２はゲートＧと、トランジスタ５のコレクタＣおよび
サイリスタ７のアノードとの間に介挿され、ＩＧＢＴ１
のエミッタＥから抵抗３、トランジスタ５を介してゲー
トＧへ向かう逆電流を阻止する。
おける半導体装置の構成を示す回路図である。この実施
例では、ＩＧＢＴ１をオフするときに、その応答を速く
するために、ＩＧＢＴ１のゲートＧとエミッタＥの間に
逆電圧が印加されるように構成される。そのために、ゲ
ート駆動回路９には電源１０の他に逆バイアス電源１１
が接続される。また、抵抗３およびトランジスタ５を経
由してＩＧＢＴ１のエミッタＥにおける電位がゲートＧ
の電位を引き上げて、ゲート・エミッタ間電圧ＶG がゼ
ロ付近の値になることを妨げないように、ダイオード１
２（第２のダイオード）が設けられている。ダイオード
１２はゲートＧと、トランジスタ５のコレクタＣおよび
サイリスタ７のアノードとの間に介挿され、ＩＧＢＴ１
のエミッタＥから抵抗３、トランジスタ５を介してゲー
トＧへ向かう逆電流を阻止する。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正内容】
【００５７】＜６．実施例６＞ ＜6-1.装置の構成＞図７はこの発明の第６の実施例にお
ける半導体装置の構成を示す回路図である。ＩＧＢＴ１
０１（第１の絶縁ゲート素子）のコレクタＣ（第１電流
電極）には図示しない負荷が接続されており、主として
コレクタＣからエミッタＥ（第２電流電極）へ流れるコ
レクタ電流ＩC が、主電流として負荷へ供給される。こ
のコレクタ電流ＩC は、ゲートＧ（制御電極）とエミッ
タＥの間の電圧であるゲート・エミッタ間電圧ＶG の大
きさによって制御される。ゲート・エミッタ間電圧Ｖ G
が大きいほど大きなコレクタ電流ＩC が流れる。ゲート
・エミッタ間電圧ＶG はゲート駆動回路２１０（ゲート
駆動手段）によって調整して供給される。ゲート駆動回
路２１０の出力端子ＧO とゲートＧの間には抵抗１０９
が介挿されている。ゲート駆動回路２１０に接続される
電源１０３は、電源電圧をゲート駆動回路２１０へ供給
する。
ける半導体装置の構成を示す回路図である。ＩＧＢＴ１
０１（第１の絶縁ゲート素子）のコレクタＣ（第１電流
電極）には図示しない負荷が接続されており、主として
コレクタＣからエミッタＥ（第２電流電極）へ流れるコ
レクタ電流ＩC が、主電流として負荷へ供給される。こ
のコレクタ電流ＩC は、ゲートＧ（制御電極）とエミッ
タＥの間の電圧であるゲート・エミッタ間電圧ＶG の大
きさによって制御される。ゲート・エミッタ間電圧Ｖ G
が大きいほど大きなコレクタ電流ＩC が流れる。ゲート
・エミッタ間電圧ＶG はゲート駆動回路２１０（ゲート
駆動手段）によって調整して供給される。ゲート駆動回
路２１０の出力端子ＧO とゲートＧの間には抵抗１０９
が介挿されている。ゲート駆動回路２１０に接続される
電源１０３は、電源電圧をゲート駆動回路２１０へ供給
する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正内容】
【００５８】ＩＧＢＴ１０１よりも電流容量の低いＩＧ
ＢＴ１０２（第２の絶縁ゲート素子）が、ＩＧＢＴ１０
１に並列に設けられている。ＩＧＢＴ１０１とＩＧＢＴ
１０２は、コレクタＣ同士、及びゲートＧ同士が互いに
接続されている。負荷へ供給される主電流の小部分が、
ＩＧＢＴ１０２のコレクタ電流ＩC として、ＩＧＢＴ１
０２へ分流する。ＩＧＢＴ１０２のエミッタＥとＩＧＢ
Ｔ１０１のエミッタＥの間には抵抗１０４が接続されて
いる。ＩＧＢＴ１０２へ分流した電流は抵抗１０４を通
過する。このため抵抗１０４の両端には分流した電流に
比例した電圧Ｖ R が発生する。従って、主電流が大きい
ほど抵抗１０４の両端には高い電圧ＶR が発生する。
ＢＴ１０２（第２の絶縁ゲート素子）が、ＩＧＢＴ１０
１に並列に設けられている。ＩＧＢＴ１０１とＩＧＢＴ
１０２は、コレクタＣ同士、及びゲートＧ同士が互いに
接続されている。負荷へ供給される主電流の小部分が、
ＩＧＢＴ１０２のコレクタ電流ＩC として、ＩＧＢＴ１
０２へ分流する。ＩＧＢＴ１０２のエミッタＥとＩＧＢ
Ｔ１０１のエミッタＥの間には抵抗１０４が接続されて
いる。ＩＧＢＴ１０２へ分流した電流は抵抗１０４を通
過する。このため抵抗１０４の両端には分流した電流に
比例した電圧Ｖ R が発生する。従って、主電流が大きい
ほど抵抗１０４の両端には高い電圧ＶR が発生する。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正内容】
【００６２】＜6-2.装置の概略動作＞ＭＯＳＦＥＴ１０
５は、ゲートＧ1 とソースＳの間の電圧であるゲート・
ソース間電圧ＶG1 が、ＭＯＳＦＥＴ１０５に固有のゲー
ト閾電圧ＶGS(th) より低いときにはオフ状態となり、ゲ
ート閾電圧ＶGS(th) より高い時にはオン状態となる。し
たがって、抵抗１０４の両端に発生する電圧ＶR が、ツ
ェナーダイオード１０６に固有のツェナー電圧Ｖz とＭ
ＯＳＦＥＴ１０５のゲート閾電圧ＶGS(th) との和よりも
低いときには、ＭＯＳＦＥＴ１０５はオフし、逆に高い
ときにはオンする。主電流が、正常動作の範囲内の低い
値である間は、電圧ＶR はツェナー電圧Ｖz とゲート閾
電圧ＶGS(th) の和に比べて十分に低い。したがって、Ｍ
ＯＳＦＥＴ１０５はオフ状態にある。このとき、ゲート
Ｇの電位は、ゲート駆動回路２１０が出力する電位に一
致する。すなわち、ＩＧＢＴ１０１及びＩＧＢＴ１０２
はゲート駆動回路２１０の出力電位に応答して動作す
る。
５は、ゲートＧ1 とソースＳの間の電圧であるゲート・
ソース間電圧ＶG1 が、ＭＯＳＦＥＴ１０５に固有のゲー
ト閾電圧ＶGS(th) より低いときにはオフ状態となり、ゲ
ート閾電圧ＶGS(th) より高い時にはオン状態となる。し
たがって、抵抗１０４の両端に発生する電圧ＶR が、ツ
ェナーダイオード１０６に固有のツェナー電圧Ｖz とＭ
ＯＳＦＥＴ１０５のゲート閾電圧ＶGS(th) との和よりも
低いときには、ＭＯＳＦＥＴ１０５はオフし、逆に高い
ときにはオンする。主電流が、正常動作の範囲内の低い
値である間は、電圧ＶR はツェナー電圧Ｖz とゲート閾
電圧ＶGS(th) の和に比べて十分に低い。したがって、Ｍ
ＯＳＦＥＴ１０５はオフ状態にある。このとき、ゲート
Ｇの電位は、ゲート駆動回路２１０が出力する電位に一
致する。すなわち、ＩＧＢＴ１０１及びＩＧＢＴ１０２
はゲート駆動回路２１０の出力電位に応答して動作す
る。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正内容】
【００６３】一方、負荷が短絡するなどにより、主電流
が正常動作の範囲を超えて上昇すると、それに伴って電
圧ＶR が上昇する。電圧ＶR がツェナー電圧Ｖz とゲー
ト閾電圧ＶGS(th) の和を超えるほどに主電流が高くなる
と、ＭＯＳＦＥＴ１０５がオン状態となる。その結果、
ゲートＧの電位が引き下げられる。これにより、ＩＧＢ
Ｔ１０１及びＩＧＢＴ１０２が遮断状態に近くなって、
主電流の上昇が阻止される。すなわち、この半導体装置
は、電圧ＶR がツェナー電圧Ｖz とゲート閾電圧Ｖ
GS(th) の和に一致することに対応する主電流の上限値を
超えて、主電流が上昇するのを防止する。その結果、Ｉ
ＧＢＴ１０１の過電流による破壊が防止される。抵抗１
０４の抵抗値は、正常動作の範囲で設定される主電流の
上限値に相応して、適宜選択される。
が正常動作の範囲を超えて上昇すると、それに伴って電
圧ＶR が上昇する。電圧ＶR がツェナー電圧Ｖz とゲー
ト閾電圧ＶGS(th) の和を超えるほどに主電流が高くなる
と、ＭＯＳＦＥＴ１０５がオン状態となる。その結果、
ゲートＧの電位が引き下げられる。これにより、ＩＧＢ
Ｔ１０１及びＩＧＢＴ１０２が遮断状態に近くなって、
主電流の上昇が阻止される。すなわち、この半導体装置
は、電圧ＶR がツェナー電圧Ｖz とゲート閾電圧Ｖ
GS(th) の和に一致することに対応する主電流の上限値を
超えて、主電流が上昇するのを防止する。その結果、Ｉ
ＧＢＴ１０１の過電流による破壊が防止される。抵抗１
０４の抵抗値は、正常動作の範囲で設定される主電流の
上限値に相応して、適宜選択される。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正内容】
【００６４】＜6-3.装置の特徴的な動作＞抵抗１０４の
代わりに、ＩＧＢＴ１０２のコレクタ電流ＩC を検出し
て、コレクタ電流ＩC に対応した電圧を出力する別の電
流検出回路を設けてもよい。しかしながら、抵抗１０４
で電流検出回路を構成するこの実施例では、半導体装置
を最も簡単にかつ最も低いコストで構成することができ
る。抵抗１０４は、コレクタ電流ＩC を電圧ＶR に変換
する速度が早い。しかも、抵抗１０４に精度の高い抵抗
器を選択することにより、コレクタ電流ＩC から電圧Ｖ
R への変換の精度を容易に高く設定することができる。
すなわち、この実施例は、電流検出回路の精度および高
速応答性に優れ、かつ構成が簡単であるという利点を有
している。
代わりに、ＩＧＢＴ１０２のコレクタ電流ＩC を検出し
て、コレクタ電流ＩC に対応した電圧を出力する別の電
流検出回路を設けてもよい。しかしながら、抵抗１０４
で電流検出回路を構成するこの実施例では、半導体装置
を最も簡単にかつ最も低いコストで構成することができ
る。抵抗１０４は、コレクタ電流ＩC を電圧ＶR に変換
する速度が早い。しかも、抵抗１０４に精度の高い抵抗
器を選択することにより、コレクタ電流ＩC から電圧Ｖ
R への変換の精度を容易に高く設定することができる。
すなわち、この実施例は、電流検出回路の精度および高
速応答性に優れ、かつ構成が簡単であるという利点を有
している。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正内容】
【００６５】この半導体装置では、ＭＯＳＦＥＴ１０５
に直列にツェナーダイオード１０６が設けられている。
このため、この半導体装置では、ツェナーダイオード１
０６のない従来の半導体装置に比べて、ＭＯＳＦＥＴ１
０５がオンするに必要な電圧ＶR がツェナー電圧Ｖz の
分だけ高い。その結果、ゲートＧ1 に入力される電圧信
号に重畳する電気的雑音によって、ＭＯＳＦＥＴ１０５
が誤ってオンするという誤動作が発生し難い。すなわち
この半導体装置は、従来装置に比べて高いノイズマージ
ンを有している。
に直列にツェナーダイオード１０６が設けられている。
このため、この半導体装置では、ツェナーダイオード１
０６のない従来の半導体装置に比べて、ＭＯＳＦＥＴ１
０５がオンするに必要な電圧ＶR がツェナー電圧Ｖz の
分だけ高い。その結果、ゲートＧ1 に入力される電圧信
号に重畳する電気的雑音によって、ＭＯＳＦＥＴ１０５
が誤ってオンするという誤動作が発生し難い。すなわち
この半導体装置は、従来装置に比べて高いノイズマージ
ンを有している。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正内容】
【００６６】この実施例では、電圧ＶR をゲートＧ1 へ
伝達するラインに、抵抗１１２および抵抗１１１が介挿
されている。このため、半導体装置の発振が防止され
る。
伝達するラインに、抵抗１１２および抵抗１１１が介挿
されている。このため、半導体装置の発振が防止され
る。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正内容】
【００６７】この実施例では、更に抵抗１１２に並列に
ダイオード１１３が設けられている。ダイオード１１３
は、電圧ＶR をゲートＧ1 に伝達する方向がダイオード
１１３の順方向となる向きに設置されている。このた
め、ＭＯＳＦＥＴ１０５の動作をオフからオンに転換す
べく、抵抗１０４が電圧ＶR を送出する際に、電圧ＶR
がゲートＧ1 に短時間で伝達される。すなわち、ダイオ
ード１１３はＭＯＳＦＥＴ１０５のオフからオンへの変
転を加速する機能を果たしている。これにより、負荷が
短絡した後に主電流が上限値以下に制限されるまでの遅
延時間が短縮される。
ダイオード１１３が設けられている。ダイオード１１３
は、電圧ＶR をゲートＧ1 に伝達する方向がダイオード
１１３の順方向となる向きに設置されている。このた
め、ＭＯＳＦＥＴ１０５の動作をオフからオンに転換す
べく、抵抗１０４が電圧ＶR を送出する際に、電圧ＶR
がゲートＧ1 に短時間で伝達される。すなわち、ダイオ
ード１１３はＭＯＳＦＥＴ１０５のオフからオンへの変
転を加速する機能を果たしている。これにより、負荷が
短絡した後に主電流が上限値以下に制限されるまでの遅
延時間が短縮される。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正内容】
【００６８】＜７．実施例７＞実施例６の半導体装置に
おいて、ＭＯＳＦＥＴ１０５のゲート閾電圧Ｖ
GS(th) は、温度の変化に伴って変動する。このことは、
主電流の上限値が温度と共に変動し得ることを意味す
る。ところで、ツェナー電圧Ｖz が様々な温度特性を有
する市販のツェナーダイオードが入手可能である。した
がって、ツェナー電圧Ｖzの温度依存性とゲート閾電圧
ＶGS(th) の温度依存性とが互いに補償し合うようなツェ
ナーダイオードを選択して、これをツェナーダイオード
１０６に利用することが可能である。このようにツェナ
ーダイオード１０６を選定した半導体装置では、ＭＯＳ
ＦＥＴ１０５をオンするのに必要な電圧ＶR の高さは温
度に依存せず一定である。すなわち、この半導体装置で
は、主電流の上限値は温度に依存せずに一定となる。
おいて、ＭＯＳＦＥＴ１０５のゲート閾電圧Ｖ
GS(th) は、温度の変化に伴って変動する。このことは、
主電流の上限値が温度と共に変動し得ることを意味す
る。ところで、ツェナー電圧Ｖz が様々な温度特性を有
する市販のツェナーダイオードが入手可能である。した
がって、ツェナー電圧Ｖzの温度依存性とゲート閾電圧
ＶGS(th) の温度依存性とが互いに補償し合うようなツェ
ナーダイオードを選択して、これをツェナーダイオード
１０６に利用することが可能である。このようにツェナ
ーダイオード１０６を選定した半導体装置では、ＭＯＳ
ＦＥＴ１０５をオンするのに必要な電圧ＶR の高さは温
度に依存せず一定である。すなわち、この半導体装置で
は、主電流の上限値は温度に依存せずに一定となる。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正内容】
【００７０】この実施例では、ゲートＧとエミッタＥの
間に逆電圧が印加されるように構成されるので、ＩＧＢ
Ｔ１０１のエミッタＥにおける電位が、ツェナーダイオ
ード１０６およびＭＯＳＦＥＴ１０５を経由して、ゲー
トＧの電位を引き上げることによって、ゲート・エミッ
タ間電圧ＶG がゼロ付近の値となる恐れがある。このこ
とを防止するために、ダイオード１０８（第１のダイオ
ード）が設けられている。ダイオード１０８は、ゲート
ＧとＭＯＳＦＥＴ１０５のドレインＤとの間に介挿され
る。また、ダイオード１０８は、ＭＯＳＦＥＴ１０５を
流れる順方向電流がダイオード１０８の順方向電流とな
る方向に介挿される。
間に逆電圧が印加されるように構成されるので、ＩＧＢ
Ｔ１０１のエミッタＥにおける電位が、ツェナーダイオ
ード１０６およびＭＯＳＦＥＴ１０５を経由して、ゲー
トＧの電位を引き上げることによって、ゲート・エミッ
タ間電圧ＶG がゼロ付近の値となる恐れがある。このこ
とを防止するために、ダイオード１０８（第１のダイオ
ード）が設けられている。ダイオード１０８は、ゲート
ＧとＭＯＳＦＥＴ１０５のドレインＤとの間に介挿され
る。また、ダイオード１０８は、ＭＯＳＦＥＴ１０５を
流れる順方向電流がダイオード１０８の順方向電流とな
る方向に介挿される。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正内容】
【００７７】この実施例の半導体装置では、２個のＭＯ
ＳＦＥＴ１０５ａ、１０５ｂが、並列に設けられている
ので、１個のＭＯＳＦＥＴ１０５のみが設けられた半導
体装置に比べて、これらの素子がオンしたときのオン抵
抗が低く、しかも電流容量が大きい。インバータ等のス
イッチング素子として使用される絶縁ゲート型半導体装
置では、ＩＧＢＴ１０１を高速度でオンおよびオフする
必要があるので、ゲート駆動回路２１０の出力抵抗およ
び抵抗１０９の抵抗値は低く設定される。特に、大きな
主電流を供給する大型の絶縁ゲート型半導体装置では、
それらの抵抗値は一層低く設定される。このため、高速
度でスイッチング動作する大型の絶縁ゲート型半導体装
置では、ＭＯＳＦＥＴ１０５のオン抵抗は、抵抗１０９
等の抵抗値に見合って十分に低くなくてなならない。な
ぜなら、オン抵抗が抵抗１０９等の抵抗値に比べて十分
に低くなければ、ＭＯＳＦＥＴ１０５がオンしたとき
に、ゲート・エミッタ間電圧ＶG を十分に引き下げて、
主電流を所定の上限値以下に制限することができなくな
るからである。また、大型の絶縁ゲート型半導体装置で
は、ＭＯＳＦＥＴ１０５が導通したときにＭＯＳＦＥＴ
１０５を流れる電流が大きいので、ＭＯＳＦＥＴ１０５
の電流容量が大きく設定されなければならない。この実
施例の半導体装置は、ＭＯＳＦＥＴ１０５を、並列に接
続された２個のＭＯＳＦＥＴ１０５ａ、１０５ｂで構成
することによって、これらの要求に応えるものである。
ＭＯＳＦＥＴ１０５は、２個に限らず必要に応じて２個
以上の互いに並列に接続されたＭＯＳＦＥＴで構成する
ことができる。同一のＭＯＳＦＥＴを使用する場合に
は、当然ながら並列に接続されるＭＯＳＦＥＴの個数が
大きいほど、ＭＯＳＦＥＴ１０５のオン抵抗は低くな
り、電流容量は大きくなる。
ＳＦＥＴ１０５ａ、１０５ｂが、並列に設けられている
ので、１個のＭＯＳＦＥＴ１０５のみが設けられた半導
体装置に比べて、これらの素子がオンしたときのオン抵
抗が低く、しかも電流容量が大きい。インバータ等のス
イッチング素子として使用される絶縁ゲート型半導体装
置では、ＩＧＢＴ１０１を高速度でオンおよびオフする
必要があるので、ゲート駆動回路２１０の出力抵抗およ
び抵抗１０９の抵抗値は低く設定される。特に、大きな
主電流を供給する大型の絶縁ゲート型半導体装置では、
それらの抵抗値は一層低く設定される。このため、高速
度でスイッチング動作する大型の絶縁ゲート型半導体装
置では、ＭＯＳＦＥＴ１０５のオン抵抗は、抵抗１０９
等の抵抗値に見合って十分に低くなくてなならない。な
ぜなら、オン抵抗が抵抗１０９等の抵抗値に比べて十分
に低くなければ、ＭＯＳＦＥＴ１０５がオンしたとき
に、ゲート・エミッタ間電圧ＶG を十分に引き下げて、
主電流を所定の上限値以下に制限することができなくな
るからである。また、大型の絶縁ゲート型半導体装置で
は、ＭＯＳＦＥＴ１０５が導通したときにＭＯＳＦＥＴ
１０５を流れる電流が大きいので、ＭＯＳＦＥＴ１０５
の電流容量が大きく設定されなければならない。この実
施例の半導体装置は、ＭＯＳＦＥＴ１０５を、並列に接
続された２個のＭＯＳＦＥＴ１０５ａ、１０５ｂで構成
することによって、これらの要求に応えるものである。
ＭＯＳＦＥＴ１０５は、２個に限らず必要に応じて２個
以上の互いに並列に接続されたＭＯＳＦＥＴで構成する
ことができる。同一のＭＯＳＦＥＴを使用する場合に
は、当然ながら並列に接続されるＭＯＳＦＥＴの個数が
大きいほど、ＭＯＳＦＥＴ１０５のオン抵抗は低くな
り、電流容量は大きくなる。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正内容】
【００８０】＜１２．実施例１２＞上述の各実施例にお
いて、ＭＯＳＦＥＴ１０５とツェナーダイオード１０６
を含む回路部分を１つの半導体チップに集積化すること
ができる。回路の一部が集積化されるので、半導体装置
の組立が容易となる。また、ＭＯＳＦＥＴ１０５とツェ
ナーダイオード１０６とが１つの半導体チップに集積化
されるために、これら双方の温度特性が互いに相補的で
あるように、再現性良く装置を構成することが可能であ
る。しかも、これら両者が同一半導体基板状に形成され
るので、両者の温度がより均一となる。このため、ＭＯ
ＳＦＥＴ１０５をオンするのに必要な電圧ＶR を、温度
変化に対してより不変に保つことが可能である。
いて、ＭＯＳＦＥＴ１０５とツェナーダイオード１０６
を含む回路部分を１つの半導体チップに集積化すること
ができる。回路の一部が集積化されるので、半導体装置
の組立が容易となる。また、ＭＯＳＦＥＴ１０５とツェ
ナーダイオード１０６とが１つの半導体チップに集積化
されるために、これら双方の温度特性が互いに相補的で
あるように、再現性良く装置を構成することが可能であ
る。しかも、これら両者が同一半導体基板状に形成され
るので、両者の温度がより均一となる。このため、ＭＯ
ＳＦＥＴ１０５をオンするのに必要な電圧ＶR を、温度
変化に対してより不変に保つことが可能である。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正内容】
【００８３】＜１４．実施例１４＞ ＜14-1. 装置の構成＞図１４は、この発明の第１４の実
施例における半導体装置の構成を示す回路図である。こ
の実施例では、２つの接合型電界効果トランジスタ素子
（ＪＦＥＴ）を有するカレントミラー回路が使用されて
いる。ＩＧＢＴ１０２のエミッタＥとＩＧＢＴ１０１の
エミッタＥの間に、ＪＦＥＴ１１４（第１の接合型電界
効果トランジスタ素子）と抵抗１１６（第１抵抗）との
直列回路が介挿されている。ＪＦＥＴ１１４のドレイン
ＤはＩＧＢＴ１０２のエミッタＥに接続され、ソースＳ
は抵抗１１６の一端に接続されている。抵抗１１６の他
の一端は、ＩＧＢＴ１０１のエミッタＥに接続されてい
る。ＪＦＥＴ１１４および抵抗１１６を流れる電流Ｉ1
は、ＩＧＢＴ１０２のコレクタ電流ＩC に一致する。Ｊ
ＦＥＴ１１４のゲートＧは、ドレインＤと短絡されてい
る。
施例における半導体装置の構成を示す回路図である。こ
の実施例では、２つの接合型電界効果トランジスタ素子
（ＪＦＥＴ）を有するカレントミラー回路が使用されて
いる。ＩＧＢＴ１０２のエミッタＥとＩＧＢＴ１０１の
エミッタＥの間に、ＪＦＥＴ１１４（第１の接合型電界
効果トランジスタ素子）と抵抗１１６（第１抵抗）との
直列回路が介挿されている。ＪＦＥＴ１１４のドレイン
ＤはＩＧＢＴ１０２のエミッタＥに接続され、ソースＳ
は抵抗１１６の一端に接続されている。抵抗１１６の他
の一端は、ＩＧＢＴ１０１のエミッタＥに接続されてい
る。ＪＦＥＴ１１４および抵抗１１６を流れる電流Ｉ1
は、ＩＧＢＴ１０２のコレクタ電流ＩC に一致する。Ｊ
ＦＥＴ１１４のゲートＧは、ドレインＤと短絡されてい
る。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正内容】
【００９０】この発明の絶縁ゲート型半導体装置では、
トランジスタ素子のエミッタ電極にツェナーダイオード
が接続されるので、トランジスタ素子のベース電極に供
給される電圧信号に重畳する電気的雑音に対するマージ
ンが高い。このため、この半導体装置は、この電気的雑
音によるトランジスタ素子の誤動作を抑制する効果を有
している。更に、適切な温度特性を有するツェナーダイ
オードを選択することにより、トランジスタ素子のベー
ス電極とエミッタ電極の間の順方向電圧（ＶBE ）の温度
変化による変動を補償することができる。このため、ト
ランジスタ素子が導通する主電流の大きさの温度変化に
伴う変動が抑制される効果がある（請求項３）。
トランジスタ素子のエミッタ電極にツェナーダイオード
が接続されるので、トランジスタ素子のベース電極に供
給される電圧信号に重畳する電気的雑音に対するマージ
ンが高い。このため、この半導体装置は、この電気的雑
音によるトランジスタ素子の誤動作を抑制する効果を有
している。更に、適切な温度特性を有するツェナーダイ
オードを選択することにより、トランジスタ素子のベー
ス電極とエミッタ電極の間の順方向電圧（ＶBE ）の温度
変化による変動を補償することができる。このため、ト
ランジスタ素子が導通する主電流の大きさの温度変化に
伴う変動が抑制される効果がある（請求項３）。
【手続補正２９】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正３０】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
【手続補正３１】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
【手続補正３２】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】
【手続補正３３】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正内容】
【図１１】
【手続補正３４】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正内容】
【図１２】
【手続補正３５】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正内容】
【図１３】
【手続補正３６】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正内容】
【図１４】
フロントページの続き (72)発明者 丸茂 高志 福岡市西区今宿東一丁目１番１号 福菱セ ミコンエンジニアリング株式会社内
Claims (16)
- 【請求項１】 絶縁ゲート型半導体装置であって、 （ａ）第１電流電極と、第２電流電極と、前記第１およ
び第２電流電極から絶縁された第１制御電極とを有し、
当該第１制御電極と前記第２電流電極の間に付加される
第１電圧が大きいほど、当該第１電圧に応答して前記第
１および第２電流電極の間がより導通した状態となる第
１の絶縁ゲート素子と、 （ｂ）第３電流電極と、第４電流電極と、前記第３およ
び第４電流電極から絶縁された第２制御電極とを有し、
当該第２制御電極と前記第４電流電極の間に付加される
第２電圧が大きいほど、当該第２電圧に応答して前記第
３および第４電流電極の間がより導通した状態となり、
当該第３電流電極と前記第１電流電極とが接続され、当
該第２制御電極と前記第１制御電極とが接続され、当該
第４電流電極が前記第２電流電極と結合される第２の絶
縁ゲート素子と、 （ｃ）前記第２電流電極と前記第４電流電極との間に介
挿される抵抗と、 （ｄ）出力端子を有し、当該出力端子が前記第１および
第２制御電極へ結合され、当該出力端子へ調整された第
３電圧を出力するゲート駆動手段と、 （ｅ）コレクタ電極、エミッタ電極、およびベース電極
を有し、前記第１および第２制御電極と当該コレクタ電
極が結合され、前記第４電流電極と当該ベース電極が接
続され、前記第２電流電極と当該エミッタ電極が結合さ
れたトランジスタ素子と、 （ｆ）アノード電極、カソード電極、及びゲート電極を
有し、当該ゲート電極と当該カソード電極の間の電圧が
一旦所定以上の大きさになると、当該アノード電極と当
該カソード電極の間が導通し、前記第１及び第２制御電
極と当該アノード電極が結合され、前記第２電流電極と
当該カソード電極が接続され、第４電流電極と当該ゲー
ト電極が結合されたサイリスタ素子と、 を備える絶縁ゲート型半導体装置。 - 【請求項２】 請求項１に記載の絶縁ゲート型半導体装
置であって、 （ｇ）前記エミッタ電極と前記第２電流電極の間に、前
記コレクタ電極から前記エミッタ電極へ流れる電流が順
方向電流となる向きに介挿された第１のダイオードであ
って、前記トランジスタ素子における前記エミッタ電極
と前記ベース電極の間におけるよりも逆リカバリー時間
が短い第１のダイオード、 を更に備える絶縁ゲート型半導体装置。 - 【請求項３】 請求項１に記載の絶縁ゲート型半導体装
置であって、 （ｈ）前記エミッタ電極と前記第２電流電極の間に、前
記コレクタ電極から前記エミッタ電極へ流れる電流が逆
方向電流となる向きに介挿されたツェナーダイオード、 を更に備える絶縁ゲート型半導体装置。 - 【請求項４】 請求項１に記載の絶縁ゲート型半導体装
置であって、 前記ゲート駆動手段が、 （ｄ−１）前記調整された電圧として、前記第２電流電
極の電位よりも低い電位を出力し得るゲート駆動部、 を備え、 （ｉ）前記第１及び第２制御電極と前記コレクタ電極及
び前記サイリスタ素子の前記アノード電極との間に、前
記コレクタ電極から前記第１及び第２制御電極へ向かう
電流を阻止する向きに介挿された第２のダイオード、 を更に備える絶縁ゲート型半導体装置。 - 【請求項５】 請求項１に記載の絶縁ゲート型半導体装
置であって、 （ｊ）前記トランジスタ素子に結合され、前記トランジ
スタ素子が導通状態であることを報知する報知手段、 を更に備える絶縁ゲート型半導体装置。 - 【請求項６】 絶縁ゲート型半導体装置であって、 （ａ）第１電流電極と、第２電流電極と、前記第１およ
び第２電流電極から絶縁された第１制御電極とを有する
第１の絶縁ゲート素子であって、当該第１制御電極と前
記第２電流電極の間に付加される第１電圧が大きいほ
ど、当該第１電圧に応答して前記第１および第２電流電
極の間がより導通した状態となる第１の絶縁ゲート素子
と、 （ｂ）第３電流電極と、第４電流電極と、前記第３およ
び第４電流電極から絶縁された第２制御電極とを有する
第２の絶縁ゲート素子であって、当該第２制御電極と前
記第４電流電極の間に付加される第２電圧が大きいほ
ど、当該第２電圧に応答して前記第３および第４電流電
極の間がより導通した状態となる第２の絶縁ゲート素子
であって、当該第３電流電極と前記第１電流電極とが接
続され、当該第２制御電極と前記第１制御電極とが接続
され、当該第４電流電極が前記第２電流電極と結合され
る第２の絶縁ゲート素子と、 （ｃ）電圧出力端子を有し前記第２電流電極と前記第４
電流電極との間に介挿される電流検出手段であって、前
記第２の絶縁ゲート素子を通過して前記第３電流電極と
前記第４電流電極との間を流れる電流を検出する電流検
出手段であって、前記電流に対応した電圧を前記電圧出
力端子から出力する電流検出手段と、 （ｄ）出力端子を有し、当該出力端子が前記第１および
第２制御電極へ結合されたゲート駆動手段であって、調
整された第３電圧を当該出力端子へ出力するゲート駆動
手段と、 （ｅ）第５電流電極、第６電流電極、および第３制御電
極を有するＭＯＳ型電界効果トランジスタ素子であっ
て、当該第５電流電極が前記第１および第２制御電極に
結合され、当該第３制御電極が前記電圧出力端子に結合
され、前記第６電流電極が前記第２電流電極に結合され
たＭＯＳ型電界効果トランジスタ素子と、 （ｆ）前記第６電流電極と前記第２電流電極の間に介挿
されたツェナーダイオードであって、前記ＭＯＳ型電界
効果トランジスタ素子を通過して前記第５電流電極と前
記第６電流電極との間を順方向に流れる電流が、逆方向
電流となる向きに介挿されたツェナーダイオードと、 を備える絶縁ゲート型半導体装置。 - 【請求項７】 請求項６に記載の絶縁ゲート型半導体装
置であって、 前記ツェナーダイオードにおけるツェナー電圧が、前記
ＭＯＳ型電界効果トランジスタ素子におけるゲート閾電
圧の温度特性に対して、相補的な温度特性を有する絶縁
ゲート型半導体装置。 - 【請求項８】 請求項６に記載の絶縁ゲート型半導体装
置であって、 前記電流検出手段が、 （ｃ−１）前記第２電流電極と前記第４電流電極との間
に介挿される第１抵抗であって、前記第４電流電極に結
合される当該第１抵抗の端部が、前記電圧出力端子とし
て機能する第１抵抗、 を備える絶縁ゲート型半導体装置。 - 【請求項９】 請求項６に記載の絶縁ゲート型半導体装
置であって、 前記ＭＯＳ型電界効果トランジスタ素子が、 （ｅ−１）第７電流電極、第８電流電極、および第４制
御電極を有する複数の単位ＭＯＳ型電界効果トランジス
タ素子を備え、 当該複数の単位ＭＯＳ型電界効果トランジスタ素子にお
ける第７電流電極同士、第８電流電極同士、および第４
制御電極同士が相互に接続され、当該第７電流電極、当
該第８電流電極、および当該第４制御電極は、それぞれ
前記第５電流電極、前記第６電流電極、および前記第３
制御電極として機能する、 絶縁ゲート型半導体装置。 - 【請求項１０】 請求項６に記載の絶縁ゲート型半導体
装置であって、 （ｇ）前記ＭＯＳ型電界効果トランジスタ素子に結合さ
れた発光ダイオードであって、前記ＭＯＳ型電界効果ト
ランジスタ素子を通過して前記第５電流電極と前記第６
電流電極との間を順方向に流れる電流が、順方向電流と
なる向きに介挿された発光ダイオード、 を更に備える絶縁ゲート型半導体装置。 - 【請求項１１】 請求項６に記載の絶縁ゲート型半導体
装置であって、 前記ゲート駆動手段が、 （ｄ−１）前記調整された第３電圧として、前記第２電
流電極の電位よりも低い電位に相当する電圧を出力し得
るゲート駆動部、 を備え、 （ｇ）前記第１及び第２制御電極と前記第５電流電極と
の間に介挿された第１のダイオードであって、前記ＭＯ
Ｓ型電界効果トランジスタ素子を通過して前記第５電流
電極と前記第６電流電極との間を順方向に流れる電流
が、順方向電流となる向きに介挿された第１のダイオー
ド、 を更に備える絶縁ゲート型半導体装置。 - 【請求項１２】 請求項１１に記載の絶縁ゲート型半導
体装置であって、 前記第１のダイオードが、発光ダイオードである絶縁ゲ
ート型半導体装置。 - 【請求項１３】 請求項８に記載の絶縁ゲート型半導体
装置であって、 （ｈ）前記第３制御電極と前記電圧出力端子との間に介
挿される第２抵抗、 を更に備える絶縁ゲート型半導体装置。 - 【請求項１４】 請求項１３に記載の絶縁ゲート型半導
体装置であって、 （ｉ）前記第２抵抗に並列に接続される第２のダイオー
ドであって、前記第３制御電極と前記電圧出力端子との
間に介挿される第２のダイオードであって、前記ＭＯＳ
型電界効果トランジスタ素子が遮断状態から導通状態へ
移行するように前記電圧出力端子から出力される電圧
を、当該第２のダイオードが短絡した状態で、第３制御
電極へ伝達し得る向きに介挿される第２のダイオード、 を更に備える絶縁ゲート型半導体装置。 - 【請求項１５】 請求項１４に記載の絶縁ゲート型半導
体装置であって、 少なくとも前記ＭＯＳ型電界効果トランジスタ素子、前
記ツェナーダイオード、前記第２抵抗、および前記第２
のダイオードが、１つの半導体チップに集積化された絶
縁ゲート型半導体装置。 - 【請求項１６】 絶縁ゲート型半導体装置であって、 （ａ）第１電流電極と、第２電流電極と、前記第１およ
び第２電流電極から絶縁された第１制御電極とを有する
第１の絶縁ゲート素子であって、当該第１制御電極と前
記第２電流電極の間に付加される第１電圧が大きいほ
ど、当該第１電圧に応答して前記第１および第２電流電
極の間がより導通した状態となる第１の絶縁ゲート素子
と、 （ｂ）第３電流電極と、第４電流電極と、前記第３およ
び第４電流電極から絶縁された第２制御電極とを有する
第２の絶縁ゲート素子であって、当該第２制御電極と前
記第４電流電極の間に付加される第２電圧が大きいほ
ど、当該第２電圧に応答して前記第３および第４電流電
極の間がより導通した状態となる第２の絶縁ゲート素子
であって、当該第３電流電極と前記第１電流電極とが接
続され、当該第２制御電極と前記第１制御電極とが接続
され、当該第４電流電極が前記第２電流電極と結合され
る第２の絶縁ゲート素子と、 （ｃ）前記第２電流電極と前記第４電流電極との間に介
挿される第１の接合型電界効果トランジスタ素子であっ
て、第５電流電極、第６電流電極、および第３制御電極
を有する第１の接合型電界効果トランジスタ素子であっ
て、当該第５電流電極が第４電流電極に接続され、当該
第６電流電極が前記第２電流電極に結合され、当該第３
制御電極が前記第４電流電極に結合された第１の接合型
電界効果トランジスタ素子と、 （ｄ）前記第６電流電極と前記第２電流電極との間に介
挿される第１抵抗と、 （ｅ）出力端子を有し、当該出力端子が前記第１および
第２制御電極へ結合され、当該出力端子へ調整された第
３電圧を出力するゲート駆動手段と、 （ｆ）第７電流電極、第８電流電極、および第４制御電
極を有する第２の接合型電界効果トランジスタ素子であ
って、当該第７電流電極が前記第１および第２制御電極
に結合され、当該第４制御電極が前記第３制御電極に結
合され、前記第８電流電極が前記第２電流電極に結合さ
れた第２の接合型電界効果トランジスタ素子と、 （ｇ）前記第８電流電極と前記第２電流電極との間に介
挿される第２抵抗と、 を備える絶縁ゲート型半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007614A JP2837054B2 (ja) | 1992-09-04 | 1993-01-20 | 絶縁ゲート型半導体装置 |
| US08/113,896 US5432471A (en) | 1992-09-04 | 1993-08-31 | Insulated gate semiconductor device |
| EP93114082A EP0585926B1 (en) | 1992-09-04 | 1993-09-02 | Insulated gate semiconductor device |
| DE69309193T DE69309193T2 (de) | 1992-09-04 | 1993-09-02 | Halbleiteranordnung mit isoliertem Gate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-236903 | 1992-09-04 | ||
| JP23690392 | 1992-09-04 | ||
| JP5007614A JP2837054B2 (ja) | 1992-09-04 | 1993-01-20 | 絶縁ゲート型半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10154774A Division JP3032745B2 (ja) | 1992-09-04 | 1998-06-03 | 絶縁ゲート型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132800A true JPH06132800A (ja) | 1994-05-13 |
| JP2837054B2 JP2837054B2 (ja) | 1998-12-14 |
Family
ID=26341940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5007614A Expired - Lifetime JP2837054B2 (ja) | 1992-09-04 | 1993-01-20 | 絶縁ゲート型半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5432471A (ja) |
| EP (1) | EP0585926B1 (ja) |
| JP (1) | JP2837054B2 (ja) |
| DE (1) | DE69309193T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0819164A (ja) * | 1994-06-29 | 1996-01-19 | Mitsubishi Electric Corp | 半導体装置 |
| JPH10135804A (ja) * | 1996-08-19 | 1998-05-22 | Siemens Ag | 電界効果により制御される半導体デバイス用駆動回路装置 |
| US5808504A (en) * | 1995-08-25 | 1998-09-15 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor drive circuit |
| JP2009135414A (ja) * | 2007-11-07 | 2009-06-18 | Denso Corp | 半導体装置 |
| JP2010246251A (ja) * | 2009-04-06 | 2010-10-28 | Denso Corp | 電力変換回路の駆動回路 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3746604B2 (ja) | 1997-12-09 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| JP3243902B2 (ja) * | 1993-09-17 | 2002-01-07 | 株式会社日立製作所 | 半導体装置 |
| JP3302193B2 (ja) * | 1994-10-06 | 2002-07-15 | 株式会社東芝 | 電流検出回路 |
| JP3477852B2 (ja) * | 1994-11-04 | 2003-12-10 | 株式会社デンソー | Ｉｇｂｔ駆動回路および点火装置 |
| US5656960A (en) * | 1995-05-30 | 1997-08-12 | National Semiconductor Corporation | Controlled slope output buffer |
| JP3149773B2 (ja) * | 1996-03-18 | 2001-03-26 | 富士電機株式会社 | 電流制限回路を備えた絶縁ゲートバイポーラトランジスタ |
| US5723916A (en) * | 1996-05-17 | 1998-03-03 | Delco Electronics Corporation | Electrical load driving device including load current limiting circuitry |
| JPH10136697A (ja) * | 1996-10-29 | 1998-05-22 | Mitsubishi Electric Corp | 車両用発電機の制御装置 |
| JP2000012780A (ja) * | 1998-06-26 | 2000-01-14 | Toshiba Corp | 半導体スナバ装置及び半導体装置 |
| JP3432425B2 (ja) * | 1998-08-05 | 2003-08-04 | 株式会社東芝 | ゲート回路 |
| US6091260A (en) * | 1998-11-13 | 2000-07-18 | Integrated Device Technology, Inc. | Integrated circuit output buffers having low propagation delay and improved noise characteristics |
| US6242942B1 (en) | 1998-11-13 | 2001-06-05 | Integrated Device Technology, Inc. | Integrated circuit output buffers having feedback switches therein for reducing simultaneous switching noise and improving impedance matching characteristics |
| US6356102B1 (en) | 1998-11-13 | 2002-03-12 | Integrated Device Technology, Inc. | Integrated circuit output buffers having control circuits therein that utilize output signal feedback to control pull-up and pull-down time intervals |
| JP2001211059A (ja) * | 2000-01-26 | 2001-08-03 | Toshiba Corp | 半導体スイッチ素子の過電流保護回路 |
| JP2002043916A (ja) * | 2000-07-28 | 2002-02-08 | Matsushita Electric Ind Co Ltd | 電圧検出回路および半導体装置 |
| US6400203B1 (en) * | 2000-08-07 | 2002-06-04 | Maxim Integrated Products, Inc. | Hot swap current limit circuits and methods |
| JP3793012B2 (ja) * | 2000-09-21 | 2006-07-05 | 松下電器産業株式会社 | 負荷駆動装置 |
| US6489834B2 (en) * | 2001-03-16 | 2002-12-03 | Hewlett-Packard Company | System and method utilizing on-chip voltage monitoring to manage power consumption |
| DE10212863B4 (de) * | 2002-03-22 | 2006-06-08 | Siemens Ag | Ansteuerschaltung für einen Sperrschicht-Feldeffekttransistor |
| JP4267865B2 (ja) * | 2002-04-19 | 2009-05-27 | 株式会社デンソー | 負荷駆動装置 |
| US6882212B2 (en) * | 2003-05-16 | 2005-04-19 | Power Integrations, Inc. | Method and apparatus for extending the size of a transistor beyond one integrated circuit |
| US6927605B2 (en) * | 2003-11-07 | 2005-08-09 | Hewlett-Packard Development Company, L.P. | System and method for dynamically varying a clock signal |
| JP2005175054A (ja) * | 2003-12-09 | 2005-06-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| DE102007013824B4 (de) * | 2006-03-22 | 2013-10-24 | Denso Corporation | Schaltkreis mit einem Transistor |
| DE102008045410B4 (de) * | 2007-09-05 | 2019-07-11 | Denso Corporation | Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode |
| US8125002B2 (en) * | 2007-11-07 | 2012-02-28 | Denso Corporation | Semiconductor device and inverter circuit having the same |
| FR2941338B1 (fr) * | 2009-01-20 | 2016-11-04 | Crouzet Automatismes | Commutateur statique haute tension |
| JP5627512B2 (ja) * | 2011-03-04 | 2014-11-19 | 三菱電機株式会社 | パワーモジュール |
| CN102437555B (zh) * | 2011-12-15 | 2014-04-09 | 南京亚派科技实业有限公司 | 一种igbt过温保护电路 |
| JP2015177591A (ja) | 2014-03-13 | 2015-10-05 | 富士電機株式会社 | 半導体装置及び半導体システム |
| US10608430B2 (en) * | 2016-09-22 | 2020-03-31 | Allegro Microsystems, Llc | Switched electrical overstress protection |
| CN117594592A (zh) * | 2023-12-20 | 2024-02-23 | 芯联先锋集成电路制造(绍兴)有限公司 | 一种半导体集成芯片及其制作方法 |
| US20250324769A1 (en) * | 2024-04-11 | 2025-10-16 | Semiconductor Components Industries, Llc | Electronic device and a circuit including a power transistor |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4051392A (en) * | 1976-04-08 | 1977-09-27 | Rca Corporation | Circuit for starting current flow in current amplifier circuits |
| DE3202319A1 (de) * | 1982-01-26 | 1983-07-28 | Siemens AG, 1000 Berlin und 8000 München | Schutzschaltung fuer einen leistungstransistor |
| US4532443A (en) * | 1983-06-27 | 1985-07-30 | Sundstrand Corporation | Parallel MOSFET power switch circuit |
| JPS61114613A (ja) * | 1984-11-08 | 1986-06-02 | Fuji Electric Co Ltd | 半導体装置 |
| US4599554A (en) * | 1984-12-10 | 1986-07-08 | Texet Corportion | Vertical MOSFET with current monitor utilizing common drain current mirror |
| US4675561A (en) * | 1985-11-15 | 1987-06-23 | Precision Monolithics, Inc. | FET output drive circuit with parasitic transistor inhibition |
| US4750079A (en) * | 1986-05-27 | 1988-06-07 | Motorola, Inc. | Low side switch integrated circuit |
| JPS63234622A (ja) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | デ−タ出力回路 |
| GB8713384D0 (en) * | 1987-06-08 | 1987-07-15 | Philips Electronic Associated | Driving semiconductor device |
| JPH0666472B2 (ja) * | 1987-06-22 | 1994-08-24 | 日産自動車株式会社 | 過電流保護機能を備えたｍｏｓｆｅｔ |
| JPH0795657B2 (ja) * | 1987-09-09 | 1995-10-11 | 日産自動車株式会社 | 保護機能内蔵型ｍｏｓｆｅｔ |
| GB2248739B (en) * | 1988-01-29 | 1992-09-02 | Hitachi Ltd | Solid state current sensing circuit |
| JPH02197213A (ja) * | 1989-01-23 | 1990-08-03 | Fuji Electric Co Ltd | 過大電流防止回路を備えた負荷駆動装置 |
| US4924344A (en) * | 1989-02-27 | 1990-05-08 | Teledyne Industries, Inc. | Circuitry for protection against electromotively-induced voltage transients in solid state relay circuits |
| US4961006A (en) * | 1989-06-22 | 1990-10-02 | Motorola, Inc. | Inductively loaded switching transistor circuit |
| US5247207A (en) * | 1989-12-20 | 1993-09-21 | National Semiconductor Corporation | Signal bus line driver circuit |
| JPH03204223A (ja) * | 1989-12-29 | 1991-09-05 | Nec Corp | 半導体装置 |
| US5121013A (en) * | 1990-02-12 | 1992-06-09 | Advanced Micro Devices, Inc. | Noise reducing output buffer circuit with feedback path |
| US5057719A (en) * | 1990-06-27 | 1991-10-15 | Sverdrup Technology, Inc. | Passively forced current sharing among transistors |
| JP2855816B2 (ja) * | 1990-07-25 | 1999-02-10 | 三菱電機株式会社 | 半導体制御装置 |
| US5121000A (en) * | 1991-03-07 | 1992-06-09 | Advanced Micro Devices, Inc. | Edge-rate feedback CMOS output buffer circuits |
| JP2930440B2 (ja) * | 1991-04-15 | 1999-08-03 | 沖電気工業株式会社 | 半導体集積回路 |
| US5124595A (en) * | 1991-06-10 | 1992-06-23 | Josh Mandelcorn | Gate drive bias circuit for MOSFET power switches |
| US5272399A (en) * | 1992-02-25 | 1993-12-21 | Siemens Aktiengesellschaft | Circuit limiting the load current of a power MOSFET |
| US5272392A (en) * | 1992-12-04 | 1993-12-21 | North American Philips Corporation | Current limited power semiconductor device |
-
1993
- 1993-01-20 JP JP5007614A patent/JP2837054B2/ja not_active Expired - Lifetime
- 1993-08-31 US US08/113,896 patent/US5432471A/en not_active Expired - Lifetime
- 1993-09-02 DE DE69309193T patent/DE69309193T2/de not_active Expired - Lifetime
- 1993-09-02 EP EP93114082A patent/EP0585926B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0819164A (ja) * | 1994-06-29 | 1996-01-19 | Mitsubishi Electric Corp | 半導体装置 |
| US5808504A (en) * | 1995-08-25 | 1998-09-15 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor drive circuit |
| JPH10135804A (ja) * | 1996-08-19 | 1998-05-22 | Siemens Ag | 電界効果により制御される半導体デバイス用駆動回路装置 |
| JP2009135414A (ja) * | 2007-11-07 | 2009-06-18 | Denso Corp | 半導体装置 |
| JP2010246251A (ja) * | 2009-04-06 | 2010-10-28 | Denso Corp | 電力変換回路の駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0585926A2 (en) | 1994-03-09 |
| EP0585926A3 (en) | 1994-07-13 |
| EP0585926B1 (en) | 1997-03-26 |
| US5432471A (en) | 1995-07-11 |
| DE69309193D1 (de) | 1997-04-30 |
| JP2837054B2 (ja) | 1998-12-14 |
| DE69309193T2 (de) | 1997-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06132800A (ja) | 絶縁ゲート型半導体装置 | |
| EP0706265B1 (en) | Current detector circuit | |
| KR900006046B1 (ko) | 도전변조형 mosfet의 과전류보호회로 | |
| US5091664A (en) | Insulated gate bipolar transistor circuit with overcurrent protection | |
| JPH0654866B2 (ja) | 入出力端子を有する電子制御回路 | |
| KR970005567B1 (ko) | 단락 보호 회로 | |
| JP3414859B2 (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
| JPH05327442A (ja) | 負荷短絡保護機能付きｍｏｓ形パワー素子 | |
| JPH04322123A (ja) | 半導体デバイスの過負荷保護回路装置 | |
| US20050040434A1 (en) | Circuit arrangement for control of a semiconductor circuit | |
| JP3032745B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP7047898B2 (ja) | スイッチング装置及びスイッチング装置の制御方法 | |
| JPH0767073B2 (ja) | 絶縁ゲート素子の駆動回路 | |
| US11658652B2 (en) | Semiconductor device | |
| JP3325303B2 (ja) | 保護機能を備えたスイッチ装置 | |
| US20230053929A1 (en) | Driving apparatus | |
| JPH0237828A (ja) | Ｉｇｂｔの過電流保護回路 | |
| JP2973997B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP3468067B2 (ja) | 電圧駆動型半導体素子の過電流抑制回路 | |
| JPH02179262A (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
| JPH0810821B2 (ja) | Ｉｇｂｔの過電流保護駆動回路 | |
| JP3039092B2 (ja) | 短絡保護回路 | |
| JP7566161B2 (ja) | スイッチング素子駆動回路 | |
| KR100539401B1 (ko) | 절연게이트형 전력소자의 단락상태 유지를 위한 보호회로 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 15 |