JPH0989955A - Periodic signal disturbance detecting circuit - Google Patents

Periodic signal disturbance detecting circuit

Info

Publication number
JPH0989955A
JPH0989955A JP7247103A JP24710395A JPH0989955A JP H0989955 A JPH0989955 A JP H0989955A JP 7247103 A JP7247103 A JP 7247103A JP 24710395 A JP24710395 A JP 24710395A JP H0989955 A JPH0989955 A JP H0989955A
Authority
JP
Japan
Prior art keywords
signal
period
monostable
periodic signal
monomulti
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7247103A
Other languages
Japanese (ja)
Inventor
Atsushi Matsuoka
篤志 松岡
Masanori Matsue
正則 松江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP7247103A priority Critical patent/JPH0989955A/en
Publication of JPH0989955A publication Critical patent/JPH0989955A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

PROBLEM TO BE SOLVED: To detect the disturbance of period of an input periodic signal with a simple structure. SOLUTION: A monostable multivibrator (monomulti) 10 outputs monostable mode with the leading edge and trailing edge of an input periodic signal S1 as trigger. This monostable mode is set shorter than one normal period of the signal S1, and when the period of the signal S1 is shorter than the normal one, the monostable mode outputted by the monomulti 10 is continued. Since a monomulti 20 uses the leading edge and trailing edge of the monostable mode in the output signal S10 of the monomulti 10 as trigger, no trigger is added to the monomulti 20 when the monomulti 10 continues the monostable mode, and the monomulti 20 escapes from the monostable mode and shows an abnormality in a disturbance detection signal S20. When the period of the signal S1 is disturbed in the direction of extending the period, the output signal S10 continues the state escaping from the monostable mode, no trigger is added to the monomulti 20, and the signal S20 shows an abnormality.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、周期信号に同期して動
作する電子回路等に対して、該周期信号の擾乱を検出
し、検出結果を知らせる周期擾乱検出回路に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a periodic disturbance detecting circuit which detects a disturbance of a periodic signal and notifies the detection result to an electronic circuit or the like which operates in synchronization with the periodic signal.

【0002】[0002]

【従来の技術】図2は、従来の周期信号異常検出回路を
示す回路図である。この異常検出回路は、入力端子In
と出力端子Out間に接続されたモノステーブル・マル
チバイブレータ(以下、単にモノマルチという)1で構
成されている。モノマルチ1には、電源に接続された外
付けの抵抗2とコンデンサ3が接続されている。モノマ
ルチ1は周期信号の立ち上がりをトリガとして、所定の
期間T1に単安定モードの“L”レベルを出力する構造
である。抵抗2及びコンデンサ3が、期間T1を設定す
る時定数回路である。その時定数回路により、モノマル
チ1における単安定モードの期間T1は、周期信号の規
定された1周期(規定周期)よりも長く設定されてい
る。周期信号の周期が正規の周期では、モノマルチ1に
対するトリガの周期も短く、モノマルチ1の出力は
“L”レベルのままであるが、周期が期間T1よりも長
くなると、モノマルチ1に対するトリガの周期も長くな
り、モノマルチ1の出力は“H”レベルに変化する。即
ち、モノマルチ1の出力信号が“H”レベルとなること
で、周期信号の周期が長くなったことが、検出される。
周期信号の異常検出回路には、別の方式のものもある。
異常検出回路の他の例では、細かなクロック信号を用い
て周期信号の周期カウントを行い、カウント結果で該周
期信号の周波数異常を検出している。
2. Description of the Related Art FIG. 2 is a circuit diagram showing a conventional periodic signal abnormality detection circuit. This abnormality detection circuit has an input terminal In
And a monostable multivibrator (hereinafter simply referred to as monomulti) 1 connected between the output terminal Out and the output terminal Out. An external resistor 2 and a capacitor 3 which are connected to a power source are connected to the mono-multi 1. The mono-multi 1 has a structure which outputs the "L" level in the monostable mode in a predetermined period T1 by using the rising edge of the periodic signal as a trigger. The resistor 2 and the capacitor 3 are a time constant circuit that sets the period T1. By the time constant circuit, the period T1 of the monostable mode in the monomulti 1 is set to be longer than one prescribed period (regulated period) of the periodic signal. If the cycle of the periodic signal is a regular cycle, the cycle of the trigger for the mono-multi 1 is also short, and the output of the mono-multi 1 remains at the “L” level, but if the cycle becomes longer than the period T1, the trigger for the mono-multi 1 is made. Also becomes longer, and the output of the monomulti 1 changes to "H" level. That is, it is detected that the period of the periodic signal is lengthened by the output signal of the monomulti 1 being at the “H” level.
There is another type of periodic signal abnormality detection circuit.
In another example of the abnormality detection circuit, the period of the periodic signal is counted using a fine clock signal, and the frequency abnormality of the periodic signal is detected by the count result.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
周期信号異常検出回路では、次のような課題があった。
図3は、図2の異常検出動作を示すタイムチャートであ
る。例えば図3のように、周期信号にノイズが乗った場
合でも、モノマルチ1には、トリガが係り、そのノイズ
から期間T1の間、モノマルチ1の出力信号は単安定モ
ードの“L”レベルを維持する。即ち、周期信号の変化
点が規定数より増える方向に擾乱した場合、それを検出
することができなかった。また、周期信号の周期カウン
トを行って周期信号の異常を検出する方式では、クロッ
ク等の別の周期信号が必要となっていた。
However, the conventional periodic signal abnormality detection circuit has the following problems.
FIG. 3 is a time chart showing the abnormality detection operation of FIG. For example, as shown in FIG. 3, even when noise is added to the periodic signal, the monomulti 1 is triggered and the output signal of the monomulti 1 is at the “L” level in the monostable mode during the period T1 from the noise. To maintain. That is, when the change point of the periodic signal is disturbed in a direction in which the change point exceeds the specified number, it cannot be detected. Further, in the method of detecting the abnormality of the periodic signal by counting the period of the periodic signal, another periodic signal such as a clock is required.

【0004】[0004]

【課題を解決するための手段】本発明は、前記課題を解
決するために、入力周期信号の擾乱を検出する周期信号
擾乱検出回路において、次のような構成にしている。即
ち、前記入力周期信号の立上りまたは立下がりをトリガ
として、該入力周期信号の正規の1周期よりも短い第1
の単安定期間に単安定モードを出力する第1のモノマル
チと、前記第1のモノマルチの出力信号中の前記単安定
モードの立上がりまたは立下がりをトリガとして前記入
力周期信号の1正規の周期よりも長い第2の単安定期間
に単安定モードを出力する第2のモノマルチとを備え、
前記第2のモノマルチの出力信号を前記擾乱検出結果と
する構成にしている。
According to the present invention, in order to solve the above problems, a periodic signal disturbance detection circuit for detecting a disturbance of an input periodic signal has the following configuration. That is, with the rising or falling of the input period signal as a trigger, the first period shorter than the normal one period of the input period signal.
A first mono-multi that outputs a mono-stable mode during the mono-stable period, and one regular cycle of the input cycle signal triggered by the rising or falling of the mono-stable mode in the output signal of the first mono-multi. A second monostable that outputs a monostable mode in a second monostable period that is longer than
The output signal of the second mono-multi is used as the disturbance detection result.

【0005】[0005]

【作用】本発明によれば、以上のように周期信号擾乱検
出回路を構成したので、第1のモノマルチは、入力周期
信号の立上りまたは立下がりをトリガとして、入力周期
信号の正規の1周期よりも短い第1の単安定期間に単安
定モードを出力する。ここで、トリガとなる入力周期信
号の立上りまたは立下がりが、第1の単安定期間の終了
よりも速く到来すると、つまり、入力信号の周期が短く
なったり、或いはノイズ等が入ると、第1のモノマルチ
は単安定モードを出力し続ける。一方、第2のモノマル
チは、第1のモノマルチの出力信号中の単安定モードの
立上がりまたは立下がりをトリガとした安定モードを出
力するので、第2のモノマルチは、途中から単安定モー
ドを出力しなくなる。よって、入力周期信号の変化点が
規定数より増える方向に擾乱した場合でも、擾乱を検出
することになる。また、入力周期信号の変化点が規定数
より減少する方向に擾乱した場合、第1のモノマルチ
は、第1の単安定期間が過ぎると、単安定モードの出力
を停止する。これにより、第2のモノマルチにはトリガ
がかからなくなり、途中から単安定モードを出力しなく
なる。従って、前記課題を解決できるのである。
According to the present invention, since the periodic signal disturbance detection circuit is configured as described above, the first mono-multi is triggered by the rising or falling of the input periodic signal as a trigger to make one regular cycle of the input periodic signal. The monostable mode is output in the first monostable period shorter than the above. Here, if the rising or falling of the input periodic signal that serves as a trigger arrives earlier than the end of the first monostable period, that is, if the period of the input signal becomes shorter, or noise or the like enters, the first The mono-multi continues to output monostable mode. On the other hand, the second mono-multi outputs a stable mode triggered by the rising or falling of the mono-stable mode in the output signal of the first mono-multi, so that the second mono-multi starts from the middle of the mono-stable mode. Will not be output. Therefore, even if the change point of the input periodic signal is disturbed in a direction in which the change point exceeds the specified number, the disturbance is detected. Further, when the change point of the input periodic signal is disturbed in a direction in which the change point is smaller than the specified number, the first monostable multimeter stops the output in the monostable mode after the first monostable period. As a result, the second mono-multi is not triggered and the monostable mode is not output midway. Therefore, the above problem can be solved.

【0006】[0006]

【実施例】図1は、本発明の実施例を示す周期信号擾乱
検出回路の回路図である。この周期信号擾乱検出回路
は、周期信号S1の入力端子In1に接続された第1の
モノマルチ10と、そのモノマルチ10の出力側に接続
された第2のモノマルチ20とを備え、モノマルチ20
の出力側が、出力端子Out1に接続されている。モノ
マルチ10はIC化されたものであり、抵抗11とコン
デンサ12が外付けで接続され、モノマルチ20もIC
化されており、抵抗21とコンデンサ22が外付けで接
続されている。抵抗11とコンデンサ12は、モノマル
チ10が単安定モードとなる第1の単安定期間T10
を、周期信号の正規の1周期よりも短い期間に設定する
時定数設定回路であり、このモノマルチ10は、入力端
子In1から入力された周期信号の立上がりをトリガと
して期間T10に、単安定モードの“H”レベルを出力
するようになっている。抵抗21とコンデンサ22は、
モノマルチ20の出力する単安定モードの第2の単安定
期間T20を、周期信号S1の正規の1周期よりも長い
期間に設定する時定数設定回路である。モノマルチ20
は、モノマルチ10の出力信号S10の立上がりをトリ
ガとして、期間T20に単安定モードの“L”レベルを
出力するようになっている。
FIG. 1 is a circuit diagram of a periodic signal disturbance detection circuit showing an embodiment of the present invention. This periodic signal disturbance detection circuit includes a first mono-multi 10 connected to an input terminal In1 of the periodic signal S1 and a second mono-multi 20 connected to the output side of the mono-multi 10. 20
The output side of is connected to the output terminal Out1. The mono-multi 10 is an IC, and the resistor 11 and the capacitor 12 are externally connected, and the mono-multi 20 is also an IC.
The resistor 21 and the capacitor 22 are externally connected. The resistor 11 and the capacitor 12 are used for the first monostable period T10 in which the monomulti 10 is in the monostable mode.
Is a time constant setting circuit for setting a period shorter than one regular cycle of the periodic signal. The mono-multi 10 has a monostable mode in the period T10 triggered by the rising edge of the periodic signal input from the input terminal In1. "H" level is output. The resistor 21 and the capacitor 22 are
It is a time constant setting circuit that sets the second monostable period T20 of the monostable mode output from the monomulti 20 to a period longer than one regular cycle of the periodic signal S1. Mono Multi 20
Is triggered by the rise of the output signal S10 of the mono-multi 10 to output the "L" level in the monostable mode during the period T20.

【0007】図4(a)〜(c)は、図1の周期信号擾
乱検出回路の動作を説明するタイムチャートであり、同
図(a)は正規周波数の場合であり、同図(b)はノイ
ズが入った場合であり、同図(c)は周期が長くなった
場合を示している。入力端子In1からの入力周期信号
S1のレベルが“H”に立上がると、モノマルチ10に
トリガがかかり、図4(a)のように、モノマルチ10
は単安定モードとなり、期間T10の間、単安定モード
の“H”レベルを出力する。即ち、モノマルチ10の出
力信号S10は、期間T10の間“H”となる。期間T
10は、周期信号S1の正規の1周期よりも短く設定さ
れているので、期間T10が経過すると、モノマルチ1
0の出力信号S10のレベルは単安定モードから脱して
“L”に戻る。即ち、周期信号S1が正常の場合、信号
S10は周期信号S1の周期と同じ周期で“L”レベル
に戻ることになる。一方、モノマルチ20は、出力信号
S10の立上がりをトリガとして、単安定モードの
“L”を検出信号として出力する。信号S20は、周期
信号S1の周期が正常か否か示す擾乱検出信号となり、
“L”の状態は正常を示している。モノマルチ20が単
安定モードとなる期間T20は、周期信号S1の正規の
1周期よりも長く設定されているので、モノマルチ10
の出力信号S10が、周期信号S1の1周期の間に必ず
1度“L”レベルになる区間があれば、モノマルチ20
の単安定モードが継続されて、検出信号S20は異常を
示す“H”とはならない。即ち、周期信号S1が正規の
場合、検出信号S20は異常を示す“H”とはならな
い。周期信号S1の周期が途中から短くなった場合、或
いは図4(b)のように、パルスが入った場合、モノマ
ルチ10に対するトリガの周期も短くなる。動作途中で
周期信号S1の周期が期間T10よりも短くなると、そ
のモノマルチ10は単安定モードを継続する。そのた
め、モノマルチ20に対するトリガがかからなくなる。
モノマルチ20に、モノマルチ10のトリガ、つまり出
力信号S10の立上がりエッジが入力されない場合、モ
ノマルチ20の出力する検出信号では、単安定モードの
開始から期間T20が経過すると“H”に変化する。即
ち、検出信号S20に周期異常が示される。
FIGS. 4A to 4C are time charts for explaining the operation of the periodic signal disturbance detection circuit of FIG. 1. FIG. 4A shows the case of a normal frequency, and FIG. Shows the case where noise is included, and FIG. 7C shows the case where the cycle becomes long. When the level of the input periodic signal S1 from the input terminal In1 rises to “H”, the monomulti 10 is triggered, and as shown in FIG.
Becomes the monostable mode, and outputs the "H" level of the monostable mode during the period T10. That is, the output signal S10 of the mono-multi 10 becomes "H" during the period T10. Period T
10 is set to be shorter than the regular one cycle of the periodic signal S1, so that when the period T10 elapses, the monomulti 1
The level of the output signal S10 of 0 returns from the monostable mode to "L". That is, when the periodic signal S1 is normal, the signal S10 returns to the "L" level in the same period as the period of the periodic signal S1. On the other hand, the mono-multi 20 outputs "L" in the monostable mode as a detection signal, triggered by the rising edge of the output signal S10. The signal S20 becomes a disturbance detection signal indicating whether the cycle of the cycle signal S1 is normal,
The state of "L" indicates normal. The period T20 in which the monomulti 20 is in the monostable mode is set longer than one regular cycle of the periodic signal S1.
If there is a section in which the output signal S10 of 1 is always at the “L” level once during one cycle of the cycle signal S1, the monomulti 20
The monostable mode is continued and the detection signal S20 does not become "H" indicating an abnormality. That is, when the periodic signal S1 is normal, the detection signal S20 does not become "H" indicating abnormality. When the cycle of the periodic signal S1 is shortened from the middle, or when a pulse is input as shown in FIG. 4B, the trigger cycle for the monomulti 10 is also shortened. If the cycle of the cycle signal S1 becomes shorter than the period T10 during the operation, the mono-multi 10 continues the monostable mode. Therefore, the trigger for the mono-multi 20 is not applied.
When the trigger of the monomulti 10, that is, the rising edge of the output signal S10 is not input to the monomulti 20, the detection signal output from the monomulti 20 changes to "H" when the period T20 elapses from the start of the monostable mode. . That is, the detection signal S20 indicates a cycle abnormality.

【0008】図4(c)のように、動作途中で周期信号
S1の周期が長くなった場合、モノマルチ10にトリ
ガ、つまり、周期信号S1の立上がりは入らなくなり、
モノマルチ10が単安定モードにならず、該モノマルチ
10の出力信号S10のレベルは“L”のままになる。
よって、モノマルチ20には、出力信号S10の立上が
りエッジが入力されないので、モノマルチ20は、検出
信号S20に“H”を出力する。即ち、検出信号S20
には、周期信号S1の異常が示される。以上のように、
本実施例では、周期信号S1の立上がりエッジをトリガ
とするモノマルチ10と、そのモノマルチ10の出力信
号S10の立上がりエッジをトリガとするモノマルチ2
0とで周期信号擾乱検出回路を構成し、モノマルチ10
が単安定モードとなる期間T10を、周期信号の正規の
1周期よりも短い期間とし、モノマルチ20が単安定モ
ードとなる期間T20を、周期信号の正規の1周期より
も長い期間としている。その結果、周期信号S1の周期
が長くなる方向に擾乱した場合と、短くなる方向に擾乱
した場合の両側を、異常として検出することができる。
2個のモノマルチ10,20で構成しているので、別の
クロック等の周期信号が不要であって簡単な構成である
と共に、異常検出結果が、レベル信号となって、他に保
持回路等を必要としない。さらに、各抵抗11,21及
びコンデンサ12,22で、期間T10,T20を設定
する構成であり、それらの抵抗値または容量値を調整す
ることで、検出の感度を変化させることも可能になって
いる。なお、本発明は、上記実施例に限定されず種々の
変形が可能である。例えば、モノマルチ10は周期信号
S1の立下がりトリガとするよう構成にしてもよく、モ
ノマルチ10の単安定モード出力を“L”レベルとし
て、モノマルチ20がモノマルチ10の出力信号S10
の立下がりエッジをトリガしても、上記実施例と同様の
効果が得られる。
As shown in FIG. 4 (c), when the period of the periodic signal S1 becomes long during the operation, the monomulti 10 is not triggered, that is, the rising edge of the periodic signal S1 does not enter.
The mono-multi 10 does not enter the monostable mode, and the level of the output signal S10 of the mono-multi 10 remains "L".
Therefore, since the rising edge of the output signal S10 is not input to the monomulti 20, the monomulti 20 outputs "H" as the detection signal S20. That is, the detection signal S20
Indicates an abnormality in the periodic signal S1. As mentioned above,
In this embodiment, the mono-multi 10 triggered by the rising edge of the periodic signal S1 and the mono-multi 2 triggered by the rising edge of the output signal S10 of the mono-multi 10.
0 and a periodic signal disturbance detection circuit
The period T10 in which the monostable mode is in the monostable mode is shorter than one regular cycle of the periodic signal, and the period T20 in which the monomulti 20 is in the monostable mode is longer than one regular cycle of the periodic signal. As a result, both sides of the case where the period signal S1 is disturbed in the longer direction and the case where it is disturbed in the shorter direction can be detected as abnormal.
Since it is composed of two mono-multis 10 and 20, it does not need a periodic signal such as another clock and has a simple structure, and the abnormality detection result becomes a level signal, and other holding circuits etc. Does not need Further, the resistors 11 and 21 and the capacitors 12 and 22 are configured to set the periods T10 and T20, and by adjusting the resistance value or the capacitance value thereof, it is possible to change the detection sensitivity. There is. The present invention is not limited to the above embodiment, and various modifications can be made. For example, the mono-multi 10 may be configured to trigger the falling edge of the periodic signal S1, and the mono-stable mode output of the mono-multi 10 is set to the “L” level, and the mono-multi 20 outputs the output signal S10 of the mono-multi 10.
Even if the falling edge of is triggered, the same effect as in the above embodiment can be obtained.

【0009】[0009]

【発明の効果】以上詳細に説明したように、本発明によ
れば、入力周期信号の立上りまたは立下がりをトリガと
して第1の単安定期間に単安定モードを出力する第1の
モノマルチと第1のモノマルチの出力信号中の前記単安
定モードの立上がりまたは立下がりをトリガとして第2
の単安定期間に単安定モードを出力する第2のモノマル
チで周期信号擾乱検出回路を構成しているので、入力周
期信号の周期が長くなる方向に擾乱した場合と、短くな
る方向に擾乱した場合の両側を、異常として検出するこ
とができる。しかも、別のクロック等の周期信号が不要
であって簡単な構成であると共に、異常検出結果がレベ
ル信号であり、他に保持回路等を要しない構成にでき
る。
As described above in detail, according to the present invention, the first monostable multi-multifunction device which outputs the monostable mode in the first monostable period by using the rising or falling of the input periodic signal as a trigger, and The second is triggered by the rising or falling of the monostable mode in the output signal of the mono-multi of 1.
Since the periodic signal disturbance detection circuit is composed of the second mono-multi that outputs the monostable mode during the monostable period, the disturbance occurs in the direction in which the period of the input periodic signal becomes longer and in the direction in which it becomes shorter. Both sides of the case can be detected as abnormal. In addition, a periodic signal such as another clock is unnecessary and the configuration is simple, and the abnormality detection result is a level signal, so that a holding circuit or the like is not required.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示す周期信号擾乱検出回路の
回路図である。
FIG. 1 is a circuit diagram of a periodic signal disturbance detection circuit showing an embodiment of the present invention.

【図2】従来の周期信号異常検出回路を示す回路図であ
る。
FIG. 2 is a circuit diagram showing a conventional periodic signal abnormality detection circuit.

【図3】図2の異常検出動作を示すタイムチャートであ
る。
FIG. 3 is a time chart showing the abnormality detection operation of FIG.

【図4】図1の周期信号擾乱検出回路の動作を説明する
タイムチャートである。
FIG. 4 is a time chart explaining the operation of the periodic signal disturbance detection circuit of FIG.

【符号の説明】[Explanation of symbols]

10 第1のモノマルチ 20 第2のモノマルチ S1 入力周期信号 S20 擾乱検出信号 T10 第1の単安定期間 T20 第2の単安定期間 10 First Mono-Multi 20 Second Mono-Multi S1 Input Periodic Signal S20 Disturbance Detection Signal T10 First Monostable Period T20 Second Monostable Period

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 入力周期信号の擾乱を検出する周期信号
擾乱検出回路において、 前記入力周期信号の立上りまたは立下がりをトリガとし
て、該入力周期信号の正規の1周期よりも短い第1の単
安定期間に単安定モードを出力する第1のモノステーブ
ル・マルチバイブレータと、前記第1のモノステーブル
・マルチバイブレータの出力信号中の前記単安定モード
の立上がりまたは立下がりをトリガとして前記入力周期
信号の1正規の周期よりも長い第2の単安定期間に単安
定モードを出力する第2のモノステーブル・マルチバイ
ブレータとを備え、前記第2のモノステーブル・マルチ
バイブレータの出力信号を前記擾乱検出結果とする構成
にしたことを特徴とする周期信号擾乱検出回路。
1. A periodic signal disturbance detection circuit for detecting a disturbance of an input periodic signal, wherein a first monostable shorter than a regular one cycle of the input periodic signal is triggered by a rise or a fall of the input periodic signal. A first monostable multivibrator that outputs a monostable mode during a period, and 1 of the input period signal triggered by the rising or falling of the monostable mode in the output signal of the first monostable multivibrator. A second monostable multivibrator that outputs a monostable mode in a second monostable period that is longer than the normal cycle, and an output signal of the second monostable multivibrator is the disturbance detection result. A periodic signal disturbance detection circuit having a configuration.
JP7247103A 1995-09-26 1995-09-26 Periodic signal disturbance detecting circuit Withdrawn JPH0989955A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7247103A JPH0989955A (en) 1995-09-26 1995-09-26 Periodic signal disturbance detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7247103A JPH0989955A (en) 1995-09-26 1995-09-26 Periodic signal disturbance detecting circuit

Publications (1)

Publication Number Publication Date
JPH0989955A true JPH0989955A (en) 1997-04-04

Family

ID=17158479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7247103A Withdrawn JPH0989955A (en) 1995-09-26 1995-09-26 Periodic signal disturbance detecting circuit

Country Status (1)

Country Link
JP (1) JPH0989955A (en)

Similar Documents

Publication Publication Date Title
JP2980304B2 (en) Clock failure detection circuit
JPH0989955A (en) Periodic signal disturbance detecting circuit
JPH0133052B2 (en)
JPS6311870A (en) Impact-coefficient measuring device for pulse, frequency of which change
JPH06204993A (en) Clock loss detection circuit
JPH0210915A (en) Polarity unification circuit for pulse signal
JPS5838750B2 (en) Period comparison circuit
JP2583446B2 (en) Clock signal stop detection circuit
JP3312543B2 (en) CPU monitoring circuit
JP2538762B2 (en) Clock loss detection circuit
JP2824080B2 (en) Period measurement circuit
JP3348271B2 (en) Alarm detection circuit
JPH07110019B2 (en) External input noise signal detector
JPH04161862A (en) Frequency-error detecting apparatus
JPH09274523A (en) Reset device
JPS6280545A (en) Environmental abnormality detecting circuit
JPH04160918A (en) Clock failure detecting circuit
JPH0275972A (en) Circuit for detecting variation of clock pulse width
JP2001304177A (en) Device for detecting reduction of blower revolution speed
JPH05128390A (en) Circuit for suppressing undesired state change
JPH0556686B2 (en)
JPH0685628A (en) Clock loss detection circuit
JPH02117246A (en) Pcm input disconnection detection circuit
JPH0520129A (en) Microprocessor monitoring system
JPH0530091A (en) Input signal abnormality detecting circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203