JPH0990902A - 擬似中間調処理回路 - Google Patents

Abstract

(57)【要約】 【課題】 誤差拡散用のラインメモリを不要として回路
規模を縮小すること。 【解決手段】 ｎビット（例えば８ビット）の映像信号
の下位（ｎ−ｍ）ビット（例えば３ビット）のデータＡ
に基づいて水平方向の誤差拡散演算を行う誤差拡散演算
回路５６と、この誤差拡散演算回路５６の出力値を映像
信号の上位ｍビット（例えば５ビット）のデータＢに加
算して表示パネルへ出力する第１加算回路５２からな
り、誤差拡散演算回路５６の演算制御回路６４によっ
て、δ＝Ｄ−Ｓを演算し、この演算値δが正（≧０）に
なったときに、第１加算回路５２にデータＢの最下位ビ
ットに「１」を加えるための桁上げ信号を供給して水平
方向のみに誤差拡散を行う。そして、演算初期値設定回
路７０で誤差拡散演算回路５６の演算初期値をライン毎
に変えて設定することによって、拡散パターンの方向性
を消しライン方向の記憶素子（ラインメモリ）を不要に
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＤＰ（プラズマ
ディスプレイパネル）、ＬＣＤＰ（液晶ディスプレイパ
ネル）などのディスプレイパネルにおいて、擬似中間調
画像を表示させるための擬似中間調処理回路に関するも
のである。さらに詳しくは、信号処理によって擬似的に
中間調レベルを生成し、入力映像信号の階調数（例え
ば、８ビット、２５６階調）より少ない階調数（例え
ば、５ビット、３２階調）表示しか得られないＰＤＰや
ＬＣＤＰの表示装置で擬似中間調画像を表示させるため
の擬似中間調処理回路に関するものである。

【０００２】

【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ表示装置が注目されている。このＰＤＰ表示装置の
駆動方式は、従来のＣＲＴ駆動方式とは全く異なってお
り、ディジタル化された入力映像信号による直接駆動方
式である。したがって、パネル面から発光される輝度階
調は、扱う信号のビット数によって定まる。ＰＤＰは基
本的特性の異なるＡＣ型とＤＣ型の２方式に分けられる
が、このうちＡＣ型ＰＤＰでは、輝度と寿命については
十分な特性が得られているが、階調表示に関しては、試
作レベルで最大６４階調表示までの報告しかなかった。
最近、アドレス・表示分離型駆動法（ＡＤＳサブフィー
ルド法）による将来の２５６階調の手法が提案されてい
る。

【０００３】これは、１フレームが、輝度の相対比１、
２、４、８、１６、３２、６４、１２８の８個のサブフ
ィールドで構成され、８画面の輝度の組み合わせで２５
６階調の表示を行う。それぞれのサブフィールドは、リ
フレッシュした１画面分のデータの書込みを行うアドレ
ス期間と、そのサブフィールドの輝度レベルを決めるサ
スティン期間で構成される。アドレス期間では、最初全
画面同時に各ピクセルに初期的に壁電荷が形成され、そ
の後サスティンパルスが全画面に与えられ表示を行う。
サブフィールドの明るさはサスティンパルスの数に比例
し、所定の輝度に設定される。このようにして２５６階
調表示が実現される。

【０００４】以上のようなＡＣ駆動方式では、階調数を
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、扱う
信号のビット数を増やせば、画質は向上するが、発光輝
度が低下し、逆に扱う信号のビット数を減らせば、発光
輝度が増加するが、階調表示が少なくなり、画質の低下
を招く。

【０００５】そこで、ｎビットの入力映像信号に擬似中
間調処理を行うことによって、表示レベルがｍビット
（ｍ≦ｎ−１）のＰＤＰ（ディスプレイパネルの一例）
で擬似中間調画像を表示する表示装置が提案されてい
る。この擬似中間調処理を行う回路は、誤差拡散によっ
て濃淡画像を再生するもので、従来、図７に示すように
構成されていた。

【０００６】図７に示した擬似中間調処理回路は、順次
入力するｎビットの映像信号に対してフレーム内の誤差
拡散を行う第１誤差拡散回路１０と、必要に応じて付加
される回路であって、第１誤差拡散回路から出力する擬
似中間調出力についてフレーム方向の拡散を行う第２誤
差拡散回路１２とからなり、この第２誤差拡散回路１２
から出力するｍビットの擬似中間調出力信号をＰＤＰに
出力して擬似中間調画像を表示する。

【０００７】第１誤差拡散回路１０は、入出力間に直列
に挿入され、入力映像信号に再現誤差を加算して拡散さ
せる斜め方向加算回路１４、垂直方向加算回路１６及び
水平方向加算回路１８と、この水平方向加算回路１８の
拡散出力信号をｍビットの信号に変換して出力するビッ
ト変換回路２０と、水平方向加算回路１８の出力側に結
合された誤差検出回路２２と、この誤差検出回路２２の
誤差荷重信号を所定量遅延させ、対応する加算回路１
４、１６、１８に再現誤差として出力する斜め遅延回路
２４、垂直遅延回路２６、水平遅延回路２８とからなっ
ている。

【０００８】誤差検出回路２２は、予め輝度階調補正用
の補正輝度レベルのデータが設定記憶されたＲＯＭ３０
と、このＲＯＭ３０で設定された補正輝度レベルと水平
方向加算回路１８から出力する拡散出力信号との差を演
算して誤差検出信号を出力する減算回路３２と、この減
算回路３２から出力する誤差検出信号に所定の重み付け
をした誤差荷重信号を対応した遅延回路２４、２６、２
８に出力する荷重回路３４、３６、３８とからなってい
る。

【０００９】第２誤差拡散回路１２は、フレーム間誤差
データを出力するフレーム間誤差データ発生回路４０
と、入出力間に挿入され、第１誤差拡散回路１０から出
力する擬似中間調出力信号に、フレーム間誤差データ発
生回路４０から出力するフレーム間誤差データを加算す
るフレーム加算回路４２とからなっている。

【００１０】

【発明が解決しようとする課題】しかしながら、図７に
示した擬似中間調処理回路には、その第１誤差拡散回路
１０に斜め方向、垂直方向に誤差の拡散を行うために斜
め遅延回路２４、垂直遅延２６回路が設けられていたの
で、所定ライン数を遅延させるためのラインメモリが必
要になり、回路規模が大きくなるという問題点があっ
た。また、図７に示した擬似中間調処理回路には、フレ
ーム方向の拡散を行うための第２誤差拡散回路１２を付
加する必要があり、回路規模がさらに大きくなるという
問題点があった。また、図７に示した擬似中間調処理回
路では、誤差拡散による独特の紋様が表示されてしまう
という問題点があった。

【００１１】本発明は、上述の問題点に鑑みなされたも
ので、誤差拡散用のラインメモリを不要として回路規模
を縮小することを目的とするものである。必要に応じ
て、簡単な構成でフレーム方向の拡散を行うことによっ
て回路規模の縮小を図ることを目的とするものである。
さらに、必要に応じて、簡単な回路を付加するだけで、
誤差拡散による独特の紋様が表示されないようにするこ
とを目的とするものである。

【００１２】

【問題を解決するための手段】本発明は、順次入力する
ｎビット（ｎは正の整数）の映像信号のうちの下位（ｎ
−ｍ）ビット（ｍ≦ｎ−１）のデータＡに基づいて水平
方向の誤差拡散演算を行う誤差拡散演算回路と、この誤
差拡散演算回路の出力値をｎビットの映像信号のうちの
上位ｍビットのデータＢに加算して表示パネルへ出力す
る第１加算回路とからなり、誤差拡散演算回路は、デー
タＡを一方の入力とする第２加算回路と、この第２加算
回路の出力データＣを１ドット遅延させる１ドット遅延
回路と、この１ドット遅延回路の出力データＤを一方の
切換側を介して第２加算回路の他方の入力側へ供給する
切換回路と、１ドット遅延回路の出力データＤと予め設
定された閾値Ｓとの差δ（＝Ｄ−Ｓ）を演算し、その演
算値δが正（≧０）になったときに、第１加算回路にデ
ータＢの最下位ビットに「１」を加えるための桁上げ信
号を供給するとともに、切換回路を他方の切換側に切り
換えて演算値δを第２加算回路の他方の入力側へ供給す
る演算制御回路とを具備してなり、誤差拡散演算回路の
演算初期値を表示パネルのライン毎に変えて設定する演
算初期値設定回路を設ける。

【００１３】誤差拡散演算回路の第２加算回路、１ドッ
ト遅延回路及び切換回路の一方の切換側は積分ループ回
路を構成し、この積分ループ回路内の第２加算回路は順
次入力するｎビット（例えばｎ＝８）の映像信号のうち
の下位（ｎ−ｍ）ビット（例えばｍ＝５のときは３ビッ
ト）のデータＡを積算する。この積算値が増加し、積分
ループ回路の１ドット遅延回路の出力データＤが予め設
定された閾値Ｓ（例えば８）以上になると、制御回路に
よって切換回路の切換側が一方から他方に切り換えら
れ、この他方の切換側を介して演算値δ（＝Ｄ−Ｓ）が
第２加算回路の他方の入力側へ供給され、積分ループ回
路内の積算値が閾値Ｓだけ減少する。この閾値Ｓは、例
えば、データＡが下位３ビットのときには２の３乗の
８、データＡが下位４ビットのときには２の４乗の１６
に設定される。

【００１４】上述のように出力データＤが予め設定され
た閾値Ｓ以上になると、桁上げ信号（キャリー信号）が
第１加算回路に供給され、ｎビットの映像信号のうちの
上位ｍビットのデータＢの最下位ビットに擬似中間調レ
ベル「１」が加えられる。さらに、演算初期値設定回路
が誤差拡散演算回路の演算初期値をライン毎に変えてい
るので、表示パネルにおいて、擬似中間調レベル「１」
が加えられるライン上の始点からの位置がライン毎に変
化し、画面に縦線が表れることがない。

【００１５】誤差拡散演算回路の演算初期値を表示パネ
ルのライン毎及びフレーム毎に変えて設定する演算初期
値設定回路を設けた場合には、演算初期値設定回路が誤
差拡散演算回路の演算初期値をライン毎のみならずフレ
ーム毎に変えているので、表示パネルにおいて、擬似中
間調レベル「１」が加えられるライン上の始点からの位
置がライン毎に変化するとともに、フレーム毎に変化す
るので、画面に縦線が表れることがないとともに、フレ
ーム間拡散が行われる。

【００１６】紋様除去制御信号を出力する紋様除去制御
信号発生回路と、この紋様除去制御信号発生回路から出
力する紋様除去制御信号を誤差拡散演算回路に注入する
紋様除去制御信号加算回路とを具備した場合には、誤差
拡散処理による紋様を除去する。

【００１７】

【発明の実施の形態】以下、本発明の実施形態の一例を
図１及び図２を用いて説明する。図１において、５０は
ｎビット（例えば８ビット）の映像信号を入力するため
の入力端子で、この入力端子５０に結合されて映像信号
の上位ｍビット（例えば５ビット）のデータＢを伝送す
る信号線は、１ドット遅延回路５１を経、第１加算回路
５２を介してｍビットの擬似中間調出力信号を出力する
出力端子５４に結合されている。前記入力端子５０に結
合されて映像信号の下位（ｎ−ｍ）ビット（例えば３ビ
ット）のデータＡを伝送する信号線は、誤差拡散演算回
路５６内の第２加算回路５８の一方の入力側に結合され
ている。

【００１８】前記誤差拡散演算回路５６はつぎのように
構成されている。前記第２加算回路５８の出力側には、
フリップフロップ回路で構成された１ドット遅延回路６
０が結合され、この１ドット遅延回路６０の出力側に
は、切換回路６２の一方の切換側を介して前記第２加算
回路５８の他方の入力側が結合され、積分ループが構成
されている。前記１ドット遅延回路６０の出力側には、
演算制御回路６４内の減算回路６６の一方の入力側が結
合され、この減算回路６６の他方の入力側には、下位
（ｎ−ｍ）ビット（例えば３ビット）の閾値Ｓ（例えば
８）を設定して出力する閾値設定回路６８が結合され、
前記減算回路６６の出力側には、前記切換回路６２の他
方の切換側が結合されている。

【００１９】前記演算制御回路６４は、前記減算回路６
６の演算値δ（＝Ｄ−Ｓ）が正（≧０）になったとき
に、前記切換回路６２を他方の切換側に切り換えて演算
値δを前記第２加算回路５８の他方の入力側へ供給する
とともに、前記第１加算回路５２にデータＢの最下位ビ
ットに「１」を加えるための桁上げ信号を供給するよう
に構成されている。

【００２０】７０は演算初期値設定回路で、この演算初
期値設定回路７０は、初期値設定用ＲＯＭ７２と、水平
同期信号を計数する８進カウンタで形成されたラインカ
ウンタ７４と、垂直同期信号を計数する２進カウンタで
形成されたフレームカウンタ７６とからなり、前記誤差
拡散演算回路５６内の１ドット遅延回路６０に所定の演
算初期値を出力することによって、前記誤差拡散演算回
路５６の演算初期値を表示パネルのライン毎及びフレー
ム毎に変えて設定するように構成されている。

【００２１】前記演算初期値設定回路７０による演算初
期値の設定は、例えば図２に示すようになる。すなわ
ち、擬似階調数が８（ビット差（ｎ−ｍ）が３ビットの
とき）で閾値Ｓが８の場合、表示パネルの奇数フレーム
のラインＮｏ．０、１、２、…、７の最初の８ラインに
ついては、演算初期値は７、１、２、…、０に設定さ
れ、２番目以降の８ラインについては、８ライン毎に演
算初期値設定回路７０から最初の演算初期値（７、１、
２、…、０）が繰り返し出力される。表示パネルの偶数
フレームのラインＮｏ．０、１、２、…、７の最初の８
ラインについては、演算初期値は３、５、６、…、４に
設定され、２番目以降の８ラインについては、８ライン
毎に演算初期値設定回路７０から最初の演算初期値
（３、５、６、…、４）が繰り返し出力される。

【００２２】これらの演算初期値は前記初期値設定用Ｒ
ＯＭ７２に予め記憶されている。これらの演算初期値の
選択は、例えば、演算初期値として０から７までの色々
な組合せの値を与えて、標準的な映像信号の画面を表示
パネルで表示する実験を行い、拡散方向の片寄り等に基
づく紋様の少ない最良の画面に対応した値が選択され
る。そして、これらの選択された演算初期値が初期値設
定用ＲＯＭ７２に予め記憶されている。

【００２３】つぎに、前記実施形態例の作用を図３を併
用して説明する。説明の便宜上、入力端子５０に入力す
る映像信号を８ビット（ｎ＝８、２５６階調）、ディス
プレイパネル（例えばＰＤＰ）の表示能力を５ビット
（ｍ＝５、３２階調）とすると、擬似階調数は８（ｎ−
ｍ＝３ビット）となる。また、閾値設定回路６８の閾値
Ｓは、これに限るものでないが、擬似階調数の８と同じ
８とする。そして、誤差拡散の説明を判り易くするた
め、順次入力する映像信号のレベルが「１」の場合につ
いて説明する。これは、擬似中間調表示でないときの全
画素が点灯していない場合に相当する。

【００２４】入力端子５０にレベル「１」のディジタル
映像信号が入力すると、誤差拡散演算回路５６に順次入
力する３ビットのデータＡは「００１」、１ドット遅延
回路５１を介して第１加算回路５２に順次入力する５ビ
ットのデータＢは「０００００」である。また、演算初
期値設定回路７０によって設定される演算初期値は、図
２に示すような値であって、積分ループの１ドット遅延
回路６０に供給されている。

【００２５】（イ）まず、第１フレームのラインＮｏ．
０の水平ラインの水平方向０番の画素について説明す
る。この第１フレーム、ラインＮｏ．０の演算初期値Ｄ
ｓは、図２に示すように７（＝「０１１１」）である。

【００２６】（ａ）水平方向０番の画素のデータＢが１
ドット遅延回路５１に入力している時には、１ドット遅
延回路６０から出力しているデータＤは演算初期値Ｄｓ
となっているので、演算制御回路６４による演算は、 δ＝Ｄ−Ｓ＝Ｄｓ−Ｓ＝「０１１１」−「１０００」＜０ となる。

【００２７】（ｂ）演算値δが負の場合には、演算制御
回路６４から切換回路６２へ切り換え信号が出力してい
ないので、切換回路６２の可動片は図１に実線で示すよ
うに上側の切換側に接続されている。このため、第２加
算回路５８による加算は、 Ｃ＝Ａ＋Ｄｓ＝「００１」＋「１１１」＝「１０００」（１０進数の８） となり、このデータＣが１ドット遅延回路６０で１ドッ
ト遅延した後、データＤとして演算制御回路６４へ供給
される。

【００２８】（ｃ）水平方向０番の画素のデータＢが１
ドット遅延回路５１で１ドット遅延して第１加算回路５
２に入力している時には、前記（ｂ）により１ドット遅
延回路６０から出力しているデータＤは「１０００」と
なっているので、演算制御回路６４による演算は、 δ＝Ｄ−Ｓ＝「１０００」−「１０００」＝０ となる。

【００２９】（ｄ）演算値δが正（≧０）の場合には、
演算制御回路６４から切換回路６２へ切り換え信号が出
力し、切換回路６２の可動片は図１に鎖線で示すように
下側の切換側に切り換えられる。このため、第２加算回
路５８による演算は、 Ｃ＝Ａ＋δ＝「００１」＋「０００」＝「００１」 となり、このデータＣが１ドット遅延回路６０で１ドッ
ト遅延した後、データＤとして演算制御回路６４へ供給
される。この時、次ぎの水平方向１番の画素のデータＢ
が第１加算回路５２に入力している時でもある。

【００３０】（ｅ）さらに、演算値δが正の場合には、
演算制御回路６４から第１加算回路５２へ桁上げ信号が
出力し、第１加算回路５２は入力データＢの最下位ビッ
トに「１」を加える。すなわち、第１加算回路５２によ
る加算は、 Ｂ＋「００００１」＝「０００００」＋「００００１」＝「００００１」 となり、このデータが擬似中間調出力信号として出力端
子５４から表示パネルに供給されるので、図３に示すよ
うに、表示パネルの水平方向０番の画素が誤差拡散によ
り点灯する。

【００３１】（ロ）つぎに、第１フレームのラインＮ
ｏ．０の水平ラインの水平方向１番の画素について説明
する。 （ａ）水平方向１番の画素のデータＢが第１加算回路５
２に入力している時には、１ドット遅延回路６０から出
力しているデータＤは前記（イ）の（ｄ）により「００
１」となっているので、演算制御回路６４による演算
は、 δ＝Ｄ−Ｓ＝Ｄ−Ｓ＝「０００１」−「１０００」＜０ となる。

【００３２】（ｂ）演算値δが負の場合には、演算制御
回路６４から切換回路６２へ出力していた切り換え信号
がなくなるので、切換回路６２の可動片は図１に実線で
示すように上側の切換側へ戻る。このため、第２加算回
路５８の加算は、 Ｃ＝Ａ＋Ｄ＝「００１」＋「００１」＝「０１０」 となり、このデータＣが１ドット遅延回路６０で１ドッ
ト遅延し、次ぎの水平方向２番の画素のデータＢが第１
加算回路５２に入力する時に、データＤとして演算制御
回路６４へ供給される。

【００３３】（ｃ）また、演算値δが負の場合には、演
算制御回路６４から第１加算回路５２へ桁上げ信号が出
力していないので、第１加算回路５２は入力データＢを
そのまま出力し、この出力データが擬似中間調出力信号
として出力端子５４から表示パネルに供給される。この
ため、図３に示すように、表示パネルのラインＮｏ．０
の水平方向１番の画素は点灯しない。

【００３４】（ハ）第１フレームのラインＮｏ．０の水
平ラインの水平方向２番から７番までの画素について
は、前記（ロ）の場合と同様に、演算値δが負のままな
ので、演算制御回路６４から切換回路６２へ出力する切
り換え信号がなく、切換回路６２の可動片は図１に実線
で示す上側の切換側にあり、演算制御回路６４から第１
加算回路５２へ出力する桁上げ信号もない。このため、
図３に示すように、表示パネルの水平方向２番から７番
までの画素は点灯しない。但し、第２加算回路５８の出
力データＣと１ドット遅延回路６０の出力データＤと
は、水平方向の画素番号が１つ増える毎に、順次「００
１」増加していく。

【００３５】（ニ）第１フレームのラインＮｏ．０の水
平ラインの水平方向８番の画素については、１ドット遅
延回路６０の出力データＤが「１０００」（１０進数表
示の８）となり、δ＝Ｄ−Ｓ＝０となる。このように演
算値δが正（≧０）になると、前記（イ）の場合と同様
にして、演算制御回路６４から切換回路６２へ切り換え
信号が出力し、切換回路６２の可動片を図１に鎖線で示
す下側の切換側に切り換えて、 Ｃ＝Ａ＋δ＝「００１」＋「０００」＝「００１」 となり、このデータＣが１ドット遅延回路６０を介して
次ぎの水平方向９番の画素に係るデータＤとなる。

【００３６】また、演算値δが正になると、演算制御回
路６４から第１加算回路５２へ桁上げ信号が出力し、第
１加算回路５２は入力データＢの最下位ビットに「１」
を加える。このため、前記（イ）の場合と同様に、第１
加算回路５２による加算データ「００００１」が擬似中
間調出力信号として出力端子５４から表示パネルに供給
され、図３に示すように、表示パネルの水平方向８番の
画素が誤差拡散により点灯する。

【００３７】（ホ）前記（イ）〜（ニ）に記述したよう
に、第１フレームのラインＮｏ．０の水平ラインにおい
ては、演算初期値Ｄｓが７で、図３に示すように、８ド
ット（８画素）を周期Ｔとして、水平方向０、８、１
６、…番の画素が点灯し、その他の画素が点灯しない。

【００３８】（ヘ）同様にして、第１フレームのライン
Ｎｏ．１の水平ラインにおいては、演算初期値Ｄｓが１
で、図３に示すように、８ドット（８画素）を周期Ｔと
して、水平方向６、１４、２２、…番の画素が点灯し、
その他の画素が点灯しない、拡散表示がなされる。

【００３９】（ト）同様にして、第１フレームのライン
Ｎｏ．２、３、…、７の水平ラインにおいては、演算初
期値Ｄｓが２、４、…、０で、図３に示すように、８ド
ット（８画素）を周期Ｔとして、８ドットのうちのＤｓ
に対応した１ドットが点灯し、その他の画素が点灯しな
い、拡散表示がなされる。

【００４０】（チ）第１フレームのラインＮｏ．８から
ラインＮｏ．１５までの水平ラインにおいては、図３に
示したラインＮｏ．０からラインＮｏ．７までの拡散パ
ターンと同様な拡散表示がなされ（図示省略）、以下こ
れが繰り返される。

【００４１】（リ）第２フレームのラインＮｏ．０から
ラインＮｏ．７までの水平ラインにおいては、図２に示
した演算初期値Ｄｓの３、５、…、４に対応して周期Ｔ
（８ドット）のうちの点灯する１ドットの位置が相違す
る以外は、図３に示した第１フレームのラインＮｏ．０
からラインＮｏ．７までの拡散パターンと同様な拡散表
示がなされる（図示省略）。第２フレームのラインＮ
ｏ．８以降の水平ラインにおいても同様な拡散表示がな
される（図示省略）。

【００４２】（ヌ）第３フレーム以下の奇数フレームの
水平ラインの拡散表示は、第１フレームの拡散表示と同
様となり、第４フレーム以下の偶数フレームの水平ライ
ンの拡散表示は、第２フレームの拡散表示と同様とな
る。

【００４３】前記実施形態例では、入力映像信号のビッ
ト数ｎが８、ＰＤＰの表示可能ビットｍが５の場合につ
いて説明したが、本発明はこれに限るものでなく、ｍ、
ｎがともに正の整数で、ｍ≦ｎ−１の条件を満たすもの
であれば、利用することができる。

【００４４】前記実施形態例では、演算初期値設定回路
によって、誤差拡散演算回路の演算初期値を表示パネル
の８ラインを１組として、この１組の中でライン毎に演
算初期値を切り換えて拡散パターンの垂直方向の方向性
を消し、奇数フレームと偶数フレームを１組とし、この
１組の中でフレーム毎に演算初期値を切り換えて拡散パ
ターンのフレーム間の方向性を消すようにしたが、本発
明はこれに限るものでなく、誤差拡散演算回路の演算初
期値をライン毎及びフレーム毎に切り換えて拡散パター
ンの垂直方向の方向性とフレーム間の方向性を消すよう
にしてもよく、若しくは誤差拡散演算回路の演算初期値
をライン毎に切り換えて拡散パターンの垂直方向の方向
性を消すようにしてもよい。

【００４５】前記実施形態例では、誤差拡散による擬似
紋様を除去するための積極的な回路を設けない場合につ
いて説明したが、本発明はこれに限るものでなく、誤差
拡散による擬似紋様を除去するための回路を付加したも
のについても利用することができる。図４から図６まで
はその一例を示すものである。

【００４６】図４に示すものは、入力端子５０に結合さ
れた８ビットの映像信号の信号線であって、５ビットの
信号線と３ビットの信号線に分かれる前の信号線に挿入
された紋様除去制御信号加算回路８０と、この加算回路
８０に紋様除去制御信号を出力する紋様除去制御信号発
生回路８２とを付加した場合で、この紋様除去制御信号
発生回路８２は、例えばレベル「１」とレベル「０」の
信号をランダムに出力する雑音発生回路によって構成さ
れる。

【００４７】図５に示すものは、図１の誤差拡散演算回
路５６内の第２加算回路５８と切換回路６２の間に紋様
除去制御信号加算回路８０ａを挿入するとともに、この
加算回路８０ａに紋様除去制御信号を出力する紋様除去
制御信号発生回路８２ａを設け、誤差拡散による紋様除
去の機能を付加した誤差拡散演算回路５６ａを形成した
場合である。

【００４８】図６に示すものは、演算初期値設定回路７
０から誤差拡散演算回路に演算初期値を供給する線路に
挿入された紋様除去制御信号加算回路８０ｂと、この加
算回路８０ｂに紋様除去制御信号を出力する紋様除去制
御信号発生回路８２ｂとを付加した場合である。

【００４９】前記実施形態例では、表示パネルがＰＤＰ
の場合について説明したが、本発明はこれに限るもので
なく、ＰＤＰ以外の表示パネル（例えば、ＬＣＤＰ）の
場合についても利用できる。

【００５０】

【発明の効果】請求項１に係る本発明の擬似中間調処理
回路は、順次入力するｎビット（例えば８ビット）の映
像信号のうちの下位（ｎ−ｍ）ビット（例えば５ビッ
ト）のデータＡに基づいて水平方向の誤差拡散演算を行
う誤差拡散演算回路と、この誤差拡散演算回路の出力値
をｎビットの映像信号のうちの上位ｍビットのデータＢ
に加算して表示パネルへ出力する第１加算回路とからな
り、誤差拡散演算回路を第２加算回路、１ドット遅延回
路、切換回路及び演算制御回路で構成して水平方向のみ
に誤差拡散を行い、誤差拡散演算回路の演算初期値を表
示パネルのライン毎に変えて設定する演算初期値設定回
路を設け、ライン毎に演算初期値を変えて拡散パターン
の方向性を消して滑らかな再生画像が得られるようにし
たことを特徴とするものである。

【００５１】上述のようにラインメモリを使用しないで
水平、垂直、斜め方向の誤差拡散を行うことができるの
で、従来例の擬似中間調処理回路のように、斜め方向や
垂直方向の誤差拡散を行うための斜め遅延回路や垂直遅
延回路を設ける必要がなく、ライン方向の記憶素子（ラ
インメモリ）を不要にすることができ、回路規模を縮小
させることができる。

【００５２】請求項２に係る本発明の擬似中間調処理回
路は、請求項１に係る擬似中間調処理回路において、誤
差拡散演算回路の演算初期値を表示パネルのライン毎の
みでなくフレーム毎にも変えて設定する演算初期値設定
回路を設けるようにしたので、フレーム間処理のために
従来例のような特別の回路（図７の第２誤差拡散回路１
２）を設ける必要がないく、回路規模をさらに縮小させ
ることができる。

【００５３】請求項３に係る擬似中間調処理回路は、請
求項１または２の発明において、加算回路と紋様除去制
御信号発生回路（例えば雑音発生回路）とを付加するだ
けで、誤差拡散によって生じる紋様を除去することがで
きる。

【図面の簡単な説明】

【図１】本発明による擬似中間調処理回路の実施形態の
一例を示すブロック図である。

【図２】図１の演算初期値設定回路における演算初期値
の設定例を示す説明図である。

【図３】図１の作用を示す説明図である。

【図４】図１に誤差拡散による紋様を除去するための回
路を付加した第１の例を示すブロック図である。

【図５】図１に誤差拡散による紋様を除去するための回
路を付加した第２の例を示すブロック図である。

【図６】図１に誤差拡散による紋様を除去するための回
路を付加した第３の例を示すブロック図である。

【図７】従来の擬似中間調処理回路の一例を示すブロッ
ク図である。

【符号の説明】

５０…映像信号の入力端子、 ５１…１ドット遅延回
路、５２…第１加算回路、 ５４…出力端子、５６、５
６ａ…誤差拡散演算回路、 ５８…第２加算回路、６０
…１ドット遅延回路、 ６２…切換回路、 ６４…演算
制御回路、６６…減算回路、６８…閾値設定回路、 ７
０…演算初期値設定回路、７２…初期値設定用ＲＯＭ、
７４…ラインカウンタ、７６…フレームカウンタ、８
０、８０ａ、８０ｂ…紋様除去制御信号加算回路、８
２、８２ａ、８２ｂ…紋様除去制御信号発生回路、Ａ、
Ｂ、Ｃ、Ｄ…データ、 Ｄｓ…演算初期値、Ｓ…設定さ
れた閾値、 δ…演算値（＝Ｄ−Ｓ）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野寺 純一 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 小林 正幸 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 相田 徹 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内

Claims (3)

【特許請求の範囲】
1. 【請求項１】順次入力するｎビット（ｎは正の整数）の
   映像信号のうちの下位（ｎ−ｍ）ビット（ｍ≦ｎ−１）
   のデータＡに基づいて水平方向の誤差拡散演算を行う誤
   差拡散演算回路と、この誤差拡散演算回路の出力値を前
   記ｎビットの映像信号のうちの上位ｍビットのデータＢ
   に加算して表示パネルへ出力する第１加算回路とからな
   り、前記誤差拡散演算回路は、前記データＡを一方の入
   力とする第２加算回路と、この第２加算回路の出力デー
   タＣを１ドット遅延させる１ドット遅延回路と、この１
   ドット遅延回路の出力データＤを一方の切換側を介して
   前記第２加算回路の他方の入力側へ供給する切換回路
   と、前記１ドット遅延回路の出力データＤと予め設定さ
   れた閾値Ｓとの差δ（＝Ｄ−Ｓ）を演算し、その演算値
   δが正（≧０）になったときに、前記第１加算回路に前
   記データＢの最下位ビットに「１」を加えるための桁上
   げ信号を供給するとともに、前記切換回路を他方の切換
   側に切り換えて前記演算値δを前記第２加算回路の他方
   の入力側へ供給する演算制御回路とを具備してなり、前
   記誤差拡散演算回路の演算初期値を前記表示パネルのラ
   イン毎に変えて設定する演算初期値設定回路を設けてな
   ることを特徴とする擬似中間調処理回路。
2. 【請求項２】順次入力するｎビット（ｎは正の整数）の
   映像信号のうちの下位（ｎ−ｍ）ビット（ｍ≦ｎ−１）
   のデータＡに基づいて水平方向の誤差拡散演算を行う誤
   差拡散演算回路と、この誤差拡散演算回路の出力値を前
   記ｎビットの映像信号のうちの上位ｍビットのデータＢ
   に加算して表示パネルへ出力する第１加算回路とからな
   り、前記誤差拡散演算回路は、前記データＡを一方の入
   力とする第２加算回路と、この第２加算回路の出力デー
   タＣを１ドット遅延させる１ドット遅延回路と、この１
   ドット遅延回路の出力データＤを一方の切換側を介して
   前記第２加算回路の他方の入力側へ供給する切換回路
   と、前記１ドット遅延回路の出力データＤと予め設定さ
   れた閾値Ｓとの差δ（＝Ｄ−Ｓ）を演算し、その演算値
   δが正（≧０）になったときに、前記第１加算回路に前
   記データＢの最下位ビットに「１」を加えるための桁上
   げ信号を供給するとともに、前記切換回路を他方の切換
   側に切り換えて前記演算値δを前記第２加算回路の他方
   の入力側へ供給する演算制御回路とを具備してなり、前
   記誤差拡散演算回路の演算初期値を前記表示パネルのラ
   イン毎及びフレーム毎に変えて設定する演算初期値設定
   回路を設けてなることを特徴とする擬似中間調処理回
   路。
3. 【請求項３】紋様除去制御信号を出力する紋様除去制御
   信号発生回路と、この紋様除去制御信号発生回路から出
   力する紋様除去制御信号を誤差拡散演算回路に注入する
   紋様除去制御信号加算回路とを具備してなる請求項１又
   は２記載の擬似中間調処理回路。