JPH0991147A - 記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は記憶された内容の全部又は一部を読
み出し、転写して実行に移す記憶装置に関し、実行の元
となる制御プログラム等の内容の改変を容易かつ低コス
トで行うことを可能とすることを目的とする。 【解決手段】 内部に所定の制御プログラムが記憶され
た内部ＲＯＭ２３ａを備えたＭＰＵ２３が、可換自在に
実装される外部ＲＯＭ２７に書き込まれた識別データを
読み込んで実装状態を判別し、外部ＲＯＭ２７の有効時
に記憶されている制御プログラムを外部ＲＡＭ２８に転
写し、無効時に内部ＲＯＭ２３ａの制御プログラムを外
部ＲＡＭ２８に転写して該外部ＲＡＭ２８上で転写され
た制御プログラムの実行、処理を行わせる構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記憶された内容の
全部又は一部を読み出し、転写して実行に移す記憶装置
に関する。近年、記憶され内容を読み出し、転写して実
行するものとして、ＭＰＵ（マイクロプロセッサユニッ
ト）、ＭＣＵ（マイクロコントロールユニット）、ＤＳ
Ｐ（デジタルシグナルプロセッサ）等の処理装置やメモ
リとしてのＲＯＭ（Read Only Memory) 、ＲＡＭ（Rand
om Access Memory) などが組み込まれた電子機器、磁気
ディスク装置等の記憶装置がある。これら記憶装置は一
層の低コスト化が要求されており、ハードウェアのコス
ト及びソフトウェア（制御プログラム）の改変処理に要
する諸経費をさらに削減する必要がある。

【０００２】

【従来の技術】従来、記憶装置は、ＭＰＵ等の処理装置
を中心とする論理処理系（ＭＰＵ処理系という）が組み
込まれ、そのプログラムによって各種の機能を実現す
る。このＭＰＵ処理系におけるプログラムの実行は、Ｍ
ＰＵ（処理装置）からのアクセスが可能なメモリにプロ
グラムをロードして格納された状態で行われる。

【０００３】そこで、図８に、従来のプログラム実行の
説明図を示す。図８（Ａ）は、ＭＰＵ１１とＲＯＭ１２
とでプログラムを実行する形態のもので、制御プログラ
ムの全体がＲＯＭ１２に記憶され、これがＲＯＭ１２上
で実行されるものである。ＲＯＭ１２としては、マスク
ＲＯＭ、ＯＴＰＲＯＭ（One Time Programmable ROM)、
ＥＰＲＯＭ（Erasable Programmable ROM)、ＥＥＰＲＯ
Ｍ（Electrically Erasable Programmable ROM) があ
る。このような構成によるプログラム実行は最も基本的
なもので、電子機器一般に広く採用されている。

【０００４】また、図８（Ｂ）は、ＭＰＵ１１、ＲＯＭ
１２、ＲＡＭ１３、及び記憶媒体１４でプログラムを実
行する形態のもので、制御プログラムの一部がＲＯＭ１
２に記憶され、その部分が該ＲＯＭ１２上で実行され
る。また、制御プログラムの他の部分が記憶媒体１４で
記憶されており、これがＲＡＭ１３に転写されて、該Ｒ
ＡＭ１３上で実行されるものである。この記憶媒体とし
ては磁気ディスク装置で再生される磁気ディスク等があ
る。

【０００５】このような構成によるプログラム実行は、
記憶媒体を有する磁気ディスク装置等の記憶装置におい
て行われる。この構成は、プログラム転写のために記憶
媒体にアクセスする必要があるが、図８（Ａ）に比べて
記憶媒体に記憶される制御プログラムの改変が容易であ
り、改変に伴う交換部品、部品の交換作業、及びこれら
による事務的処理が不要となってコスト削減になるとい
う利点がある。また、主な制御プログラムを記憶媒体に
記憶することにより、ＲＯＭ１２上の容量の削減、該Ｒ
ＯＭ１２からＲＡＭ１３にプログラムを転写して実行す
ることにより低速かつ安価なＲＯＭ１２の使用が可能と
なって実装面積の削減、コスト削減になるという利点を
有する。

【０００６】

【発明が解決しようとする課題】しかし、図８（Ｂ）に
示す構成によるプログラム実行は、図８（Ａ）より上記
利点を有するが、ＭＰＵ１１が内部ＲＯＭを内蔵するこ
とで外部ＲＯＭ１２を省略してなお一層のコスト削減を
図る場合や、またＭＰＵ１１に異なる種類のＲＡＭ１３
を接続してこれに対応する設定を行わなければならない
場合には、内部ＲＯＭにＯＴＰＲＯＭやマスクＲＯＭ等
の安価ではあるが書き換え不能なものを使用すると制御
プログラムの改変ができなくなり、また異なるＲＡＭの
設定により接続可能なＲＡＭの種類（例えば、２ＷＥ
（ライトイネーブル）タイプや２ＣＡＳ（カラムアドレ
スストローブ）タイプ等）が限定されることになる。

【０００７】従って、内部ＲＯＭに記憶される制御プロ
グラムを、不具合の対策、機能追加、変更等により改変
が必要な場合に容易に対応することができず、結果的に
ＭＰＵ１１を交換することになって多大な時間とコスト
を要するという問題がある。また、製品によっては異な
る機能によって内部ＲＯＭに記憶される制御プログラム
が異なる場合には、当該製品間でＭＰＵ１１の互換性が
なく、互いに流用することができずに該ＭＰＵ１１の安
定供給を図ることができないという問題がある。

【０００８】さらに、上述のように接続されるＲＡＭ１
３の種類が限定されると、複数の種類のＲＡＭを混在し
て使用することができず、安価なＲＡＭの選択やＲＡＭ
の安定供給が図れないという問題がある。そこで、本発
明は上記課題に鑑みなされたもので、実行の元となる制
御プログラム等の内容の改変を、容易かつ低コストで行
うことを可能とする記憶装置を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、請求項１では、制御プログラム／データの制御内容
が記憶され、該制御内容を読み出して処理を行う記憶装
置において、所定の領域に実装状態の識別データが書き
込まれていると共に、前記制御プログラム／データ又は
該制御プログラム／データと異なる制御プログラム／デ
ータの制御内容が記憶されたものであって、外部より可
換自在に実装される第１の外部メモリ部と、該制御プロ
グラム／データの制御内容又は異なる上記制御内容が転
写され、何れかの該制御内容の実行が行われる第２の外
部メモリと、内部に前記制御プログラム／データの制御
内容が記憶された内部メモリ部を少なくとも備え、起動
時に、該第１の外部メモリ部の識別データの読み込みに
より該第１の外部メモリ部の実装状態を判断し、当該第
１の外部メモリ部の実装時に該第１の外部メモリ部に記
憶された制御内容を該第２の外部メモリ部に転写し、該
第１の外部メモリ部の非実装時に該内部メモリ部の制御
内容を該第１の外部メモリ部に転写して第２の外部メモ
リ部上で何れかの該制御内容の実行を行わせる演算処理
部と、を有して記憶装置が構成される。

【００１０】請求項２では、請求項１において、異なる
種類の前記第２の外部メモリ部が接続可能であって、前
記演算処理部に該第２の外部メモリ部の種類を特定する
設定手段が設けられる。請求項３では、請求項１又は２
において、前記第１の外部メモリ部の記憶領域を、所定
数の分割ブロックに分割して該分割ブロックごとにスキ
ップ情報を記憶させ、前記演算処理部が該スキップ情報
による該当の該分割ブロックに記憶された前記制御内容
を前記第２の外部メモリ部に転写させてなる。

【００１１】請求項４では、請求項３記載の第１の外部
メモリ部において、記憶されている内容の一部を逐次上
書きすることにより前記制御内容の改変を自在としてな
る。請求項５では、請求項１〜４の何れか一項に記載の
第１の外部メモリ部、第２の外部メモリ部、及び演算処
理部が、所定の記憶媒体を有して外部からの指示でヘッ
ドにより情報の記録／再生を行わせる制御手段に設けら
れる。

【００１２】上述のように請求項１乃至３の発明では、
内部に制御内容が記憶された内部メモリ部を備えた演算
処理部が、可換自在に実行される第１の外部メモリ部に
書き込まれた識別データを読み込んで実装状態を判断
し、該第１の外部メモリ部の実装時に単一領域又はスキ
ップ情報が書き込まれた分割ブロックに記憶された制御
内容を、適宜設定手段で特定された所定種類の第２の外
部メモリ部に転写し、非実装時に内部メモリ部の制御内
容を該第２のメモリ部に転写して実行させる。これによ
り、実行させる制御内容の改変時に第１の外部メモリ部
を実装し、又は交換するのみで足り、容易かつ低コスト
で制御内容を改変することが可能となる。

【００１３】請求項４の発明では、第１の外部メモリ部
を実質的に所定回数書き換え自在とし、制御内容の改変
時に逐次上書きを行わせる。これにより、制御内容の改
変を容易かつ低コストで行うことが可能となる。請求項
５の発明では、上記第１の外部メモリ部、第２の外部メ
モリ部及び演算処理部を、記憶媒体に対して情報の記録
／再生を行う制御手段に設ける。これにより、記憶媒体
に対する記録／再生の制御内容の改変を容易かつ低コス
トで行うことが可能となる。

【００１４】

【発明の実施の形態】図１に、本発明の第１実施例の主
要構成図を示す。図１は、記憶装置２１の本発明の特徴
を示す主要部分を示したもので、演算処理部であるＭＰ
Ｕ（ＭＣＵ等でもよい）２３が基板上の論理処理系２２
に実装されて装置の各部における所定機能の処理を司
る。このＭＰＵ２２には内部ＲＯＭ（例えばマスクＲＯ
Ｍ）２３ａ及び内部ＲＡＭ（例えばＳＲＡＭ）２３ｂが
内蔵されており、内部ＲＯＭ２３ａには制御内容の制御
プログラム／データ（以下、制御プログラムで表わす）
が記憶されている。

【００１５】また、ＭＰＵ２３は、各種設定を行うため
の入力ポートを有しており、そのうちの一つの入力ポー
トがＲＡＭ上にプログラム転写を行うものとして接続さ
れる後述の外部ＲＡＭの種類（例えば、２ＷＥタイプ、
２ＣＡＳタイプ等）が設定されるもので、この入力ポー
トに例えばプルアップ／プルダウンの抵抗Ｒ₁ 又はＲ ₂
で構成される設定手段である設定部２４が接続される。
抵抗Ｒ₁ 又はＲ₂ の抵抗状態で「１」又は「０」の信号
を入力させて設定を行う。

【００１６】さらに、ＭＰＵ２３は周辺回路２５との入
出力を行うバス２６に接続され、バス２６上には、第１
の外部メモリ部である外部ＲＯＭ（例えばマスクＲＯ
Ｍ）２７が可換自在に接続可能とされ、必要に応じて適
宜実装される。また、バス２６上に第２の外部メモリ部
である外部ＲＡＭ（例えば、ＤＲＡＭ）２８が接続され
て実装される。

【００１７】この外部ＲＯＭ２７には、上記内部ＲＯＭ
２３に記憶されている制御プログラムと同等又は異なる
制御内容の制御プログラムの全部又は一部が記憶されて
いる。また、外部ＲＯＭ２７の記憶領域の所定部位（例
えば、ヘッダ又はプログラムの間）に実装状態を識別す
るための識別データ（予め定めたデータ列）が書き込ま
れている。これにより、外部ＲＯＭ２７の実装状態を識
別するプルアップ／プルダウン抵抗等のハードウェアを
必要とせずに識別できる。

【００１８】一方、外部ＲＡＭ２８は、上記内容ＲＯＭ
２３ａに記憶されている制御プログラムが転写され、又
は外部ＲＯＭ２７に記憶されている制御プログラムが転
写されるもので、ロードされた何れかの制御プログラム
に沿って該外部ＲＡＭ２８上で実行される。

【００１９】ここで、図２、図１の適用される磁気ディ
スク装置のブロック図を示す。図２は、記憶装置として
の磁気ディスク装置３１のブロック図を示したもので、
上位装置であるホストコンピュータ３２にインタフェー
ステバイス（例えばスカジーデバイス）３３ａ，３３ｂ
を介して接続される。

【００２０】磁気ディスク装置３１は、インタフェース
回路３４にはＨＤＣ（ハードディスクコントローラ）３
５が接続され、ＨＤＣ３５にはホストコンピュータ３２
よりインタフェース回路３４を介してユーザデータ等が
入力される。また、ＨＤＣ３５には上述のように内部Ｒ
ＯＭ２３ａ及び内部ＲＡＭ２３ｂが内蔵されたＭＰＵ２
３が接続され、ＭＰＵ２３には外部ＲＯＭ２７及び外部
ＲＡＭ２８が設けられる。ＭＰＵ２３にはホストコンピ
ュータ３２よりインタフェース回路３４及びＨＤＣ３５
を介してリード命令、ライト命令等の種々のコマンドが
入力される。なお、設定部２４及びバス２６は省略して
ある。

【００２１】一方、ＨＤＣ３５にはバッファ３６が設け
られ、ＨＤＣ３５に入力されたユーザデータを一担格納
し、ライト時に読み出されて出力し、Ｒ／Ｗ（リード／
ライト）回路３７を介してＲ／Ｗヘッド３８にデータを
供給する。Ｒ／Ｗ回路３７は、図示しないが復調回路、
変調回路を備え、ＭＰＵ２３よりライトゲート信号、リ
ードゲート信号が供給される。

【００２２】また、ＭＰＵ２３はＶＣＭ（ボイスコイル
モータ）ドライバ３９を介してＶＣＭ４０を駆動し、Ｖ
ＣＭ４０はＲ／Ｗヘッド３８を後述する磁気ディスクの
半径方向にシークさせて、所定トラック上に対して情報
の記録／再生を行わせる。さらに、ＭＰＵ２３はＳＰＭ
（スピンドルモータ）ドライバ４１を介してＳＰＭ４２
を駆動させ、ＳＰＭ４２は記憶媒体である磁気ディスク
４３を一定速度で回転させる。

【００２３】そこで、図３に、図１のＭＰＵのアドレス
マップ及び外部ＲＯＭのアドレスマップの一例の説明図
を示す。また、図４に、図１のＭＰＵにおけるプログラ
ムロードのフローチャートを示す。図３に示すＭＰＵ２
３は内部ＲＯＭ２３ａに対応するアドレス５１ａ、外部
ＲＯＭ２７に対応するアドレス５１ｂ及び外部ＲＡＭ２
８に対するアドレス５１ｃを有する。また、外部ＲＯＭ
２７は、上記実装状態の識別データ等が書き込まれたヘ
ッダ５２ａと、制御プログラムが書き込まれた領域５２
ｂとで構成される。

【００２４】ＭＰＵ２３の処理動作は、図４において、
まず各入力ポートを読み出して、内部ＲＡＭ２３ｂに格
納し、上記設定部２４による外部ＲＡＭ２８等の識別を
行う（ステップ（Ｓ）１）。そして、この外部ＲＡＭ２
８の識別によるＲＡＭ（ＤＲＡＭ）コントローラ（ＭＰ
Ｕ２３内に備えられるもので図示されていない）の設定
を行う（Ｓ２）。また、外部ＲＯＭ２７のヘッダ５２ａ
の初期アドレスの設定を行う（Ｓ３）。

【００２５】続いて、外部ＲＯＭ２７におけるヘッダ５
２ａの識別データ、その他の情報の読み出しを行い（Ｓ
４）、当該外部ＲＯＭ２７が有効か、無効かを判断する
（Ｓ５）。外部ＲＯＭ２７が実装されておらず、又は実
装されていてもヘッダ情報が初期設定値と異なる場合
（内部ＲＯＭ２３ａの制御プログラムでの実行を意味す
る）には、外部ＲＯＭ２７は無効となり、内部ＲＯＭ２
３ａに記憶されている制御プログラムを外部ＲＡＭ２８
に転送する（Ｓ６）。外部ＲＡＭ２８上には当該制御プ
ログラムが転写される（図３の転写＃１）。

【００２６】一方、外部ＲＯＭ２７が実装され、かつヘ
ッダ情報が初期設定値と一致したときには該外部ＲＯＭ
２７が有効と判断され、当該外部ＲＯＭ２７の領域５２
ｂに記憶されている制御プログラムを外部ＲＡＭ２８に
転送する（Ｓ７）。外部ＲＡＭ２８上には当該制御プロ
グラムが転写される（図３の転写＃０）。

【００２７】外部ＲＡＭ２８に上記何れかの制御プログ
ラムが転写されると、外部ＲＡＭ２８に転写された前記
プログラムに対してベリファイを行い（Ｓ８）、その後
外部ＲＡＭ２８上のエントリポイントにジャンプ等を行
って制御プログラムの実行、処理を行うものである（Ｓ
９）。

【００２８】このように、初期の内部ＲＯＭ２３ａに記
憶されている制御プログラムに対して、不具合の対策
や、機能追加、変更の必要を生じたときに、改変された
制御プログラムが記憶された外部ＲＯＭ２７を接続、実
装し、又は既に実装されて実行対象の外部ＲＯＭ２７の
制御プログラムを改変する必要が生じたときに外部ＲＯ
Ｍ２７のデータを逐次上書きできるもので、従来のよう
に制御プログラム改変のためのＲＯＭ変換又はＭＰＵ２
３の交換を必要とせず容易かつ安価に行うことができ
る。この場合、類似装置の異なるタイプの間でＭＰＵ２
３を流用することができるようになるものである。

【００２９】また、内部ＲＯＭ２３ａや外部ＲＯＭ２７
の制御プログラムを外部ＲＡＭ２８にロードさせること
から、安価な低速の内部ＲＯＭ２３ａ、外部ＲＯＭ２７
を使用することができ、また本発明のように制御プログ
ラムを転写することから転写後の処理時間の高速化を図
ることができる。

【００３０】さらに、改変した制御プログラムは外部Ｒ
ＡＭ２８上で実行されることから、アドレス値を比較し
て信号出力するようなデータバスを切換接続するような
ハードウェア（コンパレータ、マルチプレクサ等）を必
要とせず、また割込み機能をも必要とせずに、上述の機
能を実現することができ、低コスト化、高速化を図るこ
とができる。

【００３１】また、上述のように外部ＲＯＭ２７の実装
状態を識別データから識別して制御プログラムのロード
を外部ＲＯＭ２７、内部ＲＯＭ２３ａ間で自動的に切り
換えられることから、外部ＲＯＭ２７の識別、切り換え
に関してはプルアップ／プルダウン抵抗等のハードウェ
アを特別に必要とせず、より安価とすることができる。

【００３２】また、設定により複数の種類の外部ＲＡＭ
２８を使用できるようになり、安価なＲＡＭの選択、Ｒ
ＡＭの安定供給を図ることができるものである。次に、
図５に、本発明の第２実施例における外部ＲＯＭのアド
レスマップの説明図を示す。また、図６に、第２実施例
におけるプログラムロードの部分フローチャートを示
す。図５において、ＭＰＵ２３のアドレスマップ５１ａ
〜５１ｃは図３と同様であるが、外部ＲＯＭ２７は、記
憶領域を所定数の分割ブロック６１，６２，６３，…に
分割し、各分割ブロックに少なくともスキップ情報が記
憶されたヘッダ６１ａ，６２ａ，６３ａ，…と制御プロ
グラムか記憶される領域６１ｂ，６２ｂ，６３ｂ，…と
で構成する。

【００３３】なお、先頭のヘッダ６１ａには外部ＲＯＭ
２７の実装状態の識別データが記憶されている。制御プ
ログラムは、処理実行するプログラムの全部又は一部で
あり、各分割ブロック６１，６２，６３，…ごとに基本
的に異なった（又は同じでもよい）制御プログラムが記
憶される。

【００３４】このような外部ＲＯＭ２７は、ＥＰＲＯＭ
やＯＴＰＲＯＭを使用する場合に効果的である。上記制
御プログラムのロードは、外部ＲＯＭ２７の有効、無効
を判断するまでは図４（Ｓ１〜Ｓ６）と同様である。そ
こで、図６において、外部ＲＯＭ２７が有効であると判
断されると、外部ＲＯＭ２７のヘッダ（６１ａ）を読み
出す（Ｓ１１）。読み出したヘッダに含まれるスキップ
情報（ヘッドスキップするか否かの情報）をみてヘッダ
スキップするか否かの判断を行う（Ｓ１２）。

【００３５】例えば、ＭＰＵ２３に各ブロック６１，６
２，６３，…の識別アドレスとして「００ｈ」以外のデ
ータを記憶しておき、このアドレスに基づいてヘッダ６
１ａ，６２ａ，６３ａ，…からデータを読み出し、読み
出しデータが「００ｈ」以外ならば、当該ブロックが有
効と判断し、「００ｈ」ならば無効と判断する。すなわ
ち、無効と判断されると、ヘッダスキップを行うもの
で、転送アドレスを次のブロックにシフトし（Ｓ１
３）、有効となるまでヘッダ読み出しを繰り返す（Ｓ１
１〜Ｓ１３）。

【００３６】そして、当該ブロックが有効と判断される
と、外部ＲＯＭ２７の該当ブロックに記憶されている制
御プログラムを内部ＲＡＭ２３ｂを介して外部ＲＡＭ２
８に転送する（Ｓ１４）。外部ＲＡＭ２８上では、転送
された当該制御プログラムが転写される。なお、外部Ｒ
ＡＭ２８への転写後は図４のＳ８以降と同様である。

【００３７】ここで、図７に、第２実施例における外部
ＲＯＭのブロック変更の説明図を示す。外部ＲＯＭ２７
は、ＯＴＰＲＯＭ又はＥＰＲＯＭの場合には各ワードの
各ビットを「１」から「０」に変化させる方向であれ
ば、複数回書き直すことができるもので、例えば特定の
ビットが「１」のときに当該ブロックが有効であるとす
るところ、「０」のときに有効であるように対応させる
ものとして上書きすることにより有効なブロックを変更
することが可能になるものである。

【００３８】例えば、図７（Ａ）に示す所定のブロック
のデータ「ＦＦｈ」のときに、変更又は別種の制御プロ
グラムにしたい場合には上記「ＦＦｈ」データに、図７
（Ｂ）に示すように上書きし、さらにスキップ先のブロ
ックに変更又は別種の制御プログラムを上書きするもの
である。

【００３９】このように、制御プログラムの改変に際し
て、外部ＲＯＭにＯＴＰＲＯＭのようなメモリを用いる
ことにより、逐次上書きを行うことができ、安価かつ容
易にプログラム改変を行うことができるものである。

【００４０】

【発明の効果】以上のように請求項１乃至３の発明によ
れば、内部に制御内容が記憶された内部メモリ部を備え
た演算処理部が、可換自在に実行される第１の外部メモ
リ部に書き込まれた識別データを読み込んで実装状態を
判断し、該第１の外部メモリ部の実装時に単一領域又は
スキップ情報が書き込まれた分割ブロックに記憶された
制御内容を、適宜設定手段で特定された所定種類の第２
の外部メモリ部に転写し、非実装時に内部メモリ部の制
御内容を該第２のメモリ部に転写して実行させることに
より、実行させる制御内容の改変時に第１の外部メモリ
部を実装し、又は交換するのみで足り、容易かつ低コス
トで制御内容を改変することができる。

【００４１】請求項４の発明によれば、第１の外部メモ
リ部を実質的に所定回数書き換え自在とし、制御内容の
改変時に逐次上書きを行わせることにより、制御内容の
改変を容易かつ低コストで行うことができる。請求項５
の発明によれば、上記第１の外部メモリ部、第２の外部
メモリ部及び演算処理部を、記憶媒体に対して情報の記
録／再生を行う制御手段に設けることにより、記憶媒体
に対する記録／再生の制御内容の改変を容易かつ低コス
トで行うことができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の主要構成図である。

【図２】図１の適用される磁気ディスク装置のブロック
図である。

【図３】図１のＭＰＵのアドレスマップ及び外部ＲＡＭ
のアドレスマップの一例の説明図である。

【図４】図１のＭＰＵのプログラムロードのフローチャ
ートである。

【図５】本発明の第２実施例における外部ＲＯＭのアド
レスマップの説明図である。

【図６】第２実施例におけるプログラムロードの部分フ
ローチャートである。

【図７】第２実施例における外部ＲＯＭのブロック変更
の説明図である。

【図８】従来のプログラム実行の説明図である。

【符号の説明】

２１ 記憶装置 ２３ ＭＰＵ ２３ａ 内部ＲＯＭ ２３ｂ 内部ＲＡＭ ２４ 設定部 ２７ 外部ＲＯＭ ２８ 外部ＲＡＭ ３１ 磁気ディスク装置

Claims (5)

【特許請求の範囲】
1. 【請求項１】 制御プログラム／データの制御内容が記
   憶され、該制御内容を読み出して処理を行う記憶装置に
   おいて、 所定の領域に実装状態の識別データが書き込まれている
   と共に、前記制御プログラム／データ又は該制御プログ
   ラム／データと異なる制御プログラム／データの制御内
   容が記憶されたものであって、外部より可換自在に実装
   される第１の外部メモリ部と、 該制御プログラム／データの制御内容又は異なる上記制
   御内容が転写され、何れかの該制御内容の実行が行われ
   る第２の外部メモリと、 内部に前記制御プログラム／データの制御内容が記憶さ
   れた内部メモリ部を少なくとも備え、起動時に、該第１
   の外部メモリ部の識別データの読み込みにより該第１の
   外部メモリ部の実装状態を判断し、当該第１の外部メモ
   リ部の実装時に該第１の外部メモリ部に記憶された制御
   内容を該第２の外部メモリ部に転写し、該第１の外部メ
   モリ部の非実装時に該内部メモリ部の制御内容を該第１
   の外部メモリ部に転写して第２の外部メモリ部上で何れ
   かの該制御内容の実行を行わせる演算処理部と、 を有することを特徴とする記憶装置。
2. 【請求項２】 請求項１において、異なる種類の前記第
   ２の外部メモリ部が接続可能であって、前記演算処理部
   に該第２の外部メモリ部の種類を特定する設定手段が設
   けられることを特徴とする記憶装置。
3. 【請求項３】 請求項１又は２において、前記第１の外
   部メモリ部の記憶領域を、所定数の分割ブロックに分割
   して該分割ブロックごとにスキップ情報を記憶させ、前
   記演算処理部が該スキップ情報による該当の該分割ブロ
   ックに記憶された前記制御内容を前記第２の外部メモリ
   部に転写させてなることを特徴とする記憶装置。
4. 【請求項４】 請求項３記載の第１の外部メモリ部にお
   いて、記憶されている内容の一部を逐次上書きすること
   により前記制御内容の改変を自在としてなることを特徴
   とする記憶装置。
5. 【請求項５】 請求項１〜４の何れか一項に記載の第１
   の外部メモリ部、第２の外部メモリ部、及び演算処理部
   が、所定の記憶媒体を有して外部からの指示でヘッドに
   より情報の記録／再生を行わせる制御手段に設けられる
   ことを特徴とする記憶装置。