JPH0992802A - SOI substrate and manufacturing method thereof - Google Patents
SOI substrate and manufacturing method thereofInfo
- Publication number
- JPH0992802A JPH0992802A JP24455695A JP24455695A JPH0992802A JP H0992802 A JPH0992802 A JP H0992802A JP 24455695 A JP24455695 A JP 24455695A JP 24455695 A JP24455695 A JP 24455695A JP H0992802 A JPH0992802 A JP H0992802A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- soi
- silicon oxide
- oxide film
- soi substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 バルクIC生産工程に投入できるSOI基板
とその製造方法を提供する。
【解決手段】 第1のサブストレート1の内側面1aに
酸化シリコン膜4を介して、第2のサブストレート5を
貼着し、第2のサブストレート5の外側面5cを粗面5
aとした。
【効果】 第2のサブストレート5の外側面5cが粗面
化されているので、真空吸着をした場合の切り離しがス
ムースにできる。
(57) Abstract: An SOI substrate that can be put into a bulk IC production process and a manufacturing method thereof are provided. A second substrate (5) is attached to an inner surface (1a) of a first substrate (1) via a silicon oxide film (4), and an outer surface (5c) of the second substrate (5) is roughened (5).
a. [Effect] Since the outer surface 5c of the second substrate 5 is roughened, the separation can be done smoothly when vacuum suction is performed.
Description
【0001】[0001]
【発明の属する技術分野】本発明はSOI(Silic
on on Insulator)基板及びその製造方
法に関し、詳しくは、半導体装置の1種であるサブスト
レートを貼着して形成されるSOI基板及びSOI基板
の製造方法に関するものである。The present invention relates to SOI (Silic).
More specifically, the present invention relates to an SOI substrate formed by adhering a substrate, which is one type of semiconductor device, and a method for manufacturing the SOI substrate.
【0002】[0002]
【従来の技術】従来より、ICを構成する半導体装置は
サブストレート上にICを構成する素子領域を設け、素
子領域間を分離するために溝を堀り、そこにSiO
2 (酸化シリコン)を埋め込む構造が採られている。以
下この種ICをバルク型ICと称するが、この種ICで
は素子領域間にSiO2 が存在するだけで、その下側で
はサブストレートで結合されているため、完全な分離が
できていないと云う問題があった。2. Description of the Related Art Conventionally, a semiconductor device forming an IC is provided with an element region forming the IC on a substrate, a groove is formed to separate the element regions, and SiO is formed therein.
2 (silicon oxide) is embedded. Hereinafter, this type of IC will be referred to as a bulk type IC. However, in this type of IC, it is said that SiO 2 exists only between the element regions and is bonded to the substrate on the lower side, so that complete separation is not possible. There was a problem.
【0003】最近この種バルク型ICに代えて、SOI
型ICが登場してきた。このSOI型ICによれば、素
子間の分離が完全となり、またソフトエラーやCMOS
トランジスタに特有なラッチアップの抑制が可能になる
ことが知られている。そのため、比較的早くから500
nm程度のSi活性層の厚さのSOI構造によってCM
OS.LSIの高速、高信頼性化の研究が行われてき
た。Recently, in place of this type of bulk type IC, SOI
Type IC has appeared. According to this SOI type IC, isolation between elements becomes complete, soft error and CMOS
It is known that it is possible to suppress latch-up peculiar to transistors. Therefore, 500
CM with an SOI structure with a Si active layer thickness of about nm
OS. Research has been conducted on high speed and high reliability of LSI.
【0004】さらに最近、SOI表面Si層を100n
m程度にまで薄く、またチャネルの不純物濃度も比較的
低い状態に制御して、ほぼSi活性層全体が空乏化する
ような条件にすると、短チャネル効果の抑制やMOSト
ラジスタの電流駆動能力の向上などさらに優れた性能が
得られることがわかってきた。More recently, an SOI surface Si layer of 100n has been formed.
If the condition is set so that the entire Si active layer is depleted by controlling the impurity concentration of the channel to be relatively low to about m, the short channel effect is suppressed and the current drive capability of the MOS transistor is improved. It has been found that even better performance can be obtained.
【0005】このSOI層の形成方法として、近年はS
IMOX(Separationby Implant
ed Oxgen)法とウェハ貼り合わせ法が実用化さ
れつつある。しかしながら、これら2つの方法には、現
時点では夫々一長一短があり、SIMOX法ではSOI
膜厚の均一性が優れている反面、埋め込み酸化膜界面の
平坦性が悪くトランジスタの信頼性に問題が残る。一
方、ウェハ貼り合わせ法にて作成したSOI基板は、埋
め込み酸化膜界面の特性は良いが、特に薄いSi膜厚で
の膜厚均一性に問題がある。ここでウェハ貼り合わせ法
にてSOI基板を作成するプロセスステップは、概略以
下のごときフローにて行われている。In recent years, as a method of forming this SOI layer, S
IMOX (Separation by Implant)
The ed Oxgen) method and the wafer bonding method are being put to practical use. However, each of these two methods has merits and demerits at the present time, and the SIMOX method uses SOI.
Although the uniformity of the film thickness is excellent, the flatness of the buried oxide film interface is poor and the reliability of the transistor remains a problem. On the other hand, the SOI substrate prepared by the wafer bonding method has good characteristics at the buried oxide film interface, but there is a problem in the film thickness uniformity especially in the case of a thin Si film thickness. Here, the process steps for producing an SOI substrate by the wafer bonding method are performed by the following flow.
【0006】このフローを図4〜図5を参照しつつ説明
する。まず、シリコンから成る第1のサブストレート1
上にリソグラフィ法にてフォトレジストパターン2を形
成し、リアクティブイオンエッチング(RIE)する
(図4(a)参照)。次いで、剥離液に浸漬するか、プ
ラズマアッシング法によりレジスト膜を剥離する(図4
(b)参照)。その結果第1のサブストレート1上に凹
部3が形成される。This flow will be described with reference to FIGS. First, the first substrate 1 made of silicon
A photoresist pattern 2 is formed thereon by a lithography method, and reactive ion etching (RIE) is performed (see FIG. 4A). Then, the resist film is stripped by dipping in a stripping solution or by plasma ashing (FIG. 4).
(B)). As a result, the concave portion 3 is formed on the first substrate 1.
【0007】次いで、その上にCVD(Chemica
l Vapor Deposition)法にて酸化シ
リコン(SiO2 )膜4を堆積する(図4(c)参
照)。この時、凹部3に堆積した酸化シリコン膜4は後
の工程で用いられるストッパー部3aと成る。次いで、
酸化シリコン膜4表面の平坦化研磨を行う(図4(d)
参照)。Then, a CVD (Chemica)
A silicon oxide (SiO 2 ) film 4 is deposited by the 1 Vapor Deposition method (see FIG. 4C). At this time, the silicon oxide film 4 deposited on the concave portion 3 becomes the stopper portion 3a used in a later step. Then
The surface of the silicon oxide film 4 is flattened and polished (FIG. 4D).
reference).
【0008】次いで、シリコンから成り、両面が鏡面加
工された、厚さムラの少ない支持基板(第2のサブスト
レート)5を酸化シリコン膜4の表面に加熱により貼着
する(図5(e)参照)。Next, a support substrate (second substrate) 5 made of silicon and having both surfaces mirror-finished and having a small thickness unevenness is attached to the surface of the silicon oxide film 4 by heating (FIG. 5 (e)). reference).
【0009】次いで、第1のサブストレート1の下面
を、研削し略ウェハ1枚分の厚みにまで研削する(図5
(f)参照)。次いで、第1のサブストレート1の下面
を研磨する。研磨は硬度の大な酸化シリコン膜4のスト
ッパー部3aの表面まで行うことにより、第1のサブス
トレート1の下面に多数のSOI領域6を形成する(図
5(g)参照)。Next, the lower surface of the first substrate 1 is ground to a thickness of about one wafer (FIG. 5).
(See (f)). Then, the lower surface of the first substrate 1 is polished. The polishing is performed up to the surface of the stopper portion 3a of the silicon oxide film 4 having high hardness, so that many SOI regions 6 are formed on the lower surface of the first substrate 1 (see FIG. 5G).
【0010】以上述べた加工工程による、貼り合わせ法
によりSOI基板が製造されるが、この加工工程におい
て、行われる研削、研磨工程では、加工の基準面を支持
基板5の一面としており、その面は鏡面であるので、L
SIを形成するための後の工程で以下のような問題が生
じる。An SOI substrate is manufactured by the bonding method according to the processing steps described above. In the grinding and polishing steps performed in this processing step, the reference surface for processing is one surface of the support substrate 5, and the surface thereof is used. Is a mirror surface, so L
The following problems occur in the subsequent steps for forming SI.
【0011】大気中でSOI基板を搬送する場合、SO
I基板の裏面を真空チャックにて把持した場合、切り離
しが困難となる。即ちウェハの鏡面と真空チャックが密
着してしまい真空を切ったあとの、空気の流入を困難に
する、その結果搬送エラーを引き起こす。When the SOI substrate is transported in the atmosphere, the SO
When the back surface of the I substrate is held by a vacuum chuck, it becomes difficult to separate it. That is, the mirror surface of the wafer and the vacuum chuck come into close contact with each other, making it difficult for air to flow in after the vacuum is cut off, resulting in a transfer error.
【0012】また、SOI基板の温度をサセプター等に
吸着して、そこから熱伝導によってコントロールする装
置の場合は、SOI基板裏面の状態によってサセプター
の温度を同じにしても、SOI基板の温度は異なること
になる。よって、通常のバルク基板の裏面の状態で最適
なプロセス条件を与えても、鏡面のSOI基板に当ては
まることにならない。Further, in the case of an apparatus in which the temperature of the SOI substrate is adsorbed on a susceptor or the like and is controlled by heat conduction from there, the temperature of the SOI substrate differs depending on the state of the back surface of the SOI substrate even if the temperature of the susceptor is the same. It will be. Therefore, even if the optimum process condition is given to the back surface of a normal bulk substrate, it does not apply to a mirror-finished SOI substrate.
【0013】[0013]
【発明が解決しようとする課題】そこで本発明の課題
は、係る既存のバルク基板にて調整、条件が設定された
製造ラインでも搬送、加熱に際しトラブルを生じないS
OI基板及びその製造方法を提供することである。Therefore, an object of the present invention is to prevent troubles in carrying and heating even in a manufacturing line in which adjustments and conditions are set in the existing bulk substrate.
An OI substrate and a manufacturing method thereof.
【0014】[0014]
【課題を解決するための手段】かかる課題を解決するた
めに請求項1の発明に係るSOI基板は、第1のサブス
トレートに酸化シリコン膜を介して第2のサブストレー
トを貼着して成る基板の第2のサブストレートの外側面
を粗面とした構成とし、真空チャック等で把持した後の
切り離しを容易とした。In order to solve such a problem, an SOI substrate according to the invention of claim 1 is formed by adhering a second substrate to a first substrate through a silicon oxide film. The outer surface of the second substrate of the substrate is made rough so that it can be easily separated after being gripped by a vacuum chuck or the like.
【0015】請求項2に係るSOI基板は、前記第2の
サブストレートの外側面を粗面化加工により、形成して
成る、請求項1に記載のSOI基板の構成とし、真空チ
ャック等で把持した後の切り離しを容易とした。An SOI substrate according to a second aspect of the present invention has the structure of the SOI substrate according to the first aspect, in which the outer surface of the second substrate is formed by roughening, and is gripped by a vacuum chuck or the like. It was easy to separate after doing.
【0016】請求項3に係るSOI基板は、前記第2の
サブストレートの外側面にポリシリコンを堆積して粗面
化して成る、請求項1に記載のSOI基板の構成とし、
真空チャック等で把持した後の切り離しを容易とした。The SOI substrate according to claim 3 has the structure of the SOI substrate according to claim 1, wherein polysilicon is deposited on the outer surface of the second substrate to roughen the surface.
The separation after gripping with a vacuum chuck was made easy.
【0017】請求項4に係るSOI基板の製造方法の構
成は、第1のサブストレートの内側面に凹部を形成し、
内側面に酸化シリコン膜を堆積し、酸化シリコン膜を研
磨し、酸化シリコン膜の研磨面に第2のサブストレート
を貼着し、第1のサブストレートの外側面を研削し、第
2のサブストレートの外側面を粗面化し、第1のサブス
トレートの外側面を研磨する工程より構成し、真空チャ
ック等で把持した後の切り離しを容易とした。According to a fourth aspect of the method of manufacturing an SOI substrate of the present invention, a recess is formed on the inner surface of the first substrate,
A silicon oxide film is deposited on the inner surface, the silicon oxide film is polished, a second substrate is attached to the polished surface of the silicon oxide film, the outer surface of the first substrate is ground, and the second substrate is ground. The outer surface of the straight was roughened, and the outer surface of the first substrate was polished to facilitate separation after gripping with a vacuum chuck or the like.
【0018】[0018]
【発明の実施の形態】以下、図1〜図3を参照して、本
発明のSOI基板及びその製造方法の構成とその作用に
ついて説明する。BEST MODE FOR CARRYING OUT THE INVENTION The structure and operation of an SOI substrate and a method of manufacturing the same according to the present invention will be described below with reference to FIGS.
【0019】実施の形態例1 図1〜図2は本発明に係るSOI基板の各工程に沿った
ウェハの側断面図である。まず、シリコンから成る第1
のサブストレート1上にリソグラフィ法にてフォトレジ
ストパターン2を形成し、リアクティブイオンエッチン
グ(RIE)する(図1(a)参照)。次いで、剥離液
に浸漬するか、プラズマアッシング法によりレジスト膜
を剥離する(図1(b)参照)、その結果第1のサブス
トレート上に凹部3が形成される。Embodiment 1 FIG. 1 to FIG. 2 are side sectional views of a wafer along each step of an SOI substrate according to the present invention. First, the first made of silicon
A photoresist pattern 2 is formed on the substrate 1 by a lithography method, and reactive ion etching (RIE) is performed (see FIG. 1A). Then, the resist film is peeled off by dipping in a peeling solution or by plasma ashing (see FIG. 1B), and as a result, the concave portion 3 is formed on the first substrate.
【0020】次いで、その上にCVD(Chemica
l Vapor Deposition)法にて酸化シ
リコン(SiO2 )膜4を堆積する(図1(c)参
照)。この時、凹部3に堆積した酸化シリコン膜4は後
の工程で用いられるストッパー部3aと成る。次いで、
酸化シリコン膜4表面の平坦化研磨を行う(図1(d)
参照)。Then, a CVD (Chemica)
A silicon oxide (SiO 2 ) film 4 is deposited by the 1 Vapor Deposition method (see FIG. 1C). At this time, the silicon oxide film 4 deposited on the concave portion 3 becomes the stopper portion 3a used in a later step. Then
The surface of the silicon oxide film 4 is flattened and polished (FIG. 1D).
reference).
【0021】次いで、シリコンから成り、両面が鏡面加
工された、厚さムラの少ない支持基板(第2のサブスト
レート)5の内側面5dを酸化シリコン膜4の表面に加
熱により貼着する(図2(e)参照)。次いで、第1の
サブストレート1の外側面1aを研削し略ウェハ1枚分
の厚みにまで研削する(図2(f)参照)。この時、S
OI層は、ウェハ全体を通じて研削によるダメージの入
る4μm以上は少なくとも、最初の第1のサブストレー
ト1が残るような厚さに研削する。Next, the inner surface 5d of the support substrate (second substrate) 5 made of silicon and having both surfaces mirror-finished and having a small thickness unevenness is attached to the surface of the silicon oxide film 4 by heating (FIG. 2 (e)). Next, the outer surface 1a of the first substrate 1 is ground to a thickness of about one wafer (see FIG. 2 (f)). At this time, S
The OI layer is ground to a thickness of at least 4 μm which causes damage due to grinding throughout the wafer so that the first first substrate 1 remains.
【0022】次いで、第2のサブストレート5の外側面
5cをラッピング、サンドブラスト等により表面粗度♯
1200程度に粗面化加工を行う(図2(g)参照)。
次いで、第1のサブストレート1の外側面1aを研磨す
る。研磨は硬度の大な酸化シリコン膜4のストッパー部
3aの表面まで行うことにより、第1のサブストレート
1の外側面に多数のSOI領域6を形成する(図2
(h)参照)。この場合、研磨はウェハの表面を基準に
行われる為、第2のサブストレート5の凹凸が研磨の面
内均一性に与える影響は少なくない。この影響を逓減す
るために、研磨を先に行ってからウェハ表面に保護用の
レジスト等塗布してからラッピング加工等を施しても良
い。Then, the outer surface 5c of the second substrate 5 is lapped, sandblasted or the like to obtain a surface roughness #.
Roughening is performed to about 1200 (see FIG. 2G).
Next, the outer surface 1a of the first substrate 1 is polished. Polishing is performed up to the surface of the stopper portion 3a of the silicon oxide film 4 having a high hardness to form a large number of SOI regions 6 on the outer surface of the first substrate 1 (FIG. 2).
(See (h)). In this case, since the polishing is performed on the basis of the surface of the wafer, the unevenness of the second substrate 5 has a considerable influence on the in-plane uniformity of the polishing. In order to reduce this effect, polishing may be performed first, and then a protective resist or the like may be applied to the wafer surface, followed by lapping.
【0023】実施の形態例2 次に、図3を参照して本発明に係るSOI基板及びその
製造方法の実施の形態例2を説明する。図3はSOI基
板の製造方法の各工程におけるウェハの側断面図であ
る。但し、第1のサブストレートの研削工程(f)まで
は実施の形態例1と同様であるので説明は省略する。図
3(g)の工程では、支持基板5の外側面5cにポリシ
リコン膜5bをCVD(Chemical Vapor
Deposition)法等により1.0μm程度堆
積する、このポリシリコン膜5bは堆積温度条件を選ぶ
ことにより表面が粗面となる。Second Embodiment Next, a second embodiment of the SOI substrate and the manufacturing method thereof according to the present invention will be described with reference to FIG. FIG. 3 is a side sectional view of a wafer in each step of the method of manufacturing an SOI substrate. However, since the steps up to the first substrate grinding step (f) are the same as those in the first embodiment, the description thereof will be omitted. In the step of FIG. 3G, a polysilicon film 5b is formed on the outer surface 5c of the support substrate 5 by CVD (Chemical Vapor).
Deposition method or the like is used to deposit about 1.0 μm. This polysilicon film 5b has a rough surface by selecting deposition temperature conditions.
【0024】次いで、第1のサブストレートの外側面1
aを実施の形態例1と同様に研磨する(図3(h)参
照)。Next, the outer surface 1 of the first substrate
A is polished in the same manner as in Embodiment 1 (see FIG. 3 (h)).
【0025】[0025]
【発明の効果】以上の説明から明らかなように、本発明
によるSOI基板によれば、その一面が粗面化されてい
るので、真空チャック等で把持した場合の切り離しが速
やかにでき、また従来のバルク基板の製造ラインにも特
別な温度条件等を設定せずに投入することができる。As is clear from the above description, according to the SOI substrate of the present invention, one surface thereof is roughened, so that it can be quickly separated when gripped by a vacuum chuck or the like. It can be put into the bulk substrate production line without any special temperature conditions.
【図1】 本発明の実施の形態例1のSOI基板の製造
方法の(a)〜(d)工程におけるウェハの側断面図で
ある。FIG. 1 is a side sectional view of a wafer in steps (a) to (d) of a method for manufacturing an SOI substrate according to a first embodiment of the present invention.
【図2】 本発明の実施の形態例1のSOI基板の製造
方法の(e)〜(h)工程におけるウェハの側断面図で
ある。FIG. 2 is a side sectional view of a wafer in steps (e) to (h) of the method for manufacturing an SOI substrate according to the first embodiment of the present invention.
【図3】 本発明の実施の形態例2のSOI基板の製造
方法の(e)〜(h)工程におけるウェハの側断面図で
ある。FIG. 3 is a side sectional view of a wafer in steps (e) to (h) of the method for manufacturing an SOI substrate according to the second embodiment of the present invention.
【図4】 従来のSOI基板の製造方法の(a)〜
(d)工程におけるウェハの側断面図である。FIG. 4A to 4A of a conventional method for manufacturing an SOI substrate.
It is a sectional side view of a wafer in a (d) process.
【図5】 従来のSOI基板の製造方法の(e)〜
(g)工程におけるウェハの側断面図である。FIG. 5 (e) of a conventional method for manufacturing an SOI substrate
It is a sectional side view of a wafer in a (g) process.
1 第1のサブストレート 1a 外側面 1b 内側面 2 フォトレジストパターン 3 凹部 3a ストッパー部 4 酸化シリコン膜 5 支持基板(第2のサブストレート) 5a 粗面 5b ポリシリコン膜 5c 外側面 5d 内側面 6 SOI領域 1 First Substrate 1a Outer Side 1b Inner Side 2 Photoresist Pattern 3 Recess 3a Stopper 4 Silicon Oxide Film 5 Supporting Substrate (Second Substrate) 5a Rough Surface 5b Outer Side 5d Inner Side 6 SOI region
Claims (4)
を介して第2のサブストレートを貼着した構造を有する
SOI基板の第2のサブストレートの外側面を粗面とし
て成るSOI基板。1. An SOI substrate in which an outer surface of a second substrate is a rough surface, which is an SOI substrate having a structure in which a second substrate is attached to a first substrate via a silicon oxide film.
面化加工により形成して成る、請求項1に記載のSOI
基板。2. The SOI according to claim 1, wherein the outer surface of the second substrate is formed by roughening.
substrate.
リシリコンを堆積して粗面化して成る、請求項1に記載
のSOI基板。3. The SOI substrate according to claim 1, wherein polysilicon is deposited on the outer surface of the second substrate and roughened.
形成し、 前記内側面に酸化シリコン膜を堆積し、 前記酸化シリコン膜を研磨し、 前記酸化シリコン膜の研磨面に第2のサブストレートを
貼着し、 前記第1のサブストレートの外側面を研削し、 前記第2のサブストレートの外側面を粗面化し、 前記第1のサブストレートの外側面を研磨する工程より
成る、SOI基板の製造方法。4. A recess is formed on the inner surface of the first substrate, a silicon oxide film is deposited on the inner surface, the silicon oxide film is polished, and a second substrate is formed on the polished surface of the silicon oxide film. A step of laminating a straight surface, grinding the outer surface of the first substrate, roughening the outer surface of the second substrate, and polishing the outer surface of the first substrate; Substrate manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24455695A JPH0992802A (en) | 1995-09-22 | 1995-09-22 | SOI substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24455695A JPH0992802A (en) | 1995-09-22 | 1995-09-22 | SOI substrate and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992802A true JPH0992802A (en) | 1997-04-04 |
Family
ID=17120473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24455695A Pending JPH0992802A (en) | 1995-09-22 | 1995-09-22 | SOI substrate and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992802A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288556A (en) * | 2007-04-18 | 2008-11-27 | Shin Etsu Chem Co Ltd | Manufacturing method of bonded substrate |
| JP2009246323A (en) * | 2008-04-01 | 2009-10-22 | Shin Etsu Chem Co Ltd | Production process for soi substrate |
| JP2009246320A (en) * | 2008-04-01 | 2009-10-22 | Shin Etsu Chem Co Ltd | Production process of soi substrate |
| JP2010262985A (en) * | 2009-04-30 | 2010-11-18 | Shin-Etsu Chemical Co Ltd | Method for manufacturing a roughened substrate |
-
1995
- 1995-09-22 JP JP24455695A patent/JPH0992802A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288556A (en) * | 2007-04-18 | 2008-11-27 | Shin Etsu Chem Co Ltd | Manufacturing method of bonded substrate |
| JP2009246323A (en) * | 2008-04-01 | 2009-10-22 | Shin Etsu Chem Co Ltd | Production process for soi substrate |
| JP2009246320A (en) * | 2008-04-01 | 2009-10-22 | Shin Etsu Chem Co Ltd | Production process of soi substrate |
| JP2010262985A (en) * | 2009-04-30 | 2010-11-18 | Shin-Etsu Chemical Co Ltd | Method for manufacturing a roughened substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067386B2 (en) | Creation of high mobility channels in thin-body SOI devices | |
| US6136666A (en) | Method for fabricating silicon-on-insulator wafer | |
| JP2831745B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101151458B1 (en) | Method for manufacturing bonded wafer and bonded wafer | |
| JPH06132184A (en) | Bonded wafer structure with buried insulating layer | |
| JP2006148066A (en) | Method for manufacturing germanium-on-insulator (GeOI) type wafer | |
| JP3632531B2 (en) | Manufacturing method of semiconductor substrate | |
| CN100401499C (en) | Method of fabricating structures including a chemically resistant protective layer and separable structures | |
| US5449638A (en) | Process on thickness control for silicon-on-insulator technology | |
| JPH0992802A (en) | SOI substrate and manufacturing method thereof | |
| JPH0794675A (en) | Semiconductor manufacturing equipment | |
| US7695564B1 (en) | Thermal management substrate | |
| CN119361528A (en) | SOI substrate including intermediate semiconductor layer and preparation method thereof | |
| JP2552936B2 (en) | Dielectric isolation substrate and semiconductor integrated circuit device using the same | |
| JPS60149146A (en) | Manufacture of semiconductor device | |
| JPH04199632A (en) | Soi wafer and manufacture thereof | |
| JPH02237121A (en) | Manufacture of semiconductor device | |
| CN100423265C (en) | Fabrication method of three-dimensional complementary metal-oxide-semiconductor transistor | |
| US6613643B1 (en) | Structure, and a method of realizing, for efficient heat removal on SOI | |
| JP2004096044A (en) | Substrate and method of manufacturing the same | |
| JPS61144036A (en) | Semiconductor device and manufacture thereof | |
| JPH02237120A (en) | Semiconductor device and its manufacture | |
| CN120473433A (en) | A method for preparing SOI silicon wafer and SOI silicon wafer | |
| JPS61144037A (en) | Semiconductor device and manufacture thereof | |
| JPH06151572A (en) | Dielectric-isolation substrate and its manufacture |