JPH0993618A - 外部入力信号の信号形式判別回路 - Google Patents

Abstract

(57)【要約】 【構成】 ＬＰＦ１２，平滑化回路１４および閾値比較
回路１６によって識別制御信号に含まれるＮＲＺ信号の
ディジタルデータが生成され、これに含まれるビット値
“１”が判別回路５０に含まれるカウンタによってカウ
ントされる。一方、水平同期信号および垂直同期信号が
標準／非標準判別回路５６に与えられ、これによって水
平ドット数および垂直ライン数がそれぞれ９１０および
２６２．５であるかどうか判別され、判別結果が判別回
路５０に与えられる。判別回路５０はこれらの入力信号
に基づいて映像信号の信号形式を判別する。 【効果】 識別制御信号に含まれるＮＲＺ信号と水平同
期信号および垂直同期信号とに基づいて信号形式を判別
するようにしたため、家庭用ＶＴＲからの再生信号につ
いても信号形式を判別できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は外部入力信号の信号形
式判別回路に関し、特にたとえばＥＤＴＶII信号に含ま
れる識別制御信号のうちのＮＲＺ信号を利用して外部入
力信号の信号形式を判別する、外部入力信号の信号形式
判別回路に関する。

【０００２】

【従来の技術】ＥＤＴＶII放送波に挿入されている識別
制御信号の仕様については、「第２世代ＥＤＴＶ方式検
討報告書」（放送技術開発協議会）に紹介されている。
この報告書によれば、識別制御信号は各フィールドの画
面最上端の第２２Ｈおよび第２８５Ｈに挿入され、図９
（Ｉ）に示す２７ビットの領域（Ｂ１〜Ｂ２７）のう
ち、Ｂ１およびＢ２にリファレンス信号が割り当てら
れ、Ｂ３〜Ｂ２３に識別信号が割り当てられ、そしてＢ
２５〜Ｂ２７に確認信号が割り当てられる。Ｂ１〜Ｂ５
はＮＲＺ信号であり、Ｂ６〜Ｂ２３はｆ_SC変調信号（ｆ
_SC：カラーサブキャリア）であり、Ｂ２５〜Ｂ２７は４
ｆ_SC／７変調信号である。また、ｆ_SC変調波形は、識別
コマンドが“０”のときカラーバースト位相と同相（π
相）となり、識別コマンドが“１”のときカラーバース
ト位相と逆相（０相）となる。

【０００３】このような識別制御信号を復調する復調回
路の一例が同報告書のｐ６８に開示されている。

【０００４】

【発明が解決しようとする課題】しかし、この報告書に
は、家庭用ＶＴＲから再生されたＥＤＴＶII信号の判別
については何らの説明もなされておらず、家庭用ＶＴＲ
からの再生信号がＥＤＴＶII信号であるかＮＴＳＣ信号
であるかを判別することは困難であった。すなわち、ビ
デオテープには識別制御信号のうちＮＲＺ信号しか正常
に記録されないため、信号判別にはＮＲＺ信号しか用い
ることができず、報告書の説明だけでは家庭用ＶＴＲか
らの再生信号の信号形式の判別は困難であった。

【０００５】それゆえに、この発明の主たる目的は、家
庭用ＶＴＲから再生された信号の形式を適切に判別する
ことができる、外部入力信号の信号形式判別回路を提供
することである。

【０００６】

【課題を解決するための手段】この発明は、外部入力信
号の所定周波数成分のディジタルデータを生成するディ
ジタルデータ生成手段、ディジタルデータの所定ビット
値をカウントする第１カウント手段、および第１カウン
ト手段の第１カウント値に基づいて外部入力信号の信号
形式を判別する判別手段を備える、外部入力信号の信号
形式判別回路である。

【０００７】

【作用】ディジタルデータ生成手段によって、外部入力
信号の所定周波数成分のディジタルデータが生成され、
これに含まれるたとえばビット値“１”が第１カウント
手段によってカウントされる。判別手段は、第１カウン
ト値がたとえば“３”であれば、その外部入力信号をＥ
ＤＴＶII信号と判別する。外部入力信号が家庭用ＶＴＲ
から再生された識別制御信号である場合、ディジタルデ
ータ生成手段はその識別制御信号に含まれるＮＲＺ信号
のディジタルデータを生成し、第１カウント手段はディ
ジタルデータのうちビット値“１”をカウントする。こ
こで、ＮＲＺ信号については第１カウント値は“３”と
なるため、判別手段は外部入力信号をＥＤＴＶII信号と
判別する。一方、外部入力信号が家庭用ＶＴＲから再生
されたＮＴＳＣ信号である場合、第１カウント値は
“３”とならないため、判別手段は外部入力信号をＮＴ
ＳＣ信号と判別する。

【０００８】

【発明の効果】この発明によれば、所定周波数成分のデ
ィジタルデータの所定ビット値をカウントし、そのカウ
ント値に基づいて信号形式を判別するようにしたため、
家庭用ＶＴＲから再生された識別制御信号に含まれるＮ
ＲＺ信号のみで再生信号の信号形式を判別できる。

【０００９】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。

【００１０】

【実施例】図１を参照して、この実施例のテレビジョン
信号受信装置１０は０．５ＭＨｚのＬＰＦ１２を含む。
ＥＤＴＶII信号の第２２Ｈおよび第２８５Ｈに含まれる
かつ図９（Ｉ）に示す識別制御信号が入力されたとき、
ＬＰＦ１２はそのＢ１〜Ｂ５に含まれるＮＲＺ信号を抽
出する。ＮＲＺ信号は、平滑回路１４で平滑されかつ閾
値比較回路１６で閾値と比較されることによって、ディ
ジタルデータに変換され、これによって、閾値比較回路
１６から図９（Ａ）に示すパルスＡ（ディジタルデー
タ）が出力される。識別制御信号のＢ６〜Ｂ２３に含ま
れるかつ図２（Ｂ）に示すｆ_SC変調信号は３．５８ＭＨ
ｚのＢＰＦ１８を介してｆ_SC復調回路２０に与えられ
る。ｆ_SC復調回路２０では、ｆ_SC変調信号が図２（Ａ）
に示す復調キャリア（ｆ_SC）によって復調されるととも
に、復調波のカラーバースト信号に対する位相に従って
識別コマンドに応じた波形に変換される。ｆ_SC復調回路
２０はこの変換信号を復調信号として出力する。０．５
ＭＨｚのＬＰＦ２２は復調信号のうち高調波成分を除去
する。これによって、ＬＰＦ２２から出力される復調信
号は、図２（Ｃ）に示すような波形となる。すなわち、
識別コマンドが“１”の波形のレベルは正となり、識別
コマンドが“０”の波形のレベルは負となる。

【００１１】復調信号は、ゼロクリップ回路２４でレベ
ル０を基準としてクリップされるとともに、閾値比較回
路２６で閾値と比較され、これによってディジタルデー
タに変換される。デコード信号はまた絶対値化回路２８
に与えられ、これによって図２（Ｄ）に示す絶対値が検
出される。絶対値は平滑回路３０で図２（Ｅ）のように
平滑され、さらに平滑信号が閾値比較回路３２で閾値と
比較されて、図２（Ｆ）および図９（Ｂ）に示すディジ
タルデータに変換される。

【００１２】２．０４ＭＨｚのＢＰＦ３４は、識別制御
信号のＢ２５〜Ｂ２７に含まれるかつ４ｆ_SC／７変調さ
れた確認信号を抽出し、絶対値化回路３６および平滑回
路３８は確認信号の絶対値を検出して平滑する。平滑信
号は閾値比較回路４０で閾値と比較され、これによって
図９（Ｃ）に示すディジタルデータ（パルスＣ）が生成
される。バーストロックＰＬＬ回路４２は、入力映像信
号からカラーバースト位相にロックした４ｆ_SCのシステ
ムクロックを生成するとともに、水平同期信号および垂
直同期信号を分離し、タイミング発生回路４４および標
準／非標準判別回路５６に与える。タイミング発生回路
４４は、水平同期信号および垂直同期信号を基準として
図９（Ｄ）〜（Ｆ）に示すパルスＧＰ０〜ＧＰ２と図９
（Ｇ）に示すＩＤクロックとを出力する。このうち、パ
ルスＧＰ０はＢ３〜Ｂ４のいずれかの期間で立ち上が
り、パルスＧＰ１はＢ６〜Ｂ２３のいずれかの期間で立
ち上がり、そしてパルスＧＰ２はＢ２５〜Ｂ２７のいず
れかの期間で立ち上がる。また、ＩＤクロックはＢ１〜
Ｂ２３の期間に１ビット毎に立ち上がる。標準／非標準
判別回路５６は、水平同期信号および垂直同期信号に基
づいて入力映像信号の水平ドット数および垂直ライン数
を検出し、３種類の判別信号ＨＳＴ，ＶＳＴおよびＳＴ
を出力する。

【００１３】閾値比較回路１６および２６から出力され
たディジタルデータは、ＯＲ回路４６でＯＲ処理される
ことによって、確認信号が欠如したディジタル識別制御
信号となる。ＣＲＣチェック回路４８はこのディジタル
識別制御信号を誤り検出して出力する。閾値比較回路１
６，３２および４０から出力されたディジタルデータと
タイミング発生回路４４から出力されたパルスＧＰ０〜
ＧＰ２およびＩＤクロックと標準／非標準判別回路５６
から出力された判別信号ＨＳＴ，ＶＳＴおよびＳＴと
は、判別回路５０に与えられる。また、ディジタル識別
制御信号に含まれるＢ３データ（レターボックス判定デ
ータ）もまた判別回路５０に与えられる。判別回路５０
は、これらの信号に基づいて入力映像信号がＥＤＴＶII
信号であるかＮＴＳＣ信号であるか判別し、判別結果を
出力する。なお、Ｂ３データは“１”のときレターボッ
クスを意味し、“０”のときフルラインを意味する。

【００１４】タイミング信号発生回路４４の構成を図３
に示す。Ｈカウンタ４４ａは水平同期信号をクロックと
してインクリメントされ、垂直同期信号によってリセッ
トされる。デコーダ４４ｂはＨカウンタ４４ａのカウン
ト値を受け、その値が“２２”または“２８５”となっ
たとき、パルスをＯＲ回路４４ｅを介してＡＮＤ回路４
４ｆ〜４４ｉに与える。一方、ドットカウンタ４４ｃは
システムクロックによってインクリメントされ、水平同
期信号によってリセットされる。ドットカウンタ４４ｃ
はカウント値をデコーダ４４ｄに与え、デコーダ４４ｄ
はそのカウント値に基づいて図９（Ｄ）〜（Ｇ）に示す
パルスおよびＩＤクロックをＡＮＤ回路４４ｈ〜４４ｉ
に与える。したがって、１フィールドにおける２２Ｈ期
間および２８５Ｈ期間だけパルスＧＰ０〜ＧＰ２とＩＤ
クロックとが出力される。

【００１５】標準／非標準判別回路５６の構成を図４に
示す。図５（Ａ）に示す垂直同期信号はインバータ５６
ａを介してＮＡＮＤ回路５６ｃに与えられるとともに、
ラッチ回路５６ｂに与えられる。ラッチ回路５６ｂは図
５（Ｂ）に示すかつ水平周波数の２倍の周波数をもつク
ロック２ＨＤの立ち上がりで垂直同期信号をラッチし、
図５（Ｃ）に示すパルスをＮＡＮＤ回路５６ｃに与え
る。したがって、ＮＡＮＤ回路５６ｃからは図５（Ｄ）
に示すパルスが出力される。カウンタ５６ｅはクロック
２ＨＤによってインクリメントされるとともにＮＡＮＤ
回路５６ｃからの出力パルスによってリセットされ、こ
れによって図５（Ｅ）のタイミングでインクリメントさ
れるカウント値がラッチ回路５６ｈに与えられる。イン
バータ５６ａで極性が反転された垂直同期信号はまたラ
ッチ回路５６ｇに与えられる。

【００１６】ラッチ回路５６ｇはインバータ５６ｆで極
性反転されたクロック２ＨＤの立ち上がりでこの垂直同
期信号をラッチする。したがって、ラッチ回路５６ｇか
らは図５（Ｆ）に示すパルスが出力される。ラッチ回路
５６ｈはラッチ回路５６ｇからのパルスの立ち上がりで
カウント値をラッチし、ラッチしたカウント値をコンパ
レータ５６ｉに与える。コンパレータ５６ｉはこのカウ
ント値と比較データ“５２４”とを比較し、両者が一致
すれば判別信号ＶＳＴをハイレベルにする。すなわち、
両者が一致すれば入力映像信号は５２５本の垂直ライン
を有するとして判別信号ＶＳＴをハイレベルにする。た
だし、両者が一致しなければ判別信号ＶＳＴはローレベ
ルとなる。

【００１７】一方、図６（Ａ）に示す垂直同期信号は、
インバータ５６ｊを介してＮＡＮＤ回路５６ｍに与えら
れる。垂直同期信号はまた、ラッチ回路５６ｋで図６
（Ｂ）に示すシステムクロックの立ち上がりによってラ
ッチされ、図６（Ｃ）に示すパルスがＮＡＮＤ回路５６
ｍに与えられる。したがって、ＮＡＮＤ回路５６ｍから
は図６（Ｄ）に示すパルスが出力される。カウンタ５６
ｎはシステムクロックによってインクリメントされかつ
ＮＡＮＤ回路５６ｍからのパルスによってリセットされ
る。したがって、ラッチ回路５６ｒには図６（Ｅ）に示
すタイミングでインクリメントされるカウント値が与え
られる。インバータ５６ｊで反転された水平同期信号は
また、インバータ５６ｐで反転されたシステムクロック
の立ち上がりによって、ラッチ回路５６ｑでラッチさ
れ、ラッチ回路５６ｑからは図６（Ｆ）に示すパルスが
出力される。

【００１８】ラッチ回路５６ｒはこのパルスの立ち上が
りでカウント値をラッチし、ラッチしたカウント値をコ
ンパレータ５６ｓに与える。コンパレータ５６ｓは、こ
のカウント値と比較データ“９０９”とを比較し、両者
が一致すれば、入力映像信号の水平ドット数は９１０で
あるとして判別信号ＨＳＴをハイレベルにする。しか
し、両者が一致しなければ、コンパレータ５６ｓは判別
信号ＮＳＴをローレベルにする。判別信号ＶＳＴおよび
ＨＳＴは、そのまま標準／非標準判別回路５６から出力
されるとともに、ＡＮＤ回路５６ｔに与えられる。ＡＮ
Ｄ回路５６ｔは、その論理積を判別信号ＳＴとして出力
する。

【００１９】このように標準／非標準判別回路５６が動
作することによって、標準信号（テレビジョン信号），
非標準信号１（ＶＴＲノーマル再生信号）および非標準
信号２（ＶＴＲ特殊再生信号およびファミコンの出力映
像信号など）のそれぞれが入力されたとき、判別信号Ｖ
ＳＴ，ＨＳＴおよびＳＴは表１に示すレベルとなる。す
なわち、標準信号については、水平ドットおよび垂直ラ
インはそれぞれ“９１０”および“２６２．５”である
ため、判別信号ＶＳＴ，ＨＳＴおよびＳＴは全てハイレ
ベルとなるが、非標準信号１については、ジッタの影響
で水平ドットが“９１０”以外の値となるので、判別信
号ＨＳＴがローレベルとなり、そして非標準信号２につ
いては水平ドットおよび垂直ラインが“９１０”および
“２６２．５”以外の値となるので、全てがローレベル
となる。

【００２０】

【表１】

【００２１】判別回路５０の構成を図７に示す。パルス
Ａ〜Ｃはラッチ回路５０ａに与えられ、パルスＧＰ０に
よってラッチされる。ラッチ回路５０ａはパルスＧＰ０
が与えられたときのパルスＡのデータとパルスＢおよび
Ｃの反転データをＡＮＤ回路５０ｂに与え、ＡＮＤ回路
５０ｂはその論理積をラッチ回路５０ｅに入力する。ラ
ッチ回路５０ｃはパルスＡおよびＢを受け、パルスＧＰ
１が与えられたときのパルスＡの反転データおよびパル
スＢのデータを出力する。ＡＮＤ回路５０ｄはこれらの
データを論理積し、その結果をラッチ回路５０ｅに与え
る。ラッチ回路５０ｅはまたパルスＡ〜Ｃを受け、パル
スＧＰ２が与えられたときのパルスＡおよびＢの反転デ
ータとパルスＣのデータとＡＮＤ回路５０ｂおよび５０
ｄから出力されたデータとを出力する。ＡＮＤ回路５０
ｆはラッチ回路５０ｅからのデータと判別信号ＳＴとの
論理積をそのフィールドの判別結果として出力する。な
お、ＡＮＤ回路５０ｆの論理積がハイレベルであるとき
そのフィールドはＥＤＴＶIIと判別され、論理積がロー
レベルであるときはそのフィールドはＮＴＳＣと判別さ
れる。

【００２２】一方、ＡＮＤ回路５０ｉはＩＤクロックと
パルスＡとの論理積を４ビットのカウンタ５０ｊに与え
る。カウンタ５０ｊはこの論理積によってインクリメン
トされかつ１ライン毎にリセットされるカウンタであ
り、端子９ａ〜９ｄからカウント値に対応する信号を出
力する。端子９ａが最下位ビットであり、端子９ｄが最
上位ビットであるため、カウント値が３のときカウンタ
５０ｊは端子９ａ〜９ｄからハイレベル信号を出力す
る。ＡＮＤ回路５０ｋはカウンタ５０ｊからの出力を論
理積し、その結果をラッチ回路５０ｍに与える。ラッチ
回路５０ｍにはまた、パルスＡのラッチ回路５０ａおよ
び５０ｃにおけるラッチデータの論理積が与えられる。
ラッチ回路５０ｍはこれらの論理積をパルスＧＰ２によ
ってラッチし、ラッチデータをＡＮＤ回路５０ｑに与え
る。ＡＮＤ回路５０ｑにはまた、パルスＡのラッチ回路
５０ｅにおけるラッチデータ，判別信号ＨＳＴの反転信
号および判別信号ＶＳＴが与えられ、ＡＮＤ回路５０ｑ
はこれらの論理積をそのフィールドの判別結果として出
力する。なお、この論理積がハイレベルであるときその
フィールドはＥＤＴＶIIと判別され、論理積がローレベ
ルであるときはそのフィールドはＮＴＳＣと判別され
る。

【００２３】このようにＡＮＤ回路５０ｆおよび５０ｇ
が演算することによって、標準信号がＥＤＴＶIIである
かＮＴＳＣであるかの判別結果はＡＮＤ回路５０ｆによ
って得られ、非標準信号１がＥＤＴＶIIであるかＮＴＳ
Ｃであるかの判別結果はＡＮＤ回路５０ｇによって得ら
れる。なお、非標準信号２がＶＴＲ特殊再生信号の場合
は、その信号がＥＤＴＶIIであってもＮＴＳＣと判別さ
れ、非標準信号２がファミコンからの出力映像信号の場
合はＮＴＳＣと判別される。

【００２４】図８を参照して、フィールド積算平均化回
路５０ｇはフリップフロップ回路５２ａ〜５２ｇが縦続
接続されたシフトレジスタ５２を含み、これによって１
フィールド毎に判別結果をシフトするとともに連続する
８フィールド分の判別結果を同時に出力する。ＯＲ回路
５４はシフトレジスタ５２から出力された判別結果の論
理和をとり、これをＡＮＤ回路５０ｈに与える。したが
って、８フィールド連続してＡＮＤ回路５０ｆの出力が
ローレベルとならない限り、フィールド積算平均化回路
５０ｇはハイレベル信号すなわちＥＤＴＶIIとの判別結
果を出力する。なお、フィールド積算平均化回路５０ｒ
もこれと同じ構成となっているため、重複した説明を省
略する。ＡＮＤ回路５０ｈはフィールド積算平均化回路
５０ｇによる判別結果とＣＲＣチェック回路４８からの
Ｂ３データとを受け、その論理積をＯＲ回路５０ｓに与
える。ＯＲ回路５０ｓはこの論理積とフィールド積算平
均化回路５０ｒ出力とを受け、その論理和を最終的な判
別結果として出力する。なお、Ｂ３データとフィールド
積算平均化回路５０ｇからの出力とをＡＮＤ処理するよ
うにしたのは、ＮＴＳＣの標準信号が入力されたとき、
２２Ｈおよび２８５Ｈには識別制御信号は含まれないた
め、ＣＲＣチェック回路４８は適切に動作せず、ＮＴＳ
Ｃ信号を受けたにも拘わらずＢ３データ“１”を出力す
る場合があるからである。

【００２５】ＥＤＴＶIIの標準信号に含まれる識別制御
信号が入力されたとき、ＡＮＤ回路５０ｂはラッチ回路
５０ａのラッチデータに基づいてハイレベル信号を出力
し、ＡＮＤ回路５０ｄはラッチ回路５０ｃのラッチデー
タに基づいてハイレベル信号を出力する。ラッチ回路５
０ｅはパルスＡ〜ＣとＡＮＤ回路５０ｂおよび５０ｄの
出力をラッチし、ＡＮＤ回路５０ｆは、このラッチデー
タおよび判別信号ＳＴに基づいてハイレベル信号すなわ
ちＥＤＴＶIIとの判別結果を出力する。なお、判別結果
は図６（Ｈ）に示すようにパルスＧＰ２がラッチ回路５
０ｅに与えられた時点で新しいデータと切り換わる。

【００２６】一方、家庭用ＶＴＲから再生された識別制
御信号が入力されたとき、パルスＡは図９（Ａ）に示す
波形であるため、ＡＮＤ回路５０ｋはハイレベル信号を
出力する。またＡＮＤ回路５０ｎはラッチ回路５０ａお
よび５０ｃからハイレベルのラッチデータを受けてハイ
レベル信号を出力する。したがって、ラッチ回路５０ｍ
はパルスＧＰ２のタイミングでハイレベルのラッチデー
タをＡＮＤ回路５０ｑに与える。ＡＮＤ回路５０ｑはま
たラッチ回路５０ｅからハイレベルのラッチデータを受
けるとともに、標準／非標準判別回路５６から判別信号
ＨＳＴの反転信号および判別信号ＶＳＴを受ける。した
がって、ＡＮＤ回路５０ｑはハイレベル信号すなわちＥ
ＤＴＶIIとの判別結果を出力する。

【００２７】ファミコンの映像信号が入力されたとき
は、標準／非標準判別回路５６はローレベルの判別信号
ＳＴを出力するため、ＡＮＤ回路５０ｑはローレベル信
号すなわちＮＴＳＣとの判別結果を出力する。なお、Ｖ
ＴＲから特殊再生信号が出力されたときも標準／非標準
判別回路５６は判別信号ＳＴをローレベルとするため、
ＡＮＤ回路５０ｑはＮＴＳＣとの判別結果を出力する。

【００２８】この実施例によれば、ｆ_SC復調回路２０か
ら出力された復調信号の絶対値に基づいて得られたディ
ジタルデータを判別回路５０に与えるようにしたため、
ゴーストや弱電界時のノイズなどの影響で判別回路５０
が誤判別するのを防止できるとともに、ｆ_SC変調信号を
抽出する３．５８ＭＨｚのＢＰＦの数を減らすことがで
きる。また、判別回路５０においてフィールド積算平均
化回路５０ｇが８フィールド分の判別結果をＯＲ処理す
るため、そのうちの１フィールドでもＥＤＴＶIIと判定
されればその判別結果を出力する。したがって、モニタ
（図示せず）にＥＤＴＶIIによるアスペクト比１６：９
の映像が出力されているときに容易にアスペクト比が
４：３に切り換わることはない。また、フィールド積算
平均化回路５０ｇの出力とＢ３データとをＡＮＤ処理す
るようにしたため、判別の精度をさらに向上させること
ができる。さらに、この実施例では識別制御信号に含ま
れるＮＲＺ信号のディジタルデータに基づいて信号形式
を判別するようにしたため、家庭用ＶＴＲから再生され
た信号についても適切に信号形式を判別することができ
る。

【００２９】なお、この実施例ではＶＴＲからの再生信
号の信号形式を判別するにあたってパルスＡのラッチ回
路５０ａ，５０ｃおよび５０ｅにおけるラッチデータを
用いるようにしたが、回路構成を簡略化するためにはこ
れらの信号を省いてもよい。また、この実施例ではＬＰ
Ｆ２２からの出力を絶対値化回路２８に与えるようにし
たが、ゴーストや弱電界時のノイズなどの影響を考えな
ければ、報告書に記載されている復調回路のように別の
ＢＰＦを設け、その出力を絶対値化回路２８に与えるよ
うにしてもよい。

【図面の簡単な説明】

【図１】この発明の一実施例を示すブロック図である。

【図２】図１実施例の動作の一部を示すタイミング図で
ある。

【図３】タイミング信号発生回路を示すブロック図であ
る。

【図４】標準／非標準判別回路を示すブロック図であ
る。

【図５】図４実施例の動作を示すタイミング図である。

【図６】図４実施例の動作を示すタイミング図である。

【図７】判別回路を示すブロック図である。

【図８】フィールド積算平均化回路を示すブロック図で
ある。

【図９】図１実施例の動作の一部を示すタイミング図で
ある。

【符号の説明】

１０ …テレビジョン信号受信装置 １８ …ＢＰＦ ２０ …ｆ_SC復調回路 ２２ …ＬＰＦ ２８ …絶対値化回路 ３８ …平滑回路 ３２ …閾値比較回路 ５０ …判別回路 ５６ …標準／非標準判別回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】外部入力信号の所定周波数成分のディジタ
   ルデータを生成するディジタルデータ生成手段、 前記ディジタルデータの所定ビット値をカウントする第
   １カウント手段、および前記第１カウント手段の第１カ
   ウント値に基づいて前記外部入力信号の信号形式を判別
   する判別手段を備える、外部入力信号の信号形式判別回
   路。
2. 【請求項２】前記外部入力信号としてＥＤＴＶII信号が
   入力されたとき、前記ディジタルデータ生成手段は識別
   制御信号に含まれるＮＲＺ信号のディジタルデータを生
   成する、請求項１記載の外部入力信号の信号形式判別回
   路。
3. 【請求項３】前記判別手段は前記第１カウント値が所定
   値をとるとき前記信号形式をＥＤＴＶIIと判別する、請
   求項１または２記載の外部入力信号の信号形式判別回
   路。
4. 【請求項４】前記ＥＤＴＶII信号は１フィールド毎に識
   別制御信号を含み、前記判別手段は１フィールド毎に前
   記信号形式を判別して判別結果を出力する１フィールド
   判別手段、および複数フィールド分の判別結果の論理和
   をとる論理和手段を含む、請求項４記載の外部入力信号
   の信号形式判別回路。
5. 【請求項５】前記外部入力信号の垂直周期をカウントす
   る第２カウント手段をさらに備え、前記判別手段は前記
   第１カウント値および前記第２カウント手段の第２カウ
   ント値に基づいて前記信号形式を判別する、請求項１な
   いし４のいずれかに記載の外部入力信号の信号形式判別
   回路。