JPH0997476A

JPH0997476A - 自動等化器及びディジタル信号再生装置

Info

Publication number: JPH0997476A
Application number: JP25425995A
Authority: JP
Inventors: Hisakado Hirasaka; 久門平坂
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-09-29
Filing date: 1995-09-29
Publication date: 1997-04-08

Abstract

(57)【要約】【課題】自動等化の際の誤動作を防止し、安定した動
作を行わせる。【解決手段】アナログ／ディジタル変換器からの信号
系列をトランスバーサルフィルタ１２に送ってタップ係
数を畳み込み演算し、送信系列予測回路２０に送る。送
信系列予測回路２０は、仮検出回路２１の最尤復号器２
２により所定の閾値に基づいて最尤復号を行い、セレク
タ２３より元の送信データの予測信号を出力する。誤差
計算回路２７は、送信系列予測回路２０の出力からトラ
ンスバーサルフィルタ１２の出力を減算して予測誤差を
求め、タップ係数計算回路３０は、この予測誤差を最小
にするようにトランスバーサルフィルタ１２の各タップ
係数を計算する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル伝送さ
れて得られた入力信号を適応的に波形等化する自動等化
器及びこのような自動等化器を備えたディジタル信号再
生装置に関するものである。

【０００２】

【従来の技術】近年において、例えばＤＡＴ（Digital
Audio Taperecorder）等のディジタル信号の記録再生装
置において、再生側に自動等化器が用いられるようにな
ってきている。

【０００３】このような自動等化器が用いられたディジ
タル信号記録再生装置の一例を図７に示す。

【０００４】この図７の入力端子２０１には、記録しよ
うとする信号に相当する送信データ系列｛ｗ(ｎ)｝が入
力され、伝送路として、例えば上記ＤＡＴのような電磁
変換系を含む記録再生系２０２に供給されている。この
記録再生系２０２のインパルスレスポンス系列を｛ｇ
(ｎ)｝とする。記録再生系２０２から自動等化器２０３
のトランスバーサルフィルタ２０４に送られる入力信号
系列を｛ｑ(ｎ)｝とする。この入力信号系列を｛ｑ
(ｎ)｝は、記録再生系２０２内で記録媒体から再生され
たＲＦ信号をＡ／Ｄ変換等によりチャンネルクロックタ
イミングでサンプリングした信号に相当する。

【０００５】トランスバーサルフィルタ２０４の出力信
号系列｛ｖ(ｎ)｝は、自動等化器２０３内の送信系列予
測回路２０５により予測送信系列｛ｗ(ｎ)’｝とされ、
減算器２０６に送られて上記出力信号系列｛ｖ(ｎ)｝が
減算されることで、予測誤差信号系列｛ｅ(ｎ)’｝が求
められる。この予測誤差信号系列｛ｅ(ｎ)’｝に基づい
て、タップ係数計算回路２０７がトランスバーサルフィ
ルタ２０４のタップ係数を計算し、このタップ係数をト
ランスバーサルフィルタ２０４に送る。トランスバーサ
ルフィルタ２０４からの出力信号系列｛ｖ(ｎ)｝は、自
動等化器２０３の出力として検出回路２０８に送られて
データ検出が行われ、検出されたデータが出力端子２０
９より取り出される。

【０００６】ここで、入力信号系列｛ｑ(ｎ)｝は、送信
データ系列｛ｗ(ｎ)｝の畳み込み積分に等しいので、次
の（１）式のように表される。

【０００７】

【数１】

【０００８】トランスバーサルフィルタ２０４の出力信
号ｖ(ｎ)は、入力信号ｑ(ｎ)とフィルタのタップ係数ｃ
_k(ｎ) との畳み込み積分に等しいので、次の（２）式の
ように表される。

【０００９】

【数２】

【００１０】この（２）式で、Ｋはトランスバーサルフ
ィルタ２０４のタップ数を示す。

【００１１】この（２）式を上記（１）式に代入して、

【００１２】

【数３】

【００１３】この（３）式では、伝送路のインパルスレ
スポンスの長さが無限大として、和を−∞から∞までと
っているが、現実にはこの長さは有限である。

【００１４】次に、送信データｗ(ｎ)とトランスバーサ
ルフィルタ２０４の出力信号ｖ(ｎ)との差、すなわち誤
差ｅ(ｎ)を次の（４）式により計算する。

【００１５】ｅ(ｎ) ＝ｗ(ｎ) − ｖ(ｎ) ・・・（４）理論上の誤差は（４）式であるが、現実には送信データ
ｗ(ｎ)が予めわかっていることはないので、実際にはト
ランスバーサルフィルタ２０４の出力信号ｖ(ｎ)の仮検
出結果に基づいて予測送信データｗ(ｎ)’を求め、次の
（５）式により予測誤差ｅ(ｎ)’を計算する。

【００１６】ｅ(ｎ)’＝ｗ(ｎ)’− ｖ(ｎ) ・・・（５）ここで、トランスバーサルフィルタ２０４の出力信号ｖ
(ｎ)の一例を図８の（Ａ）に、またこの出力信号ｖ(ｎ)
に基づいて送信系列予測回路２０５により得られた予測
送信データｗ(ｎ)’の一例を図８の（Ｂ）に、それぞれ
示す。すなわち、図８の（Ａ）の白丸（○）は、記録再
生系からの再生ＲＦ波形をＡ／Ｄ変換して得られた出力
信号ｖ(ｎ)を示し、図８の（Ｂ）の白丸（○）は、予測
送信データｗ(ｎ)’を示している。また図８の（Ａ）の
太線は、減算器２０６からの予測誤差ｅ(ｎ)’（＝ｗ
(ｎ)’−ｖ(ｎ)）を示している。

【００１７】送信系列予測回路２０５は、図８の（Ｂ）
に示すように、伝送中例えば記録再生中のノイズや、等
化誤差等が無ければ得られるであろうような波形の信号
系列を発生させるものであり、上記誤差を求めるために
用いられる。この図８の波形は、いわゆるパーシャルレ
スポンスクラスＩ（ＰＲＩ）方式で伝送された例を示し
ている。このＰＲＩの場合は３値をとるので、各標準振
幅を例えば＋１Ｖ、０Ｖ、−１Ｖとすると、送信系列予
測回路２０５での検出閾値（＋Ｖ_th、−Ｖ_th）はそれぞ
れ＋０．５Ｖ、−０．５Ｖとなる。この図８の標準振幅
（＋１）はノイズが無く理想的な等化がなされた再生信
号のＲＦ波形のエンベロープ、標準振幅（０）は０Ｖ、
標準振幅（−１）はノイズが無く理想的な等化がなされ
た再生信号のＲＦ波形のエンベロープ×（−１）であ
る。

【００１８】自動等化器２０３内のタップ係数計算回路
２０７では、上記予測誤差ｅ(ｎ)’を極力小さくするよ
うにタップ係数を調整する。

【００１９】

【発明が解決しようとする課題】ところで、上記予測送
信データｗ(ｎ)’が真の送信データｗ(ｎ)と殆ど同じで
あるならば、上記予測誤差ｅ(ｎ)’は真の誤差ｅ(ｎ)に
近い値となるから、自動等化器２０７は正しい動作が行
われるが、上記予測送信データｗ(ｎ)’と真の送信デー
タｗ(ｎ)との差が大きい場合には、予測誤差ｅ(ｎ)’が
真の誤差ｅ(ｎ)と異なるものとなり、自動等化器が誤動
作する虞がある。

【００２０】この場合の自動等化器の誤動作とは、次の
ような現象である。すなわち、 (1) 動作開始して時間経過しても収束しなかったり、発
散してしまったり、間違った安定点に収束してしまう。

【００２１】(2) 収束可能な伝送路特性の範囲が狭くな
る。すなわち、プルインレンジが狭くなる。

【００２２】(3) 収束するまでの所要時間が大きくな
る。

【００２３】(4) 収束していたのに外れてしまう。

【００２４】(5) 伝送路特性をずらしたときに追従しき
れなくなり、発散してしまう。すなわち、ロックレンジ
が狭くなる。

【００２５】このような誤動作が生じる原因として挙げ
た上記予測送信データｗ(ｎ)’と真の送信データｗ(ｎ)
との差が大きくなるのは、仮検出精度の低下によるが、
一般に仮検出精度の低下は、次のような場合に生じる。

【００２６】(1) 仮検出回路の精度が悪い。回路自体に
ノイズが多い。

【００２７】(2) 伝送路にノイズが多い。

【００２８】(3) 仮等化特性の理想特性からのずれが大
きい。仮等化誤差が大きい。

【００２９】すなわち、自動等化器は、その内部で予測
送信系列を作成することに伴う潜在的な不安定要因を持
っているといえる。

【００３０】本発明は、このような実情に鑑みてなされ
たものであり、自動等化器内での仮検出精度を高めるこ
とができ、自動等化の誤動作の発生を未然に防止し得る
ような自動等化器及びディジタル信号再生装置の提供を
目的とする。

【００３１】

【課題を解決するための手段】本発明に係る自動等化器
は、上述の課題を解決するために、入力されたディジタ
ル信号とタップ係数とを畳み込み演算するフィルタ手段
と、上記畳み込み演算手段からの出力に対して所定の閾
値に基づいて最尤復号を行って得られた信号を用いて元
のデータの予測信号を出力する予測手段と、上記予測手
段からの出力と、上記フィルタ手段からの出力とに基づ
いて予測誤差を算出する誤差計算手段と、上記誤差計算
手段からの予測誤差に基づいて上記フィルタ手段の上記
タップ係数を計算するタップ係数計算手段とを有するこ
とを特徴としている。

【００３２】この場合、上記最尤復号は、上記予測手段
の内部に仮検出回路としての最尤復号器を設けて行わせ
るようにしてもよく、また信号再生回路系に検出回路と
して設けられた最尤復号器にて行わせるようにしてもよ
い。

【００３３】また、本発明に係るディジタル信号再生装
置は、ディジタル信号が記録された記録媒体から読み出
された信号をディジタル信号に変換するアナログ／ディ
ジタル変換手段からの出力を上記自動等化器に供給し、
自動等化器からの出力に基づいて元のデータを検出し、
この検出されたデータのエラーを訂正する構成を少なく
とも有している。

【００３４】

【発明の実施の形態】以下、本発明に係る好ましいいく
つかの実施の形態について、図面を参照しながら説明す
る。

【００３５】図１は、本発明の第１の実施の形態として
の自動等化器を示している。この図１において、自動等
化器の入力端子１１には、記録媒体から再生された信号
をＡ／Ｄ変換して得られたディジタルの入力信号ｑ(ｎ)
が供給されている。この入力信号ｑ(ｎ)はトランスバー
サルフィルタ１２に送られている。トランスバーサルフ
ィルタ１２は、入力信号系列とタップ係数との畳み込み
演算を行うフィルタ手段であり、この図１の例では、５
タップのトランスバーサルフィルタを示している。すな
わち、図１のトランスバーサルフィルタ１２において
は、入力信号ｑ(ｎ)及び遅延回路１３ａ、１３ｂ、１３
ｃ、１３ｄにより順次遅延された信号ｑ(n-1),ｑ(n-2),
ｑ(n-3),ｑ(n-4) がそれぞれ乗算器１４ａ、１４ｂ、１
４ｃ、１４ｄ、１４ｅに送られて、それぞれタップ係数
ｃ₀(ｐ),ｃ₁(ｐ),ｃ₂(ｐ),ｃ₃(ｐ),ｃ₄(ｐ) と乗算さ
れ、各乗算結果が加算器１５ａ〜１５ｄに送られて総和
がとられることによりフィルタ出力信号ｖ(ｎ)とされ
る。このトランスバーサルフィルタ１２からの出力信号
ｖ(ｎ)が自動等化器の出力として出力端子１６に送られ
ている。

【００３６】またこの出力信号ｖ(ｎ)は、自動等化器内
の送信系列予測回路２０及び誤差計算回路２７に送られ
る。送信系列予測回路２０は、出力信号ｖ(ｎ)に対して
仮検出回路２１内の最尤復号器２１により所定の閾値に
基づいて最尤復号を行い、セレクタ回路２３で標準振幅
を選択することにより、多値、例えば３値の元の送信デ
ータの予測信号、すなわち予測送信データｗ(ｎ)’を出
力するものである。

【００３７】すなわち、図２は、送信系列予測回路２０
の具体例を示しており、トランスバーサルフィルタ１２
からの出力信号ｖ(ｎ)が供給される仮検出回路２１の最
尤復号器２２は、例えば所定の閾値＋Ｖ_th、−Ｖ_thに基
づいて、＋１、０、−１の３値検出を行っている。この
最尤復号器２２からの３値検出出力により、セレクタ２
３の各スイッチ２４ａ、２４ｂ、２４ｃを制御してい
る。セレクタ２３の各スイッチ２４ａ、２４ｂ、２４ｃ
には、それぞれデータの３値（＋１、０、−１）に対応
する標準振幅が供給されており、最尤復号器２２からの
検出出力に応じてこれらのスイッチ２４ａ、２４ｂ、２
４ｃの１つが選択されて、選択された値の標準出力が、
上記予測送信データｗ(ｎ)’として取り出される。

【００３８】ここで図３は、比較のために従来の送信系
列予測回路の一例を示しており、仮検出回路２１’は、
上記信号ｖ(ｎ)を、閾値＋Ｖ_thでレベル弁別して＋Ｖ_th
以上のとき＋１検出信号を出力する比較器２５ａと、閾
値−Ｖ_thでレベル弁別して−Ｖ_th以下のとき−１検出信
号を出力する比較器２５ｃと、これらの検出信号の排他
的論理和（ＮＯＲ）回路２５ｂとから成っている。セレ
クタ２３は図２と同様であり、比較器２５ａ、ＮＯＲ回
路２５ｂ、比較器２５ｃからの各出力により、各スイッ
チ２４ａ、２４ｂ、２４ｃをそれぞれオン制御してい
る。この図３の送信系列予測回路による動作は、前記図
８とともに説明した通りであり、各標準振幅を例えば＋
１Ｖ、０Ｖ、−１Ｖとすると、仮検出回路２１’での検
出閾値（＋Ｖ_th、−Ｖ_th）はそれぞれ＋０．５Ｖ、−
０．５Ｖとなる。

【００３９】この従来の仮検出回路２１’によれば、ノ
イズや等化誤差が大きい記録再生系等の伝送系では、仮
検出誤りが多く発生し、これが送信系列予測誤りとなっ
て、タップ係数修正誤りの原因となり、これによってさ
らに仮検出誤りが生じ易くなる、という悪循環に陥って
いた。

【００４０】これに対して、図２の最尤復号器２２を用
いた仮検出回路２１は、いわゆるビタビ（viterbi ）復
号や、逐次復号等を行って、高い精度で送信データを検
出するものである。この最尤復号では、畳み込み符号を
復号する際の復号誤りを小さくするため、拘束長にとら
われず必要な範囲の信号系列を対象とし、供給された信
号系列においてハミング距離の最も短いパスを探索する
ものであり、例えばビタビ復号では、可能性のないパス
を捨てることにより探索を簡略化している。この最尤復
号により、検出誤りを減少させることができるので、従
来の上述したような悪循環に陥ることを未然に防止で
き、良好な自動等化動作が期待できる。

【００４１】これらの図２、図３の例では、いわゆるパ
ーシャルレスポンスクラスＩ（ＰＲＩ）方式で伝送され
た例を示しているが、他の方式で伝送された信号に対し
ても本発明を容易に適用できることは勿論である。

【００４２】次に、図１の誤差計算回路２７は、上述し
たような最尤復号を含む送信系列予測回路２０の予測送
信データｗ(ｎ)’から、トランスバーサルフィルタ１２
の出力信号ｖ(ｎ)を減算器２８で減算することにより、
予測誤差ｅ(ｎ)’を算出するものである。

【００４３】誤差計算回路２７からの予測誤差ｅ(ｎ)’
は、タップ係数計算回路３０に送られている。このタッ
プ係数計算回路３０は、予測誤差ｅ(ｎ)’に基づいてト
ランスバーサルフィルタ１２のタップ係数ｃ₀(ｐ)〜ｃ₄
(ｐ)を計算するものであり、タップ係数調整アルゴリズ
ムに応じて種々の構成が考えられるが、図１の例におい
ては、その一種である最大傾斜法のアルゴリズムに応じ
た構成を示している。すなわち図１のタップ係数計算回
路３０は、乗算回路３１と、積分回路３２と、タップ係
数修正回路３３とから成っており、積分回路３２及びタ
ップ係数修正回路３３は制御回路３５により制御される
ようになっている。

【００４４】乗算回路３１は、誤差計算回路２７からの
予測誤差ｅ(ｎ)’に定数μを乗算する乗算器３６と、こ
の乗算器３６からの出力を、上記入力端子１１からの入
力信号ｑ(ｎ)及び順次遅延された信号ｑ(n-1),ｑ(n-2),
ｑ(n-3),ｑ(n-4) にそれぞれ乗算する乗算器３７ａ、３
７ｂ、３７ｃ、３７ｄ、３７ｅとを有している。上記各
信号ｑ(n-1)〜ｑ(n-4)は、図１に示すように、入力信号
ｑ(ｎ)を順次遅延させる遅延回路３８ａ、３８ｂ、３８
ｃ、３８ｄを設けて得るようにしてもよいが、トランス
バーサルフィルタ１２の各遅延回路１３ａ、１３ｂ、１
３ｃ、１３ｄからの出力を用いるようにしてもよい。

【００４５】積分回路３２は、乗算回路３１の各乗算器
３７ａ、３７ｂ、３７ｃ、３７ｄ、３７ｅからの出力が
それぞれ供給される加算器４１ａ、４１ｂ、４１ｃ、４
１ｄ、４１ｅと、これらの各加算器４１ａ、４１ｂ、４
１ｃ、４１ｄ、４１ｅからの出力がそれぞれ供給される
フリップフロップ（ＦＦ）４２ａ、４２ｂ、４２ｃ、４
２ｄ、４２ｅとを有し、各フリップフロップ４２ａ、４
２ｂ、４２ｃ、４２ｄ、４２ｅからの出力がそれぞれ加
算器４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅに供給さ
れて累積加算されるようになっている。これらのフリッ
プフロップ４２ａ、４２ｂ、４２ｃ、４２ｄ、４２ｅに
は、制御回路３５からのイネーブル信号ＥＮ及びクリア
パルスＣＬＲが供給されている。

【００４６】タップ係数修正回路３３は、積分回路３２
の各加算器４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅか
らの出力がそれぞれ供給される加算器４３ａ、４３ｂ、
４３ｃ、４３ｄ、４３ｅと、これらの各加算器４３ａ、
４３ｂ、４３ｃ、４３ｄ、４３ｅからの出力がそれぞれ
供給されるフリップフロップ（ＦＦ）４４ａ、４４ｂ、
４４ｃ、４４ｄ、４４ｅとを有し、各フリップフロップ
４４ａ、４４ｂ、４４ｃ、４４ｄ、４４ｅからの出力が
それぞれ加算器４３ａ、４３ｂ、４３ｃ、４３ｄ、４３
ｅに供給されて累積加算されるようになっている。これ
らのフリップフロップ４４ａ、４４ｂ、４４ｃ、４４
ｄ、４４ｅには、制御回路３５からのロードパルスＬＤ
が供給されている。

【００４７】このような構成のタップ係数計算回路３０
の動作、すなわち最大傾斜法のアルゴリズムについて説
明する。

【００４８】クロックタイミング毎のタップ係数ｃ
_k(ｎ) を最大傾斜法によって逐次修正するには、所定の
評価関数Ｄについてのタップ係数ｃ_k(ｎ) による偏微分
を利用した次の（６）式によって行う。

【００４９】

【数４】

【００５０】この（６）式において、μは定数であり、
このμの値は、最適点への正確な収束と収束の早さとの
トレードオフにより決定される。すなわち、μを大きく
すると係数修正の１回当たりの変化量が大きくなるので
収束に要する時間は短くなるが、最適点への収束性は悪
くなる。

【００５１】ところで、（６）式は、１クロック毎に、
すなわちデータの１サンプル毎にタップ係数ｃ_k(ｎ) が
更新されることを意味するが、Ｎ回に１回の割合でタッ
プ係数が更新されるときには、Ｎクロック毎に更新され
るタップ係数をｃ_k(ｐ) と表して、上記（６）式を次の
（７）式に書き換えることができる。

【００５２】

【数５】

【００５３】同様にして、上記（２）式は、次の（８）
式に書き換えることができる。

【００５４】

【数６】

【００５５】さらに具体的なアルゴリズムは、上記
（７）式の評価関数Ｄに何を選ぶかによって決定され
る。ここでは、一般に広く採用されている最小自乗法
（以下ＬＭＳ法という。）を用いた例を説明する。この
ＬＭＳ法の評価関数Ｄは、次の（９）式に示すように、
上記予測誤差ｅ(ｎ)’の平均二乗誤差を用いる。

【００５６】

【数７】

【００５７】この（９）式では、平均化するデータの個
数をＮ個としている。この（９）式を上記（８）式に代
入して、

【００５８】

【数８】

【００５９】この（１０）式の評価関数Ｄの、ｉ番目の
タップ係数ｃ_i(ｐ) による偏微分を計算すると、次の
（１１）式となる。

【００６０】

【数９】

【００６１】この（１１）式のｉをｋに変換して、上記
（７）式に代入し、タップ係数変更アルゴリズムを表す
次の（１２）式を得る。

【００６２】

【数１０】

【００６３】この（１２）式は、トランスバーサルフィ
ルタ１２への入力信号ｑ(n-k) と予測誤差ｅ(ｎ)’との
結果をＮ回積分し、それをタップ係数ｃ_k(p)の補正値と
することを意味している。

【００６４】この（１２）式の右辺第２項の演算が、乗
算回路３１及び積分回路３２により行われ、この第２項
と第１項との加算が、タップ係数修正回路３３により行
われる。このようにして、自動等化のためのタップ係数
の計算がタップ係数計算回路３０により行われるわけで
ある。

【００６５】以上説明した図１の構成を有する自動等化
器によれば、仮検出回路に最尤復号器を用いることによ
り、仮検出精度が向上し、自動等化の動作時に、従来よ
りも発散し難くなり、収束可能な伝送路特性の範囲が広
くなってプルインレンジが広くなり、収束するまでの所
要時間が小さくなり、伝送路特性が変化したときの追従
性がよくなってロックレンジが広くなり、伝送路にノイ
ズが多くても良好な動作が行え、ノイズ耐性が増える。
また、自動等化のための既知のランダムパターンなどを
用意する必要性が減少する。

【００６６】次に、この図１に示すような自動等化器を
用いたディジタル信号再生装置の具体例について、図面
を参照しながら説明する。

【００６７】図４は、上述したような自動等化器が適用
される装置の一例としての、ディジタルオーディオテー
プレコーダ（ＤＡＴ）を示している。

【００６８】この図４において、録音しようとする音声
信号は、Ａ／Ｄ変換器１０１でディジタル信号に変換さ
れ、エラー訂正用パリティ付加回路１０２でエラー訂正
用のパリティが付加され、８／１０変換回路１０３で８
ビットデータが記録用の１０チャンネルビットの信号に
変換され、記録アンプ１０４で増幅されて、記録データ
あるいは送信データｗ(ｎ)となる。

【００６９】この送信データｗ(ｎ)は、記録再生系１１
０の記録ヘッド１１１に送られ、記録テープ１１２に記
録され、この記録テープ１１２から再生ヘッド１１３に
より記録内容が再生される。再生ヘッド１１３からの信
号は再生アンプ１１４で増幅され、仮等化回路１１５で
仮等化される。記録ヘッド１１１から仮等化回路１１５
までを記録再生系１１０としており、記録テープ１１２
に磁気テープを用いる場合には、各ヘッド１１１、１１
３に例えば回転磁気ヘッドが用いられ、記録再生系１１
０は電磁変換系とされる。この記録再生系１１０の伝送
路のインパルスレスポンスをｇ(ｎ)としている。

【００７０】記録再生系１１０の仮等化回路１１５から
の信号、いわゆるＲＦ信号は、Ａ／Ｄ変換器１２１に送
られて、チャンネルクロックタイミングでサンプリング
されて量子化されることでディジタル信号に変換され、
自動等化器１０の入力端子１１に入力信号ｑ(ｎ)として
送られている。この自動等化器１０として、図１の構成
の自動等化器を用いることができる。

【００７１】自動等化器１０の出力端子１６からは、上
記図１と共に説明したように、適応的に波形等化された
出力信号ｖ(ｎ)が取り出され、検出回路１２３に送られ
る。検出回路１２３では、閾値を用いた送信データ検出
が行われ、得られたデータがエラー訂正回路１２５に送
られてエラー訂正処理され、Ｄ／Ａ変換器１２６でアナ
ログ音声信号に変換されて出力される。

【００７２】ここで、記録再生系１１０として、Ａch、
Ｂchの２チャンネルを交互に記録再生するような回転磁
気ヘッドを有する電磁変換系を用いた場合の動作の具体
例について、図５を参照しながら説明する。

【００７３】図５のスイッチングパルスＳＷＰは、回転
磁気ヘッドのＡch、Ｂchを切り換えるためのパルスであ
り、各ヘッドは１周期のそれぞれ略々１／４の期間だけ
磁気テープから再生を行うため、図５の再生信号ＲＦの
ような信号が得られる。この図５では、Ａchについての
動作例を示しており、Ａchの再生信号中の前後の不安定
部分を除いた時刻ｔ₂〜ｔ₃の期間Ｔ_SIのように、再生信
号の安定した箇所で自動等化のための処理を行うように
している。

【００７４】図５のクリアパルスＣＬＲ及びイネーブル
信号ＥＮは、図１の制御回路３５からタップ係数計算回
路３０内の積分回路３２中の各フリップフロップ４２ａ
〜４２ｅに送られるものであり、クリアパルスＣＬＲは
スイッチングパルスＳＷＰの立ち下がりタイミングｔ₁
で発せられ、イネーブル信号ＥＮは上記再生信号ＲＦの
安定している期間Ｔ_SIの間だけアクティブ、すなわち
“Ｌ”となっている。従って、図１の積分回路３２から
の出力は、図５の積分回路出力ＳＩに示すようになり、
上記イネーブル期間Ｔ_SIの間だけ積分動作が行われる。

【００７５】このイネーブル期間Ｔ_SI内での積分回数Ｎ
_Sは、期間Ｔ_SIをチャンネルクロック周期Ｔ_chで割った
もの（Ｎ_S＝Ｔ_SI／Ｔ_ch）である。具体例として、チャ
ンネルクロック周波数ｆ_chが９．４ＭHz、チャンネルク
ロック周期Ｔ_chが約１０６nsで、上記Ａchの再生信号が
出力される期間、すなわちヘッド回転周期の略々１／４
の期間を７．５msとし、その内の中央部の１／２、すな
わち３．７５msを上記イネーブル期間Ｔ_SIとするとき、
Ｔ_SI／Ｔ_chが約３．７５ms／１０６nsであることから、
積分回数Ｎ_Sは約３５３７７回となる。

【００７６】この積分動作により得られた積分結果が、
上記図１のタップ係数修正回路３３に送られ、時刻ｔ₃
よりも後の時刻ｔ₄でロードパルスＬＤが発せられてタ
ップ係数修正回路３３の各フリップフロップ４４ａ〜４
４ｅに上記積分結果がロードされるから、Ａchについて
の上記各タップ係数ｃ₀(ｐ)〜ｃ₄(ｐ)に相当する図５の
Ａch係数ＫＡは、上記時刻ｔ₄で切り換えられることに
なる。なお、ロードパルスＬＤは、タップ係数ｃ_k(ｐ)
を修正するパルスであり、タップ係数修正は上記Ａchの
再生ＲＦ信号が出ていない区間にて行うべきであるた
め、図５の例では、Ａchの再生信号の出力が終わった直
後に発生させている。

【００７７】ところで、上述した例においては、自動等
化器内の仮検出回路に最尤復号器を用いているが、実際
の機器においては、再生回路系の検出回路として既に最
尤復号器を持っていることがあり、この場合に、検出回
路としての最尤復号器を仮検出回路として共用すること
が考えられる。

【００７８】すなわち、図６は本発明の第２の実施の形
態となる自動等化器を示し、上記図４の検出回路１２３
のような再生回路系内の検出回路として最尤復号器５１
を有している場合の例を示している。

【００７９】この図６において、自動等化器のトランス
バーサルフィルタ１２からの出力ｖ(ｎ)が、検出回路と
しての最尤復号器５１に供給されており、この最尤復号
器５１を送信系列予測回路の仮検出回路としても共用す
るために、最尤復号器５１からの出力を送信系列予測回
路５２のセレクタ５３に送っている。すなわち、この図
６の例の送信系列予測回路５２は、セレクタ５３のみか
ら成っている。

【００８０】図６の他の構成は、基本的には上記図１と
同様であるが、検出回路としての最尤復号器５１は、内
部にいわゆるビタビ復号処理のためのバスメモリを有し
ており、検出結果が出力されるまでに所定の遅延時間
（これをＡチャンネルクロック周期とする。）がかか
る。この遅延時間Ａを補正し、誤差計算やタップ係数計
算での時間合わせをするために、遅延回路５４、５５を
設けている。

【００８１】すなわち、トランスバーサルフィルタ１２
からの出力ｖ(ｎ)を、上記遅延時間Ａの遅延回路５４に
送って遅延させ、この遅延回路５４からの出力ｖ(n-A)
を、誤差計算回路２７の減算器２８に送って、送信系列
予測回路５２のセレクタ５３からの出力より減算してい
る、また、入力端子１１からの入力信号ｑ(ｎ)を、上記
遅延時間Ａの遅延回路５５に送って遅延させ、この遅延
回路５５からの出力ｑ(n-A) を、タップ係数計算回路３
０の乗算回路３１内の遅延回路３８ａ及び乗算器３７ａ
に送っている。このとき、乗算回路３１内の各遅延回路
３８ｂ、３８ｃ、３８ｄからの出力は、それぞれｑ(n-A
-1),ｑ(n-A-2),ｑ(n-A-3),ｑ(n-A-4) となる。

【００８２】なお、図６の他の構成については、図１の
各部と対応する部分に同じ指示符号を付して説明を省略
する。

【００８３】この図６の実施の形態によれば、上記図１
の例と同様な効果が得られるのみならず、再生装置内に
検出回路として既に設けられている最尤復号器５１を仮
検出回路に兼用しているため、構成が簡略化でき、安価
な供給が可能となる。

【００８４】なお、本発明は上述した実施の形態のみに
限定されるものではなく、例えば、伝送路としての記録
再生系は、ディジタルオーディオテープレコーダに限定
されず、ディジタルＶＴＲや、ディスク記録再生系等を
用いることができる。

【００８５】

【発明の効果】以上の説明から明らかなように、本発明
によれば、送信系列予測のために最尤復号を用いて高精
度に送信データ予測を行い、この予測出力とフィルタ出
力とから求められる誤差を最小化するようにタップ係数
の修正を行っているため、自動等化動作の収束が確実に
短時間で精度よく行え、プルインレンジが広く、ロック
レンジも広く、ノイズ耐性に優れた自動等化器及びディ
ジタル信号再生装置を提供することができる。

【図面の簡単な説明】

【図１】本発明に係る自動等化器の第１の実施の形態を
示すブロック回路図である。

【図２】図１の送信系列予測回路の具体例を示すブロッ
ク回路図である。

【図３】従来の送信系列予測回路の具体例を示すブロッ
ク回路図である。

【図４】本発明が適用されるディジタル信号再生装置の
一例となるディジタルオーディオテープレコーダの概略
構成を示すブロック図である。

【図５】ディジタルオーディオテープレコーダにおける
自動等化動作を説明するためのタイミングチャートであ
る。

【図６】本発明に係る自動等化器の第２の実施の形態を
示すブロック回路図である。

【図７】従来の自動等化器を用いたディジタル信号再生
装置の一例を示すブロック図である。

【図８】図７中の送信系列予測回路の動作を説明するた
めの波形図である。

【符号の説明】

１１入力端子１２トランスバーサルフィルタ１６出力端子２０送信系列予測回路２１仮検出回路２２最尤復号器２７誤差計算回路３０タップ係数計算回路３１乗算回路３２積分回路３３タップ係数修正回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年１１月２８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００５７

【補正方法】変更

【補正内容】

【００５７】この（９）式では、平均化するデータの個
数をＮ個としている。この（９）式に上記（８）式を代
入して、

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００６０

【補正方法】変更

【補正内容】

【００６０】

【数９】

Claims

【特許請求の範囲】

【請求項１】入力信号系列とタップ係数とを畳み込み
演算するフィルタ手段と、上記フィルタ手段からの出力に対して所定の閾値に基づ
いて最尤復号が行われて得られた信号を用いて元のデー
タの予測信号を出力する予測手段と、上記予測手段からの出力と、上記フィルタ手段からの出
力とに基づいて予測誤差を算出する誤差計算手段と、上記誤差計算手段からの予測誤差に基づいて上記フィル
タ手段の上記タップ係数を計算するタップ係数計算手段
とを有することを特徴とする自動等化器。
【請求項２】上記予測手段は、上記フィルタ手段から
の出力に対して所定の閾値に基づいて最尤復号を行う仮
検出手段を有することを特徴とする請求項１記載の自動
等化器。
【請求項３】上記フィルタ手段からの出力に対して最
尤復号を行って元のデータを検出してデータ出力する検
出手段を有し、上記予測手段は、上記検出手段からの出力を用いて元の
データの予測信号を出力することを特徴とする請求項１
記載の自動等化器。
【請求項４】上記フィルタ手段からの出力を上記最尤
復号に要する時間だけ遅延する遅延手段を有することを
特徴とする請求項１記載の自動等化器。
【請求項５】ディジタル信号が記録された記録媒体か
ら読み出された信号をディジタル信号に変換するアナロ
グ／ディジタル変換手段と、このアナログ／ディジタル変換手段からの信号系列とタ
ップ係数とを畳み込み演算するフィルタ手段と、上記フィルタ手段からの出力に対して所定の閾値に基づ
いて最尤復号が行われて得られた信号を用いて元のデー
タの予測信号を出力する予測手段と、上記予測手段からの出力と、上記フィルタ手段からの出
力とに基づいて予測誤差を算出する誤差計算手段と、上記誤差計算手段からの予測誤差に基づいて上記フィル
タ手段の上記タップ係数を計算するタップ係数計算手段
と、上記フィルタ手段からの出力に基づいて元のデータを検
出する検出手段と、この検出手段により検出されたデータのエラーを訂正す
るエラー訂正手段とを有することを特徴とするディジタ
ル信号再生装置。