JPH0997477A

JPH0997477A - 自動等化器及びディジタル信号再生装置

Info

Publication number: JPH0997477A
Application number: JP27689195A
Authority: JP
Inventors: Akio Tanaka; 朗穂田中; Hisakado Hirasaka; 久門平坂
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-09-29
Filing date: 1995-09-29
Publication date: 1997-04-08

Abstract

(57)【要約】【課題】自動等化のタップ係数計算のための乗算ビッ
ト数を減らし、回路規模を削減して、消費電力を低減す
る。【解決手段】アナログ／ディジタル変換器からの信号
系列をトランスバーサルフィルタ１２に送ってタップ係
数を畳み込み演算し、送信系列予測回路２０に送って予
測尊信データを取り出す。誤差計算回路２７は、送信系
列予測回路２０の出力からトランスバーサルフィルタ１
２の出力を減算して予測誤差を求め、タップ係数計算回
路３０’は、この予測誤差を最小にするようにトランス
バーサルフィルタ１２の各タップ係数を計算する。タッ
プ係数計算回路３０’の乗算回路５１は、ＭＳＢ抽出回
路５４でＭＳＢすなわち符号ビットを抽出して乗算器５
２ａ〜５２ｅに送り、入力信号の系列と乗算する。乗算
器５２ａ〜５２ｅには、１×８ビットの乗算器が用いら
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル伝送さ
れて得られた入力信号を適応的に波形等化する自動等化
器及びこのような自動等化器を備えたディジタル信号再
生装置に関するものである。

【０００２】

【従来の技術】近年において、例えばＤＡＴ（Digital
Audio Taperecorder）等のディジタル信号の記録再生装
置において、再生側に自動等化器が用いられるようにな
ってきている。

【０００３】このような自動等化器が用いられたディジ
タル信号記録再生装置の一例を図７に示す。

【０００４】この図７の入力端子２０１には、記録しよ
うとする信号に相当する送信データ系列｛ｗ(ｎ)｝が入
力され、伝送路として、例えば上記ＤＡＴのような電磁
変換系を含む記録再生系２０２に供給されている。この
記録再生系２０２のインパルスレスポンス系列を｛ｇ
(ｎ)｝とする。記録再生系２０２から自動等化器２０３
のトランスバーサルフィルタ２０４に送られる入力信号
系列を｛ｑ(ｎ)｝とする。この入力信号系列を｛ｑ
(ｎ)｝は、記録再生系２０２内で記録媒体から再生され
たＲＦ信号をＡ／Ｄ変換等によりチャンネルクロックタ
イミングでサンプリングした信号に相当する。

【０００５】トランスバーサルフィルタ２０４の出力信
号系列｛ｖ(ｎ)｝は、自動等化器２０３内の送信系列予
測回路２０５により予測送信系列｛ｗ(ｎ)’｝とされ、
減算器２０６に送られて上記出力信号系列｛ｖ(ｎ)｝が
減算されることで、予測誤差信号系列｛ｅ(ｎ)’｝が求
められる。この予測誤差信号系列｛ｅ(ｎ)’｝に基づい
て、タップ係数計算回路２０７がトランスバーサルフィ
ルタ２０４のタップ係数を計算し、このタップ係数をト
ランスバーサルフィルタ２０４に送る。トランスバーサ
ルフィルタ２０４からの出力信号系列｛ｖ(ｎ)｝は、自
動等化器２０３の出力として検出回路２０８に送られて
データ検出が行われ、検出されたデータが出力端子２０
９より取り出される。

【０００６】ここで、入力信号系列｛ｑ(ｎ)｝は、送信
データ系列｛ｗ(ｎ)｝の畳み込み積分に等しいので、次
の（１）式のように表される。

【０００７】

【数１】

【０００８】トランスバーサルフィルタ２０４の出力信
号ｖ(ｎ)は、入力信号ｑ(ｎ)とフィルタのタップ係数ｃ
_k(ｎ) との畳み込み積分に等しいので、次の（２）式の
ように表される。

【０００９】

【数２】

【００１０】この（２）式で、Ｋはトランスバーサルフ
ィルタ２０４のタップ数を示す。

【００１１】この（２）式を上記（１）式に代入して、

【００１２】

【数３】

【００１３】この（３）式では、伝送路のインパルスレ
スポンスの長さが無限大として、和を−∞から∞までと
っているが、現実にはこの長さは有限である。

【００１４】次に、送信データｗ(ｎ)とトランスバーサ
ルフィルタ２０４の出力信号ｖ(ｎ)との差、すなわち誤
差ｅ(ｎ)を次の（４）式により計算する。

【００１５】ｅ(ｎ) ＝ｗ(ｎ) − ｖ(ｎ) ・・・（４）理論上の誤差は（４）式であるが、現実には送信データ
ｗ(ｎ)が予めわかっていることはないので、実際にはト
ランスバーサルフィルタ２０４の出力信号ｖ(ｎ)の仮検
出結果に基づいて予測送信データｗ(ｎ)’を求め、次の
（５）式により予測誤差ｅ(ｎ)’を計算する。

【００１６】ｅ(ｎ)’＝ｗ(ｎ)’− ｖ(ｎ) ・・・（５）ここで、トランスバーサルフィルタ２０４の出力信号ｖ
(ｎ)の一例を図８の（Ａ）に、またこの出力信号ｖ(ｎ)
に基づいて送信系列予測回路２０５により得られた予測
送信データｗ(ｎ)’の一例を図８の（Ｂ）に、それぞれ
示す。すなわち、図８の（Ａ）の白丸（○）は、記録再
生系からの再生ＲＦ波形をＡ／Ｄ変換して得られた出力
信号ｖ(ｎ)を示し、図８の（Ｂ）の白丸（○）は、予測
送信データｗ(ｎ)’を示している。また図８の（Ａ）の
太線は、減算器２０６からの予測誤差ｅ(ｎ)’（＝ｗ
(ｎ)’−ｖ(ｎ)）を示している。

【００１７】送信系列予測回路２０５は、図８の（Ｂ）
に示すように、伝送中例えば記録再生中のノイズや、等
化誤差等が無ければ得られるであろうような波形の信号
系列を発生させるものであり、上記誤差を求めるために
用いられる。この図８の波形は、いわゆるパーシャルレ
スポンスクラスＩ（ＰＲＩ）方式で伝送された例を示し
ている。このＰＲＩの場合は３値をとるので、各標準振
幅を例えば＋１Ｖ、０Ｖ、−１Ｖとすると、送信系列予
測回路２０５での検出閾値（＋Ｖ_th、−Ｖ_th）はそれぞ
れ＋０．５Ｖ、−０．５Ｖとなる。この図８の標準振幅
（＋１）はノイズが無く理想的な等化がなされた再生信
号のＲＦ波形のエンベロープ、標準振幅（０）は０Ｖ、
標準振幅（−１）はノイズが無く理想的な等化がなされ
た再生信号のＲＦ波形のエンベロープ×（−１）であ
る。

【００１８】自動等化器２０３内のタップ係数計算回路
２０７では、上記予測誤差ｅ(ｎ)’を極力小さくするよ
うにタップ係数を調整する。

【００１９】

【発明が解決しようとする課題】ところで、タップ係数
計算回路２０７の内部においては、減算器２０６からの
予測誤差ｅ(ｎ)’とトランスバーサルフィルタ２０４へ
の入力信号ｑ(ｎ)とを、上記タップの個数分だけ乗算す
る処理が必要とされる。これらの入力信号ｑ(ｎ)及び予
測誤差ｅ(ｎ)’のビット長あるいはビット幅をｎビット
とすると、ｎ×ｎ乗算が必要になるが、一般に乗算器は
回路規模が大きいため、機器の消費電力を小さくする要
望がある場合には、タップ係数計算の際の乗算器の乗算
ビット数が小さいことが必要とされる。

【００２０】本発明は、このような実情に鑑みてなされ
たものであり、自動等化器内のフィルタのタップ係数計
算のために用いられる乗算回路の回路規模を削減し、消
費電力の低減や機器の低価格化が可能な自動等化器及び
ディジタル信号再生装置の提供を目的とする。

【００２１】

【課題を解決するための手段】本発明に係る自動等化器
は、上述の課題を解決するために、入力信号系列とタッ
プ係数とを畳み込み演算するフィルタ手段と、上記フィ
ルタ手段からの出力に対して所定の閾値に基づいて元の
データの予測信号を出力する予測手段と、上記予測手段
からの出力と、上記フィルタ手段からの出力とに基づい
て予測誤差を算出する誤差計算手段と、上記誤差計算手
段からの予測誤差に基づいて上記フィルタ手段の上記タ
ップ係数を、少なくとも２つの修正量を切り換えて修正
するタップ係数計算手段とを有することを特徴としてい
る。

【００２２】この場合、上記修正量の切換制御信号は、
上記誤差計算手段からの予測誤差のＭＳＢ（最上位ビッ
ト：符号ビット）、上記入力信号系列のＭＳＢのいずれ
か一方、あるいはこれらの乗算結果に基づいて行わせる
ことが挙げられる。

【００２３】また、本発明に係るディジタル信号再生装
置は、ディジタル信号が記録された記録媒体から読み出
された信号をディジタル信号に変換するアナログ／ディ
ジタル変換手段からの出力を上記自動等化器に供給し、
自動等化器からの出力に基づいて元のデータを検出し、
この検出されたデータのエラーを訂正する構成を少なく
とも有している。

【００２４】

【発明の実施の形態】以下、本発明に係る好ましいいく
つかの実施の形態について、図面を参照しながら説明す
る。

【００２５】図１は、本発明の第１の実施の形態として
の自動等化器を示している。この図１において、自動等
化器の入力端子１１には、記録媒体から再生された信号
をＡ／Ｄ変換して得られたディジタルの入力信号ｑ(ｎ)
が供給されている。この入力信号ｑ(ｎ)はトランスバー
サルフィルタ１２に送られている。トランスバーサルフ
ィルタ１２は、入力信号系列とタップ係数との畳み込み
演算を行うフィルタ手段であり、この図１の例では、５
タップのトランスバーサルフィルタを示している。すな
わち、図１のトランスバーサルフィルタ１２において
は、入力信号ｑ(ｎ)及び遅延回路１３ａ、１３ｂ、１３
ｃ、１３ｄにより順次遅延された信号ｑ(n-1),ｑ(n-2),
ｑ(n-3),ｑ(n-4) がそれぞれ乗算器１４ａ、１４ｂ、１
４ｃ、１４ｄ、１４ｅに送られて、それぞれタップ係数
ｃ₀(ｐ),ｃ₁(ｐ),ｃ₂(ｐ),ｃ₃(ｐ),ｃ₄(ｐ) と乗算さ
れ、各乗算結果が加算器１５ａ〜１５ｄに送られて総和
がとられることによりフィルタ出力信号ｖ(ｎ)とされ
る。このトランスバーサルフィルタ１２からの出力信号
ｖ(ｎ)が自動等化器の出力として出力端子１６に送られ
ている。

【００２６】またこの出力信号ｖ(ｎ)は、自動等化器内
の送信系列予測回路２０及び誤差計算回路２７に送られ
る。送信系列予測回路２０は、仮検出回路２１により出
力信号ｖ(ｎ)に対して所定の閾値を用いて多値検出、例
えば３値検出を行い、セレクタ２３に送って標準振幅の
予測送信データをｗ(ｎ)’を出力する。誤差計算回路２
７は、この予測送信データｗ(ｎ)’から上記出力信号ｖ
(ｎ)を減算器２８で減算することにより予測誤差ｅ
(ｎ)’を算出する。

【００２７】誤差計算回路２７からの予測誤差ｅ(ｎ)’
は、タップ係数計算回路３０に送られている。このタッ
プ係数計算回路３０は、予測誤差ｅ(ｎ)’に基づいてト
ランスバーサルフィルタ１２のタップ係数ｃ₀(ｐ)〜ｃ₄
(ｐ)を計算するものであり、タップ係数調整アルゴリズ
ムに応じて種々の構成が考えられるが、図１の例におい
ては、その一種である最大傾斜法のアルゴリズムに応じ
た構成を示している。図１のタップ係数計算回路３０’
は、乗算回路５１と、積分回路３２と、タップ係数修正
回路３３’とから成っており、積分回路３２及びタップ
係数修正回路３３’は制御回路３５により制御されるよ
うになっている。

【００２８】この図１のタップ係数計算回路３０’は、
乗算回路５１の乗算ビット数を削減しており、これによ
って乗算回路５１の回路規模を低減している。

【００２９】ここで、タップ係数計算の基本を説明する
ために、一般のタップ係数計算回路３０を用いた自動等
化器の例を図２に示す。

【００３０】この図２に示す自動等化器のタップ係数計
算回路３０は、乗算回路３１と、積分回路３２と、タッ
プ係数修正回路３３とから成っており、積分回路３２及
びタップ係数修正回路３３は制御回路３５により制御さ
れるようになっている。

【００３１】乗算回路３１は、誤差計算回路２７からの
予測誤差ｅ(ｎ)’に定数μを乗算する乗算器３６と、こ
の乗算器３６からの出力を、上記入力端子１１からの入
力信号ｑ(ｎ)及び順次遅延された信号ｑ(n-1),ｑ(n-2),
ｑ(n-3),ｑ(n-4) にそれぞれ乗算する乗算器３７ａ、３
７ｂ、３７ｃ、３７ｄ、３７ｅとを有している。上記各
信号ｑ(n-1)〜ｑ(n-4)は、図２に示すように、入力信号
ｑ(ｎ)を順次遅延させる遅延回路３８ａ、３８ｂ、３８
ｃ、３８ｄを設けて得るようにしている。

【００３２】積分回路３２は、乗算回路３１の各乗算器
３７ａ、３７ｂ、３７ｃ、３７ｄ、３７ｅからの出力が
それぞれ供給される加算器４１ａ、４１ｂ、４１ｃ、４
１ｄ、４１ｅと、これらの各加算器４１ａ、４１ｂ、４
１ｃ、４１ｄ、４１ｅからの出力がそれぞれ供給される
フリップフロップ（ＦＦ）４２ａ、４２ｂ、４２ｃ、４
２ｄ、４２ｅとを有し、各フリップフロップ４２ａ、４
２ｂ、４２ｃ、４２ｄ、４２ｅからの出力がそれぞれ加
算器４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅに供給さ
れて累積加算されるようになっている。これらのフリッ
プフロップ４２ａ、４２ｂ、４２ｃ、４２ｄ、４２ｅに
は、制御回路３５からのイネーブル信号ＥＮ及びクリア
パルスＣＬＲが供給されている。

【００３３】タップ係数修正回路３３は、積分回路３２
の各加算器４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅか
らの出力がそれぞれ供給される加算器４３ａ、４３ｂ、
４３ｃ、４３ｄ、４３ｅと、これらの各加算器４３ａ、
４３ｂ、４３ｃ、４３ｄ、４３ｅからの出力がそれぞれ
供給されるフリップフロップ（ＦＦ）４４ａ、４４ｂ、
４４ｃ、４４ｄ、４４ｅとを有し、各フリップフロップ
４４ａ、４４ｂ、４４ｃ、４４ｄ、４４ｅからの出力が
それぞれ加算器４３ａ、４３ｂ、４３ｃ、４３ｄ、４３
ｅに供給されて累積加算されるようになっている。これ
らのフリップフロップ４４ａ、４４ｂ、４４ｃ、４４
ｄ、４４ｅには、制御回路３５からのロードパルスＬＤ
が供給されている。

【００３４】このような構成のタップ係数計算回路３０
の動作、すなわち最大傾斜法のアルゴリズムについて説
明する。

【００３５】クロックタイミング毎のタップ係数ｃ
_k(ｎ) を最大傾斜法によって逐次修正するには、所定の
評価関数Ｄについてのタップ係数ｃ_k(ｎ) による偏微分
を利用した次の（６）式によって行う。

【００３６】

【数４】

【００３７】この（６）式において、μは定数であり、
このμの値は、最適点への正確な収束と収束の早さとの
トレードオフにより決定される。すなわち、μを大きく
すると係数修正の１回当たりの変化量が大きくなるので
収束に要する時間は短くなるが、最適点への収束性は悪
くなる。

【００３８】ところで、（６）式は、１クロック毎に、
すなわちデータの１サンプル毎にタップ係数ｃ_k(ｎ) が
更新されることを意味するが、Ｎ回に１回の割合でタッ
プ係数が更新されるときには、Ｎクロック毎に更新され
るタップ係数をｃ_k(ｐ) と表して、上記（６）式を次の
（７）式に書き換えることができる。

【００３９】

【数５】

【００４０】同様にして、上記（２）式は、次の（８）
式に書き換えることができる。

【００４１】

【数６】

【００４２】さらに具体的なアルゴリズムは、上記
（７）式の評価関数Ｄに何を選ぶかによって決定され
る。ここでは、一般に広く採用されている最小自乗法
（以下ＬＭＳ法という。）を用いた例を説明する。この
ＬＭＳ法の評価関数Ｄは、次の（９）式に示すように、
上記予測誤差ｅ(ｎ)’の平均二乗誤差を用いる。

【００４３】

【数７】

【００４４】この（９）式では、平均化するデータの個
数をＮ個としている。この（９）式を上記（８）式に代
入して、

【００４５】

【数８】

【００４６】この（１０）式の評価関数Ｄの、ｉ番目の
タップ係数ｃ_i(ｐ) による偏微分を計算すると、次の
（１１）式となる。

【００４７】

【数９】

【００４８】この（１１）式のｉをｋに変換して、上記
（７）式に代入し、タップ係数変更アルゴリズムを表す
次の（１２）式を得る。

【００４９】

【数１０】

【００５０】この（１２）式は、トランスバーサルフィ
ルタ１２への入力信号ｑ(n-k) と予測誤差ｅ(ｎ)’との
結果をＮ回積分し、それをタップ係数ｃ_k(p)の補正値と
することを意味している。

【００５１】この（１２）式の右辺第２項の演算が、乗
算回路３１及び積分回路３２により行われ、この第２項
と第１項との加算が、タップ係数修正回路３３により行
われる。このようにして、自動等化のためのタップ係数
の計算がタップ係数計算回路３０により行われるわけで
ある。

【００５２】ところで、上記図１に示す本発明の実施の
形態においては、上記（１２）式の代わりに、次の（１
３）式に示すアルゴリズムを用いてタップ係数修正を行
っている。

【００５３】ｃ_k(p+1)＝ｃ_k(ｐ)＋ｄＳ_k≧０のときｃ_k(p+1)＝ｃ_k(ｐ)−ｄＳ_k＜０のとき・・・（１３）ただし、この（１３）式のＳ_k とは、上記（１２）式の
Σの項、すなわち、

【００５４】

【数１１】

【００５５】のことである。また、（１３）式のタップ
係数修正単位の修正量ｄは、タップ係数ｃ_k(ｐ) を１回
当たり修正する定数であり、例えば係数のＬＳＢ（最下
位ビット）分を単位修正量ｄとすればよい。

【００５６】この（１３）式においては、上記Ｓ_k が大
きくても小さくても１回当たりのタップ係数の修正量は
ｄとしている。すなわち、上記Ｓ_k は、次回のタップ係
数をｄだけ増やすか減らすかの２値情報としてしか利用
しない。

【００５７】一般に自動等化回路が収束した時点では、
上記Ｓ_k はそれ以上変化しなくなるが、本方式では毎回
必ずｄだけ変化するので、収束した状態での係数は、収
束値＋ｄと、収束値−ｄとを交互に繰り返す。しかし、
係数の絶対値に比べ修正量ｄが充分に小さければ、タッ
プ係数が常時±ｄで変動しても、系の等化特性に与える
影響は無視できるくらい小さいので問題にならない。

【００５８】上記（１３）式では、上記Ｓ_k を次回の係
数増減の２値情報としてしか用いないので、乗算する前
に少なくとも一方の値の符号のみを取り出すようにして
もよい。この場合の条件判断は、

【００５９】

【数１２】

【００６０】に示すＳe_k、Ｓq_k、Ｓqe_k のいずれかを用
いるようにすればよい。

【００６１】これは、これらの式の乗算結果は、符号を
取り出したときあるいは符号に丸めたときに生ずる量子
化誤差を持つが、ランダムノイズ成分である量子化誤差
は、積分あるいは平均化することで消えてしまい、積分
結果には係数を増減させるという上記Ｓ_k の本来の信号
成分だけが残留するようになるので、Ｓe_k、Ｓq_k、Ｓqe
_k を上記（１３）式の条件判断に用いることができるか
らである。

【００６２】上述したような（１３）式に示すアルゴリ
ズムを実現するために、図１のタップ係数計算回路３
０’においては、上記Ｓe_kを条件判断に用いている。す
なわち、乗算回路５１で上記予測誤差ｅ(ｎ)’のＭＳＢ
（最上位ビット：符号ビット）をＭＳＢ抽出手段５４に
より取り出して、上記図２の乗算器３７ａ、３７ｂ、３
７ｃ、３７ｄ、３７ｅに対応する乗算器５２ａ、５２
ｂ、５２ｃ、５２ｄ、５２ｅに送っている。また、図１
の遅延回路５３ａ、５３ｂ、５３ｃ、５３ｄは、図２の
遅延回路３８ａ、３８ｂ、３８ｃ、３８ｄに対応してい
る。なおＭＳＢ抽出手段５４は、個別の回路を設けなく
とも、誤差計算回路２７のデータバスのＭＳＢのみを乗
算器５２ａ〜５２ｅに接続すること等により容易に実現
できる。

【００６３】乗算回路５１の各乗算器５２ａ〜５２ｅか
らの出力が送られる積分回路３２は上記図２の積分回路
３２と同様であるが、次のタップ係数修正回路３３’
は、積分回路３２からの各出力のＭＳＢ（最上位ビッ
ト：符号ビット）を取り出して、上記＋ｄと−ｄとを切
り換える切換スイッチ４５ａ、４５ｂ、４５ｃ、４５
ｄ、４５ｅをそれぞれ制御するように構成しており、こ
れらの切換スイッチ４５ａ、４５ｂ、４５ｃ、４５ｄ、
４５ｅからの出力を加算器４３ａ、４３ｂ、４３ｃ、４
３ｄ、４３ｅにそれぞれ送っている。

【００６４】なお、図１の他の構成は図２と同様であ
る。従って、この図１のタップ係数計算回路３０’によ
るタップ係数修正アルゴリズムは、次の（１４）式とな
る。

【００６５】ｃ_k(p+1)＝ｃ_k(ｐ)＋ｄＳe_k≧０のときｃ_k(p+1)＝ｃ_k(ｐ)−ｄＳe_k＜０のとき・・・（１４）ここで、上記入力信号ｑ(ｎ)及び出力信号ｖ(ｎ)のワー
ド長あるいはワード幅を８ビットとすると、上記図２の
構成の各乗算器３７ａ〜３７ｅは８×８ビットの乗算器
になるが、図１の構成によれば、各乗算器５２ａ〜５２
ｅは１×８ビットの乗算器で済み、回路規模を削減でき
る。従って、機器の省電力化が容易に達成でき、また、
安価な供給も可能となる。

【００６６】次に、この図１に示すような自動等化器を
用いたディジタル信号再生装置の具体例について、図面
を参照しながら説明する。

【００６７】図３は、上述したような自動等化器が適用
される装置の一例としての、ディジタルオーディオテー
プレコーダ（ＤＡＴ）を示している。

【００６８】この図３において、録音しようとする音声
信号は、Ａ／Ｄ変換器１０１でディジタル信号に変換さ
れ、エラー訂正用パリティ付加回路１０２でエラー訂正
用のパリティが付加され、８／１０変換回路１０３で８
ビットデータが記録用の１０チャンネルビットの信号に
変換され、記録アンプ１０４で増幅されて、記録データ
あるいは送信データｗ(ｎ)となる。

【００６９】この送信データｗ(ｎ)は、記録再生系１１
０の記録ヘッド１１１に送られ、記録テープ１１２に記
録され、この記録テープ１１２から再生ヘッド１１３に
より記録内容が再生される。再生ヘッド１１３からの信
号は再生アンプ１１４で増幅され、仮等化回路１１５で
仮等化される。記録ヘッド１１１から仮等化回路１１５
までを記録再生系１１０としており、記録テープ１１２
に磁気テープを用いる場合には、各ヘッド１１１、１１
３に例えば回転磁気ヘッドが用いられ、記録再生系１１
０は電磁変換系とされる。この記録再生系１１０の伝送
路のインパルスレスポンスをｇ(ｎ)としている。

【００７０】記録再生系１１０の仮等化回路１１５から
の信号、いわゆるＲＦ信号は、Ａ／Ｄ変換器１２１に送
られて、チャンネルクロックタイミングでサンプリング
されて量子化されることでディジタル信号に変換され、
自動等化器１０の入力端子１１に入力信号ｑ(ｎ)として
送られている。この自動等化器１０として、図１の構成
の自動等化器を用いることができる。

【００７１】自動等化器１０の出力端子１６からは、上
記図１と共に説明したように、適応的に波形等化された
出力信号ｖ(ｎ)が取り出され、検出回路１２３に送られ
る。検出回路１２３では、閾値を用いた送信データ検出
が行われ、得られたデータがエラー訂正回路１２５に送
られてエラー訂正処理され、Ｄ／Ａ変換器１２６でアナ
ログ音声信号に変換されて出力される。

【００７２】ここで、記録再生系１１０として、Ａch、
Ｂchの２チャンネルを交互に記録再生するような回転磁
気ヘッドを有する電磁変換系を用いた場合の動作の具体
例について、図４を参照しながら説明する。

【００７３】図４のスイッチングパルスＳＷＰは、回転
磁気ヘッドのＡch、Ｂchを切り換えるためのパルスであ
り、各ヘッドは１周期のそれぞれ略々１／４の期間だけ
磁気テープから再生を行うため、図４の再生信号ＲＦの
ような信号が得られる。この図４では、Ａchについての
動作例を示しており、Ａchの再生信号中の前後の不安定
部分を除いた時刻ｔ₂〜ｔ₃の期間Ｔ_SIのように、再生信
号の安定した箇所で自動等化のための処理を行うように
している。

【００７４】図４のクリアパルスＣＬＲ及びイネーブル
信号ＥＮは、図１の制御回路３５からタップ係数計算回
路３０’内の積分回路３２中の各フリップフロップ４２
ａ〜４２ｅに送られるものであり、クリアパルスＣＬＲ
はスイッチングパルスＳＷＰの立ち下がりタイミングｔ
₁ で発せられ、イネーブル信号ＥＮは上記再生信号ＲＦ
の安定している期間Ｔ_SIの間だけアクティブ、すなわち
“Ｌ”となっている。従って、図１の積分回路３２から
の出力は、図４の積分回路出力ＳＩに示すようになり、
上記イネーブル期間Ｔ_SIの間だけ積分動作が行われる。

【００７５】このイネーブル期間Ｔ_SI内での積分回数Ｎ
_Sは、期間Ｔ_SIをチャンネルクロック周期Ｔ_chで割った
もの（Ｎ_S＝Ｔ_SI／Ｔ_ch）である。具体例として、チャ
ンネルクロック周波数ｆ_chが９．４ＭHz、チャンネルク
ロック周期Ｔ_chが約１０６nsで、上記Ａchの再生信号が
出力される期間、すなわちヘッド回転周期の略々１／４
の期間を７．５msとし、その内の中央部の１／２、すな
わち３．７５msを上記イネーブル期間Ｔ_SIとするとき、
Ｔ_SI／Ｔ_chが約３．７５ms／１０６nsであることから、
積分回数Ｎ_Sは約３５３７７回となる。

【００７６】この積分動作により得られた積分結果が上
記図１のタップ係数修正回路３３’に送られ、時刻ｔ₃
よりも後の時刻ｔ₄でロードパルスＬＤが発せられてタ
ップ係数修正回路３３の各フリップフロップ４４ａ〜４
４ｅに上記積分結果のＭＳＢに応じて選択された＋ｄ又
は−ｄがロードされるから、Ａchについての上記各タッ
プ係数ｃ₀(ｐ)〜ｃ₄(ｐ)に相当する図４のＡch係数ＫＡ
は、上記時刻ｔ₄で切り換えられることになる。なお、
ロードパルスＬＤは、タップ係数ｃ_k(ｐ) を修正するパ
ルスであり、タップ係数修正は上記Ａchの再生ＲＦ信号
が出ていない区間にて行うべきであるため、図４の例で
は、Ａchの再生信号の出力が終わった直後に発生させて
いる。

【００７７】ところで、等化誤差が大きい場合には、一
度に大きな係数修正を要するので、上記Ｓ_k の値が大き
くなるが、上記（１４）に示すアルゴリズムでは、１回
当たりの修正値はｄに過ぎないため収束時間がかかるこ
とになるが、実際には問題とはならない。すなわち、例
えばタップ係数のビット長を８ビット、ｄをＬＳＢと
し、係数の初期値を０とすれば、係数の最大値は１２８
であるから、最大１２８回の係数修正で収束することに
なるが、この１２８回路の係数修正に要する時間は、上
記ＤＡＴに適用して回転ドラムの１回転に１回の修正を
行うものとするときでも、１回転３０msで、１２８回転
で３．８１秒に過ぎないため、実用上差し支えない。

【００７８】次に、図５は本発明の第２の実施の形態の
要部を示しており、上記Ｓq_kにより条件判断を行って、
次の（１５）式によりタップ係数修正を行っている。

【００７９】ｃ_k(p+1)＝ｃ_k(ｐ)＋ｄＳq_k≧０のときｃ_k(p+1)＝ｃ_k(ｐ)−ｄＳq_k＜０のとき・・・（１５）すなわち、図５の乗算回路６１は、誤差計算回路２７か
らの予測誤差ｅ(ｎ)’を上記図２の乗算器３７ａ、３７
ｂ、３７ｃ、３７ｄ、３７ｅに対応する乗算器６２ａ、
６２ｂ、６２ｃ、６２ｄ、６２ｅに送ると共に、上記入
力信号ｑ(ｎ)のＭＳＢ（最上位ビット：符号ビット）を
ＭＳＢ抽出手段６５により取り出して、図２の遅延回路
３８ａ、３８ｂ、３８ｃ、３８ｄに対応する遅延回路６
３ａ、６３ｂ、６３ｃ、６３ｄに送っている。他の構成
は、上記図１と同様であるため、図示せず説明を省略す
る。

【００８０】この図６の例でも、各乗算器６２ａ〜６２
ｅでの乗算ビット数を削減でき、例えば８×１ビット乗
算器で済むため、回路規模を小さくして、低価格化や省
電力化に貢献し得る。

【００８１】さらに図６は、本発明の第３の実施の形態
の要部を示しており、上記Ｓqe_kにより条件判断を行
い、次の（１６）式によりタップ係数修正を行ってい
る。

【００８２】ｃ_k(p+1)＝ｃ_k(ｐ)＋ｄＳqe_k≧０のときｃ_k(p+1)＝ｃ_k(ｐ)−ｄＳqe_k＜０のとき・・・（１６）すなわち、図６の乗算回路７１は、誤差計算回路２７か
らの予測誤差ｅ(ｎ)’のＭＳＢをＭＳＢ抽出手段７４に
より取り出して、を上記図２の乗算器３７ａ、３７ｂ、
３７ｃ、３７ｄ、３７ｅに対応する乗算器７２ａ、７２
ｂ、７２ｃ、７２ｄ、７２ｅに送ると共に、上記入力信
号ｑ(ｎ)のＭＳＢをＭＳＢ抽出手段７５により取り出し
て、図２の遅延回路３８ａ、３８ｂ、３８ｃ、３８ｄに
対応する遅延回路７３ａ、７３ｂ、７３ｃ、７３ｄに送
っている。他の構成は、上記図１と同様であるため、対
応する部分に同じ指示符号を付して説明を省略する。

【００８３】この図６の例によれば、各乗算器７２ａ〜
７２ｅはとしては、１×１ビット乗算器で済み、論理回
路だけで構成でき、回路規模の大幅な削減が図れる。

【００８４】なお、これらの図５、図６の各ＭＳＢ抽出
手段６５、７４、７５についても、個別の回路を用いず
に接続によりＭＳＢのみを送るようにすればよい。

【００８５】なお、本発明は上記例のみに限定されるも
のではなく、例えば、伝送路としての記録再生系は、デ
ィジタルオーディオテープレコーダに限定されず、ディ
ジタルＶＴＲや、ディスク記録再生系等を用いることが
できる。また、送受信系を伝送路として用いてもよい。
さらに、修正量を３値以上設けるようにし、これらを切
換選択するようにしてもよい。

【００８６】

【発明の効果】以上の説明から明らかなように、本発明
によれば、フィルタ手段のタップ係数の修正を、少なく
とも２つの所定の修正量を切り換えることで行ってお
り、またこの修正量の切換制御は、予測誤差の符号、フ
ィルタ入力信号の符号の少なくとも一方を用いて行うよ
うにしているため、計算処理、特に乗算処理が簡略化さ
れ、乗算器の回路規模を削減して、消費電力の低減や低
価格化に貢献できる。

【図面の簡単な説明】

【図１】本発明に係る自動等化器の第１の実施の形態を
示すブロック回路図である。

【図２】一般的な自動等化器の一例を示すブロック回路
図である。

【図３】本発明が適用されるディジタル信号再生装置の
一例となるディジタルオーディオテープレコーダの概略
構成を示すブロック図である。

【図４】ディジタルオーディオテープレコーダにおける
自動等化動作を説明するためのタイミングチャートであ
る。

【図５】本発明に係る自動等化器の第２の実施の形態を
示すブロック回路図である。

【図６】本発明に係る自動等化器の第３の実施の形態を
示すブロック回路図である。

【図７】従来の自動等化器を用いたディジタル信号再生
装置の一例を示すブロック図である。

【図８】図７中の送信系列予測回路の動作を説明するた
めの波形図である。

【符号の説明】

１１入力端子１２トランスバーサルフィルタ１６出力端子２０送信系列予測回路２７誤差計算回路３０’ タップ係数計算回路３２積分回路３３’ タップ係数修正回路５１、６１、７１乗算回路５２ａ〜５２ｅ、６２ａ〜６２ｅ、７２ａ〜７２ｅ乗
算器

【手続補正書】

【提出日】平成７年１１月２８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】またこの出力信号ｖ(ｎ)は、自動等化器内
の送信系列予測回路２０及び誤差計算回路２７に送られ
る。送信系列予測回路２０は、仮検出回路２１により出
力信号ｖ(ｎ)に対して所定の閾値を用いて多値検出、例
えば３値検出を行い、セレクタ２３に送って標準振幅の
予測送信データｗ(ｎ)’を出力する。誤差計算回路２７
は、この予測送信データｗ(ｎ)’から上記出力信号ｖ
(ｎ)を減算器２８で減算することにより予測誤差ｅ
(ｎ)’を算出する。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００４４

【補正方法】変更

【補正内容】

【００４４】この（９）式では、平均化するデータの個
数をＮ個としている。この（９）式に上記（８）式を代
入して、

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００４７

【補正方法】変更

【補正内容】

【００４７】

【数９】

Claims

【特許請求の範囲】

【請求項１】入力信号系列とタップ係数とを畳み込み
演算するフィルタ手段と、上記フィルタ手段からの出力に対して所定の閾値に基づ
いて元のデータの予測信号を出力する予測手段と、上記予測手段からの出力と、上記フィルタ手段からの出
力とに基づいて予測誤差を算出する誤差計算手段と、上記誤差計算手段からの予測誤差に基づいて上記フィル
タ手段の上記タップ係数を、少なくとも２つの修正量を
切り換えて修正するタップ係数計算手段とを有すること
を特徴とする自動等化器。
【請求項２】上記タップ係数計算手段は、上記誤差計
算手段からの予測誤差の符号を抽出し、この予測誤差の
符号に基づいて上記修正量の切換制御を行うことを特徴
とする請求項１記載の自動等化器。
【請求項３】上記タップ係数計算手段は、上記入力信
号系列の符号を抽出し、この入力信号系列の符号に基づ
いて上記修正量の切換制御を行うことを特徴とする請求
項１記載の自動等化器。
【請求項４】上記タップ係数計算手段は、上記誤差計
算手段からの予測誤差の符号と、上記入力信号系列の符
号との乗算結果に基づいて上記修正量の切換制御を行う
ことを特徴とする請求項１記載の自動等化器。
【請求項５】ディジタル信号が記録された記録媒体か
ら読み出された信号をディジタル信号に変換するアナロ
グ／ディジタル変換手段と、このアナログ／ディジタル変換手段からの信号系列とタ
ップ係数とを畳み込み演算するフィルタ手段と、上記フィルタ手段からの出力に対して所定の閾値に基づ
いて元のデータの予測信号を出力する予測手段と、上記予測手段からの出力と、上記フィルタ手段からの出
力とに基づいて予測誤差を算出する誤差計算手段と、上記誤差計算手段からの予測誤差に基づいて上記フィル
タ手段の上記タップ係数を、少なくとも２つの修正量を
切り換えて修正するタップ係数計算手段と、上記フィルタ手段からの出力に基づいて元のデータを検
出する検出手段と、この検出手段により検出されたデータのエラーを訂正す
るエラー訂正手段とを有することを特徴とするディジタ
ル信号再生装置。
【請求項６】上記タップ係数計算手段は、上記誤差計
算手段からの予測誤差の符号を抽出し、この予測誤差の
符号に基づいて上記修正量の切換制御を行うことを特徴
とする請求項５記載のディジタル信号再生装置。
【請求項７】上記タップ係数計算手段は、上記入力信
号系列の符号を抽出し、この入力信号系列の符号に基づ
いて上記修正量の切換制御を行うことを特徴とする請求
項５記載のディジタル信号再生装置。
【請求項８】上記タップ係数計算手段は、上記誤差計
算手段からの予測誤差の符号と、上記入力信号系列の符
号との乗算結果に基づいて上記修正量の切換制御を行う
ことを特徴とする請求項５記載のディジタル信号再生装
置。