JPH0997794A - フリップチップのバンプ - Google Patents

フリップチップのバンプ

Info

Publication number
JPH0997794A
JPH0997794A JP7253478A JP25347895A JPH0997794A JP H0997794 A JPH0997794 A JP H0997794A JP 7253478 A JP7253478 A JP 7253478A JP 25347895 A JP25347895 A JP 25347895A JP H0997794 A JPH0997794 A JP H0997794A
Authority
JP
Japan
Prior art keywords
bump
flip chip
bumps
recess
die paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7253478A
Other languages
English (en)
Inventor
Noboru Motai
昇 罍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Precision Circuits Inc
Original Assignee
Nippon Precision Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits Inc filed Critical Nippon Precision Circuits Inc
Priority to JP7253478A priority Critical patent/JPH0997794A/ja
Publication of JPH0997794A publication Critical patent/JPH0997794A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231Shapes
    • H10W72/232Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231Shapes
    • H10W72/234Cross-sectional shape, i.e. in side view

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 接触抵抗の増大やクラックによるオープン不
良の発生を防止することが可能なフリップチップのバン
プを提供することを目的とする。 【解決手段】 フリップチップのバンプ1の上平面1a
に凹部1bを設けることにより、バンプとダイペースト
との接触面積を増大させ、バンプとダイペーストとの密
着性(接着性)を向上させる。

Description

【発明の詳細な説明】
【0001】
【発明の技術分野】本願はフリップチップのバンプに関
する。
【0002】
【従来の技術】図5は、従来のフリップチップのバンプ
およびその近傍の様子を示した断面図である。1は金バ
ンプ、2は半導体素子が形成されている半導体基板、3
は半導体基板2上に形成された電極、4はパシベーショ
ンである。金バンプ1は、ボールボンディング技術によ
って形成されたボールを根元から切断して形成される
が、ボールの高さを揃えるために切断面をハンマでたた
いて平らにしてある。
【0003】図6は、上記金バンプ1を用いたフリップ
チップをプリント基板等に実装した場合の様子を示した
ものである。セラミック基板5上に形成された導電パタ
ーン6とフリップチップの金バンプ1とがダイペースト
7を用いて接続されている。ダイペースト7には一般的
にエポキシ系の銀ペーストが用いられる。
【0004】
【発明が解決しようとする課題】バンプの高さは機械的
精度によって左右されるために、通常±10μm程度の
バラツキが生じる。したがって、ダイペーストを用いて
フリップチップを基板に実装した場合、図6に示すよう
に、ダイペーストの厚さが不均一になる。ダイペースト
(エポキシ系の銀ペースト)の熱分解温度は通常300
度C程度であるが、半田リフロー炉(最高温度230〜
255度c程度)を通すとバンプとダイペーストとの間
にストレスが集中する。その結果、接触抵抗が増大した
りクラックによってオープン不良が発生したりするとい
った問題点があった。実際にバンプの高さのバラツキが
±10μm程度以上あると、数%〜数10%程度の接触
抵抗の増大やオープン不良の発生が認められる。
【0005】上記問題点を改善するために、ダイペース
トに混入する金属として銀の代わりにパラジウムを用い
ることも考えられるが、高価なため適当でない。また、
エポキシ系樹脂の代わりにポリイミド系樹脂を用いて耐
熱性を向上させたものもあるが、応力に弱いためフリッ
プチップの実装には適していない。
【0006】本願の目的は、接触抵抗の増大やクラック
によるオープン不良の発生を防止することが可能なフリ
ップチップのバンプを提供することである。
【0007】
【課題を解決するための手段】本願に係わるフリップチ
ップのバンプは、バンプの上面を凸凹状にしたことを特
徴とする。
【0008】
【発明の実施の形態】図1は、本願に係わるバンプの第
1の実施の形態を示したものであり、同図(A)はバン
プの上面図、同図(B)はバンプの断面図である。すな
わち、バンプの上平面1aに凹部1b(円錐状の穴、深
さは、ボール径に応じて0.1μm〜数10μm程度と
するが、通常は数μm程度)を設けることにより、バン
プとダイペーストとの密着性(接着性)を向上させ、熱
応力による接触抵抗の増大やクラックによるオープン不
良の発生を防止するようにしたものである。形成方法は
従来のバンプの形成方法を改良したものであり、具体的
には、ボールボンディング、ワイヤカット(ボールの切
断)、切断面のハンマによる平坦化(ボールの高さを揃
えるために切断面をハンマでたたいて平坦化する。)、
凹部の形成、という工程で形成される。凹部は、凸状の
突起部を有するハンマで平坦化された切断面をたたいて
形成する。なお、上記工程のうち、切断面のハンマによ
る平坦化および凹部の形成の両工程を共通化してもよい
(ワイヤカット工程の後直接凸状の突起部を有するハン
マで切断面をたたいて凹部を形成する。)。
【0009】図2は、本願に係わるバンプの第2の実施
の形態を示したものであり、同図(A)はバンプの上面
図、同図(B)はバンプの断面図である。これは、バン
プの上平面1aに複数の凹部1c(円錐状の穴、深さ
は、ボール径に応じて0.1μm〜数10μm程度とす
るが、通常は数μm程度)を設けることにより、バンプ
とダイペーストとの接触面積を増大させ、バンプとダイ
ペーストとの密着性(接着性)を上記第1の実施の形態
の場合よりもさらに向上させるようにしたものである。
バンプの形成方法は上記第1の実施の形態と基本的に同
様であり、凸状あるいは針状の突起部を有するハンマを
用いて平坦化された切断面あるいはワイヤカット後の切
断面をたたいて凹部を形成する。
【0010】図3は、本願に係わるバンプの第3の実施
の形態を示したものであり、同図(A)はバンプの上面
図、同図(B)はバンプの断面図である。これは、バン
プの上平面1aに凹部1d(縦横に形成された断面形状
が三角形の溝、深さは、ボール径に応じて0.1μm〜
数10μm程度とするが、通常は数μm程度)を設ける
ことにより、バンプとダイペーストとの接触面積を増大
させ、バンプとダイペーストとの密着性(接着性)を上
記第1の実施の形態の場合よりもさらに向上させるよう
にしたものである。なお、バンプの形成方法は上記第1
の実施の形態と同様であり、凸状部が縦横に形成された
ハンマを用いて平坦化された切断面あるいはワイヤカッ
ト後の切断面をたたいて凹部を形成する。
【0011】図4は、本願に係わるバンプの第4の実施
の形態を示したものである。これは、上記第2の実施の
形態を改良したものであり、バンプの上平面1aに複数
の凹部1e(円錐状の穴)を設けるとともに、バンプの
上平面1a以外の部分にも凹部1f(円錐状の穴)を設
けたものである。
【0012】なお、上記第1、第2および第4の実施の
形態においては凹部の穴の形状を円錐状としたが、角錐
状、円柱状、角柱状等でもよい。また、上記第3の実施
の形態においては凹部の溝の断面形状を三角形とした
が、断面形状が長方形、台形等でもよい。
【0013】また、上記第1〜第4の実施の形態におい
ては金バンプの場合について説明したが、半田バンプを
ダイペーストで固定する場合にも適用可能である。
【0014】さらに、上記第1〜第4の実施の形態にお
いてはボールボンディング方式を利用した場合について
説明したが、半田バンプ等で用いられるメッキ方式を利
用した場合にも適用可能である。
【0015】
【発明の効果】本願に係わるバンプを採用することによ
り、接触抵抗の増大やクラックによるオープン不良の発
生を防止することが可能となる。
【図面の簡単な説明】
【図1】本願に係わる第1の実施の形態を示した図
【図2】本願に係わる第2の実施の形態を示した図
【図3】本願に係わる第3の実施の形態を示した図
【図4】本願に係わる第4の実施の形態を示した図
【図5】従来の技術に係わる図であり、フリップチップ
のバンプおよびその近傍の様子を示した図
【図6】従来の技術に係わる図であり、バンプが形成さ
れたフリップチップをプリント基板等に実装した場合の
様子を示した図
【符号の説明】
1……バンプ 1b、1c、1d、1e……凹部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 バンプの上面を凸凹状にしたことを特徴
    とするフリップチップのバンプ。
  2. 【請求項2】 バンプの上平面に凹部を設けたことを特
    徴とするフリップチップのバンプ。
  3. 【請求項3】 上記凹部は単一の穴であることを特徴と
    する請求項2に記載のフリップチップのバンプ。
  4. 【請求項4】 上記凹部は複数の穴であることを特徴と
    する請求項2に記載のフリップチップのバンプ。
  5. 【請求項5】 上記凹部は縦横に形成された溝であるこ
    とを特徴とする請求項2に記載のフリップチップのバン
    プ。
JP7253478A 1995-09-29 1995-09-29 フリップチップのバンプ Withdrawn JPH0997794A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7253478A JPH0997794A (ja) 1995-09-29 1995-09-29 フリップチップのバンプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7253478A JPH0997794A (ja) 1995-09-29 1995-09-29 フリップチップのバンプ

Publications (1)

Publication Number Publication Date
JPH0997794A true JPH0997794A (ja) 1997-04-08

Family

ID=17251951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7253478A Withdrawn JPH0997794A (ja) 1995-09-29 1995-09-29 フリップチップのバンプ

Country Status (1)

Country Link
JP (1) JPH0997794A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321667A (ja) * 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体装置
KR20000026215A (ko) * 1998-10-19 2000-05-15 김영환 반도체 버틈 리드 패키지 및 그 제조방법
US6244499B1 (en) * 1999-12-13 2001-06-12 Advanced Semiconductor Engineering, Inc. Structure of a ball bump for wire bonding and the formation thereof
US7021521B2 (en) * 1998-10-28 2006-04-04 International Business Machines Corporation Bump connection and method and apparatus for forming said connection

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321667A (ja) * 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体装置
KR20000026215A (ko) * 1998-10-19 2000-05-15 김영환 반도체 버틈 리드 패키지 및 그 제조방법
US7021521B2 (en) * 1998-10-28 2006-04-04 International Business Machines Corporation Bump connection and method and apparatus for forming said connection
US6244499B1 (en) * 1999-12-13 2001-06-12 Advanced Semiconductor Engineering, Inc. Structure of a ball bump for wire bonding and the formation thereof

Similar Documents

Publication Publication Date Title
US8046911B2 (en) Method for mounting electronic component on substrate and method for forming solder surface
KR20050022336A (ko) 반도체장치
US8072068B2 (en) Semiconductor device and a method for manufacturing the same
US20060012055A1 (en) Semiconductor package including rivet for bonding of lead posts
JPH10270498A (ja) 電子装置の製造方法
JPH1174312A (ja) 半導体装置およびはんだバンプの形成方法
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JPH0997794A (ja) フリップチップのバンプ
JP2001053432A (ja) フリップチップ実装構造
JP3824545B2 (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JP2005101165A (ja) フリップチップ実装構造及びその実装用基板及び製造方法
JPS63168028A (ja) 微細接続構造
JP2551370B2 (ja) 半導体チップの実装方法
JPH07153796A (ja) 半導体実装装置およびその製造方法
JPH02312240A (ja) バンプ形成方法およびバンプ形成装置およびバンプ
JPH08236575A (ja) 半導体装置及びその製造方法
JPH0870019A (ja) 電子部品の接続構造および接続方法
KR100747392B1 (ko) 금도금 빔리드를 반도체 소자에 접합하는 방법
JPH11224888A (ja) 半導体装置およびその製造方法
JP3061017B2 (ja) 集積回路装置の実装構造およびその実装方法
JPH0685003A (ja) 半導体装置およびその製造方法
JP3389712B2 (ja) Icチップのバンプ形成方法
JPH05175408A (ja) 半導体素子の実装用材料および実装方法
JPH11317424A (ja) 半導体装置の実装方法および実装構造
JP2001267351A (ja) ワイヤボンディング構造

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203