JPH0998183A - ネットワークスイッチ - Google Patents
ネットワークスイッチInfo
- Publication number
- JPH0998183A JPH0998183A JP7252185A JP25218595A JPH0998183A JP H0998183 A JPH0998183 A JP H0998183A JP 7252185 A JP7252185 A JP 7252185A JP 25218595 A JP25218595 A JP 25218595A JP H0998183 A JPH0998183 A JP H0998183A
- Authority
- JP
- Japan
- Prior art keywords
- cam
- cpu
- network switch
- source address
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】複数のポートから連続してフレームを受信した
場合でも、性能が低下しないネットワークスイッチを提
供する。 【解決手段】ネットワークスイッチに於て、受信フレー
ムの転送処理を行うＣＰＵの他に、送信元アドレス登録
処理を行うＣＰＵを新たに設けた。
場合でも、性能が低下しないネットワークスイッチを提
供する。 【解決手段】ネットワークスイッチに於て、受信フレー
ムの転送処理を行うＣＰＵの他に、送信元アドレス登録
処理を行うＣＰＵを新たに設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のネットワー
クを接続するネットワークスイッチに関するものであ
る。
クを接続するネットワークスイッチに関するものであ
る。
【０００２】
【従来の技術】ネットワークスイッチは、複数のネット
ワークを相互接続し、ネットワークから受信したフレー
ムを他のネットワークに転送する必要がある時だけ、ス
イッチ回路を切り替えてネットワーク間のフレーム転送
を行う装置である。図２はネットワークスイッチによっ
て接続されたネットワークの一例を示すもので、例えば
ネットワーク１２ａの局１１ｃが、ネットワーク１２ｂ
の局１１ｅに対してフレームを送信したい場合、ネット
ワークスイッチ１０は、スイッチ回路を切り替えてネッ
トワーク１２ａから受信したフレームをネットワーク１
２ｂに転送する様動作するものである。図３はネットワ
ークスイッチの内部構成の一例を示すもので、ネットワ
ークスイッチは、受信器２０ａ〜２０ｄと、送信器２１
ａ〜２１ｄと、ネットワークに接続されている局との送
受信を制御するＭＡＣ回路２２ａ〜２２ｄと、ネットワ
ークに接続されている局の局アドレスを格納するＣＡＭ
（Content Addressable Memory）２３ａ〜２３ｄと、Ｃ
ＡＭの制御を行うＣＡＭ制御回路２４と、各ポートから
受信したフレームデータを格納する共有メモリ２５と、
ＣＰＵ２６で構成されている。
ワークを相互接続し、ネットワークから受信したフレー
ムを他のネットワークに転送する必要がある時だけ、ス
イッチ回路を切り替えてネットワーク間のフレーム転送
を行う装置である。図２はネットワークスイッチによっ
て接続されたネットワークの一例を示すもので、例えば
ネットワーク１２ａの局１１ｃが、ネットワーク１２ｂ
の局１１ｅに対してフレームを送信したい場合、ネット
ワークスイッチ１０は、スイッチ回路を切り替えてネッ
トワーク１２ａから受信したフレームをネットワーク１
２ｂに転送する様動作するものである。図３はネットワ
ークスイッチの内部構成の一例を示すもので、ネットワ
ークスイッチは、受信器２０ａ〜２０ｄと、送信器２１
ａ〜２１ｄと、ネットワークに接続されている局との送
受信を制御するＭＡＣ回路２２ａ〜２２ｄと、ネットワ
ークに接続されている局の局アドレスを格納するＣＡＭ
（Content Addressable Memory）２３ａ〜２３ｄと、Ｃ
ＡＭの制御を行うＣＡＭ制御回路２４と、各ポートから
受信したフレームデータを格納する共有メモリ２５と、
ＣＰＵ２６で構成されている。
【０００３】図４はＣＡＭ２３の構成の一例を示すもの
で、ＣＡＭ２３は、データレジスタ３０、データ保存部
３１、比較器３２、ステータス検出部３３、コマンドレ
ジスタ３４、ステータスレジスタ３５で構成されてい
る。１個のＣＡＭには、それぞれ２５６個のデータ保存
部３１と比較器３２が内蔵され、これらデータ保存部３
１は順にエントリー番号が付随している。エントリー番
号は所望のデータ保存部３１をアクセスするためのアド
レスとして使用される。図４では、この内のエントリー
番号０〜２のデータ保存部と比較器とをそれぞれ３１ａ
〜３１ｃ、３２ａ〜３２ｃとして示した。
で、ＣＡＭ２３は、データレジスタ３０、データ保存部
３１、比較器３２、ステータス検出部３３、コマンドレ
ジスタ３４、ステータスレジスタ３５で構成されてい
る。１個のＣＡＭには、それぞれ２５６個のデータ保存
部３１と比較器３２が内蔵され、これらデータ保存部３
１は順にエントリー番号が付随している。エントリー番
号は所望のデータ保存部３１をアクセスするためのアド
レスとして使用される。図４では、この内のエントリー
番号０〜２のデータ保存部と比較器とをそれぞれ３１ａ
〜３１ｃ、３２ａ〜３２ｃとして示した。
【０００４】図３において、受信器２０ａを通してフレ
ームを受信したＭＡＣ回路２２ａは、受信したフレーム
データをＤＭＡ（Direct Memory Access）によって共有
メモリのポート１受信データ格納領域２５ａに格納す
る。ＣＰＵ２６は、ポート１受信データ格納領域２５ａ
に格納されたフレームデータの宛先アドレスを読み出
し、ＣＡＭ制御回路２４に宛先検索要求を出す。ＣＡＭ
制御回路２４は、宛先アドレスをＣＡＭ２３ａ〜２３ｄ
のデータレジスタ３０に書き込む。
ームを受信したＭＡＣ回路２２ａは、受信したフレーム
データをＤＭＡ（Direct Memory Access）によって共有
メモリのポート１受信データ格納領域２５ａに格納す
る。ＣＰＵ２６は、ポート１受信データ格納領域２５ａ
に格納されたフレームデータの宛先アドレスを読み出
し、ＣＡＭ制御回路２４に宛先検索要求を出す。ＣＡＭ
制御回路２４は、宛先アドレスをＣＡＭ２３ａ〜２３ｄ
のデータレジスタ３０に書き込む。
【０００５】図４において、データレジスタ３０にデー
タが書き込まれるとＣＡＭ２３は、全てのデータ保存部
３１の内容とデータレジスタ３０の内容とを比較器３２
によって一度に比較する。比較結果は、ステータス検出
部３３によって検出され、データレジスタ３０の内容と
いずれかのデータ保存部の内容とが一致したときマッチ
信号が出力される。
タが書き込まれるとＣＡＭ２３は、全てのデータ保存部
３１の内容とデータレジスタ３０の内容とを比較器３２
によって一度に比較する。比較結果は、ステータス検出
部３３によって検出され、データレジスタ３０の内容と
いずれかのデータ保存部の内容とが一致したときマッチ
信号が出力される。
【０００６】ＣＡＭ制御回路２４は、ＣＡＭ２３ａ〜２
３ｄからのマッチ信号を検出して、転送先のポートを判
定し、ＣＰＵ２６に通知する。転送先のポートがポート
２であった場合、ＣＰＵ２６はＭＡＣ回路２２ｂに対し
て、ポート１受信データ格納領域に格納したデータを読
み出して送信するように通知する。ＭＡＣ回路２２ｂ
は、ポート１受信データ格納領域からＤＭＡによってデ
ータを読み出し、送信器２１ｂを通してフレームの送信
を行う。
３ｄからのマッチ信号を検出して、転送先のポートを判
定し、ＣＰＵ２６に通知する。転送先のポートがポート
２であった場合、ＣＰＵ２６はＭＡＣ回路２２ｂに対し
て、ポート１受信データ格納領域に格納したデータを読
み出して送信するように通知する。ＭＡＣ回路２２ｂ
は、ポート１受信データ格納領域からＤＭＡによってデ
ータを読み出し、送信器２１ｂを通してフレームの送信
を行う。
【０００７】一方、ＣＰＵ２６は、ポート１受信データ
格納領域に格納されたフレームデータから送信元アドレ
スを読み出し、ＣＡＭ制御回路２４にポート１用ＣＡＭ
２３ａへのデータ登録要求を出す。ＣＡＭ制御回路２４
は、ＣＡＭ２３ａのデータレジスタ３０にこの送信元ア
ドレスを書き込む。データレジスタ３０にデータが書き
込まれるとＣＡＭ２３ａは、全てのデータ保存部の内容
とデータレジスタ３０の内容とを比較器３２によって一
度に比較する。比較結果はステータス検出部３３によっ
て検出され、データレジスタ３０の内容といずれかのデ
ータ保存部の内容とが一致したときマッチ信号が出力さ
れる。ＣＡＭ制御回路２４は、このマッチ信号によっ
て、この送信元アドレスに該当する局アドレスが既にＣ
ＡＭ２３ａに登録されているかどうかを判別する。
格納領域に格納されたフレームデータから送信元アドレ
スを読み出し、ＣＡＭ制御回路２４にポート１用ＣＡＭ
２３ａへのデータ登録要求を出す。ＣＡＭ制御回路２４
は、ＣＡＭ２３ａのデータレジスタ３０にこの送信元ア
ドレスを書き込む。データレジスタ３０にデータが書き
込まれるとＣＡＭ２３ａは、全てのデータ保存部の内容
とデータレジスタ３０の内容とを比較器３２によって一
度に比較する。比較結果はステータス検出部３３によっ
て検出され、データレジスタ３０の内容といずれかのデ
ータ保存部の内容とが一致したときマッチ信号が出力さ
れる。ＣＡＭ制御回路２４は、このマッチ信号によっ
て、この送信元アドレスに該当する局アドレスが既にＣ
ＡＭ２３ａに登録されているかどうかを判別する。
【０００８】このときステータス検出部３３はＣＡＭ２
３ａのステータスレジスタ３５に検索結果を出力する。
その検索結果は、データレジスタ３０の内容といずれか
のデータ保存部の内容とが一致したときは、一致したデ
ータ保存部のエントリー番号であり、一致しなかったと
きは、まだデータが登録されていないデータ保存部の内
で最も小さいエントリー番号を有するデータ保存部のエ
ントリー番号である。
３ａのステータスレジスタ３５に検索結果を出力する。
その検索結果は、データレジスタ３０の内容といずれか
のデータ保存部の内容とが一致したときは、一致したデ
ータ保存部のエントリー番号であり、一致しなかったと
きは、まだデータが登録されていないデータ保存部の内
で最も小さいエントリー番号を有するデータ保存部のエ
ントリー番号である。
【０００９】ＣＡＭ２３ａにまだ受信したフレームの送
信元アドレスが登録されていなかった場合、ＣＡＭ制御
回路２４は、ステータスレジスタ３５をアクセスし、ま
だデータが保存されていないデータ保存部のエントリー
番号を読み出し、次いでコマンドレジスタ３４にデータ
登録命令コードと読み出したエントリー番号を書き込
む。
信元アドレスが登録されていなかった場合、ＣＡＭ制御
回路２４は、ステータスレジスタ３５をアクセスし、ま
だデータが保存されていないデータ保存部のエントリー
番号を読み出し、次いでコマンドレジスタ３４にデータ
登録命令コードと読み出したエントリー番号を書き込
む。
【００１０】ＣＡＭ２３ａは、データ登録命令に従っ
て、データ登録命令に伴うエントリー番号で指定された
データ保存部にデータレジスタ３０の内容を書き込む。
これにより、この受信フレームの送信元アドレスがＣＡ
Ｍ２３ａにネットワーク１の新たな局アドレスとして登
録される。
て、データ登録命令に伴うエントリー番号で指定された
データ保存部にデータレジスタ３０の内容を書き込む。
これにより、この受信フレームの送信元アドレスがＣＡ
Ｍ２３ａにネットワーク１の新たな局アドレスとして登
録される。
【００１１】しかし、以上に述べた従来のネットワーク
スイッチには以下の問題があった。即ち、上記した従来
技術においてＣＰＵ２６が実行する処理のフローチャー
トは図５に示す様に、ＣＰＵ２６は、フレーム受信時に
受信フレームの転送制御に直接関係しない送信元アドレ
ス登録処理４４も実行する必要があるため、１つのフレ
ーム処理に要する時間が長くなり、複数のポートから連
続してフレームを受信した場合、フレームの転送処理が
間に合わず、ネットワークスイッチ全体の性能が低下す
るという問題があった。
スイッチには以下の問題があった。即ち、上記した従来
技術においてＣＰＵ２６が実行する処理のフローチャー
トは図５に示す様に、ＣＰＵ２６は、フレーム受信時に
受信フレームの転送制御に直接関係しない送信元アドレ
ス登録処理４４も実行する必要があるため、１つのフレ
ーム処理に要する時間が長くなり、複数のポートから連
続してフレームを受信した場合、フレームの転送処理が
間に合わず、ネットワークスイッチ全体の性能が低下す
るという問題があった。
【００１２】
【発明が解決しようとする課題】本発明の目的は、前記
した従来技術の欠点を解消し、複数のポートから連続し
てフレームを受信した場合でも、性能が低下しないネッ
トワークスイッチを提供することにある。
した従来技術の欠点を解消し、複数のポートから連続し
てフレームを受信した場合でも、性能が低下しないネッ
トワークスイッチを提供することにある。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明では、受信フレームの転送処理を行うＣ
ＰＵの他に、送信元アドレス登録処理を行うＣＰＵを新
たに設けるようにしているもので、その結果、受信フレ
ームの転送処理を行うＣＰＵは、送信元アドレスの登録
処理を行う必要がなくなり、受信フレームの転送処理に
専念することができ、１フレーム当たりの処理時間が短
くなるため、受信フレームの転送処理性能を向上させる
ことができる。
めに、この発明では、受信フレームの転送処理を行うＣ
ＰＵの他に、送信元アドレス登録処理を行うＣＰＵを新
たに設けるようにしているもので、その結果、受信フレ
ームの転送処理を行うＣＰＵは、送信元アドレスの登録
処理を行う必要がなくなり、受信フレームの転送処理に
専念することができ、１フレーム当たりの処理時間が短
くなるため、受信フレームの転送処理性能を向上させる
ことができる。
【００１４】
【発明の実施の形態】図１に本発明によるネットワーク
スイッチの構成の一実施例を示す。即ちネットワークス
イッチには、受信器２０から出力される受信データから
送信元アドレスを抽出する送信元アドレス抽出回路５０
と送信元アドレス登録処理専用ＣＰＵ５１と、ＣＰＵ５
１及びＣＰＵ２６の２つのＣＰＵからアクセス可能なＣ
ＡＭ制御回路５２が新たに設けられている。以下、ポー
ト１からフレームを受信した場合を例にして、本実施例
によるネットワークスイッチの動作を説明する。送信元
アドレス抽出回路５０は、受信器２０ａを介して受信し
たデータから送信元アドレスを抽出して送信元アドレス
登録処理専用ＣＰＵ５１に送信元アドレスとフレームを
受信したポートのポート番号１を通知する。ＣＰＵ５１
はＣＡＭ制御回路５２に対し、送信元アドレス抽出回路
５０から通知された送信元アドレスをポート１用ＣＡＭ
２３ａに登録するように要求する。ＣＡＭ制御回路５２
はＣＰＵ５１からの要求を受けると、ＣＰＵ２６からの
宛先検索要求がないことを確認し、ポート１用ＣＡＭ２
３ａへの送信元アドレスの登録を開始する。ＣＡＭ制御
回路５２はＣＡＭ２３に送信元アドレスと同一の局アド
レスが既に登録されているかどうかを検索し、登録され
ていた場合は登録を行わない。一方、ＣＰＵ２６はＭＡ
Ｃ回路２２ａがＤＭＡによって共有メモリのポート１受
信データ格納領域２５ａに格納した受信データから宛先
アドレスを読み出し、ＣＡＭ制御回路５２に宛先検索要
求を出す。ＣＡＭ制御回路５２は、ＣＡＭ２３ａ〜２３
ｄからのマッチ信号を検出して、転送先のポートを判定
し、ＣＰＵ２６に通知する。ＣＰＵ２６はＣＡＭ制御回
路５２から通知された転送先ポート情報によってフレー
ム転送制御を行う。
スイッチの構成の一実施例を示す。即ちネットワークス
イッチには、受信器２０から出力される受信データから
送信元アドレスを抽出する送信元アドレス抽出回路５０
と送信元アドレス登録処理専用ＣＰＵ５１と、ＣＰＵ５
１及びＣＰＵ２６の２つのＣＰＵからアクセス可能なＣ
ＡＭ制御回路５２が新たに設けられている。以下、ポー
ト１からフレームを受信した場合を例にして、本実施例
によるネットワークスイッチの動作を説明する。送信元
アドレス抽出回路５０は、受信器２０ａを介して受信し
たデータから送信元アドレスを抽出して送信元アドレス
登録処理専用ＣＰＵ５１に送信元アドレスとフレームを
受信したポートのポート番号１を通知する。ＣＰＵ５１
はＣＡＭ制御回路５２に対し、送信元アドレス抽出回路
５０から通知された送信元アドレスをポート１用ＣＡＭ
２３ａに登録するように要求する。ＣＡＭ制御回路５２
はＣＰＵ５１からの要求を受けると、ＣＰＵ２６からの
宛先検索要求がないことを確認し、ポート１用ＣＡＭ２
３ａへの送信元アドレスの登録を開始する。ＣＡＭ制御
回路５２はＣＡＭ２３に送信元アドレスと同一の局アド
レスが既に登録されているかどうかを検索し、登録され
ていた場合は登録を行わない。一方、ＣＰＵ２６はＭＡ
Ｃ回路２２ａがＤＭＡによって共有メモリのポート１受
信データ格納領域２５ａに格納した受信データから宛先
アドレスを読み出し、ＣＡＭ制御回路５２に宛先検索要
求を出す。ＣＡＭ制御回路５２は、ＣＡＭ２３ａ〜２３
ｄからのマッチ信号を検出して、転送先のポートを判定
し、ＣＰＵ２６に通知する。ＣＰＵ２６はＣＡＭ制御回
路５２から通知された転送先ポート情報によってフレー
ム転送制御を行う。
【００１５】
【発明の効果】以上の様にして成る本発明ネットワーク
スイッチは、フレーム転送制御を行うＣＰＵのフレーム
転送能力が向上するので、複数のポートから連続してフ
レームを受信した場合のネットワークスイッチ全体の性
能の低下を防ぐことができる。
スイッチは、フレーム転送制御を行うＣＰＵのフレーム
転送能力が向上するので、複数のポートから連続してフ
レームを受信した場合のネットワークスイッチ全体の性
能の低下を防ぐことができる。
【図１】本発明におけるネットワークスイッチの一実施
例を示す構成図。
例を示す構成図。
【図２】ネットワークスイッチによって接続されたネッ
トワークの一例を示す構成図。
トワークの一例を示す構成図。
【図３】従来のネットワークスイッチの一例を示す構成
図。
図。
【図４】ＣＡＭの一例を示す構成図。
【図５】従来のネットワークスイッチにおけるＣＰＵの
処理内容の一例を示したフローチャート。
処理内容の一例を示したフローチャート。
１０ ネットワークスイッチ １１ａ〜１１ｐ 局 １２ａ〜１２ｄ ネットワーク ２０ａ〜２０ｄ 受信器 ２１ａ〜２１ｄ 送信器 ２２ａ〜２２ｄ ＭＡＣ回路 ２３ａ〜２３ｄ ＣＡＭ ２４ ＣＡＭ制御回路 ２５ａ〜２５ｄ 共有メモリ ２６ ＣＰＵ ３０ データレジスタ ３１ａ〜３１ｃ データ保存部 ３２ａ〜３２ｃ 比較器 ３３ ステータス検出部 ３４ コマンドレジスタ ３５ ステータスレジスタ ５０ 送信元アドレス抽出回路 ５１ ＣＰＵ ５２ ＣＡＭ制御回路
Claims (1)
- 【請求項１】複数のネットワークを相互接続するための
複数のポートを持ち、各ポートにはフレームの送受信を
制御する機能を持つＭＡＣ回路とネットワークに接続さ
れている局の局アドレスを記録するＣＡＭを有し、受信
フレームの宛先アドレスとＣＡＭに記録した局アドレス
を比較して受信フレームの転送先ポートを判定し、フレ
ーム転送の制御を行うＣＰＵを有するネットワークスイ
ッチにおいて、受信データから送信元アドレスを抽出す
る送信元アドレス抽出回路と抽出回路が抽出した送信元
アドレスをＣＡＭに登録する処理を行う送信元アドレス
登録処理専用のＣＰＵを設けたことを特徴とするネット
ワークスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7252185A JPH0998183A (ja) | 1995-09-29 | 1995-09-29 | ネットワークスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7252185A JPH0998183A (ja) | 1995-09-29 | 1995-09-29 | ネットワークスイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0998183A true JPH0998183A (ja) | 1997-04-08 |
Family
ID=17233684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7252185A Pending JPH0998183A (ja) | 1995-09-29 | 1995-09-29 | ネットワークスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0998183A (ja) |
-
1995
- 1995-09-29 JP JP7252185A patent/JPH0998183A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0508886B1 (en) | Filtering and disposition of messages in a bridge using a single address and protocol table | |
| US7315542B2 (en) | Handling and discarding packets in a switching subnetwork | |
| WO2022251998A1 (zh) | 支持多协议栈的通信方法及系统 | |
| JPH0213040A (ja) | ネットワークシステムにおけるアドレス情報登録／検索方式 | |
| JPH09162922A (ja) | ネットワーク間接続装置 | |
| US5311510A (en) | Data storing system for a communication control circuit | |
| US8619790B2 (en) | Adaptive cache for caching context and for adapting to collisions in a session lookup table | |
| JPH0998183A (ja) | ネットワークスイッチ | |
| US5745786A (en) | Method and apparatus for assigning memory space addresses to memory on computer interface boards | |
| JP4527319B2 (ja) | パケットヘッダ変換機能を有する通信制御装置 | |
| JPH01129548A (ja) | 通信制御装置 | |
| JPH042236A (ja) | ブリッジ装置 | |
| JPH087728B2 (ja) | アドレス判別装置 | |
| JP3508057B2 (ja) | レイヤ３スイッチ | |
| JPH11122280A (ja) | スイッチングハブ | |
| US6862266B1 (en) | Loop test apparatus of packet routing bus in communication system and loop test method | |
| JPH06177885A (ja) | 通信ネットワーク用ブリッジ | |
| JPH0548504B2 (ja) | ||
| KR100297560B1 (ko) | 하드웨어 패킷 라우터 장치 및 방법 | |
| JPH1093606A (ja) | スイッチングハブのデータ転送方式 | |
| JPH11112540A (ja) | スイッチングハブ | |
| JPH03151740A (ja) | 通信制御装置 | |
| JPH11191784A (ja) | スイッチングハブ | |
| JPH1168819A (ja) | スイッチングハブ | |
| JPH08223221A (ja) | ネットワークスイッチ |