JPH0998383A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH0998383A JPH0998383A JP7276867A JP27686795A JPH0998383A JP H0998383 A JPH0998383 A JP H0998383A JP 7276867 A JP7276867 A JP 7276867A JP 27686795 A JP27686795 A JP 27686795A JP H0998383 A JPH0998383 A JP H0998383A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- input
- clock
- ntsc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 48
- 239000002699 waste material Substances 0.000 abstract description 2
- 238000012986 modification Methods 0.000 abstract 2
- 230000004048 modification Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 回路構成上の無駄を省き、回路規模の低減，
コストの低減を図る。 【解決手段】 ＮＴＳＣ信号の場合は、ＮＴＳＣ／ＶＧ
Ａ判別信号によって入力信号切換ＳＷ１０がａ側に切り
換えられ、クロック切換ＳＷ５４がｃ側に切り換えられ
る。入力ＮＴＳＣ信号はテレビジョン用映像信号処理回
路１２にそのまま供給されるとともに、ラインメモリ５
０，５２で倍密処理されてパソコン用映像信号処理回路
１８に供給される。ＶＧＡ信号の場合は、入力信号切換
ＳＷ１０がｂ側に切り換えられ、クロック切換ＳＷ５４
がｄ側に切り換えられる。入力ＶＧＡ信号はパソコン用
映像信号処理回路１８にそのまま供給されるとともに、
ラインメモリ５２で単密処理されてテレビジョン用映像
信号処理回路１２に供給される。
コストの低減を図る。 【解決手段】 ＮＴＳＣ信号の場合は、ＮＴＳＣ／ＶＧ
Ａ判別信号によって入力信号切換ＳＷ１０がａ側に切り
換えられ、クロック切換ＳＷ５４がｃ側に切り換えられ
る。入力ＮＴＳＣ信号はテレビジョン用映像信号処理回
路１２にそのまま供給されるとともに、ラインメモリ５
０，５２で倍密処理されてパソコン用映像信号処理回路
１８に供給される。ＶＧＡ信号の場合は、入力信号切換
ＳＷ１０がｂ側に切り換えられ、クロック切換ＳＷ５４
がｄ側に切り換えられる。入力ＶＧＡ信号はパソコン用
映像信号処理回路１８にそのまま供給されるとともに、
ラインメモリ５２で単密処理されてテレビジョン用映像
信号処理回路１２に供給される。
Description
【０００１】
【発明の属する技術分野】この発明は、テレビジョン用
の映像信号に基づいてパーソナルコンピュータ（パソコ
ン）用モニタに表示を行ったり、逆に、パソコン用の映
像信号に基づいてテレビジョン用モニタに表示を行う場
合の映像信号のクロック変換（すなわち水平走査周波数
変換）を行う映像信号処理装置に関するものである。
の映像信号に基づいてパーソナルコンピュータ（パソコ
ン）用モニタに表示を行ったり、逆に、パソコン用の映
像信号に基づいてテレビジョン用モニタに表示を行う場
合の映像信号のクロック変換（すなわち水平走査周波数
変換）を行う映像信号処理装置に関するものである。
【０００２】
【背景技術】テレビジョン用の映像信号であるＮＴＳＣ
信号及びパソコンディスプレイ用の映像信号であるＶＧ
Ａ（Video Graphics Array）信号に基づいて、パソコン
用モニタ及びテレビジョン用モニタに表示を行う場合の
入出力の関係は、表１に示すようになる。なお、ここで
は、パソコン用モニタは水平走査周波数３１．５ｋＨｚ
で動作し、テレビジョン用モニタは１５．７５ｋＨｚで
動作するものとする。ＶＧＡ信号は、ＮＴＳＣ信号の約
２倍の水平走査周波数を有しており、情報量もＮＴＳＣ
信号の約２倍である。また、ＮＴＳＣ信号のサンプリン
グ周波数は４ＦSCであり、ＶＧＡ信号のサンプリング周
波数は約８ＦSCである。ＦSCは、ＮＴＳＣ信号における
色副搬送波周波数である。
信号及びパソコンディスプレイ用の映像信号であるＶＧ
Ａ（Video Graphics Array）信号に基づいて、パソコン
用モニタ及びテレビジョン用モニタに表示を行う場合の
入出力の関係は、表１に示すようになる。なお、ここで
は、パソコン用モニタは水平走査周波数３１．５ｋＨｚ
で動作し、テレビジョン用モニタは１５．７５ｋＨｚで
動作するものとする。ＶＧＡ信号は、ＮＴＳＣ信号の約
２倍の水平走査周波数を有しており、情報量もＮＴＳＣ
信号の約２倍である。また、ＮＴＳＣ信号のサンプリン
グ周波数は４ＦSCであり、ＶＧＡ信号のサンプリング周
波数は約８ＦSCである。ＦSCは、ＮＴＳＣ信号における
色副搬送波周波数である。
【０００３】
【表１】
【０００４】同表に示すように、ＮＴＳＣ信号に基づい
てテレビジョン用モニタに出力する場合、及びＶＧＡ信
号に基づいてパソコン用モニタに表示する場合は、その
まま映像信号をモニタに供給すればよい。しかし、ＮＴ
ＳＣ信号に基づいてパソコン用モニタに表示する場合に
は、４ＦSCのクロックのＮＴＳＣ信号を、８ＦSCのクロ
ックの映像信号となるように倍密処理（すなわち、水平
走査周波数を２倍とする処理）する必要がある。逆に、
ＶＧＡ信号に基づいてテレビジョン用モニタに表示する
場合は、８ＦSCのクロックのＶＧＡ信号を、４ＦSCのク
ロックの映像信号となるように単密処理（すなわち、水
平走査周波数を１／２とする処理）する必要がある。
てテレビジョン用モニタに出力する場合、及びＶＧＡ信
号に基づいてパソコン用モニタに表示する場合は、その
まま映像信号をモニタに供給すればよい。しかし、ＮＴ
ＳＣ信号に基づいてパソコン用モニタに表示する場合に
は、４ＦSCのクロックのＮＴＳＣ信号を、８ＦSCのクロ
ックの映像信号となるように倍密処理（すなわち、水平
走査周波数を２倍とする処理）する必要がある。逆に、
ＶＧＡ信号に基づいてテレビジョン用モニタに表示する
場合は、８ＦSCのクロックのＶＧＡ信号を、４ＦSCのク
ロックの映像信号となるように単密処理（すなわち、水
平走査周波数を１／２とする処理）する必要がある。
【０００５】このように、映像入力信号の動作クロック
を変換してテレビジョン用モニタに適合する４ＦSCとパ
ソコン用モニタに適合する８ＦSCの２系統の動作クロッ
クを持つ信号をそれぞれ得る場合、入力信号がＮＴＳＣ
信号のときには倍密処理するためにラインメモリが２個
となり、ＶＧＡ信号のときには単密処理するためにライ
ンメモリが１個必要である。
を変換してテレビジョン用モニタに適合する４ＦSCとパ
ソコン用モニタに適合する８ＦSCの２系統の動作クロッ
クを持つ信号をそれぞれ得る場合、入力信号がＮＴＳＣ
信号のときには倍密処理するためにラインメモリが２個
となり、ＶＧＡ信号のときには単密処理するためにライ
ンメモリが１個必要である。
【０００６】図２には、かかるクロック変換を行う映像
信号処理装置の従来例が示されている。同図において、
ＮＴＳＣ又はＶＧＡの映像入力信号は、入力信号切換Ｓ
Ｗ（スイッチ）１０に供給される。この入力信号切換Ｓ
Ｗ１０は、ＮＴＳＣ／ＶＧＡ判別信号によって切り換え
られるスイッチで、入力がＮＴＳＣ信号のときにはａ側
に、入力がＶＧＡ信号のときはｂ側に切り換えられる。
信号処理装置の従来例が示されている。同図において、
ＮＴＳＣ又はＶＧＡの映像入力信号は、入力信号切換Ｓ
Ｗ（スイッチ）１０に供給される。この入力信号切換Ｓ
Ｗ１０は、ＮＴＳＣ／ＶＧＡ判別信号によって切り換え
られるスイッチで、入力がＮＴＳＣ信号のときにはａ側
に、入力がＶＧＡ信号のときはｂ側に切り換えられる。
【０００７】この切換により、ＮＴＳＣ信号は、一方に
おいてテレビジョン用映像信号処理回路１２に直接供給
されるとともに、他方においてラインメモリ１４，１６
にそれぞれ供給される。ラインメモリ１４，１６には、
書込クロックＷCKとして４ＦSC，読出クロックＲCKとし
て８ＦSCのクロック信号がそれぞれ交互に供給される。
このため、ラインメモリ１４，１６には、１ライン（１
水平走査期間）のＮＴＳＣ信号が交互に書き込まれる。
例えば、第ｎラインのＮＴＳＣ信号がラインメモリ１４
に書き込まれたとすると、第ｎ＋１ラインのＮＴＳＣ信
号はラインメモリ１６に書き込まれるという具合であ
る。書き込まれたＮＴＳＣ信号は、書込時の倍の周波数
（倍の速度）で各ラインの信号がそれぞれ２回づつ読み
出されて倍密処理され、パソコン用映像信号処理回路１
８に供給される。テレビジョン用映像信号処理回路１２
及びパソコン用映像信号処理回路１８は、供給された信
号に基づいてＣＲＴに映像を表示するための処理を行う
一般的な回路である。
おいてテレビジョン用映像信号処理回路１２に直接供給
されるとともに、他方においてラインメモリ１４，１６
にそれぞれ供給される。ラインメモリ１４，１６には、
書込クロックＷCKとして４ＦSC，読出クロックＲCKとし
て８ＦSCのクロック信号がそれぞれ交互に供給される。
このため、ラインメモリ１４，１６には、１ライン（１
水平走査期間）のＮＴＳＣ信号が交互に書き込まれる。
例えば、第ｎラインのＮＴＳＣ信号がラインメモリ１４
に書き込まれたとすると、第ｎ＋１ラインのＮＴＳＣ信
号はラインメモリ１６に書き込まれるという具合であ
る。書き込まれたＮＴＳＣ信号は、書込時の倍の周波数
（倍の速度）で各ラインの信号がそれぞれ２回づつ読み
出されて倍密処理され、パソコン用映像信号処理回路１
８に供給される。テレビジョン用映像信号処理回路１２
及びパソコン用映像信号処理回路１８は、供給された信
号に基づいてＣＲＴに映像を表示するための処理を行う
一般的な回路である。
【０００８】これに対し、ＶＧＡ信号は、一方において
パソコン用映像信号処理回路１８に直接供給されるとと
もに、他方においてラインメモリ２０に供給される。ラ
インメモリ２０には、書込クロックＷCKとして８ＦSC，
読出クロックＲCKとして４ＦSCのクロック信号が供給さ
れている。このため、ラインメモリ２０では、書込時の
１／２の周波数（１／２の速度）で信号が読み出され
る。これにより、２ラインのうちの１ライン分の信号が
読み出されて単密処理され、テレビジョン用映像信号処
理回路１２に供給される。
パソコン用映像信号処理回路１８に直接供給されるとと
もに、他方においてラインメモリ２０に供給される。ラ
インメモリ２０には、書込クロックＷCKとして８ＦSC，
読出クロックＲCKとして４ＦSCのクロック信号が供給さ
れている。このため、ラインメモリ２０では、書込時の
１／２の周波数（１／２の速度）で信号が読み出され
る。これにより、２ラインのうちの１ライン分の信号が
読み出されて単密処理され、テレビジョン用映像信号処
理回路１２に供給される。
【０００９】テレビジョン用映像信号処理回路１２の出
力はテレビジョン用モニタ（図示せず）に供給され、Ｎ
ＴＳＣ信号に基づく表示の他に、単密処理後のＶＧＡ信
号に基づく表示も行われる。パソコン用映像信号処理回
路１８の出力はパソコン用モニタ（図示せず）に供給さ
れ、ＶＧＡ信号に基づく表示の他に、倍密処理後のＮＴ
ＳＣ信号に基づく表示も行われる。
力はテレビジョン用モニタ（図示せず）に供給され、Ｎ
ＴＳＣ信号に基づく表示の他に、単密処理後のＶＧＡ信
号に基づく表示も行われる。パソコン用映像信号処理回
路１８の出力はパソコン用モニタ（図示せず）に供給さ
れ、ＶＧＡ信号に基づく表示の他に、倍密処理後のＮＴ
ＳＣ信号に基づく表示も行われる。
【００１０】
【発明が解決しようとする課題】このように、背景技術
によれば、ＮＴＳＣ信号を倍密処理する回路とＶＧＡ信
号を単密処理する回路が、それぞれ独立した構成となっ
ている。このため、ＮＴＳＣ信号の倍密処理用にライン
メモリが２個，ＶＧＡ信号の単密処理用にラインメモリ
が１個，合計３個のラインメモリが設けられている。
によれば、ＮＴＳＣ信号を倍密処理する回路とＶＧＡ信
号を単密処理する回路が、それぞれ独立した構成となっ
ている。このため、ＮＴＳＣ信号の倍密処理用にライン
メモリが２個，ＶＧＡ信号の単密処理用にラインメモリ
が１個，合計３個のラインメモリが設けられている。
【００１１】ところが、ＮＴＳＣ信号，ＶＧＡ信号のう
ち、いずれか一方が入力されているときは他方の信号は
入力されていないので、入力のない信号のラインメモリ
は動作しておらず、無駄となっている。
ち、いずれか一方が入力されているときは他方の信号は
入力されていないので、入力のない信号のラインメモリ
は動作しておらず、無駄となっている。
【００１２】この発明は、以上の点に着目したもので、
回路構成上の無駄を省き、回路規模の低減，コストの低
減を図ることができる映像信号処理装置を提供すること
を、その目的とするものである。
回路構成上の無駄を省き、回路規模の低減，コストの低
減を図ることができる映像信号処理装置を提供すること
を、その目的とするものである。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、この発明は、第１の水平走査周波数を有する第１の
入力映像信号と、前記第１の水平走査周波数の約２倍の
第２の水平走査周波数を有する第２の入力映像信号とが
供給される映像信号処理装置において：前記第１の入力
映像信号に対して水平走査周波数を２倍とする倍密処理
を行う場合には両方（50,52）が利用され、前記第２の
入力映像信号に対して水平走査周波数を１／２とする単
密処理を行う場合には一方（52）が利用される２つのラ
インメモリ（50,52）；入力される映像信号が前記第１
の入力映像信号であるか、前記第２の入力映像信号であ
るかを示す入力判別信号に基づいて切り換えられ、入力
映像信号が前記第１の入力映像信号の場合には倍密処理
用のクロックを前記２つのラインメモリに供給し、入力
映像信号が前記第２の入力映像信号の場合には単密処理
用のクロックを該当する一方のラインメモリに供給する
ためのクロック切換スイッチ（54）；を備え、前記２つ
のラインメモリのうちの該当する一方のラインメモリか
らは、前記クロック切換スイッチから供給される前記単
密処理用のクロックに基づいて、単密処理された映像信
号が読み出され、前記２つのラインメモリからは、前記
クロック切換スイッチから供給される前記倍密処理用の
クロックに基づいて、倍密処理された映像信号が読み出
されることを特徴とする。
め、この発明は、第１の水平走査周波数を有する第１の
入力映像信号と、前記第１の水平走査周波数の約２倍の
第２の水平走査周波数を有する第２の入力映像信号とが
供給される映像信号処理装置において：前記第１の入力
映像信号に対して水平走査周波数を２倍とする倍密処理
を行う場合には両方（50,52）が利用され、前記第２の
入力映像信号に対して水平走査周波数を１／２とする単
密処理を行う場合には一方（52）が利用される２つのラ
インメモリ（50,52）；入力される映像信号が前記第１
の入力映像信号であるか、前記第２の入力映像信号であ
るかを示す入力判別信号に基づいて切り換えられ、入力
映像信号が前記第１の入力映像信号の場合には倍密処理
用のクロックを前記２つのラインメモリに供給し、入力
映像信号が前記第２の入力映像信号の場合には単密処理
用のクロックを該当する一方のラインメモリに供給する
ためのクロック切換スイッチ（54）；を備え、前記２つ
のラインメモリのうちの該当する一方のラインメモリか
らは、前記クロック切換スイッチから供給される前記単
密処理用のクロックに基づいて、単密処理された映像信
号が読み出され、前記２つのラインメモリからは、前記
クロック切換スイッチから供給される前記倍密処理用の
クロックに基づいて、倍密処理された映像信号が読み出
されることを特徴とする。
【００１４】本発明の主要な態様によれば、前記第１の
入力映像信号はＮＴＳＣ信号であり；前記第２の入力映
像信号はＶＧＡ信号であり；前記倍密処理用のクロック
は、ＮＴＳＣ信号の色副搬送波の周波数Ｆscに対して、
書込クロックが４Ｆsc，読出クロックが８Ｆscであり；
前記単密処理用のクロックは、書込クロックが８Ｆsc，
読出クロックが４Ｆscである。
入力映像信号はＮＴＳＣ信号であり；前記第２の入力映
像信号はＶＧＡ信号であり；前記倍密処理用のクロック
は、ＮＴＳＣ信号の色副搬送波の周波数Ｆscに対して、
書込クロックが４Ｆsc，読出クロックが８Ｆscであり；
前記単密処理用のクロックは、書込クロックが８Ｆsc，
読出クロックが４Ｆscである。
【００１５】この発明の前記及び他の目的，特徴，利点
は、以下の詳細な説明及び添付図面から明瞭になろう。
は、以下の詳細な説明及び添付図面から明瞭になろう。
【００１６】
【発明の実施の形態】以下、発明の実施の形態につい
て、実施例を参照しながら詳細に説明する。なお、上述
した背景技術と対応する構成部分には同一の符号を用い
る。
て、実施例を参照しながら詳細に説明する。なお、上述
した背景技術と対応する構成部分には同一の符号を用い
る。
【００１７】
【実施例】図１には、実施例の構成が示されている。入
力信号切換ＳＷ１０の固定端子ａは、テレビジョン用映
像信号処理回路１２，ラインメモリ５０，５２の各入力
側にそれぞれ接続されている。固定端子ｂは、パソコン
用映像信号処理回路１８，ラインメモリ５２の各入力側
にそれぞれ接続されている。ラインメモリ５０，５２の
各出力側はパソコン用映像信号処理回路１８に出力端子
５５を介してそれぞれ接続されており、ラインメモリ５
２の出力側は出力端子５４を介してテレビジョン用映像
信号処理回路１２に接続されている。
力信号切換ＳＷ１０の固定端子ａは、テレビジョン用映
像信号処理回路１２，ラインメモリ５０，５２の各入力
側にそれぞれ接続されている。固定端子ｂは、パソコン
用映像信号処理回路１８，ラインメモリ５２の各入力側
にそれぞれ接続されている。ラインメモリ５０，５２の
各出力側はパソコン用映像信号処理回路１８に出力端子
５５を介してそれぞれ接続されており、ラインメモリ５
２の出力側は出力端子５４を介してテレビジョン用映像
信号処理回路１２に接続されている。
【００１８】次に、書込クロック及び読出クロックは、
ＮＴＳＣ／ＶＧＡ判別信号（例えば、入力信号のクロッ
ク周波数により判別を行った入力判別信号）によって切
り換えられるクロック切換ＳＷ５１を介してラインメモ
リ５０，５２に供給されるようになっている。クロック
切換ＳＷ５１は、入力がＮＴＳＣ信号のときにはｃ側
に、入力がＶＧＡ信号のときはｄ側に切り換えられる。
そして、入力端子ｃには、ＮＴＳＣ倍密処理用の書込ク
ロックＷCK＝４ＦSC，読出クロックＲCK＝８ＦSCが入力
されており、入力端子ｄには、ＶＧＡ単密処理用の書込
クロックＷCK＝８ＦSC，読出クロックＲCK＝４ＦSCが入
力されている。
ＮＴＳＣ／ＶＧＡ判別信号（例えば、入力信号のクロッ
ク周波数により判別を行った入力判別信号）によって切
り換えられるクロック切換ＳＷ５１を介してラインメモ
リ５０，５２に供給されるようになっている。クロック
切換ＳＷ５１は、入力がＮＴＳＣ信号のときにはｃ側
に、入力がＶＧＡ信号のときはｄ側に切り換えられる。
そして、入力端子ｃには、ＮＴＳＣ倍密処理用の書込ク
ロックＷCK＝４ＦSC，読出クロックＲCK＝８ＦSCが入力
されており、入力端子ｄには、ＶＧＡ単密処理用の書込
クロックＷCK＝８ＦSC，読出クロックＲCK＝４ＦSCが入
力されている。
【００１９】次に、以上のように構成された実施例の動
作を説明する。 （1）ＮＴＳＣ信号が入力されたとき この場合は、ＮＴＳＣ／ＶＧＡ判別信号によって、入力
信号切換ＳＷ１０がａ側に切り換えられ、クロック切換
ＳＷ５１がｃ側に切り換えられる。これにより、入力Ｎ
ＴＳＣ信号は、一方においてテレビジョン用映像信号処
理回路１２に出力端子５３を介してそのまま供給され、
他方においてラインメモリ５０，５２にそれぞれ供給さ
れる。これらラインメモリ５０，５２には、倍密処理用
の書込クロックＷCK＝４ＦSC，読出クロックＲCK＝８Ｆ
SCがクロック切換ＳＷ５１を介して交互に供給されてい
る。このため、ラインメモリ５０，５２は、前記背景技
術のラインメモリ１４，１６と同様の作用を奏し、ＮＴ
ＳＣ信号に対する倍密処理（同一ラインの信号を２回ず
つ読み出して動作クロック周波数を２倍とする処理，す
なわち、水平走査周波数を２倍とする処理）が行われ
る。そして、倍密処理後の信号が出力端子５５を介して
パソコン用映像信号処理回路１８に供給される。
作を説明する。 （1）ＮＴＳＣ信号が入力されたとき この場合は、ＮＴＳＣ／ＶＧＡ判別信号によって、入力
信号切換ＳＷ１０がａ側に切り換えられ、クロック切換
ＳＷ５１がｃ側に切り換えられる。これにより、入力Ｎ
ＴＳＣ信号は、一方においてテレビジョン用映像信号処
理回路１２に出力端子５３を介してそのまま供給され、
他方においてラインメモリ５０，５２にそれぞれ供給さ
れる。これらラインメモリ５０，５２には、倍密処理用
の書込クロックＷCK＝４ＦSC，読出クロックＲCK＝８Ｆ
SCがクロック切換ＳＷ５１を介して交互に供給されてい
る。このため、ラインメモリ５０，５２は、前記背景技
術のラインメモリ１４，１６と同様の作用を奏し、ＮＴ
ＳＣ信号に対する倍密処理（同一ラインの信号を２回ず
つ読み出して動作クロック周波数を２倍とする処理，す
なわち、水平走査周波数を２倍とする処理）が行われ
る。そして、倍密処理後の信号が出力端子５５を介して
パソコン用映像信号処理回路１８に供給される。
【００２０】モニタがテレビジョン用のものであるとき
は、テレビジョン用映像信号処理回路１２の出力に基づ
いて表示が行われる。モニタがパソコン用のものである
ときは、パソコン用映像信号処理回路１８の出力に基づ
いて表示が行われる。
は、テレビジョン用映像信号処理回路１２の出力に基づ
いて表示が行われる。モニタがパソコン用のものである
ときは、パソコン用映像信号処理回路１８の出力に基づ
いて表示が行われる。
【００２１】（2）ＶＧＡ信号が入力されたとき この場合は、ＮＴＳＣ／ＶＧＡ判別信号によって、入力
信号切換ＳＷ１０がｂ側に切り換えられ、クロック切換
ＳＷ５１がｄ側に切り換えられる。これにより、入力Ｖ
ＧＡ信号は、一方においてパソコン用映像信号処理回路
１８に出力端子５６を介してそのまま供給され、他方に
おいてラインメモリ５２に供給される。このラインメモ
リ５２には、単密処理用の書込クロックＷCK＝８ＦSC，
読出クロックＲCK＝４ＦSCがクロック切換ＳＷ５１を介
して供給されている。このため、ラインメモリ５２は、
前記背景技術のラインメモリ２０と同様の作用を奏し、
ＶＧＡ信号に対する単密処理（情報量を１／２とし、動
作クロック周波数を１／２とする処理，すなわち、水平
走査周波数を１／２とする処理）が行われる。そして、
単密処理後の信号が出力端子５４を介してテレビジョン
用映像信号処理回路１２に供給される。
信号切換ＳＷ１０がｂ側に切り換えられ、クロック切換
ＳＷ５１がｄ側に切り換えられる。これにより、入力Ｖ
ＧＡ信号は、一方においてパソコン用映像信号処理回路
１８に出力端子５６を介してそのまま供給され、他方に
おいてラインメモリ５２に供給される。このラインメモ
リ５２には、単密処理用の書込クロックＷCK＝８ＦSC，
読出クロックＲCK＝４ＦSCがクロック切換ＳＷ５１を介
して供給されている。このため、ラインメモリ５２は、
前記背景技術のラインメモリ２０と同様の作用を奏し、
ＶＧＡ信号に対する単密処理（情報量を１／２とし、動
作クロック周波数を１／２とする処理，すなわち、水平
走査周波数を１／２とする処理）が行われる。そして、
単密処理後の信号が出力端子５４を介してテレビジョン
用映像信号処理回路１２に供給される。
【００２２】モニタがテレビジョン用のものであるとき
は、テレビジョン用映像信号処理回路１２の出力に基づ
いて表示が行われる。モニタがパソコン用のものである
ときは、パソコン用映像信号処理回路１８の出力に基づ
いて表示が行われる。
は、テレビジョン用映像信号処理回路１２の出力に基づ
いて表示が行われる。モニタがパソコン用のものである
ときは、パソコン用映像信号処理回路１８の出力に基づ
いて表示が行われる。
【００２３】なお、上記実施例では、第１の入力映像信
号をＮＴＳＣ信号，第２の入力映像信号をＶＧＡ信号と
したが、本発明の映像信号処理装置においては、第１の
入力映像信号をＶＧＡ信号，第２の入力映像信号を水平
走査周波数がＶＧＡ信号の２倍の映像信号としてももち
ろんよい。この場合、クロック切換ＳＷ５１のｃ側で
は、ＷCK＝８ＦSC，ＲCK＝１６ＦSC、ｄ側では、ＷCK＝
１６ＦSC，ＲCK＝８ＦSCである。
号をＮＴＳＣ信号，第２の入力映像信号をＶＧＡ信号と
したが、本発明の映像信号処理装置においては、第１の
入力映像信号をＶＧＡ信号，第２の入力映像信号を水平
走査周波数がＶＧＡ信号の２倍の映像信号としてももち
ろんよい。この場合、クロック切換ＳＷ５１のｃ側で
は、ＷCK＝８ＦSC，ＲCK＝１６ＦSC、ｄ側では、ＷCK＝
１６ＦSC，ＲCK＝８ＦSCである。
【００２４】また、上記実施例では、入力信号切換スイ
ッチ１０を設け、ラインメモリ５０，５２へのＮＴＳＣ
信号とＶＧＡ信号との入力ラインを別系統としたが、入
力セレクタ等により本映像信号処理装置の前段でＮＴＳ
Ｃ信号とＶＧＡ信号とを選択できるようにし、ラインメ
モリ５０，５２への入力ラインを一系統とするようにし
てもよい。
ッチ１０を設け、ラインメモリ５０，５２へのＮＴＳＣ
信号とＶＧＡ信号との入力ラインを別系統としたが、入
力セレクタ等により本映像信号処理装置の前段でＮＴＳ
Ｃ信号とＶＧＡ信号とを選択できるようにし、ラインメ
モリ５０，５２への入力ラインを一系統とするようにし
てもよい。
【００２５】
【発明の効果】以上のように、本発明によれば、入力信
号に応じてラインメモリの書込クロックＷCK，読出クロ
ックＲCKの周波数を切り換え、倍密処理用のラインメモ
リと単密処理用のラインメモリを共用することとしたの
で、ラインメモリを１個削除して合計２個とすることが
でき、簡略化された回路構成でありながら背景技術と同
様の結果を得ることができ、コスト低減も図ることがで
きる。
号に応じてラインメモリの書込クロックＷCK，読出クロ
ックＲCKの周波数を切り換え、倍密処理用のラインメモ
リと単密処理用のラインメモリを共用することとしたの
で、ラインメモリを１個削除して合計２個とすることが
でき、簡略化された回路構成でありながら背景技術と同
様の結果を得ることができ、コスト低減も図ることがで
きる。
【図１】この発明の実施例の構成を示す回路ブロック図
である。
である。
【図２】背景技術の構成を示す回路ブロック図である。
１０…入力信号切換ＳＷ １２…テレビジョン用映像信号処理回路 １４，１６，２０…ラインメモリ １８…パソコン用映像信号処理回路 ５０，５２…ラインメモリ ５１…クロック切換ＳＷ ５３，５４，５５，５６…出力端子
フロントページの続き (72)発明者 堀田 照男 神奈川県横浜市神奈川区守屋町３丁目12番 地 日本ビクター株式会社内 (72)発明者 澤田 繁 神奈川県横浜市神奈川区守屋町３丁目12番 地 日本ビクター株式会社内 (72)発明者 清水 穣 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 亀井 三十九 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (1)
- 【請求項１】 第１の水平走査周波数を有する第１の入
力映像信号と、前記第１の水平走査周波数の約２倍の第
２の水平走査周波数を有する第２の入力映像信号とが供
給される映像信号処理装置において：前記第１の入力映
像信号に対して水平走査周波数を２倍とする倍密処理を
行う場合には両方が利用され、前記第２の入力映像信号
に対して水平走査周波数を１／２とする単密処理を行う
場合には一方が利用される２つのラインメモリ；入力さ
れる映像信号が前記第１の入力映像信号であるか、前記
第２の入力映像信号であるかを示す入力判別信号に基づ
いて切り換えられ、入力映像信号が前記第１の入力映像
信号の場合には倍密処理用のクロックを前記２つのライ
ンメモリに供給し、入力映像信号が前記第２の入力映像
信号の場合には単密処理用のクロックを該当する一方の
ラインメモリに供給するためのクロック切換スイッチ；
を備え、 前記２つのラインメモリのうちの該当する一方のライン
メモリからは、前記クロック切換スイッチから供給され
る前記単密処理用のクロックに基づいて、単密処理され
た映像信号が読み出され、前記２つのラインメモリから
は、前記クロック切換スイッチから供給される前記倍密
処理用のクロックに基づいて、倍密処理された映像信号
が読み出されることを特徴とする映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7276867A JPH0998383A (ja) | 1995-09-29 | 1995-09-29 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7276867A JPH0998383A (ja) | 1995-09-29 | 1995-09-29 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0998383A true JPH0998383A (ja) | 1997-04-08 |
Family
ID=17575526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7276867A Pending JPH0998383A (ja) | 1995-09-29 | 1995-09-29 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0998383A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734846B1 (en) | 2000-03-24 | 2004-05-11 | Benq Corporation | Display device with automatic image correction functionality |
-
1995
- 1995-09-29 JP JP7276867A patent/JPH0998383A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734846B1 (en) | 2000-03-24 | 2004-05-11 | Benq Corporation | Display device with automatic image correction functionality |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MY114906A (en) | Method and apparatus for displaying two video pictures simultaneously | |
| KR850002191A (ko) | 순차주사형 칼라텔레비젼 영상표시 장치 | |
| JPH0617370Y2 (ja) | ディジタルｖｃｒの同期信号共有回路 | |
| JPS6194479A (ja) | 表示装置 | |
| US5729247A (en) | Screen display device | |
| JP2519486B2 (ja) | 画像処理システム | |
| JPS61258578A (ja) | テレビジヨン受信機 | |
| JPS60165885A (ja) | 画像解析装置 | |
| JPS59154886A (ja) | 文字放送受信機における表示メモリのアクセス方法 | |
| JPS62280972A (ja) | カラ−画像デ−タ処理装置 | |
| JPH0438628Y2 (ja) | ||
| JPS6486173A (en) | Color image forming device | |
| JPS59112291U (ja) | 信号伝送回路 | |
| JPS60253389A (ja) | 多重画面の監視装置 | |
| JPH0253669U (ja) | ||
| JPS62118680A (ja) | デイジタルｔｖにおける多画像表示方法 | |
| EP0219251A3 (en) | Improvements in video image processing systems | |
| JPH0832872A (ja) | 表示装置及びメモリ装置 | |
| JPH02109479A (ja) | テレビ受信機 | |
| JPH0693761B2 (ja) | 映像信号処理装置 | |
| JPH01272270A (ja) | 映像信号の縮小表示回路 | |
| JPH0340692U (ja) | ||
| JPH11341388A (ja) | ２画面表示装置 | |
| JPH01130681A (ja) | 映像信号記録装置 | |
| JPH0182561U (ja) |