JPH0998570A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH0998570A JPH0998570A JP7255980A JP25598095A JPH0998570A JP H0998570 A JPH0998570 A JP H0998570A JP 7255980 A JP7255980 A JP 7255980A JP 25598095 A JP25598095 A JP 25598095A JP H0998570 A JPH0998570 A JP H0998570A
- Authority
- JP
- Japan
- Prior art keywords
- input voltage
- switching element
- power supply
- transformer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 各種電気機器に使用される広入力電圧範囲の
回生制御型電源の低入力電圧時の効率を改善し、信頼性
を向上するスイッチング電源装置を提供する。 【解決方法】 直流電源１からの入力電圧をスイッチン
グ素子４によりオンオフし、１次巻線３ａに励磁された
エネルギを２次巻線３ｃに接続された整流ダイオード７
と平滑コンデンサ９の直列回路により整流平滑して取り
出し、平滑コンデンサ９のエネルギの１部を１次側に回
生するスイッチング電源で、入力電圧検出手段１３から
の信号により２次スイッチング素子８のオン期間を制御
することにより、平滑コンデンサ９のエネルギの１部を
１次側に戻す量を変化させる。
回生制御型電源の低入力電圧時の効率を改善し、信頼性
を向上するスイッチング電源装置を提供する。 【解決方法】 直流電源１からの入力電圧をスイッチン
グ素子４によりオンオフし、１次巻線３ａに励磁された
エネルギを２次巻線３ｃに接続された整流ダイオード７
と平滑コンデンサ９の直列回路により整流平滑して取り
出し、平滑コンデンサ９のエネルギの１部を１次側に回
生するスイッチング電源で、入力電圧検出手段１３から
の信号により２次スイッチング素子８のオン期間を制御
することにより、平滑コンデンサ９のエネルギの１部を
１次側に戻す量を変化させる。
Description
【０００１】
【発明の属する技術分野】本発明は産業用や民生用の電
子機器に直流安定化電圧を供給するスイッチング電源装
置に関するものである。
子機器に直流安定化電圧を供給するスイッチング電源装
置に関するものである。
【０００２】
【従来の技術】近年、電源装置は小型化、高効率化、長
寿命化が要求されている。このために回生制御が用いら
れてきた（例えば特開平２−２６１０５３号公報）。
寿命化が要求されている。このために回生制御が用いら
れてきた（例えば特開平２−２６１０５３号公報）。
【０００３】以下に従来の回生制御について説明する。
図３は従来の回生制御の構成を示すものである。図３に
おいて１は直流電源で交流電圧を整流平滑することで、
もしくは電池などで構成されるものであり、入力端子２
ａ−２ｂに入力電圧を供給し、正電圧を入力端子２ａに
接続し、負電圧を入力端子２ｂに接続している。３はト
ランスであり１次巻線３ａの一端を入力端子２ａに接続
し他端をスイッチング素子４を介して入力端子２ｂに接
続し、２次巻線３ｃの一端を出力端子１１ｂに接続し、
他端をダイオ−ド７を介して出力端子１１ａに接続し、
バイアス巻線３ｂの１端を入力端子２ｂに接続し、他端
を同期発振回路６に接続している。４はスイッチング素
子であり制御端子に印加される同期発振回路６のオンオ
フ信号によりオンオフして入力電圧を１次巻線３ａに印
加したり遮断したりする。６は同期発振回路であり、ス
イッチング素子４を制御回路１０によって決まるオン期
間にオン動作させ、スイッチング素子４のオフ期間をバ
イアス巻線３ｂの誘起電圧が反転するまで持続するよう
にオフ動作させ、このオンオフの繰り返しにより発振を
続けるものである。７は整流ダイオードであり、アノー
ド側を２次巻線３ｃの１端に接続しカソード側を出力端
子１１ａに接続する。８は２次スイッチング素子であ
り、スイッチング素子４のオン期間に貯えられたトラン
ス３のエネルギが、スイッチング素子４のオフ期間に２
次巻線３ｃを介して整流ダイオード７または２次スイッ
チング素子８から平滑コンデンサ９に放出された後、２
次スイッチング素子８を介して２次巻線３ｃに２次電流
を流す逆流期間を、制御回路１２より制御される。９は
平滑コンデンサであり、出力端子１１ａ−１１ｂ間に接
続され２次巻線３ｃの誘起電圧を整流ダイオード７を介
して整流し平滑コンデンサ９により平滑して出力電圧と
する。１０は制御回路であり出力端子１１ａ−１１ｂ間
の電圧を検出して内部電圧基準と比較し１次スイッチン
グ素子４のオン期間を変化させる。１２は制御回路であ
り２次スイッチング素子８の逆流期間を一定に制御す
る。
図３は従来の回生制御の構成を示すものである。図３に
おいて１は直流電源で交流電圧を整流平滑することで、
もしくは電池などで構成されるものであり、入力端子２
ａ−２ｂに入力電圧を供給し、正電圧を入力端子２ａに
接続し、負電圧を入力端子２ｂに接続している。３はト
ランスであり１次巻線３ａの一端を入力端子２ａに接続
し他端をスイッチング素子４を介して入力端子２ｂに接
続し、２次巻線３ｃの一端を出力端子１１ｂに接続し、
他端をダイオ−ド７を介して出力端子１１ａに接続し、
バイアス巻線３ｂの１端を入力端子２ｂに接続し、他端
を同期発振回路６に接続している。４はスイッチング素
子であり制御端子に印加される同期発振回路６のオンオ
フ信号によりオンオフして入力電圧を１次巻線３ａに印
加したり遮断したりする。６は同期発振回路であり、ス
イッチング素子４を制御回路１０によって決まるオン期
間にオン動作させ、スイッチング素子４のオフ期間をバ
イアス巻線３ｂの誘起電圧が反転するまで持続するよう
にオフ動作させ、このオンオフの繰り返しにより発振を
続けるものである。７は整流ダイオードであり、アノー
ド側を２次巻線３ｃの１端に接続しカソード側を出力端
子１１ａに接続する。８は２次スイッチング素子であ
り、スイッチング素子４のオン期間に貯えられたトラン
ス３のエネルギが、スイッチング素子４のオフ期間に２
次巻線３ｃを介して整流ダイオード７または２次スイッ
チング素子８から平滑コンデンサ９に放出された後、２
次スイッチング素子８を介して２次巻線３ｃに２次電流
を流す逆流期間を、制御回路１２より制御される。９は
平滑コンデンサであり、出力端子１１ａ−１１ｂ間に接
続され２次巻線３ｃの誘起電圧を整流ダイオード７を介
して整流し平滑コンデンサ９により平滑して出力電圧と
する。１０は制御回路であり出力端子１１ａ−１１ｂ間
の電圧を検出して内部電圧基準と比較し１次スイッチン
グ素子４のオン期間を変化させる。１２は制御回路であ
り２次スイッチング素子８の逆流期間を一定に制御す
る。
【０００４】以上のように構成された回生制御につい
て、以下その動作について図４を参照して説明する。図
４において（ａ）はスイッチング素子４の両端電圧波形
ＶDSを示しており、（ｂ）は１次巻線３ａに流れる１次
電流ＩDを示しており、（ｃ）は同期発振回路６の出力
である駆動パルス波形ＶG1を示しており、（ｄ）は２次
巻線３ｃに流れる２次電流波形ＩOを示しており、
（ｅ）は制御回路１２の出力である２次スイッチング素
子８の駆動パルス波形ＶG2を示しており、オフ期間中で
斜線で示した期間が２次巻線３ｃに２次電流を流す低入
力電圧時の逆流期間を示している。また図４において点
線は入力電圧が高い場合を、実線は入力電圧が低い場合
を示し、どちらの場合も制御回路１２は２次スイッチン
グ素子８の逆流期間を一定に制御する。同期発振回路６
により制御されたオン期間のパルスがスイッチング素子
４に印加され、１次巻線３ａを介して流れる１次電流Ｉ
Dによってトランス３を励磁する。このときトランス３
の２次巻線３ｃに誘起電圧が発生するが、整流ダイオ−
ド７を逆バイアスする方向に電圧が印加されるように構
成されるとともに、２次スイッチング素子８はオフする
ように構成されている。同期発振回路６からの信号でス
イッチング素子４がオフすると１次巻線３ａにフライバ
ック電圧が発生するとともに２次巻線３ｃにもフライバ
ック電圧が発生し、整流ダイオ−ド７を順バイアスする
方向に電圧が印加されるためトランス３に蓄えられた励
磁エネルギは２次巻線３ｃを介して２次電流として放出
され、平滑コンデンサ９により平滑されて出力電圧とし
て出力端子１１ａ−１１ｂに供給される。このとき２次
スイッチング素子８も制御回路１２によってオンされる
がどちらを２次電流が流れても特に動作上変化は生じな
い。トランス３に蓄積されたエネルギがすべて放出さ
れ、２次電流がゼロになると既にオンしている２次スイ
ッチング素子８を介して平滑コンデンサ９の両端電圧す
なわち出力電圧は２次巻線３ｃに印加され、平滑コンデ
ンサ９より逆方向に２次電流が流れトランス３に前記と
は逆方向の磁束が発生しエネルギが蓄積される。この状
態ではトランス３の各巻線に発生する誘起電圧の極性は
変化せず、バイアス巻線３ｂのフライバック電圧も変化
しないため同期発振回路６はスイッチング素子４のオフ
期間を維持させる。制御回路１２より２次スイッチング
素子８のオン期間は一定になっており、２次スイッチン
グ素子８がオフするとトランス３の各巻線に発生する誘
起電圧は反転するため２次巻線３ｃに発生する誘起電圧
は整流ダイオ−ド７を逆バイアスし、２次スイッチング
素子８もオフしているため２次巻線電流はなくなり、バ
イアス巻線３ｂに発生する誘起電圧の極性が反転するた
め同期発振回路６はスイッチング素子４をオンさせる。
このとき１次巻線３ａに発生する誘起電圧はスイッチン
グ素子４との接続端を負電圧に、入力端子２ａとの接続
端を正電圧にする方向に発生するため、スイッチング素
子４の両端電圧は２次電流を逆方向に流さなかった場
合、直流電源１の入力電圧（ＶC）とフライバック電圧
（ＶF）の和（ＶC＋ＶF）からＶC−ＶF以下には変化し
ないのに対し、２次電流を逆方向に流した場合、ＶC＋
ＶFからＶC−ＶF以下に下がるため直流電源電圧が高く
ターンオン直前のスイッチング素子４の両端電圧が高く
なる場合、スイッチング素子４のターンオンロスが減少
する。またこのときスイッチング素子４を介してオフ期
間中にトランス３に蓄えられたエネルギは直流電源１に
回生される。オフ期間にトランス３に蓄積されたエネル
ギがすべて放出され１次電流が０になると、スイッチン
グ素子４を介して直流電源１より前記とは逆方向に放電
するように１次電流が流れてトランス３に磁束が発生し
エネルギが蓄積される。この状態ではトランス３の各巻
線に発生する誘起電圧の極性は変化せず、同期発振回路
６によりスイッチング素子４はオンを持続する。同期発
振回路６によって制御されたオン期間で動作するスイッ
チング素子４がオフすると、トランス３に蓄えられたエ
ネルギは２次巻線３ｃを介して２次電流として放出され
る。これらの動作を繰り返すことで、出力電圧は連続的
に出力端子１１ａ−１１ｂに供給される。
て、以下その動作について図４を参照して説明する。図
４において（ａ）はスイッチング素子４の両端電圧波形
ＶDSを示しており、（ｂ）は１次巻線３ａに流れる１次
電流ＩDを示しており、（ｃ）は同期発振回路６の出力
である駆動パルス波形ＶG1を示しており、（ｄ）は２次
巻線３ｃに流れる２次電流波形ＩOを示しており、
（ｅ）は制御回路１２の出力である２次スイッチング素
子８の駆動パルス波形ＶG2を示しており、オフ期間中で
斜線で示した期間が２次巻線３ｃに２次電流を流す低入
力電圧時の逆流期間を示している。また図４において点
線は入力電圧が高い場合を、実線は入力電圧が低い場合
を示し、どちらの場合も制御回路１２は２次スイッチン
グ素子８の逆流期間を一定に制御する。同期発振回路６
により制御されたオン期間のパルスがスイッチング素子
４に印加され、１次巻線３ａを介して流れる１次電流Ｉ
Dによってトランス３を励磁する。このときトランス３
の２次巻線３ｃに誘起電圧が発生するが、整流ダイオ−
ド７を逆バイアスする方向に電圧が印加されるように構
成されるとともに、２次スイッチング素子８はオフする
ように構成されている。同期発振回路６からの信号でス
イッチング素子４がオフすると１次巻線３ａにフライバ
ック電圧が発生するとともに２次巻線３ｃにもフライバ
ック電圧が発生し、整流ダイオ−ド７を順バイアスする
方向に電圧が印加されるためトランス３に蓄えられた励
磁エネルギは２次巻線３ｃを介して２次電流として放出
され、平滑コンデンサ９により平滑されて出力電圧とし
て出力端子１１ａ−１１ｂに供給される。このとき２次
スイッチング素子８も制御回路１２によってオンされる
がどちらを２次電流が流れても特に動作上変化は生じな
い。トランス３に蓄積されたエネルギがすべて放出さ
れ、２次電流がゼロになると既にオンしている２次スイ
ッチング素子８を介して平滑コンデンサ９の両端電圧す
なわち出力電圧は２次巻線３ｃに印加され、平滑コンデ
ンサ９より逆方向に２次電流が流れトランス３に前記と
は逆方向の磁束が発生しエネルギが蓄積される。この状
態ではトランス３の各巻線に発生する誘起電圧の極性は
変化せず、バイアス巻線３ｂのフライバック電圧も変化
しないため同期発振回路６はスイッチング素子４のオフ
期間を維持させる。制御回路１２より２次スイッチング
素子８のオン期間は一定になっており、２次スイッチン
グ素子８がオフするとトランス３の各巻線に発生する誘
起電圧は反転するため２次巻線３ｃに発生する誘起電圧
は整流ダイオ−ド７を逆バイアスし、２次スイッチング
素子８もオフしているため２次巻線電流はなくなり、バ
イアス巻線３ｂに発生する誘起電圧の極性が反転するた
め同期発振回路６はスイッチング素子４をオンさせる。
このとき１次巻線３ａに発生する誘起電圧はスイッチン
グ素子４との接続端を負電圧に、入力端子２ａとの接続
端を正電圧にする方向に発生するため、スイッチング素
子４の両端電圧は２次電流を逆方向に流さなかった場
合、直流電源１の入力電圧（ＶC）とフライバック電圧
（ＶF）の和（ＶC＋ＶF）からＶC−ＶF以下には変化し
ないのに対し、２次電流を逆方向に流した場合、ＶC＋
ＶFからＶC−ＶF以下に下がるため直流電源電圧が高く
ターンオン直前のスイッチング素子４の両端電圧が高く
なる場合、スイッチング素子４のターンオンロスが減少
する。またこのときスイッチング素子４を介してオフ期
間中にトランス３に蓄えられたエネルギは直流電源１に
回生される。オフ期間にトランス３に蓄積されたエネル
ギがすべて放出され１次電流が０になると、スイッチン
グ素子４を介して直流電源１より前記とは逆方向に放電
するように１次電流が流れてトランス３に磁束が発生し
エネルギが蓄積される。この状態ではトランス３の各巻
線に発生する誘起電圧の極性は変化せず、同期発振回路
６によりスイッチング素子４はオンを持続する。同期発
振回路６によって制御されたオン期間で動作するスイッ
チング素子４がオフすると、トランス３に蓄えられたエ
ネルギは２次巻線３ｃを介して２次電流として放出され
る。これらの動作を繰り返すことで、出力電圧は連続的
に出力端子１１ａ−１１ｂに供給される。
【０００５】
【発明が解決しようとする課題】しかしながら前記の構
成の２次側回生スイッチング電源装置では入力電圧が変
化する場合でも逆流期間が最大入力電圧に合わせて固定
されるため、入力電圧によらず最大入力電圧の場合と同
じ回生ロスを発生する。このようなスイッチング電源装
置は入力電圧が固定されている場合、問題にならない
が、ワ−ルドワイド入力等広い入力電圧範囲を持つスイ
ッチング電源装置では低入力電圧時の効率が低下するた
め消費電力の増加や放熱器等を大きくする必要があり、
形状が大型化し、さらに平滑コンデンサ９のリップルが
増加するため平滑コンデンサ９に電解コンデンサを使用
した場合動作寿命が短くなり信頼性が低下するなどの問
題点を有していた。
成の２次側回生スイッチング電源装置では入力電圧が変
化する場合でも逆流期間が最大入力電圧に合わせて固定
されるため、入力電圧によらず最大入力電圧の場合と同
じ回生ロスを発生する。このようなスイッチング電源装
置は入力電圧が固定されている場合、問題にならない
が、ワ−ルドワイド入力等広い入力電圧範囲を持つスイ
ッチング電源装置では低入力電圧時の効率が低下するた
め消費電力の増加や放熱器等を大きくする必要があり、
形状が大型化し、さらに平滑コンデンサ９のリップルが
増加するため平滑コンデンサ９に電解コンデンサを使用
した場合動作寿命が短くなり信頼性が低下するなどの問
題点を有していた。
【０００６】本発明は前記問題点を解決するもので低入
力電圧時の効率低下を防止し、小型で高信頼のスイッチ
ング電源装置を提供することを目的とするものである。
力電圧時の効率低下を防止し、小型で高信頼のスイッチ
ング電源装置を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明のスイッチング電源装置は、入力電圧の両端に
接続された第１のスイッチ手段とトランスの１次巻線の
直列回路と、前記トランスの２次巻線に接続された整流
手段と平滑手段の直列回路と、前記平滑手段の出力電圧
により前記第１のスイッチ手段のオン期間を制御する第
１の制御手段と、前記整流手段に並列に接続された第二
のスイッチ手段と、前記第二のスイッチ手段のオン期間
を前記第１のスイッチ手段がオフの期間中に入力電圧検
出回路からの信号によって制御する第二の制御手段とを
有し、入力電圧に応じて前記第２のスイッチ手段のオン
期間を変化させるような構成を有している。
に本発明のスイッチング電源装置は、入力電圧の両端に
接続された第１のスイッチ手段とトランスの１次巻線の
直列回路と、前記トランスの２次巻線に接続された整流
手段と平滑手段の直列回路と、前記平滑手段の出力電圧
により前記第１のスイッチ手段のオン期間を制御する第
１の制御手段と、前記整流手段に並列に接続された第二
のスイッチ手段と、前記第二のスイッチ手段のオン期間
を前記第１のスイッチ手段がオフの期間中に入力電圧検
出回路からの信号によって制御する第二の制御手段とを
有し、入力電圧に応じて前記第２のスイッチ手段のオン
期間を変化させるような構成を有している。
【０００８】
【発明の実施の形態】この構成によって入力電圧によっ
て最適な回生量を決めることができ、ゼロクロススイッ
チングを保ちながらトランスを介して入力に回生される
不要なエネルギー量を減少させ、スイッチング損失やト
ランスの損失を減少し低入力電圧時の効率低下を防止す
ることが出来る。
て最適な回生量を決めることができ、ゼロクロススイッ
チングを保ちながらトランスを介して入力に回生される
不要なエネルギー量を減少させ、スイッチング損失やト
ランスの損失を減少し低入力電圧時の効率低下を防止す
ることが出来る。
【０００９】以下本発明の一実施例について図面を参照
しながら説明する。図１は本発明の実施例におけるスイ
ッチング電源装置の構成を示すものである。図１におい
て図３と同じものは同一の符号を記し説明は省略する。
１は直流電源であり２ａー２ｂは入力端子であり３はト
ランスで１次巻線３ａ、バイアス巻線３ｂ、２次巻線３
ｃを有しており、４は第１のスイッチ手段としてのスイ
ッチング素子であり、６は同期発振回路であり、７は整
流ダイオードであり、９は平滑コンデンサであり、１０
は制御回路であり、１１ａ−１１ｂは出力端子である。
８は第２のスイッチ手段としての２次スイッチング素子
であり、スイッチング素子４のオン期間に貯えられたト
ランス３のエネルギが、スイッチング素子４のオフ期間
に２次巻線３ｃを介して整流ダイオード７または２次ス
イッチング素子８から平滑コンデンサ９に放出された
後、２次スイッチング素子８を介して２次巻線３ｃに２
次電流を流す逆流期間を、制御回路１２より制御され、
前記逆流期間は入力電圧検出回路１３の信号によって変
化される。１２は制御回路であり、２次スイッチング素
子８の逆流期間を入力電圧検出回路１３の信号によって
制御する。１３は入力電圧検出回路であり、入力電圧信
号を制御回路１２に伝達する。
しながら説明する。図１は本発明の実施例におけるスイ
ッチング電源装置の構成を示すものである。図１におい
て図３と同じものは同一の符号を記し説明は省略する。
１は直流電源であり２ａー２ｂは入力端子であり３はト
ランスで１次巻線３ａ、バイアス巻線３ｂ、２次巻線３
ｃを有しており、４は第１のスイッチ手段としてのスイ
ッチング素子であり、６は同期発振回路であり、７は整
流ダイオードであり、９は平滑コンデンサであり、１０
は制御回路であり、１１ａ−１１ｂは出力端子である。
８は第２のスイッチ手段としての２次スイッチング素子
であり、スイッチング素子４のオン期間に貯えられたト
ランス３のエネルギが、スイッチング素子４のオフ期間
に２次巻線３ｃを介して整流ダイオード７または２次ス
イッチング素子８から平滑コンデンサ９に放出された
後、２次スイッチング素子８を介して２次巻線３ｃに２
次電流を流す逆流期間を、制御回路１２より制御され、
前記逆流期間は入力電圧検出回路１３の信号によって変
化される。１２は制御回路であり、２次スイッチング素
子８の逆流期間を入力電圧検出回路１３の信号によって
制御する。１３は入力電圧検出回路であり、入力電圧信
号を制御回路１２に伝達する。
【００１０】以上のように構成されたスイッチング電源
装置について以下その動作を説明する。図２において
（ａ）はスイッチング素子４の両端電圧波形ＶDSを示し
ており、（ｂ）は１次巻線３ａに流れる１次電流ＩDを
示しており、（ｃ）は同期発振回路６の出力である駆動
パルス波形ＶG1を示しており、（ｄ）は２次巻線３ｃに
流れる２次電流波形ＩOを示しており、（ｅ）は制御回
路１２の出力である２次スイッチング素子８の駆動パル
ス波形ＶG2を示している。さらに図２において点線は入
力電圧が高い場合を示し、制御回路１２はスイッチング
素子４のターンオン直前の両端電圧が０ボルトになるよ
うに２次スイッチング素子８の逆流期間を入力電圧に応
じて入力電圧が低い場合よりも増加するよう制御する。
また図２において実線は入力電圧が低い場合を示し、制
御回路１２はスイッチング素子４のターンオン直前の両
端電圧ＶDSが０ボルトになるように２次スイッチング素
子８の逆流期間を入力電圧に応じて入力電圧が高い場合
より減少またはなくするよう制御する。このような動作
により低入力電圧時の２次スイッチング素子８の逆流期
間を狭くあるいはなくし、１次巻線３ａに回生するエネ
ルギを減少またはなくすることでスイッチング素子４の
オン期間も狭くなり、トランス３の１次巻線３ａ、２次
巻線３ｃに流れる電流は減少する。
装置について以下その動作を説明する。図２において
（ａ）はスイッチング素子４の両端電圧波形ＶDSを示し
ており、（ｂ）は１次巻線３ａに流れる１次電流ＩDを
示しており、（ｃ）は同期発振回路６の出力である駆動
パルス波形ＶG1を示しており、（ｄ）は２次巻線３ｃに
流れる２次電流波形ＩOを示しており、（ｅ）は制御回
路１２の出力である２次スイッチング素子８の駆動パル
ス波形ＶG2を示している。さらに図２において点線は入
力電圧が高い場合を示し、制御回路１２はスイッチング
素子４のターンオン直前の両端電圧が０ボルトになるよ
うに２次スイッチング素子８の逆流期間を入力電圧に応
じて入力電圧が低い場合よりも増加するよう制御する。
また図２において実線は入力電圧が低い場合を示し、制
御回路１２はスイッチング素子４のターンオン直前の両
端電圧ＶDSが０ボルトになるように２次スイッチング素
子８の逆流期間を入力電圧に応じて入力電圧が高い場合
より減少またはなくするよう制御する。このような動作
により低入力電圧時の２次スイッチング素子８の逆流期
間を狭くあるいはなくし、１次巻線３ａに回生するエネ
ルギを減少またはなくすることでスイッチング素子４の
オン期間も狭くなり、トランス３の１次巻線３ａ、２次
巻線３ｃに流れる電流は減少する。
【００１１】なお第１のスイッチ手段、第２のスイッチ
手段は例えばトランジスタやＦＥＴ等の半導体素子も含
まれることは言うまでもない。
手段は例えばトランジスタやＦＥＴ等の半導体素子も含
まれることは言うまでもない。
【００１２】また第２のスイッチ手段にＦＥＴを使用し
た場合、並列に接続される整流手段はＦＥＴの内部ダイ
オードで兼ねることが可能である。
た場合、並列に接続される整流手段はＦＥＴの内部ダイ
オードで兼ねることが可能である。
【００１３】また入力電圧検出回路はトランスの巻線に
発生する誘起電圧を利用して入力電圧を検出しても良
い。
発生する誘起電圧を利用して入力電圧を検出しても良
い。
【００１４】また入力電圧検出回路は１００Ｖ系，２０
０Ｖ系を判断し回生の有無を切り替える構成としても本
発明の効果を簡易的にえられる。
０Ｖ系を判断し回生の有無を切り替える構成としても本
発明の効果を簡易的にえられる。
【００１５】またあらかじめ使用する入力電圧がわかっ
ている場合は入力電圧検出回路を省きスイッチにより回
生量を変化させても同様の効果がえられる。
ている場合は入力電圧検出回路を省きスイッチにより回
生量を変化させても同様の効果がえられる。
【００１６】またスイッチング時のノイズ低減のため第
１及び第２のスイッチ手段に並列にコンデンサを接続し
てもよい。
１及び第２のスイッチ手段に並列にコンデンサを接続し
てもよい。
【００１７】
【発明の効果】以上のように本発明は入力電圧検出回路
により入力電圧に応じた逆流期間を変化させ２次スイッ
チング素子のオン期間を変化することにより、低入力電
圧時のトランスの１次巻線、２次巻線に流れる電流を低
減し、さらに磁心に発生する磁束変化幅すなわち磁束密
度も小さくなり、トランスに発生する銅損や鉄損などの
損失を大幅に減少できトランスの損失が減少する。さら
に１次巻線に接続されるスイッチング素子および２次巻
線に接続される２次スイッチング素子、ダイオ−ドに流
れる電流も減少し損失が低減できると同時に平滑コンデ
ンサに流れるリップル電流も低減され、平滑コンデンサ
の寿命も大幅に改善し長寿命化が達成でき、その結果低
入力電圧時の効率が大幅に改善されるとともに長寿命化
がはかれ信頼性が大幅に向上するなどのすぐれたスイッ
チング電源装置を実現できるものである。
により入力電圧に応じた逆流期間を変化させ２次スイッ
チング素子のオン期間を変化することにより、低入力電
圧時のトランスの１次巻線、２次巻線に流れる電流を低
減し、さらに磁心に発生する磁束変化幅すなわち磁束密
度も小さくなり、トランスに発生する銅損や鉄損などの
損失を大幅に減少できトランスの損失が減少する。さら
に１次巻線に接続されるスイッチング素子および２次巻
線に接続される２次スイッチング素子、ダイオ−ドに流
れる電流も減少し損失が低減できると同時に平滑コンデ
ンサに流れるリップル電流も低減され、平滑コンデンサ
の寿命も大幅に改善し長寿命化が達成でき、その結果低
入力電圧時の効率が大幅に改善されるとともに長寿命化
がはかれ信頼性が大幅に向上するなどのすぐれたスイッ
チング電源装置を実現できるものである。
【図１】本発明のスイッチング電源装置の一実施例を示
す回路構成図
す回路構成図
【図２】本発明の図１に示した実施例の動作波形図
【図３】従来のスイッチング電源装置の回路構成図
【図４】従来のスイッチング電源装置の図３に示した回
路構成の動作波形図
路構成の動作波形図
１ 直流電源 ２ａ−２ｂ 入力端子 ３ トランス ４ スイッチング素子 ６ 同期発振回路 ７ 整流ダイオ−ド ８ ２次スイッチング素子 ９ 平滑コンデンサ １０ 制御回路 １１ａ−１１ｂ 出力端子 １２ 制御回路 １３ 入力電圧検出回路
Claims (2)
- 【請求項１】入力電圧の両端に接続された第１のスイッ
チ手段とトランスの１次巻線の直列回路と、前記トラン
スの２次巻線に接続された整流手段と平滑手段の直列回
路と、前記平滑手段の出力電圧により前記第１のスイッ
チ手段のオン期間を制御する第１の制御手段と、前記整
流手段に並列に接続された第二のスイッチ手段と、前記
第二のスイッチ手段のオン期間を前記第１のスイッチ手
段がオフの期間中に入力電圧を検出する入力電圧検出回
路からの信号によって制御する第二の制御手段とを有す
るスイッチング電源装置。 - 【請求項２】直流電源からの入力電圧をスイッチング素
子によってオンオフしてトランスの１次側に加え、前記
トランスの２次側より整流ダイオードと平滑コンデンサ
の直列回路により整流平滑して出力を取り出すととも
に、前記平滑コンデンサのエネルギの１部をトランスの
１次側に回生するスイッチング電源において、前記入力
電圧の変化を検出し、その検出結果に応じて前記平滑コ
ンデンサのエネルギの１部を１次側に戻す量を変化させ
るように構成したことを特徴とするスイッチング電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25598095A JP3405012B2 (ja) | 1995-10-03 | 1995-10-03 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25598095A JP3405012B2 (ja) | 1995-10-03 | 1995-10-03 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0998570A true JPH0998570A (ja) | 1997-04-08 |
| JP3405012B2 JP3405012B2 (ja) | 2003-05-12 |
Family
ID=17286241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25598095A Expired - Fee Related JP3405012B2 (ja) | 1995-10-03 | 1995-10-03 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3405012B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7209374B2 (en) | 2002-12-27 | 2007-04-24 | Yamaha Corporation | Capacitor-input positive and negative power supply circuit |
-
1995
- 1995-10-03 JP JP25598095A patent/JP3405012B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7209374B2 (en) | 2002-12-27 | 2007-04-24 | Yamaha Corporation | Capacitor-input positive and negative power supply circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3405012B2 (ja) | 2003-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5584089B2 (ja) | 力率を増加させた駆動回路 | |
| JP4632023B2 (ja) | 電力変換装置 | |
| US20040036451A1 (en) | Step-up switching power supply device | |
| US7023711B2 (en) | Power supply circuit and electronic apparatus | |
| US7254045B2 (en) | Power supply circuit and electronic equipment | |
| JP3517849B2 (ja) | 直流電源装置 | |
| JPH11150952A (ja) | スイッチング型直流電源装置 | |
| JP3591635B2 (ja) | 直流−直流変換装置 | |
| JP3405012B2 (ja) | スイッチング電源装置 | |
| JP2005045961A (ja) | 直流変換装置 | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JP3274209B2 (ja) | 電源装置 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JPH10136646A (ja) | 同期整流器 | |
| JP4876530B2 (ja) | 直流変換装置 | |
| JP4217821B2 (ja) | スイッチング電源装置 | |
| JPH0937545A (ja) | 電源回路 | |
| JP4545988B2 (ja) | 同期整流型コンバータ | |
| EP0119584B1 (en) | Lighting circuit for electric discharge lamp | |
| JPH09201052A (ja) | 直流電源装置 | |
| JP2936561B2 (ja) | 直流コンバータ装置 | |
| JP3595737B2 (ja) | 自励フライバック・コンバータ | |
| JP2006223070A (ja) | 力率改善回路 | |
| JP3019472B2 (ja) | 電源装置 | |
| JP3729050B2 (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |