JPH10104322A - アクセス可能なテスト・パッドを有するマルチ・チップ・モジュール、およびテスト固定装置 - Google Patents
アクセス可能なテスト・パッドを有するマルチ・チップ・モジュール、およびテスト固定装置Info
- Publication number
- JPH10104322A JPH10104322A JP9218419A JP21841997A JPH10104322A JP H10104322 A JPH10104322 A JP H10104322A JP 9218419 A JP9218419 A JP 9218419A JP 21841997 A JP21841997 A JP 21841997A JP H10104322 A JPH10104322 A JP H10104322A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- pad
- chip module
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/27—Structural arrangements therefor
- H10P74/273—Interconnections for measuring or testing, e.g. probe pads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318513—Test of Multi-Chip-Moduls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/10—Plug-in assemblages of components, e.g. IC sockets
- H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
- H05K7/1076—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by sliding
- H05K7/1084—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by sliding pin grid array package carriers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】マルチ・チップ・モジュールに積載した全ての
集積チップ、全てのネット、全ての集積回路チップを従
来のマルチ・チップ・モジュールより少ない時間、およ
びコスト的に有利な方法でテスト可能とするマルチ・チ
ップ・モジュールを提供すること。 【解決手段】上面および底面を有する基板と、その上面
上には複数のチップと、その底面上には複数のピンとを
有し、各チップは上記基板を通って延伸し対応のピンと
導電結合された少なくとも１本のリードを有しており、
上記チップと組み合わされ、上記基板に完全に埋設され
た少なくとも１個のネットを有するマルチ・チップ・モ
ジュールにおいて、上記基板の底面に取り付けられた少
なくとも１個のパッド、および上記パッドと上記ネット
間を導電結合した導電パスとを有する。
集積チップ、全てのネット、全ての集積回路チップを従
来のマルチ・チップ・モジュールより少ない時間、およ
びコスト的に有利な方法でテスト可能とするマルチ・チ
ップ・モジュールを提供すること。 【解決手段】上面および底面を有する基板と、その上面
上には複数のチップと、その底面上には複数のピンとを
有し、各チップは上記基板を通って延伸し対応のピンと
導電結合された少なくとも１本のリードを有しており、
上記チップと組み合わされ、上記基板に完全に埋設され
た少なくとも１個のネットを有するマルチ・チップ・モ
ジュールにおいて、上記基板の底面に取り付けられた少
なくとも１個のパッド、および上記パッドと上記ネット
間を導電結合した導電パスとを有する。
Description
【０００１】
【発明の属する技術分野】本発明はマルチ・チップ・モ
ジュールに関する。
ジュールに関する。
【０００２】
【従来の技術】マルチ・チップ・モジュール（ＭＣＭ）
は単一のパッケージ上に数個のチップを支持できるモジ
ュールあるいはパッケージである。ほとんどのマルチ・
チップ・パッケージはセラミックから作られている。マ
ルチ・チップ・モジュールは従来の電子部品パッケージ
にくらべスペースと能力的に優れており、現在、高性能
を求める用途に使用されている。パーソナル・コンピュ
ータのシステム・クロック周波数は２００ＭＨｚに近づ
き、また機能密度も増大するにつれ、多くの電子回路の
設計がマルチ・チップ・モジュールを必要とするように
なっている。マルチ・チップ・モジュールは通常、コス
ト上有利であるが、テストと診断の問題がＭＣＭ技術の
広範囲な応用に対する２つの主な阻害要因となってい
る。すなわち、マルチ・チップ・モジュールはテストを
することが困難であり、トラブルが起きた時に診断をす
るのが難しい。
は単一のパッケージ上に数個のチップを支持できるモジ
ュールあるいはパッケージである。ほとんどのマルチ・
チップ・パッケージはセラミックから作られている。マ
ルチ・チップ・モジュールは従来の電子部品パッケージ
にくらべスペースと能力的に優れており、現在、高性能
を求める用途に使用されている。パーソナル・コンピュ
ータのシステム・クロック周波数は２００ＭＨｚに近づ
き、また機能密度も増大するにつれ、多くの電子回路の
設計がマルチ・チップ・モジュールを必要とするように
なっている。マルチ・チップ・モジュールは通常、コス
ト上有利であるが、テストと診断の問題がＭＣＭ技術の
広範囲な応用に対する２つの主な阻害要因となってい
る。すなわち、マルチ・チップ・モジュールはテストを
することが困難であり、トラブルが起きた時に診断をす
るのが難しい。
【０００３】個々のチップ（パッケージあるいはウェー
ハの形で）について生成したテスト・ベクトルは、全て
の必要なチップ信号入力と出力がテスト装置に有効であ
ることを前提としている。電子部品パッケージでは、で
きるだけ多くのアクセス可能な入出力を有することが非
常に望ましい。テスト技術者は、通常、テストおよび診
断分析用に、できるだけ多くのアクセス可能な入出力を
要する。しかし、回路設計者はモジュール上でより多く
の機能を実行可能な入出力を使用することを望む。入出
力が多すぎると、配線が複雑になり、またソケットのコ
ストも増加するので電子部品パッケージを接続するボー
ドのコストが増大する。
ハの形で）について生成したテスト・ベクトルは、全て
の必要なチップ信号入力と出力がテスト装置に有効であ
ることを前提としている。電子部品パッケージでは、で
きるだけ多くのアクセス可能な入出力を有することが非
常に望ましい。テスト技術者は、通常、テストおよび診
断分析用に、できるだけ多くのアクセス可能な入出力を
要する。しかし、回路設計者はモジュール上でより多く
の機能を実行可能な入出力を使用することを望む。入出
力が多すぎると、配線が複雑になり、またソケットのコ
ストも増加するので電子部品パッケージを接続するボー
ドのコストが増大する。
【０００４】チップを個々にテストするため使用するテ
スト・データは、マルチ・チップ・モジュール上に設け
たチップを試験するために使用することはできない。マ
ルチ・チップ・モジュール・レベルのテストは、ウェー
ハやシングル・チップ・パッケージ・レベルのテストよ
りも比較的高いレベルのテストである。自動テスト・パ
ターン生成（ＡＴＰＧ）ソフトウェアは通常、個々のチ
ップあるいはダイ用のテスト・データを生成するため製
造プロセスにおいて使用される。しかし、このソフトウ
ェアは、通常、マルチ・チップ・モジュールのサイズ、
つまり、マルチ・チップ・モジュールに設けた多数のチ
ップのために、マルチ・チップ・モジュールにより実現
させる論理用のテスト・データを生成するように構成さ
れていない。
スト・データは、マルチ・チップ・モジュール上に設け
たチップを試験するために使用することはできない。マ
ルチ・チップ・モジュール・レベルのテストは、ウェー
ハやシングル・チップ・パッケージ・レベルのテストよ
りも比較的高いレベルのテストである。自動テスト・パ
ターン生成（ＡＴＰＧ）ソフトウェアは通常、個々のチ
ップあるいはダイ用のテスト・データを生成するため製
造プロセスにおいて使用される。しかし、このソフトウ
ェアは、通常、マルチ・チップ・モジュールのサイズ、
つまり、マルチ・チップ・モジュールに設けた多数のチ
ップのために、マルチ・チップ・モジュールにより実現
させる論理用のテスト・データを生成するように構成さ
れていない。
【０００５】半導体技術における開発が続くにつれ、特
にＣＭＯＳは、個々のチップ上で実現可能な複数の回路
が増大する。従って、こうした高密度チップ用のテスト
・データを生成することはますます困難になる。１個の
モジュール上にいくつかのチップを有するマルチ・チッ
プ・モジュールについて、問題は倍加する。例えば、約
７百万個のトランジスタを有するマイクロプロセッサ・
チップ用のテストを生成することにおいて困難があるな
ら、マイクロプロセッサおよび匹敵する密度を有する他
のチップから成るマルチ・チップ・モジュール用の特有
なテスト・パターン・セットを生成する試みはより困難
となる。モジュール全体に対するテスト・データを生成
するために、マルチ・チップ・モジュール全体の分離論
理モデルをデータを生成する前に作らなくてはならな
い。こうした分離論理モデルは、個々のチップやダイに
対するテスト・データを生成するために作られた論理モ
デルよりもかなり複雑である。さらに、マルチ・チップ
・モジュールの論理モデルは個々のチップ用のテスト・
データの生成に比べてかなり長いコンピュータ処理時間
を要する。
にＣＭＯＳは、個々のチップ上で実現可能な複数の回路
が増大する。従って、こうした高密度チップ用のテスト
・データを生成することはますます困難になる。１個の
モジュール上にいくつかのチップを有するマルチ・チッ
プ・モジュールについて、問題は倍加する。例えば、約
７百万個のトランジスタを有するマイクロプロセッサ・
チップ用のテストを生成することにおいて困難があるな
ら、マイクロプロセッサおよび匹敵する密度を有する他
のチップから成るマルチ・チップ・モジュール用の特有
なテスト・パターン・セットを生成する試みはより困難
となる。モジュール全体に対するテスト・データを生成
するために、マルチ・チップ・モジュール全体の分離論
理モデルをデータを生成する前に作らなくてはならな
い。こうした分離論理モデルは、個々のチップやダイに
対するテスト・データを生成するために作られた論理モ
デルよりもかなり複雑である。さらに、マルチ・チップ
・モジュールの論理モデルは個々のチップ用のテスト・
データの生成に比べてかなり長いコンピュータ処理時間
を要する。
【０００６】マルチ・チップ・モジュールをテストする
上での別の問題は、作動不能のチップを欠陥分離するた
めの能力がないことである。複数のチップが１個のマル
チ・チップ・モジュールに設けられていると、いくつか
のチップの入力・出力はアクセス不能になる。マルチ・
チップ・モジュールを初めにパワー・アップする時、立
ち上がり時間、セット・アップ、保持時間、および他の
操作パラメータに関するクリティカル・ネットを特徴づ
けることが通常、望ましい。ここで使用される「ネッ
ト」という用語は、電子部品パッケージの共通Ｄ.Ｃ.電
位を有するために相互接続した端子群を示す。それらは
モジュールから突出しておらず、アクセスできないの
で、通常、マルチ・チップ・モジュール上のこのクリテ
ィカル・ネットは特徴づけられない。従って、このネッ
トをテストしようとする時、プローブや他の探知装置が
役に立たない。それゆえに、マルチ・チップ・パッケー
ジの２個以上のチップ間に欠陥のあるネットが存在する
と、その欠陥の位置を判定することが困難である。この
困難は製造収量を低下する。さらに、特定のチップの欠
陥分離は不可能なので、モジュール上に欠陥のあるチッ
プがあるとモジュール全体を交換する必要がある。これ
は単一の欠陥チップを交換するよりも、はるかに高価で
ある。
上での別の問題は、作動不能のチップを欠陥分離するた
めの能力がないことである。複数のチップが１個のマル
チ・チップ・モジュールに設けられていると、いくつか
のチップの入力・出力はアクセス不能になる。マルチ・
チップ・モジュールを初めにパワー・アップする時、立
ち上がり時間、セット・アップ、保持時間、および他の
操作パラメータに関するクリティカル・ネットを特徴づ
けることが通常、望ましい。ここで使用される「ネッ
ト」という用語は、電子部品パッケージの共通Ｄ.Ｃ.電
位を有するために相互接続した端子群を示す。それらは
モジュールから突出しておらず、アクセスできないの
で、通常、マルチ・チップ・モジュール上のこのクリテ
ィカル・ネットは特徴づけられない。従って、このネッ
トをテストしようとする時、プローブや他の探知装置が
役に立たない。それゆえに、マルチ・チップ・パッケー
ジの２個以上のチップ間に欠陥のあるネットが存在する
と、その欠陥の位置を判定することが困難である。この
困難は製造収量を低下する。さらに、特定のチップの欠
陥分離は不可能なので、モジュール上に欠陥のあるチッ
プがあるとモジュール全体を交換する必要がある。これ
は単一の欠陥チップを交換するよりも、はるかに高価で
ある。
【０００７】個別のチップに対する欠陥分離を行うこと
ができない時に存在する困難や問題を示す一例は、信号
を送信するチップ（ドライバ・チップ）と信号を受信す
る別のチップ（レシーバ・チップ）を有するマルチ・チ
ップ・モジュールと、そのドライバ・チップとレシーバ
・チップ間の接続がマルチ・チップ・モジュール基板に
埋め込まれており、アクセスできないことである。この
マルチ・チップ・モジュールをテストする際に、レシー
バ・チップが送信信号を受信しないと、欠陥は(i）ドラ
イバ・チップの欠陥、（ii）レシーバ・チップの欠陥、
あるいは（iii）ドライバ・チップとレシーバ・チップ
間の接続の破損のどれかに原因するか判定しなくてはな
らない。
ができない時に存在する困難や問題を示す一例は、信号
を送信するチップ（ドライバ・チップ）と信号を受信す
る別のチップ（レシーバ・チップ）を有するマルチ・チ
ップ・モジュールと、そのドライバ・チップとレシーバ
・チップ間の接続がマルチ・チップ・モジュール基板に
埋め込まれており、アクセスできないことである。この
マルチ・チップ・モジュールをテストする際に、レシー
バ・チップが送信信号を受信しないと、欠陥は(i）ドラ
イバ・チップの欠陥、（ii）レシーバ・チップの欠陥、
あるいは（iii）ドライバ・チップとレシーバ・チップ
間の接続の破損のどれかに原因するか判定しなくてはな
らない。
【０００８】不可能ではなくても、一度ＭＣＭキャリヤ
の初めのバッチが製造されると、その設計を変更するこ
とは難しい。ＭＣＭ基材層を変更したり、キャリヤを組
み立てることは、通常、プリント回路基板に同様な変更
を加えることに比べ、かなり時間を費やす。さらに、Ｍ
ＣＭとは異なり、プリント回路基板の配線は新たな穴を
機械的に穿孔し、必要な個所にハンダ付けをすることに
より変更できる。こうした変更は、ＭＣＭに損傷を与え
ずに、あるいはＭＣＭを操作不能にせずに実施できな
い。
の初めのバッチが製造されると、その設計を変更するこ
とは難しい。ＭＣＭ基材層を変更したり、キャリヤを組
み立てることは、通常、プリント回路基板に同様な変更
を加えることに比べ、かなり時間を費やす。さらに、Ｍ
ＣＭとは異なり、プリント回路基板の配線は新たな穴を
機械的に穿孔し、必要な個所にハンダ付けをすることに
より変更できる。こうした変更は、ＭＣＭに損傷を与え
ずに、あるいはＭＣＭを操作不能にせずに実施できな
い。
【０００９】マルチ・チップ・モジュールをテストする
上での上記したような問題を解決するために多くの試み
が成されてきた。一方法は、モジュール上のネットにア
クセスするため、モジュールの底にピンを加えることを
含む。しかし、これは製造コストを押し上げてしまう。
さらに、ピンは通常、金メッキされるので高コストとな
る。また、これらのピンはテストの目的だけに使用さ
れ、実際の環境下でのＭＣＭの作動の際に、入力あるい
は出力として使用されることはない。一度テストが終了
すると、これらのピンで何を行うかという問題がおこ
る。一つの解決方法はＭＣＭを設けるための最終的な回
路基板を交換し、そのＭＣＭに加える追加のピンを受け
るための追加の穴を設ける。これも製造コストを押し上
げることになる。
上での上記したような問題を解決するために多くの試み
が成されてきた。一方法は、モジュール上のネットにア
クセスするため、モジュールの底にピンを加えることを
含む。しかし、これは製造コストを押し上げてしまう。
さらに、ピンは通常、金メッキされるので高コストとな
る。また、これらのピンはテストの目的だけに使用さ
れ、実際の環境下でのＭＣＭの作動の際に、入力あるい
は出力として使用されることはない。一度テストが終了
すると、これらのピンで何を行うかという問題がおこ
る。一つの解決方法はＭＣＭを設けるための最終的な回
路基板を交換し、そのＭＣＭに加える追加のピンを受け
るための追加の穴を設ける。これも製造コストを押し上
げることになる。
【００１０】別の試みは、ダイあるいはチップをモジュ
ールに設ける前に、そのモジュールの品質や信頼性が組
み付けた後に高くなるように、ダイあるいはチップを入
念にテストをすることである。これはダイをＭＣＭにパ
ッケージする前の裸のダイをテストし、かつ焼き付ける
ことにより行われる。これはモジュール・レベルでの拡
大したテストや診断手順を排除することによりテストと
診断の問題を解決するかに思えるが、この技術は通常、
ダイを操作したり触れたりするための高価な固定装置を
必要とする。
ールに設ける前に、そのモジュールの品質や信頼性が組
み付けた後に高くなるように、ダイあるいはチップを入
念にテストをすることである。これはダイをＭＣＭにパ
ッケージする前の裸のダイをテストし、かつ焼き付ける
ことにより行われる。これはモジュール・レベルでの拡
大したテストや診断手順を排除することによりテストと
診断の問題を解決するかに思えるが、この技術は通常、
ダイを操作したり触れたりするための高価な固定装置を
必要とする。
【００１１】ＭＣＭのテスト上の上記問題を解決するた
めの別の試みは、「自己テスト」として知られている。
「自己テスト」は多くの形が存在するが、基本的な考え
方はチップが自分自身で周辺のテスト装置を使用して最
小の努力でテストを行うようにチップに論理を組み込む
ように設計することである。「自己テスト」技術はテス
ト装置と接続する必要のあるピンの数を減らすことがで
きるが、チップに組み込むように設計した論理は新たに
技術、設計、および製造時間を必要とし、チップを製造
するコストを大幅に増大することになる。
めの別の試みは、「自己テスト」として知られている。
「自己テスト」は多くの形が存在するが、基本的な考え
方はチップが自分自身で周辺のテスト装置を使用して最
小の努力でテストを行うようにチップに論理を組み込む
ように設計することである。「自己テスト」技術はテス
ト装置と接続する必要のあるピンの数を減らすことがで
きるが、チップに組み込むように設計した論理は新たに
技術、設計、および製造時間を必要とし、チップを製造
するコストを大幅に増大することになる。
【００１２】ＭＣＭをテストする上での問題を解決する
ための他の試みは、境界走査ベースのテストである。境
界走査ベースのテストは厳密に調べることができないモ
ジュールの内部の中核に対する制御可能性と観察可能性
を提供するが、境界走査はテスト対象のダイあるいはチ
ップの能力を実際は低下させる可能性がある。
ための他の試みは、境界走査ベースのテストである。境
界走査ベースのテストは厳密に調べることができないモ
ジュールの内部の中核に対する制御可能性と観察可能性
を提供するが、境界走査はテスト対象のダイあるいはチ
ップの能力を実際は低下させる可能性がある。
【００１３】さらに、ＭＣＭのテスト上の問題を解決す
るための他の試みは、「チップ・イン・プレース」テス
トと称するものである。この技術は個々のチップの周り
のＥＣパッドをこのチップをテストするために一群のプ
ローブと接続させる必要があり、一方、ＭＣＭ上の他の
全てのチップがトライステート条件、つまり、オフにあ
るように形成されている。１つのチップをテスト後、一
群のプローブは自動的にモジュールの次のチップ上に位
置決めされる。このプロセスは全てのチップがテストさ
れるまで続く。この技術は、モジュールの底部に自由な
空間が無い場合およびＭＣＭの全てのテスト・パッドが
チップの同じ側にある時に使用される。しかし、群にし
たプローブは高価であり、かつ比較的信頼性がない。さ
らに、パッド上のプローブの位置決めは高価な光学位置
決めシステムを必要とする。
るための他の試みは、「チップ・イン・プレース」テス
トと称するものである。この技術は個々のチップの周り
のＥＣパッドをこのチップをテストするために一群のプ
ローブと接続させる必要があり、一方、ＭＣＭ上の他の
全てのチップがトライステート条件、つまり、オフにあ
るように形成されている。１つのチップをテスト後、一
群のプローブは自動的にモジュールの次のチップ上に位
置決めされる。このプロセスは全てのチップがテストさ
れるまで続く。この技術は、モジュールの底部に自由な
空間が無い場合およびＭＣＭの全てのテスト・パッドが
チップの同じ側にある時に使用される。しかし、群にし
たプローブは高価であり、かつ比較的信頼性がない。さ
らに、パッド上のプローブの位置決めは高価な光学位置
決めシステムを必要とする。
【００１４】
【発明が解決しようとする課題】マルチ・チップ・モジ
ュールをテストするための従来のシステムにおける問題
や欠点に鑑み、本発明の目的はマルチ・チップ・モジュ
ールに積載した全ての集積チップのテストを可能とする
マルチ・チップ・モジュールを提供することである。
ュールをテストするための従来のシステムにおける問題
や欠点に鑑み、本発明の目的はマルチ・チップ・モジュ
ールに積載した全ての集積チップのテストを可能とする
マルチ・チップ・モジュールを提供することである。
【００１５】本発明の別の目的は、マルチ・チップ・モ
ジュールの基板に埋設した全てのネットをテスト可能と
するマルチ・チップ・モジュールを提供することであ
る。
ジュールの基板に埋設した全てのネットをテスト可能と
するマルチ・チップ・モジュールを提供することであ
る。
【００１６】本発明の他の目的は、設置した全ての集積
回路チップを従来のマルチ・チップ・モジュールより少
ない時間でテスト可能とするマルチ・チップ・モジュー
ルを提供することである。
回路チップを従来のマルチ・チップ・モジュールより少
ない時間でテスト可能とするマルチ・チップ・モジュー
ルを提供することである。
【００１７】さらに、本発明の他の目的は、設置した全
ての集積回路チップをコスト的に効果的な方法でテスト
可能とするマルチ・チップ・モジュールを提供すること
である。
ての集積回路チップをコスト的に効果的な方法でテスト
可能とするマルチ・チップ・モジュールを提供すること
である。
【００１８】
【課題を解決するための手段】上記目的および利点を達
成するために、本発明によるマルチ・チップ・モジュー
ルの第一の特徴によれば、上面および底面を有する基板
と、その上面上には複数のチップと、その底面上には複
数のピンとを有し、各チップは上記基板を通って延伸し
対応のピンと導電結合された少なくとも１本のリードを
有しており、上記チップと組み合わされ、上記基板に完
全に埋設された少なくとも１個のネットを有するマルチ
・チップ・モジュールにおいて、上記基板の底面に取り
付けられた少なくとも１個のパッド、および上記パッド
と上記ネット間を導電結合した導電パスとを有する。
成するために、本発明によるマルチ・チップ・モジュー
ルの第一の特徴によれば、上面および底面を有する基板
と、その上面上には複数のチップと、その底面上には複
数のピンとを有し、各チップは上記基板を通って延伸し
対応のピンと導電結合された少なくとも１本のリードを
有しており、上記チップと組み合わされ、上記基板に完
全に埋設された少なくとも１個のネットを有するマルチ
・チップ・モジュールにおいて、上記基板の底面に取り
付けられた少なくとも１個のパッド、および上記パッド
と上記ネット間を導電結合した導電パスとを有する。
【００１９】本発明による別の特徴によれば、上面およ
び底面を有する基板と、その上面上には複数のチップ
と、その底面上には複数のピンとを有し、そのピンは中
央部が空いている配列とし、各チップは上記基板を通っ
て伸び、対応のピンと導電結合された少なくとも１本の
リードを有しており、上記チップと組み合わされ、上記
基板に完全に埋設された少なくとも１個のネットを有す
るマルチ・チップ・モジュールにおいて、上記基板の底
面の、上記ピンの配列の中央部に対応する位置に取り付
けられた少なくとも１個のパッド、および上記パッドと
上記ネット間を導電結合したスタッブとを有する。
び底面を有する基板と、その上面上には複数のチップ
と、その底面上には複数のピンとを有し、そのピンは中
央部が空いている配列とし、各チップは上記基板を通っ
て伸び、対応のピンと導電結合された少なくとも１本の
リードを有しており、上記チップと組み合わされ、上記
基板に完全に埋設された少なくとも１個のネットを有す
るマルチ・チップ・モジュールにおいて、上記基板の底
面の、上記ピンの配列の中央部に対応する位置に取り付
けられた少なくとも１個のパッド、および上記パッドと
上記ネット間を導電結合したスタッブとを有する。
【００２０】また、本発明による他の特徴によれば、上
面および底面を有する基板と、その上面上には複数のチ
ップと、その底面上には複数のピンとを有し、各チップ
は上記基板を通って伸び、対応のピンと導電結合された
少なくとも１本のリードを有しており、上記チップと組
み合わされ、上記基板に完全に埋設された少なくとも１
個のネットを有し、上記基板の底面に取り付けられた少
なくとも１個のパッド、および上記パッドと上記ネット
間を導電結合した導電パスとを有する。
面および底面を有する基板と、その上面上には複数のチ
ップと、その底面上には複数のピンとを有し、各チップ
は上記基板を通って伸び、対応のピンと導電結合された
少なくとも１本のリードを有しており、上記チップと組
み合わされ、上記基板に完全に埋設された少なくとも１
個のネットを有し、上記基板の底面に取り付けられた少
なくとも１個のパッド、および上記パッドと上記ネット
間を導電結合した導電パスとを有する。
【００２１】さらに、本発明による他の特徴によれば、
上面および底面を有する基板と、その上面上には複数の
チップと、その底面上には複数のピンとを有し、そのピ
ンは中央部が空いている配列とし、各チップは上記基板
を通って伸び、対応のピンと導電結合された少なくとも
１本のリードを有しており、上記チップと組み合わさ
れ、上記基板に完全に埋設された少なくとも１個のネッ
トを有し、上記基板の底面に取り付けられた少なくとも
１個のパッド、および上記パッドと上記ネット間を導電
結合した導電パスとを有するマルチ・チップ・モジュー
ルと共に用いる固定装置は、マルチ・チップ・モジュー
ルを受けるための上面を有し、その上面は上記基板の底
面に向けたピン配列を受けるためのピン差し込み口の配
列を有し、さらにその上面は上記基板底面の上記パッド
に導電接触するためのプローブを少なくとも１個有し、
その底面には複数のソケット・ピンを有し、少なくとも
１本のソケット・ピンは上記プローブと導電結合させ、
残りのソケット・ピンは上記ピン差し込み口に導電結合
させた、ゼロ挿入力ソケットと、上記ソケット・ピンを
導電可能に受ける複数の差し込み口を有し、さらに、周
辺テスト装置との接続用のインターフェース端子を有
し、その端子は複数のピンを有し、各端子ピンを対応の
ソケット・ピンと導電結合させた、回路基板とを有す
る。
上面および底面を有する基板と、その上面上には複数の
チップと、その底面上には複数のピンとを有し、そのピ
ンは中央部が空いている配列とし、各チップは上記基板
を通って伸び、対応のピンと導電結合された少なくとも
１本のリードを有しており、上記チップと組み合わさ
れ、上記基板に完全に埋設された少なくとも１個のネッ
トを有し、上記基板の底面に取り付けられた少なくとも
１個のパッド、および上記パッドと上記ネット間を導電
結合した導電パスとを有するマルチ・チップ・モジュー
ルと共に用いる固定装置は、マルチ・チップ・モジュー
ルを受けるための上面を有し、その上面は上記基板の底
面に向けたピン配列を受けるためのピン差し込み口の配
列を有し、さらにその上面は上記基板底面の上記パッド
に導電接触するためのプローブを少なくとも１個有し、
その底面には複数のソケット・ピンを有し、少なくとも
１本のソケット・ピンは上記プローブと導電結合させ、
残りのソケット・ピンは上記ピン差し込み口に導電結合
させた、ゼロ挿入力ソケットと、上記ソケット・ピンを
導電可能に受ける複数の差し込み口を有し、さらに、周
辺テスト装置との接続用のインターフェース端子を有
し、その端子は複数のピンを有し、各端子ピンを対応の
ソケット・ピンと導電結合させた、回路基板とを有す
る。
【００２２】
【発明の実施の形態】本発明の望ましい実施例の説明に
おいて、添付の図１乃至図９の番号は同一部材あるいは
同一機能を示すものは同じ番号で示す。
おいて、添付の図１乃至図９の番号は同一部材あるいは
同一機能を示すものは同じ番号で示す。
【００２３】図１では、シングル・チップ・モジュール
（ＳＣＭ）１０が示されている。モジュール１０は、チ
ップまたはダイ１２、と基板１４を有する。チップ１２
は基板を通って延伸し、基板１４の底面１９に設けたピ
ン１８に導電結合させた導電リードを有する。上述した
問題は、各リード１６が周辺テスト装置にアクセス可能
なピン１８の対応する１本に導電結合させてあるので、
ＳＣＭ１０をテストする時には生じない。ここで使用す
るように、「ピン」という用語はピン、ハンダ球、ある
いはハンダ柱を示す。ピンは、それぞれ、ＳＣＭあるい
はＭＣＭへの信号の入力、出力のために使用される。ま
た、ピンは供給電圧や基準電圧、および接地電位を提供
するためにも使用される。
（ＳＣＭ）１０が示されている。モジュール１０は、チ
ップまたはダイ１２、と基板１４を有する。チップ１２
は基板を通って延伸し、基板１４の底面１９に設けたピ
ン１８に導電結合させた導電リードを有する。上述した
問題は、各リード１６が周辺テスト装置にアクセス可能
なピン１８の対応する１本に導電結合させてあるので、
ＳＣＭ１０をテストする時には生じない。ここで使用す
るように、「ピン」という用語はピン、ハンダ球、ある
いはハンダ柱を示す。ピンは、それぞれ、ＳＣＭあるい
はＭＣＭへの信号の入力、出力のために使用される。ま
た、ピンは供給電圧や基準電圧、および接地電位を提供
するためにも使用される。
【００２４】図２では、従来のマルチ・チップ・モジュ
ール（ＭＣＭ）２０が示されており、チップ２２、２４
と基板２６を有する。ＭＣＭ２０は２個より多いチップ
を有しても良いが、説明のために２個のチップだけを示
す。チップ２２、２４は基板２６を通って延伸し、基板
２６の底面３０に設けたピン２９に導電結合させた導電
リード２８を有する。ＭＣＭ２０は基板２６に埋設さ
れ、どのピン２９とも導電可能に接しないネット３１も
有する。従って、図１に示したＳＣＭ１０とは異なり、
ネット３１がアクセス可能ではないので、チップ２２、
２４をテストしようと試みる時に上記問題は起こらな
い。
ール（ＭＣＭ）２０が示されており、チップ２２、２４
と基板２６を有する。ＭＣＭ２０は２個より多いチップ
を有しても良いが、説明のために２個のチップだけを示
す。チップ２２、２４は基板２６を通って延伸し、基板
２６の底面３０に設けたピン２９に導電結合させた導電
リード２８を有する。ＭＣＭ２０は基板２６に埋設さ
れ、どのピン２９とも導電可能に接しないネット３１も
有する。従って、図１に示したＳＣＭ１０とは異なり、
ネット３１がアクセス可能ではないので、チップ２２、
２４をテストしようと試みる時に上記問題は起こらな
い。
【００２５】図３には、本発明のＭＣＭ３２が示されて
いる。ＭＣＭ３２はチップ３４、３６と基板３８を有す
る。ＭＣＭ３２はチップ２個より多くを含むことが可能
である。チップ３４、３６は、基板３８の底面４４に配
列させたピン４２に導電結合させた、基板３８を通って
延伸するリード４０を有する。ＭＣＭ５８は、チップ３
４、３６から発するリードにより形成されたネット４６
と４８を有する。ネット４６と４８はどのピン４２とも
導電結合させてない。従って、ネット４６、４８は完全
に基板３８内に埋設される。ネット４６と４８はスタッ
ブ５０と５２に、それぞれ導電結合させる。スタッブ５
０と５２はパッド５４に導電結合させる。パッド５４は
ピン４２の格子配列の中央に位置するように基板３８の
底面４４に設ける。これは以下に詳細に説明する。各ネ
ットはアクセス可能となり、特性づけることが可能、つ
まり、立ち上がり時間、立ち下がり時間、および他の特
性が測定できる。従って、パッド５４はＭＣＭ３２の完
全な回路内テストを可能とする。
いる。ＭＣＭ３２はチップ３４、３６と基板３８を有す
る。ＭＣＭ３２はチップ２個より多くを含むことが可能
である。チップ３４、３６は、基板３８の底面４４に配
列させたピン４２に導電結合させた、基板３８を通って
延伸するリード４０を有する。ＭＣＭ５８は、チップ３
４、３６から発するリードにより形成されたネット４６
と４８を有する。ネット４６と４８はどのピン４２とも
導電結合させてない。従って、ネット４６、４８は完全
に基板３８内に埋設される。ネット４６と４８はスタッ
ブ５０と５２に、それぞれ導電結合させる。スタッブ５
０と５２はパッド５４に導電結合させる。パッド５４は
ピン４２の格子配列の中央に位置するように基板３８の
底面４４に設ける。これは以下に詳細に説明する。各ネ
ットはアクセス可能となり、特性づけることが可能、つ
まり、立ち上がり時間、立ち下がり時間、および他の特
性が測定できる。従って、パッド５４はＭＣＭ３２の完
全な回路内テストを可能とする。
【００２６】ネットと対応のパッド間の導電パスは「ス
タッブ（Ｓｔｕｂ）」と称する。スタッブが長すぎる
と、作動中はアンテナとして作用する可能性がある。従
って、スタッブはできるだけ短くすることが極めて望ま
しい。
タッブ（Ｓｔｕｂ）」と称する。スタッブが長すぎる
と、作動中はアンテナとして作用する可能性がある。従
って、スタッブはできるだけ短くすることが極めて望ま
しい。
【００２７】ピンの格子配列モジュールはいくつかの基
準サイズおよびピン・パターンとなる。ほとんどの設計
では、ピンを設けることのできる有効なスペース全てを
使用しない。ピンは、通常、ＭＣＭ基板の底面の中央部
に設けない。標準的には、中央のピンは配線接続パッケ
ージとしてチップを基板の同じ側に接合させるので、ピ
ンの格子配列の中央にピンを設けない。本発明はこの標
準的な形状のファクタの長所を採用する。それ故、図
５、図６に示すように、ＭＣＭ基板に完全に埋設された
ネットに導電結合させたパッド５４が、ピン配列の中央
領域５６内に設けることが望ましい。
準サイズおよびピン・パターンとなる。ほとんどの設計
では、ピンを設けることのできる有効なスペース全てを
使用しない。ピンは、通常、ＭＣＭ基板の底面の中央部
に設けない。標準的には、中央のピンは配線接続パッケ
ージとしてチップを基板の同じ側に接合させるので、ピ
ンの格子配列の中央にピンを設けない。本発明はこの標
準的な形状のファクタの長所を採用する。それ故、図
５、図６に示すように、ＭＣＭ基板に完全に埋設された
ネットに導電結合させたパッド５４が、ピン配列の中央
領域５６内に設けることが望ましい。
【００２８】従って、ＭＣＭ上の各チップの全ての入出
力がテストおよび診断装置にアクセス可能となる。ウェ
ーハ・レベルでのチップをテストするため使用されたテ
スト・データもこのチップをＭＣＭに設け、テストする
ために使用可能となる。モジュール上のチップを同時に
テストするための分離したテスト・データは必要ではな
い。さらに、本発明のＭＣＭ３２は実際の欠陥位置を見
つけて示すために、診断テストや欠陥分離テストを容易
にする。テストは各チップ上で行うので、テストが欠陥
を示すならば、その欠陥はテスト中のチップにある可能
性が最も高い。ＭＣＭが完全にテストされた後、それは
作動のためにシステムに装着可能となる。ＭＣＭ３２の
ピン４２は、市販されている低価格な標準的ソケットに
差し込み可能である。パッド５４はほぼ平坦であり、ソ
ケットのどの部材とも接触せず、従って「浮動」電圧を
有する。
力がテストおよび診断装置にアクセス可能となる。ウェ
ーハ・レベルでのチップをテストするため使用されたテ
スト・データもこのチップをＭＣＭに設け、テストする
ために使用可能となる。モジュール上のチップを同時に
テストするための分離したテスト・データは必要ではな
い。さらに、本発明のＭＣＭ３２は実際の欠陥位置を見
つけて示すために、診断テストや欠陥分離テストを容易
にする。テストは各チップ上で行うので、テストが欠陥
を示すならば、その欠陥はテスト中のチップにある可能
性が最も高い。ＭＣＭが完全にテストされた後、それは
作動のためにシステムに装着可能となる。ＭＣＭ３２の
ピン４２は、市販されている低価格な標準的ソケットに
差し込み可能である。パッド５４はほぼ平坦であり、ソ
ケットのどの部材とも接触せず、従って「浮動」電圧を
有する。
【００２９】望ましくは、パッド５４はほぼ丸い形を有
するが、他の形も同様に使用できる。パッドは様々なサ
イズが可能である。あるネットの容量が厳密でなく、比
較的少数のパッドを使用しているなら、パッドはテスト
・プローブが接しやすいように比較的大きなサイズを持
つ形状としてもよい。しかし、ネットの容量が厳密な
ら、対応のパッドは比較的小さくすべきである。パッド
５４はプローブ装置との導電接触を容易にするため金メ
ッキしてもよい。金メッキは通常、多くの端子を覆う信
頼性のある接触面を形成するため使用されるが、金メッ
キは必ずしも必要ではない。他の金属もパッドをメッキ
するため使用可能である。パッドが数個の端子、例えば
１個から５個の端子、のみに使用されるなら、パッドは
極めて薄い金メッキをするか、メッキなしの形状とする
ことが可能である。
するが、他の形も同様に使用できる。パッドは様々なサ
イズが可能である。あるネットの容量が厳密でなく、比
較的少数のパッドを使用しているなら、パッドはテスト
・プローブが接しやすいように比較的大きなサイズを持
つ形状としてもよい。しかし、ネットの容量が厳密な
ら、対応のパッドは比較的小さくすべきである。パッド
５４はプローブ装置との導電接触を容易にするため金メ
ッキしてもよい。金メッキは通常、多くの端子を覆う信
頼性のある接触面を形成するため使用されるが、金メッ
キは必ずしも必要ではない。他の金属もパッドをメッキ
するため使用可能である。パッドが数個の端子、例えば
１個から５個の端子、のみに使用されるなら、パッドは
極めて薄い金メッキをするか、メッキなしの形状とする
ことが可能である。
【００３０】機械的に取り扱っている際に、異物がパッ
ド５４あるいは他の部材に偶発的に導電可能に付着する
可能性があるなら、パッド５４はテープのような安価な
非導電性材料で覆うか、エポキシのような物質（被包
性）でシールをして、偶発的な導電接触を防ぐ。これも
パッドをＥＳＤ（静電放電）の影響から防止することに
なる。
ド５４あるいは他の部材に偶発的に導電可能に付着する
可能性があるなら、パッド５４はテープのような安価な
非導電性材料で覆うか、エポキシのような物質（被包
性）でシールをして、偶発的な導電接触を防ぐ。これも
パッドをＥＳＤ（静電放電）の影響から防止することに
なる。
【００３１】いくつかのチップはトライステート構成を
有してない。従って、ＭＣＭがドライバ・チップとレシ
ーバ・チップを有する場合には、両チップは同時にテス
トしなくてはならない（テスト・データを再利用する能
力を無効にする）、あるいはネットを破壊しなくてはな
らない。本発明によれば、ＭＣＭはこれらネットが基板
内で完成せず、基板の底面に設けたパッドと導電結合さ
せるように製造される。初めに、個々のチップは基板に
接続させた後にテストを行う。次に、パッドを共に接続
しシステム用のネットとする。この構造は図４に示して
ある。本発明の主たる長所は、チップがＭＣＭでの使用
のために特別設計する必要がないことであり、これによ
りサイクル時間を減少させ、チップの回路を縮小する。
有してない。従って、ＭＣＭがドライバ・チップとレシ
ーバ・チップを有する場合には、両チップは同時にテス
トしなくてはならない（テスト・データを再利用する能
力を無効にする）、あるいはネットを破壊しなくてはな
らない。本発明によれば、ＭＣＭはこれらネットが基板
内で完成せず、基板の底面に設けたパッドと導電結合さ
せるように製造される。初めに、個々のチップは基板に
接続させた後にテストを行う。次に、パッドを共に接続
しシステム用のネットとする。この構造は図４に示して
ある。本発明の主たる長所は、チップがＭＣＭでの使用
のために特別設計する必要がないことであり、これによ
りサイクル時間を減少させ、チップの回路を縮小する。
【００３２】図４に示すように、ＭＣＭ５８は構造的に
はＭＣＭ３２と同一である。ＭＣＭ５８はチップ６０、
６２および基板６４を有する。チップ６０、６２は基板
６４を通って延伸するリード６６を有し、それは基板６
４の底面６９から延伸するピン６８に導電可能に接続さ
せてある。ＭＣＭ５８は更に、リード７０とネット７２
を有する。リード７０はパッド７４に直接かつ導電結合
させてある。ネット７２は、パッド７４に接続したスタ
ッブ７６に導電結合させる。ＭＣＭ５８はさらにパッド
・カバー７８を有する。パッド・カバー７８は本体部８
０、その本体部８０上あるいは内に形成した配線８２、
そしてパッド８４を有する。パッド８４は配線８２と導
電結合させ、パッド７４と導電可能な結合ができるよう
にさせてある。ＭＣＭ５８が完全にテストを終えると、
カバー７８は底面６５に取り付ける。配線８２とパッド
８４がＭＣＭ回路を完成する。パッド７４は、カバー７
８をＭＣＭ５８の底面６５に取り付ける時にパッド７４
とパッド８４間の導電結合を実現するのに充分な距離だ
け表面６５から突出する必要がある。カバー７８も底面
６５をパッド７４をショートさせる異物の侵入から守
る。カバー７８の本体８０は、プラスチック、テープ、
セラミック、または他の非導電性材料から製造すること
ができ、あるいは「グロブ・トップ（ｇｌｏｂ−ｔｏ
ｐ）」シールとすることも可能である。
はＭＣＭ３２と同一である。ＭＣＭ５８はチップ６０、
６２および基板６４を有する。チップ６０、６２は基板
６４を通って延伸するリード６６を有し、それは基板６
４の底面６９から延伸するピン６８に導電可能に接続さ
せてある。ＭＣＭ５８は更に、リード７０とネット７２
を有する。リード７０はパッド７４に直接かつ導電結合
させてある。ネット７２は、パッド７４に接続したスタ
ッブ７６に導電結合させる。ＭＣＭ５８はさらにパッド
・カバー７８を有する。パッド・カバー７８は本体部８
０、その本体部８０上あるいは内に形成した配線８２、
そしてパッド８４を有する。パッド８４は配線８２と導
電結合させ、パッド７４と導電可能な結合ができるよう
にさせてある。ＭＣＭ５８が完全にテストを終えると、
カバー７８は底面６５に取り付ける。配線８２とパッド
８４がＭＣＭ回路を完成する。パッド７４は、カバー７
８をＭＣＭ５８の底面６５に取り付ける時にパッド７４
とパッド８４間の導電結合を実現するのに充分な距離だ
け表面６５から突出する必要がある。カバー７８も底面
６５をパッド７４をショートさせる異物の侵入から守
る。カバー７８の本体８０は、プラスチック、テープ、
セラミック、または他の非導電性材料から製造すること
ができ、あるいは「グロブ・トップ（ｇｌｏｂ−ｔｏ
ｐ）」シールとすることも可能である。
【００３３】以下の例により図４に示したＭＣＭ構造の
利点を説明する。マイクロプロセッサは２００ＭＨｚで
実行するように設計できる。しかし、このウェーハ上に
形成したチップ全てが２００ＭＨｚで作動できるのでは
ない。いくつかのチップは６０、１２０、あるいは１５
０ＭＨｚでのみ作動可能である。ウェーハのプローブ技
術の限界のため、チップの作動速度はパッケージされる
まで決定できない。チップをＭＣＭに設ける時、マイク
ロプロセッサの速度は不明である。速度を設定するクロ
ック・チップは同じモジュール上に設けられ、そのクロ
ック・チップの速度はクロック制御信号を論理レベル１
（高）あるいは論理レベル０（低）値に結びつけること
により設定させることができる。ＭＣＭはクロック制御
ラインがＭＣＭの底面にあるパッドに導電結合するよう
に構成する。一度、マイクロプロセッサの速度が特性づ
けられると、適切なクロック制御ラインは適切なパッド
を「スペア」論理「１」または「０」パッドに接続する
ことにより論理レベル「１」あるいは論理レベル「０」
に結びつけ可能である。上記考え方を実施する本発明の
別な実施例について確実な説明を行う。
利点を説明する。マイクロプロセッサは２００ＭＨｚで
実行するように設計できる。しかし、このウェーハ上に
形成したチップ全てが２００ＭＨｚで作動できるのでは
ない。いくつかのチップは６０、１２０、あるいは１５
０ＭＨｚでのみ作動可能である。ウェーハのプローブ技
術の限界のため、チップの作動速度はパッケージされる
まで決定できない。チップをＭＣＭに設ける時、マイク
ロプロセッサの速度は不明である。速度を設定するクロ
ック・チップは同じモジュール上に設けられ、そのクロ
ック・チップの速度はクロック制御信号を論理レベル１
（高）あるいは論理レベル０（低）値に結びつけること
により設定させることができる。ＭＣＭはクロック制御
ラインがＭＣＭの底面にあるパッドに導電結合するよう
に構成する。一度、マイクロプロセッサの速度が特性づ
けられると、適切なクロック制御ラインは適切なパッド
を「スペア」論理「１」または「０」パッドに接続する
ことにより論理レベル「１」あるいは論理レベル「０」
に結びつけ可能である。上記考え方を実施する本発明の
別な実施例について確実な説明を行う。
【００３４】図７によれば、本発明のマルチ・チップ・
モジュール（ＭＣＭ）９０は、少なくとも２個のチップ
９２、９４、基板９６およびリード９８を有する。リー
ド９８は基板９６を通って延伸し、かつ、基板９６の底
面１０２から伸びるピン１００と導電結合させてある。
ＭＣＭ９０は、チップ９２と９４から出るリードにより
形成されたネット１０４と１１０を更に有する。ネット
１０４は、パッド１０８と導電結合させたスタッブ１０
６に導電結合させる。リード１１０はパッド１０８に直
接、導電結合させる。ネット１１２は論理レベル「０」
で、リード１００ａに導電結合させる。ＭＣＭ９０は、
さらに、ネット１１２に導電結合させたスペア・パッド
１１４を有する。ＭＣＭ９０は、論理「１」電位（通
常、３.３から５.０Ｄ.Ｃ.ボルト）に導電結合させたス
ペア・パッドを設ける構造とすることが可能である。Ｍ
ＣＭ９０が組み立てられた後、ＭＣＭ９０の回路を改良
する必要ができたなら、基板９６に物理的な改良を加え
ることなく、こうした改良を行うためにカバー１１６を
使用することができる。カバー１１６はカバー７８と構
造が同じである（図４参照）。カバー１１６は、互いに
導電結合させた複数のパッド１１８を有する。例えば、
リード１１０、制御ラインを論理「１」レベルに結びつ
ける必要があるなら、パッド１０８をパッド１１４に導
電結合させる。パッド１１８は、カバー１１６を基板９
６の底面１０２に組み合わせた時にパッド１０８と１１
４と直列になり、導電結合するように配置させる。パッ
ド１０８と１１４はカバー１１６により互いに導電結合
させられる。このように、パッド１０８と１１４が導電
結合しているので、リード１１０は論理「１」レベルに
結合させられる。従って、回路の改良は基板９６への物
理的な変更のための時間を浪費することなく実現可能で
ある。さらに、回路を初めの状態に戻す必要があれば、
カバー１１６を除去するだけで済む。この技術変更が最
終的なものなら、除去できない固定カバーも使用可能で
ある。
モジュール（ＭＣＭ）９０は、少なくとも２個のチップ
９２、９４、基板９６およびリード９８を有する。リー
ド９８は基板９６を通って延伸し、かつ、基板９６の底
面１０２から伸びるピン１００と導電結合させてある。
ＭＣＭ９０は、チップ９２と９４から出るリードにより
形成されたネット１０４と１１０を更に有する。ネット
１０４は、パッド１０８と導電結合させたスタッブ１０
６に導電結合させる。リード１１０はパッド１０８に直
接、導電結合させる。ネット１１２は論理レベル「０」
で、リード１００ａに導電結合させる。ＭＣＭ９０は、
さらに、ネット１１２に導電結合させたスペア・パッド
１１４を有する。ＭＣＭ９０は、論理「１」電位（通
常、３.３から５.０Ｄ.Ｃ.ボルト）に導電結合させたス
ペア・パッドを設ける構造とすることが可能である。Ｍ
ＣＭ９０が組み立てられた後、ＭＣＭ９０の回路を改良
する必要ができたなら、基板９６に物理的な改良を加え
ることなく、こうした改良を行うためにカバー１１６を
使用することができる。カバー１１６はカバー７８と構
造が同じである（図４参照）。カバー１１６は、互いに
導電結合させた複数のパッド１１８を有する。例えば、
リード１１０、制御ラインを論理「１」レベルに結びつ
ける必要があるなら、パッド１０８をパッド１１４に導
電結合させる。パッド１１８は、カバー１１６を基板９
６の底面１０２に組み合わせた時にパッド１０８と１１
４と直列になり、導電結合するように配置させる。パッ
ド１０８と１１４はカバー１１６により互いに導電結合
させられる。このように、パッド１０８と１１４が導電
結合しているので、リード１１０は論理「１」レベルに
結合させられる。従って、回路の改良は基板９６への物
理的な変更のための時間を浪費することなく実現可能で
ある。さらに、回路を初めの状態に戻す必要があれば、
カバー１１６を除去するだけで済む。この技術変更が最
終的なものなら、除去できない固定カバーも使用可能で
ある。
【００３５】図８および図９には、デバッグを行った
り、ＭＣＭのテストや診断の製造を容易にするため本発
明のＭＣＭとともに使用することができるテスト固定装
置を示す。図８では、ＭＣＭ１２４（図３および図６に
示したＭＣＭ３２、５８と構造が同じ）は基板１２６に
組み付けた複数のチップ１２５を有する。ピン１２７は
基板１２６から下方に延伸している。パッド１２８はＭ
ＣＭ１２４の底部に組み付けられ、上記したようにパッ
ド５４、７４と同じように機能する。チップ１２５は層
１２９により内包させる。
り、ＭＣＭのテストや診断の製造を容易にするため本発
明のＭＣＭとともに使用することができるテスト固定装
置を示す。図８では、ＭＣＭ１２４（図３および図６に
示したＭＣＭ３２、５８と構造が同じ）は基板１２６に
組み付けた複数のチップ１２５を有する。ピン１２７は
基板１２６から下方に延伸している。パッド１２８はＭ
ＣＭ１２４の底部に組み付けられ、上記したようにパッ
ド５４、７４と同じように機能する。チップ１２５は層
１２９により内包させる。
【００３６】図８によれば、テスト固定装置１３０は回
路基板１３２とソケット１３４を有する。回路基板１３
２はプリント回路基板が望ましい。ソケット１３４はピ
ン１３６配列を有する。ピン１３６は、パッド１２８と
導電接触するための表面１３７を有する。望ましくは、
ピン１３６は一本棒の形である。ソケット１３４もＭＣ
Ｍ１２４のピン１２７を受け入れるためのピン差し込み
口１３８を有する。望ましい実施例では、ソケット１３
４はゼロ差し込み力（ＺＩＦ）タイプのソケットであ
り、また、市販の工業規格ＺＩＦソケットを改良するこ
とにより実現可能であり、ＭＣＭとソケット間のインタ
ーフェースを大きく改良することもない。
路基板１３２とソケット１３４を有する。回路基板１３
２はプリント回路基板が望ましい。ソケット１３４はピ
ン１３６配列を有する。ピン１３６は、パッド１２８と
導電接触するための表面１３７を有する。望ましくは、
ピン１３６は一本棒の形である。ソケット１３４もＭＣ
Ｍ１２４のピン１２７を受け入れるためのピン差し込み
口１３８を有する。望ましい実施例では、ソケット１３
４はゼロ差し込み力（ＺＩＦ）タイプのソケットであ
り、また、市販の工業規格ＺＩＦソケットを改良するこ
とにより実現可能であり、ＭＣＭとソケット間のインタ
ーフェースを大きく改良することもない。
【００３７】図８と図９には工業規格の棒ピンが示され
ているが、他のプローブ構造も使用できる。非常に多く
のＭＣＭパッドを導電接触させるなら、非常に密なプロ
ーブ配列を使用できる。高周波信号をプローブし、シー
ルドが必要なら、シールドされ、接地されたプローブを
このプローブ構造に含んでもよい。
ているが、他のプローブ構造も使用できる。非常に多く
のＭＣＭパッドを導電接触させるなら、非常に密なプロ
ーブ配列を使用できる。高周波信号をプローブし、シー
ルドが必要なら、シールドされ、接地されたプローブを
このプローブ構造に含んでもよい。
【００３８】本発明のＭＣＭは有機材料あるいはセラミ
ック・ベースの材料から作ることができる。さらに、本
発明のＭＣＭはピン、ハンダ球、ハンダ柱を有するパッ
ケージの次のレベルに接続できる。また、チップは配線
結合あるいはＣ４結合により本発明のＭＣＭに組み込む
ことができる。
ック・ベースの材料から作ることができる。さらに、本
発明のＭＣＭはピン、ハンダ球、ハンダ柱を有するパッ
ケージの次のレベルに接続できる。また、チップは配線
結合あるいはＣ４結合により本発明のＭＣＭに組み込む
ことができる。
【００３９】望ましい実施例では、テスト・パッド５
４、７４、１２８は比較的小さなサイズを持つように形
成し、高密度プローブ群と用いることにより、ピンを加
えてアクセスできるいくつかの入出力に比べて非常に多
くの入出力がアクセス可能となる。
４、７４、１２８は比較的小さなサイズを持つように形
成し、高密度プローブ群と用いることにより、ピンを加
えてアクセスできるいくつかの入出力に比べて非常に多
くの入出力がアクセス可能となる。
【００４０】従って、本発明のＭＣＭはモジュール・レ
ベルでの診断を可能とし、ダイのモジュール・レベルで
の焼き入れを（応力を加える）可能とする。欠陥を有す
るダイは欠陥分離を可能とし、かつ、交換できる。結果
として、既知の「良好なダイ」に対する需要は低下す
る。さらに、ＭＣＭで必要なテスト・ピンの数は、テス
ト固定装置１３０の対応するピンに導電接触するパッド
で置き換えられるので減らすことができる。ＭＣＭでの
ピンの減少は設計を簡素にし、製造コストを下げる。Ｍ
ＣＭのパッドはモジュールがカプセルに包まれた後でも
アクセス可能である。ＭＣＭの基板に埋設されたネット
の能力は、外部ＭＣＭパッドにネットを導電結合するこ
とにより低下することはない。本発明のＭＣＭは、従来
のチップ・イン・プレースのテスト技術や熱伝導モジュ
ールのＥＣパッドとは逆にＭＣＭの上面の空間を使用し
ない。また、ＭＣＭチップの設計は境界ラッチを有する
チップによって煩雑とはならず、またチップの設計はＩ
ＥＥＥ規格Ｎｏ．１１４９．１あるいは他の境界走査ベ
ースの設計規則等に拘束されない。
ベルでの診断を可能とし、ダイのモジュール・レベルで
の焼き入れを（応力を加える）可能とする。欠陥を有す
るダイは欠陥分離を可能とし、かつ、交換できる。結果
として、既知の「良好なダイ」に対する需要は低下す
る。さらに、ＭＣＭで必要なテスト・ピンの数は、テス
ト固定装置１３０の対応するピンに導電接触するパッド
で置き換えられるので減らすことができる。ＭＣＭでの
ピンの減少は設計を簡素にし、製造コストを下げる。Ｍ
ＣＭのパッドはモジュールがカプセルに包まれた後でも
アクセス可能である。ＭＣＭの基板に埋設されたネット
の能力は、外部ＭＣＭパッドにネットを導電結合するこ
とにより低下することはない。本発明のＭＣＭは、従来
のチップ・イン・プレースのテスト技術や熱伝導モジュ
ールのＥＣパッドとは逆にＭＣＭの上面の空間を使用し
ない。また、ＭＣＭチップの設計は境界ラッチを有する
チップによって煩雑とはならず、またチップの設計はＩ
ＥＥＥ規格Ｎｏ．１１４９．１あるいは他の境界走査ベ
ースの設計規則等に拘束されない。
【００４１】３状態を有するように構成されたチップ
（トライステート・チップ）が本発明のＭＣＭ内で実現
可能であり、ＭＣＭレベルでテストができる。従って、
ほとんど全ての工業規格のチップをコスト効率の良い方
法でＭＣＭに設けることが可能である。
（トライステート・チップ）が本発明のＭＣＭ内で実現
可能であり、ＭＣＭレベルでテストができる。従って、
ほとんど全ての工業規格のチップをコスト効率の良い方
法でＭＣＭに設けることが可能である。
【００４２】本発明のＭＣＭのテストは、従来のチップ
・イン・プレースのテスト技術で必要とされる高価なテ
スト固定装置や可動プローブ群を含まない。さらに、個
々のチップに対するテスト・データはＭＣＭ上に設けた
時のチップをテストするために使用可能であり、モジュ
ール・レベルのテスト・データを必要としなくなる。本
発明のＭＣＭは、ＭＣＭの欠陥が発生した時に欠陥分離
を行い易くする。また、本発明のＭＣＭは、ＭＣＭ回路
設計に対して安価な改良や技術変更を可能とする。
・イン・プレースのテスト技術で必要とされる高価なテ
スト固定装置や可動プローブ群を含まない。さらに、個
々のチップに対するテスト・データはＭＣＭ上に設けた
時のチップをテストするために使用可能であり、モジュ
ール・レベルのテスト・データを必要としなくなる。本
発明のＭＣＭは、ＭＣＭの欠陥が発生した時に欠陥分離
を行い易くする。また、本発明のＭＣＭは、ＭＣＭ回路
設計に対して安価な改良や技術変更を可能とする。
【００４３】また、本発明はチップがキャリヤ（基板）
に組み付けられた後、速度や有効なメモリや他の基準に
より構成部品を分類する方法も提供する。構成部品がウ
ェーハ・レベルで分類することを必要としない場合、つ
まりコストがかかる、また不可能な時もある。例えば、
１２０ＭＨｚで実行するように設計したプロセッサ・チ
ップを有するＭＣＭは、１２０ＭＨｚ、１００ＭＨｚ、
９０ＭＨｚ、および６０ＭＨｚで実行するチップも製造
可能である。ＭＣＭに装着したメモリ・チップは、ロー
カル・バスが２０、３３あるいは６０ＭＨｚで実行する
ことを可能なように分類してもよい。これらのチップの
品質レベルは、高価なウェーハ・レベルのテストが行わ
れるまで分からない。提案のプロセスは、特性の分から
ない裸のダイをＭＣＭに組み込み、次に最大プロセッサ
速度とローカル・バス速度を判定し、上記した「カバ
ー」でこれらの速度を設定することを含む。
に組み付けられた後、速度や有効なメモリや他の基準に
より構成部品を分類する方法も提供する。構成部品がウ
ェーハ・レベルで分類することを必要としない場合、つ
まりコストがかかる、また不可能な時もある。例えば、
１２０ＭＨｚで実行するように設計したプロセッサ・チ
ップを有するＭＣＭは、１２０ＭＨｚ、１００ＭＨｚ、
９０ＭＨｚ、および６０ＭＨｚで実行するチップも製造
可能である。ＭＣＭに装着したメモリ・チップは、ロー
カル・バスが２０、３３あるいは６０ＭＨｚで実行する
ことを可能なように分類してもよい。これらのチップの
品質レベルは、高価なウェーハ・レベルのテストが行わ
れるまで分からない。提案のプロセスは、特性の分から
ない裸のダイをＭＣＭに組み込み、次に最大プロセッサ
速度とローカル・バス速度を判定し、上記した「カバ
ー」でこれらの速度を設定することを含む。
【００４４】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００４５】（１）上面および底面を有する基板と、そ
の上面上には複数のチップと、その底面上には複数のピ
ンとを有し、各チップは、上記基板を通って延伸し対応
のピンと導電結合された少なくとも１本のリードを有し
ており、上記チップと組み合わされ、上記基板に完全に
埋設させた少なくとも１個のネットを有するマルチ・チ
ップ・モジュールにおいて、上記基板の底面に取り付け
られた少なくとも１個のパッド、および上記パッドと上
記ネット間を導電結合した導電パスとを有することを特
徴とするマルチ・チップ・モジュール。 （２）上記導電パスはスタッブを有することを特徴とす
る、上記（１）に記載のマルチ・チップ・モジュール。 （３）上記パッドはプローブ装置と導電接触するように
した面を有することを特徴とする、上記（２）に記載の
マルチ・チップ・モジュール。 （４）上記ピンは中央部が空いている配列とし、上記パ
ッドは上記基板の底面の、上記ピン配列の中央部に対応
する位置に取り付けられたことを特徴とする、上記
（１）に記載のマルチ・チップ・モジュール。 （５）さらに、上記基板に埋設された少なくとも２個の
ネットと、上記基板の底面に取り付けられた少なくとも
２個のパッドと、少なくとも２個の導電パスを有し、上
記各々のパスは上記ネットの１個と上記パッドの１個に
結合することを特徴とする、上記（１）に記載のマルチ
・チップ・モジュール。 （６）さらに、非導電性の本体部分を有するカバーと、
その本体部分により支持された配線ネットワークと、そ
の本体部分に支持された少なくとも２個のパッドとを有
し、上記カバーは上記基板の底部に装着するようにさ
れ、上記カバーを上記基板の底面に装着した時に、上記
カバーの各パッドは基板底面に設けた対応のパッドと直
列に並び、かつ導電結合することを特徴とする、上記
（５）に記載のマルチ・チップ・モジュール。 （７）さらに、上記パッドを外部の異物から隔離し、他
のモジュール部品との偶発的な導電接触を防ぐために、
上記基板の底部に装着するようにされた非導電性の本体
部分を持つカバーを有することを特徴とする、上記
（１）に記載のマルチ・チップ・モジュール。 （８）上記パッドはほぼ丸い形状をしていることを特徴
とする、上記（１）に記載のマルチ・チップ・モジュー
ル。 （９）上記パッドはプローブ装置と導電接触し易いよう
に金属でメッキしたことを特徴とする、上記（１）に記
載のマルチ・チップ・モジュール。 （１０）上面および底面を有する基板と、その上面上に
は複数のチップと、その底面上には複数のピンとを有
し、そのピンは中央部が空いている配列とし、各チップ
は上記基板を通って伸び、対応のピンと導電結合させた
少なくとも１本のリードを有しており、上記チップと組
み合わされ、上記基板に完全に埋設された少なくとも１
個のネットを有するマルチ・チップ・モジュールにおい
て、上記基板の底面の、上記ピンの配列の中央部に対応
する位置に取り付けられた少なくとも１個のパッド、お
よび上記パッドと上記ネット間を導電結合したスタッブ
とを有することを特徴とするマルチ・チップ・モジュー
ル。 （１１）上面および底面を有する基板と、上記基板の上
面上の複数のチップと、上記基板の底面上の複数のピン
と、上記各チップは、上記基板を通って延伸し対応のピ
ンと導電結合させた少なくとも１本のリードを有してお
り、上記チップと組み合わされ、上記基板に完全に埋設
された少なくとも１個のネットを有し、上記基板の底面
に取り付けられた少なくとも１個のパッドと、および上
記パッドと上記ネット間を導電結合した導電パスと、を
有することを特徴とするマルチ・チップ・モジュール。 （１２）上面および底面を有する基板と、その上面上に
は複数のチップと、その底面上には複数のピンとを有
し、そのピンは中央部が空いている配列とし、各チップ
は上記基板を通って伸び、対応のピンと導電結合された
少なくとも１本のリードを有しており、上記チップと組
み合わされ、上記基板に完全に埋設された少なくとも１
個のネットを有し、上記基板の底面に取り付けられた少
なくとも１個のパッド、および上記パッドと上記ネット
間を導電結合した導電パスとを有するマルチ・チップ・
モジュールと共に用いる固定装置は、マルチ・チップ・
モジュールを受けるための上面を有し、その上面は上記
基板の底面に向けたピン配列を受けるためのピン差し込
み口の配列を有し、さらにその上面は上記基板底面の上
記パッドに導電接触するためのプローブを少なくとも１
個有し、その底面には複数のソケット・ピンを有し、少
なくとも１本のソケット・ピンは上記プローブと導電結
合させ、残りのソケット・ピンは上記ピン差し込み口に
導電結合させた、ゼロ挿入力ソケットと、上記ソケット
・ピンを導電可能に受ける複数の差し込み口を有し、さ
らに、周辺テスト装置との接続用のインターフェース端
子を有し、その端子は複数のピンを有し、各端子ピンを
対応のソケット・ピンと導電結合させた、回路基板とを
有する、ことを特徴とする固定装置。 （１３）上記ソケット・プローブは１本の棒ピンを有す
ることを特徴とする、上記（１２）に記載の固定装置。
の上面上には複数のチップと、その底面上には複数のピ
ンとを有し、各チップは、上記基板を通って延伸し対応
のピンと導電結合された少なくとも１本のリードを有し
ており、上記チップと組み合わされ、上記基板に完全に
埋設させた少なくとも１個のネットを有するマルチ・チ
ップ・モジュールにおいて、上記基板の底面に取り付け
られた少なくとも１個のパッド、および上記パッドと上
記ネット間を導電結合した導電パスとを有することを特
徴とするマルチ・チップ・モジュール。 （２）上記導電パスはスタッブを有することを特徴とす
る、上記（１）に記載のマルチ・チップ・モジュール。 （３）上記パッドはプローブ装置と導電接触するように
した面を有することを特徴とする、上記（２）に記載の
マルチ・チップ・モジュール。 （４）上記ピンは中央部が空いている配列とし、上記パ
ッドは上記基板の底面の、上記ピン配列の中央部に対応
する位置に取り付けられたことを特徴とする、上記
（１）に記載のマルチ・チップ・モジュール。 （５）さらに、上記基板に埋設された少なくとも２個の
ネットと、上記基板の底面に取り付けられた少なくとも
２個のパッドと、少なくとも２個の導電パスを有し、上
記各々のパスは上記ネットの１個と上記パッドの１個に
結合することを特徴とする、上記（１）に記載のマルチ
・チップ・モジュール。 （６）さらに、非導電性の本体部分を有するカバーと、
その本体部分により支持された配線ネットワークと、そ
の本体部分に支持された少なくとも２個のパッドとを有
し、上記カバーは上記基板の底部に装着するようにさ
れ、上記カバーを上記基板の底面に装着した時に、上記
カバーの各パッドは基板底面に設けた対応のパッドと直
列に並び、かつ導電結合することを特徴とする、上記
（５）に記載のマルチ・チップ・モジュール。 （７）さらに、上記パッドを外部の異物から隔離し、他
のモジュール部品との偶発的な導電接触を防ぐために、
上記基板の底部に装着するようにされた非導電性の本体
部分を持つカバーを有することを特徴とする、上記
（１）に記載のマルチ・チップ・モジュール。 （８）上記パッドはほぼ丸い形状をしていることを特徴
とする、上記（１）に記載のマルチ・チップ・モジュー
ル。 （９）上記パッドはプローブ装置と導電接触し易いよう
に金属でメッキしたことを特徴とする、上記（１）に記
載のマルチ・チップ・モジュール。 （１０）上面および底面を有する基板と、その上面上に
は複数のチップと、その底面上には複数のピンとを有
し、そのピンは中央部が空いている配列とし、各チップ
は上記基板を通って伸び、対応のピンと導電結合させた
少なくとも１本のリードを有しており、上記チップと組
み合わされ、上記基板に完全に埋設された少なくとも１
個のネットを有するマルチ・チップ・モジュールにおい
て、上記基板の底面の、上記ピンの配列の中央部に対応
する位置に取り付けられた少なくとも１個のパッド、お
よび上記パッドと上記ネット間を導電結合したスタッブ
とを有することを特徴とするマルチ・チップ・モジュー
ル。 （１１）上面および底面を有する基板と、上記基板の上
面上の複数のチップと、上記基板の底面上の複数のピン
と、上記各チップは、上記基板を通って延伸し対応のピ
ンと導電結合させた少なくとも１本のリードを有してお
り、上記チップと組み合わされ、上記基板に完全に埋設
された少なくとも１個のネットを有し、上記基板の底面
に取り付けられた少なくとも１個のパッドと、および上
記パッドと上記ネット間を導電結合した導電パスと、を
有することを特徴とするマルチ・チップ・モジュール。 （１２）上面および底面を有する基板と、その上面上に
は複数のチップと、その底面上には複数のピンとを有
し、そのピンは中央部が空いている配列とし、各チップ
は上記基板を通って伸び、対応のピンと導電結合された
少なくとも１本のリードを有しており、上記チップと組
み合わされ、上記基板に完全に埋設された少なくとも１
個のネットを有し、上記基板の底面に取り付けられた少
なくとも１個のパッド、および上記パッドと上記ネット
間を導電結合した導電パスとを有するマルチ・チップ・
モジュールと共に用いる固定装置は、マルチ・チップ・
モジュールを受けるための上面を有し、その上面は上記
基板の底面に向けたピン配列を受けるためのピン差し込
み口の配列を有し、さらにその上面は上記基板底面の上
記パッドに導電接触するためのプローブを少なくとも１
個有し、その底面には複数のソケット・ピンを有し、少
なくとも１本のソケット・ピンは上記プローブと導電結
合させ、残りのソケット・ピンは上記ピン差し込み口に
導電結合させた、ゼロ挿入力ソケットと、上記ソケット
・ピンを導電可能に受ける複数の差し込み口を有し、さ
らに、周辺テスト装置との接続用のインターフェース端
子を有し、その端子は複数のピンを有し、各端子ピンを
対応のソケット・ピンと導電結合させた、回路基板とを
有する、ことを特徴とする固定装置。 （１３）上記ソケット・プローブは１本の棒ピンを有す
ることを特徴とする、上記（１２）に記載の固定装置。
【００４６】
【発明の効果】本発明によれば、マルチ・チップ・モジ
ュールに積載した全ての集積チップ、あるいは、マルチ
・チップ・モジュールの基板に埋設した全てのネット、
あるいは、設置した全ての集積回路チップを従来のマル
チ・チップ・モジュールより少ない時間でテスト可能と
し、また、設置した全ての集積回路チップをコスト的に
効果的な方法でテスト可能とする。
ュールに積載した全ての集積チップ、あるいは、マルチ
・チップ・モジュールの基板に埋設した全てのネット、
あるいは、設置した全ての集積回路チップを従来のマル
チ・チップ・モジュールより少ない時間でテスト可能と
し、また、設置した全ての集積回路チップをコスト的に
効果的な方法でテスト可能とする。
【図１】全てのチップ入出力ネットがアクセス可能であ
るシングル・チップ・モジュールの側方立面概略図であ
る。
るシングル・チップ・モジュールの側方立面概略図であ
る。
【図２】モジュールの基板内に埋設したネットを有し、
それ故にアクセスできない従来のマルチ・チップ・モジ
ュールの側方立面概略図である。
それ故にアクセスできない従来のマルチ・チップ・モジ
ュールの側方立面概略図である。
【図３】本発明のマルチ・チップ・モジュールを示す側
方立面図である。
方立面図である。
【図４】図３のマルチ・チップ・モジュールとテスト・
パッド・カバーを示す側方立面図である。
パッド・カバーを示す側方立面図である。
【図５】本発明のマルチ・チップ・モジュールの底面平
面図である。
面図である。
【図６】図５の線６−６に沿った断面図である。
【図７】本発明のマルチ・チップ・モジュールの別の実
施例とテスト・パッド・カバーを示す側方立面図であ
る。
施例とテスト・パッド・カバーを示す側方立面図であ
る。
【図８】本発明のマルチ・チップ・モジュールと本発明
のテスト固定装置間の相互接続を説明する概略図であ
る。
のテスト固定装置間の相互接続を説明する概略図であ
る。
【図９】図８に示したテスト固定装置の上面平面図であ
る。
る。
１０ シングル・チップ・モジュール １２ チップまたはダイ １４ 基板 １６ 導電リード １８ ピン １９ 底面 ２０ マルチ・チップ・モジュール ２２ チップ ２４ チップ ２６ 基板 ２８ 導電リード ２９ ピン ３０ 底面 ３１ ネット ３２ マルチ・チップ・モジュール ３４ チップ ３６ チップ ３８ 基板 ４０ リード ４２ ピン ４４ 底面 ４６ ネット ４８ ネット ５０ スタッブ ５２ スタッブ ５４ パッド ５６ 中央領域 ７８ カバー １３０ テスト固定装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェッド・アール・イーストマン アメリカ合衆国12601、ニューヨーク州、 ポーキープシー、フッカー・アベニュー 114
Claims (13)
- 【請求項１】上面および底面を有する基板と、その上面
上には複数のチップと、その底面上には複数のピンとを
有し、各チップは、上記基板を通って延伸し対応のピン
と導電結合された少なくとも１本のリードを有してお
り、上記チップと組み合わされ、上記基板に完全に埋設
させた少なくとも１個のネットを有するマルチ・チップ
・モジュールにおいて、 上記基板の底面に取り付けられた少なくとも１個のパッ
ド、および上記パッドと上記ネット間を導電結合した導
電パスとを有することを特徴とするマルチ・チップ・モ
ジュール。 - 【請求項２】上記導電パスはスタッブを有することを特
徴とする、請求項１に記載のマルチ・チップ・モジュー
ル。 - 【請求項３】上記パッドはプローブ装置と導電接触する
ようにした面を有することを特徴とする、請求項２に記
載のマルチ・チップ・モジュール。 - 【請求項４】上記ピンは中央部が空いている配列とし、
上記パッドは上記基板の底面の、上記ピン配列の中央部
に対応する位置に取り付けられたことを特徴とする、請
求項１に記載のマルチ・チップ・モジュール。 - 【請求項５】さらに、上記基板に埋設された少なくとも
２個のネットと、上記基板の底面に取り付けられた少な
くとも２個のパッドと、少なくとも２個の導電パスを有
し、上記各々のパスは上記ネットの１個と上記パッドの
１個に結合することを特徴とする、請求項１に記載のマ
ルチ・チップ・モジュール。 - 【請求項６】さらに、非導電性の本体部分を有するカバ
ーと、その本体部分により支持された配線ネットワーク
と、その本体部分に支持された少なくとも２個のパッド
とを有し、上記カバーは上記基板の底部に装着するよう
にされ、上記カバーを上記基板の底面に装着した時に、
上記カバーの各パッドは基板底面に設けた対応のパッド
と直列に並び、かつ導電結合することを特徴とする、請
求項５に記載のマルチ・チップ・モジュール。 - 【請求項７】さらに、上記パッドを外部の異物から隔離
し、他のモジュール部品との偶発的な導電接触を防ぐた
めに、上記基板の底部に装着するようにされた非導電性
の本体部分を持つカバーを有することを特徴とする、請
求項１に記載のマルチ・チップ・モジュール。 - 【請求項８】上記パッドはほぼ丸い形状をしていること
を特徴とする、請求項１に記載のマルチ・チップ・モジ
ュール。 - 【請求項９】上記パッドはプローブ装置と導電接触し易
いように金属でメッキしたことを特徴とする、請求項１
に記載のマルチ・チップ・モジュール。 - 【請求項１０】上面および底面を有する基板と、その上
面上には複数のチップと、その底面上には複数のピンと
を有し、そのピンは中央部が空いている配列とし、各チ
ップは上記基板を通って伸び、対応のピンと導電結合さ
せた少なくとも１本のリードを有しており、上記チップ
と組み合わされ、上記基板に完全に埋設された少なくと
も１個のネットを有するマルチ・チップ・モジュールに
おいて、 上記基板の底面の、上記ピンの配列の中央部に対応する
位置に取り付けられた少なくとも１個のパッド、および
上記パッドと上記ネット間を導電結合したスタッブとを
有することを特徴とするマルチ・チップ・モジュール。 - 【請求項１１】上面および底面を有する基板と、 上記基板の上面上の複数のチップと、 上記基板の底面上の複数のピンと、上記各チップは、上
記基板を通って延伸し対応のピンと導電結合させた少な
くとも１本のリードを有しており、上記チップと組み合
わされ、上記基板に完全に埋設された少なくとも１個の
ネットを有し、上記基板の底面に取り付けられた少なく
とも１個のパッドと、および上記パッドと上記ネット間
を導電結合した導電パスと、を有することを特徴とする
マルチ・チップ・モジュール。 - 【請求項１２】上面および底面を有する基板と、その上
面上には複数のチップと、その底面上には複数のピンと
を有し、そのピンは中央部が空いている配列とし、各チ
ップは上記基板を通って伸び、対応のピンと導電結合さ
れた少なくとも１本のリードを有しており、上記チップ
と組み合わされ、上記基板に完全に埋設された少なくと
も１個のネットを有し、上記基板の底面に取り付けられ
た少なくとも１個のパッド、および上記パッドと上記ネ
ット間を導電結合した導電パスとを有するマルチ・チッ
プ・モジュールと共に用いる固定装置は、 マルチ・チップ・モジュールを受けるための上面を有
し、その上面は上記基板の底面に向けたピン配列を受け
るためのピン差し込み口の配列を有し、さらにその上面
は上記基板底面の上記パッドに導電接触するためのプロ
ーブを少なくとも１個有し、その底面には複数のソケッ
ト・ピンを有し、少なくとも１本のソケット・ピンは上
記プローブと導電結合させ、残りのソケット・ピンは上
記ピン差し込み口に導電結合させた、ゼロ挿入力ソケッ
トと、 上記ソケット・ピンを導電可能に受ける複数の差し込み
口を有し、さらに、周辺テスト装置との接続用のインタ
ーフェース端子を有し、その端子は複数のピンを有し、
各端子ピンを対応のソケット・ピンと導電結合させた、
回路基板とを有する、ことを特徴とする固定装置。 - 【請求項１３】上記ソケット・プローブは１本の棒ピン
を有することを特徴とする、請求項１２に記載の固定装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/710131 | 1996-09-11 | ||
| US08/710,131 US5754410A (en) | 1996-09-11 | 1996-09-11 | Multi-chip module with accessible test pads |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10104322A true JPH10104322A (ja) | 1998-04-24 |
| JP3045980B2 JP3045980B2 (ja) | 2000-05-29 |
Family
ID=24852757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9218419A Expired - Fee Related JP3045980B2 (ja) | 1996-09-11 | 1997-08-13 | アクセス可能なテスト・パッドを有するマルチ・チップ・モジュール、およびテスト固定装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5754410A (ja) |
| JP (1) | JP3045980B2 (ja) |
| KR (1) | KR100295595B1 (ja) |
| TW (1) | TW373280B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005157631A (ja) * | 2003-11-25 | 2005-06-16 | Ricoh Co Ltd | 集積回路装置 |
| JP2009260373A (ja) * | 2009-07-27 | 2009-11-05 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法及び半導体基板 |
| JP2011108267A (ja) * | 2006-01-18 | 2011-06-02 | Apple Inc | 欠陥フラッシュメモリダイの動作不能化 |
| US8077478B2 (en) | 2005-03-17 | 2011-12-13 | Panasonic Corporation | Module board |
| WO2023021704A1 (ja) * | 2021-08-20 | 2023-02-23 | 株式会社ソシオネクスト | 半導体装置 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5807762A (en) * | 1996-03-12 | 1998-09-15 | Micron Technology, Inc. | Multi-chip module system and method of fabrication |
| US6658615B2 (en) * | 1998-06-30 | 2003-12-02 | Texas Instruments Incorporated | IC with IP core and user-added scan register |
| US6054720A (en) * | 1997-11-06 | 2000-04-25 | International Business Machines Corporation | Apparatus and method for evaluating the surface insulation resistance of electronic assembly manufacture |
| US6677668B1 (en) * | 1998-01-13 | 2004-01-13 | Paul T. Lin | Configuration for testing a substrate mounted with a most performance-demanding integrated circuit |
| US6026221A (en) * | 1998-02-18 | 2000-02-15 | International Business Machines Corporation | Prototyping multichip module |
| US6456502B1 (en) * | 1998-09-21 | 2002-09-24 | Compaq Computer Corporation | Integrated circuit device/circuit board connection apparatus |
| US6188233B1 (en) * | 1998-09-25 | 2001-02-13 | Advanced Micro Devices, Inc. | Method for determining proximity effects on electrical characteristics of semiconductor devices |
| US6507117B1 (en) * | 1999-01-29 | 2003-01-14 | Rohm Co., Ltd. | Semiconductor chip and multichip-type semiconductor device |
| US6251695B1 (en) | 1999-09-01 | 2001-06-26 | S3 Graphics Co., Ltd. | Multichip module packaging process for known good die burn-in |
| US6404645B1 (en) * | 2000-02-29 | 2002-06-11 | Avaya Technology Corp. | System for supporting electronic components |
| DE10024875B4 (de) * | 2000-05-16 | 2004-07-01 | Infineon Technologies Ag | Bauteilhaltersystem zur Verwendung mit Testvorrichtungen zum Testen elektronischer Bauteile |
| US6448796B1 (en) * | 2000-06-14 | 2002-09-10 | International Business Machines Corporation | Selective netlist to test fine pitch multi-chip semiconductor |
| US6437364B1 (en) * | 2000-09-26 | 2002-08-20 | United Microelectronics Corp. | Internal probe pads for failure analysis |
| US6507205B1 (en) * | 2000-11-14 | 2003-01-14 | Xilinx, Inc. | Load board with matrix card for interfacing to test device |
| US6565367B2 (en) | 2001-01-17 | 2003-05-20 | International Business Machines Corporation | Zero insertion force compliant pin contact and assembly |
| US6635970B2 (en) * | 2002-02-06 | 2003-10-21 | International Business Machines Corporation | Power distribution design method for stacked flip-chip packages |
| JP2004102331A (ja) * | 2002-09-04 | 2004-04-02 | Renesas Technology Corp | 半導体装置 |
| US6995322B2 (en) * | 2003-01-30 | 2006-02-07 | Endicott Interconnect Technologies, Inc. | High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same |
| KR100568537B1 (ko) * | 2003-06-24 | 2006-04-07 | 삼성전자주식회사 | 버퍼드 메모리 모듈 |
| US20050083071A1 (en) * | 2003-10-16 | 2005-04-21 | Fred Hartnett | Electronic circuit assembly test apparatus |
| EP1706752B1 (en) * | 2004-01-13 | 2008-05-07 | Nxp B.V. | Jtag test architecture for multi-chip pack |
| US20050205865A1 (en) * | 2004-03-19 | 2005-09-22 | Hang-Dony Kuan | IC testing apparatus and methods |
| US7269029B2 (en) * | 2004-11-09 | 2007-09-11 | International Business Machines Corporation | Rapid fire test board |
| KR100620740B1 (ko) | 2004-12-30 | 2006-09-13 | 동부일렉트로닉스 주식회사 | 패키지 검사용 어셈블리 |
| US7518231B2 (en) * | 2005-08-15 | 2009-04-14 | Infineon Technologies Ag | Differential chip performance within a multi-chip package |
| US7733106B2 (en) * | 2005-09-19 | 2010-06-08 | Formfactor, Inc. | Apparatus and method of testing singulated dies |
| US7443180B2 (en) * | 2006-12-06 | 2008-10-28 | International Business Machines Corporation | On-chip probing apparatus |
| US7855567B2 (en) * | 2008-04-01 | 2010-12-21 | Test Research, Inc. | Electronic device testing system and method |
| US8564322B2 (en) * | 2009-12-21 | 2013-10-22 | International Business Machines Corporation | Receiver signal probing using a shared probe point |
| KR20130010822A (ko) * | 2010-05-19 | 2013-01-29 | 파나소닉 주식회사 | Ｉｃ 전류 측정용 장치 및 ｉｃ 전류 측정용 어댑터 |
| US8648615B2 (en) * | 2010-06-28 | 2014-02-11 | Xilinx, Inc. | Testing die-to-die bonding and rework |
| EP2418503B1 (en) * | 2010-07-14 | 2013-07-03 | Sensirion AG | Needle head |
| USD759022S1 (en) * | 2013-03-13 | 2016-06-14 | Nagrastar Llc | Smart card interface |
| USD758372S1 (en) * | 2013-03-13 | 2016-06-07 | Nagrastar Llc | Smart card interface |
| CN104865412A (zh) * | 2014-02-25 | 2015-08-26 | 中芯国际集成电路制造(上海)有限公司 | 芯片测试板和芯片测试方法 |
| CN105717330A (zh) * | 2014-12-04 | 2016-06-29 | 上海西门子线路保护系统有限公司 | 低压开关的介电测试连接装置 |
| USD864968S1 (en) | 2015-04-30 | 2019-10-29 | Echostar Technologies L.L.C. | Smart card interface |
| KR102657584B1 (ko) | 2019-05-20 | 2024-04-15 | 삼성전자주식회사 | 내부 테스트 인에이블 신호를 이용하는 반도체 장치의 웨이퍼 레벨 테스트 방법 |
| KR102713395B1 (ko) * | 2019-10-07 | 2024-10-04 | 삼성전자주식회사 | 다이 대 웨이퍼 접합 구조 및 이를 이용한 반도체 패키지 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4489364A (en) * | 1981-12-31 | 1984-12-18 | International Business Machines Corporation | Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface |
| JPS5990948A (ja) * | 1982-11-17 | 1984-05-25 | Fujitsu Ltd | 電子装置 |
| US4922377A (en) * | 1987-11-16 | 1990-05-01 | Hitachi, Ltd. | Module and a substrate for the module |
| US4812742A (en) * | 1987-12-03 | 1989-03-14 | Unisys Corporation | Integrated circuit package having a removable test region for testing for shorts and opens |
| JPH0252262A (ja) * | 1988-08-16 | 1990-02-21 | Toshiba Corp | マルチチップパッケージの電気検査方法 |
| US5262719A (en) * | 1991-09-19 | 1993-11-16 | International Business Machines Corporation | Test structure for multi-layer, thin-film modules |
| US5243140A (en) * | 1991-10-04 | 1993-09-07 | International Business Machines Corporation | Direct distribution repair and engineering change system |
| US5389885A (en) * | 1992-01-27 | 1995-02-14 | Everett Charles Technologies, Inc. | Expandable diaphragm test modules and connectors |
| US5243498A (en) * | 1992-05-26 | 1993-09-07 | Motorola, Inc. | Multi-chip semiconductor module and method for making and testing |
| US5477160A (en) * | 1992-08-12 | 1995-12-19 | Fujitsu Limited | Module test card |
| US5354955A (en) * | 1992-12-02 | 1994-10-11 | International Business Machines Corporation | Direct jump engineering change system |
| US5519331A (en) * | 1994-11-10 | 1996-05-21 | Lsi Logic Corporation | Removable biasing board for automated testing of integrated circuits |
-
1996
- 1996-09-11 US US08/710,131 patent/US5754410A/en not_active Expired - Fee Related
-
1997
- 1997-07-30 TW TW086110881A patent/TW373280B/zh active
- 1997-07-31 KR KR1019970036335A patent/KR100295595B1/ko not_active Expired - Fee Related
- 1997-08-13 JP JP9218419A patent/JP3045980B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-05 US US09/035,445 patent/US6094056A/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005157631A (ja) * | 2003-11-25 | 2005-06-16 | Ricoh Co Ltd | 集積回路装置 |
| US8077478B2 (en) | 2005-03-17 | 2011-12-13 | Panasonic Corporation | Module board |
| US8675369B2 (en) | 2005-03-17 | 2014-03-18 | Panasonic Corporation | Module board |
| JP2011108267A (ja) * | 2006-01-18 | 2011-06-02 | Apple Inc | 欠陥フラッシュメモリダイの動作不能化 |
| JP2009260373A (ja) * | 2009-07-27 | 2009-11-05 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法及び半導体基板 |
| WO2023021704A1 (ja) * | 2021-08-20 | 2023-02-23 | 株式会社ソシオネクスト | 半導体装置 |
| JPWO2023021704A1 (ja) * | 2021-08-20 | 2023-02-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3045980B2 (ja) | 2000-05-29 |
| US6094056A (en) | 2000-07-25 |
| KR100295595B1 (ko) | 2001-08-07 |
| KR19980024122A (ko) | 1998-07-06 |
| TW373280B (en) | 1999-11-01 |
| US5754410A (en) | 1998-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3045980B2 (ja) | アクセス可能なテスト・パッドを有するマルチ・チップ・モジュール、およびテスト固定装置 | |
| Zorian | A structured testability approach for multi-chip modules based on BIST and boundary-scan | |
| US6812048B1 (en) | Method for manufacturing a wafer-interposer assembly | |
| JP3685498B2 (ja) | プログラム可能高密度電子工学試験装置 | |
| US6822469B1 (en) | Method for testing multiple semiconductor wafers | |
| US6392428B1 (en) | Wafer level interposer | |
| US20110148456A1 (en) | Method and Device for Measuring Inter-chip Signals | |
| US5929646A (en) | Interposer and module test card assembly | |
| US6891384B2 (en) | Multi-socket board for open/short tester | |
| JP2010537187A (ja) | マルチサイトプローブ | |
| US7788552B2 (en) | Method to improve isolation of an open net fault in an interposer mounted module | |
| US5396032A (en) | Method and apparatus for providing electrical access to devices in a multi-chip module | |
| US5808877A (en) | Multichip package having exposed common pads | |
| US6026221A (en) | Prototyping multichip module | |
| JPH1048298A (ja) | 半導体装置の高速試験方法 | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| TW202204915A (zh) | 具有附加電路板轉接器之積體電路測試裝置 | |
| US6781218B1 (en) | Method and apparatus for accessing internal nodes of an integrated circuit using IC package substrate | |
| US6121063A (en) | Method of testing a ball grid array IC | |
| US6107792A (en) | Test board having a plurality of power supply wiring patterns | |
| JP4022698B2 (ja) | 検査回路基板 | |
| JPH1144734A (ja) | 電子回路アセンブリ試験方法及び試験装置及び該試験用アダプタ | |
| KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
| JPH0720193A (ja) | Ｄｕｔボード | |
| JPH06232295A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |