JPH10107628A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH10107628A JPH10107628A JP8277182A JP27718296A JPH10107628A JP H10107628 A JPH10107628 A JP H10107628A JP 8277182 A JP8277182 A JP 8277182A JP 27718296 A JP27718296 A JP 27718296A JP H10107628 A JPH10107628 A JP H10107628A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- comparator
- detection sensitivity
- synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 19
- 230000035945 sensitivity Effects 0.000 claims abstract description 15
- 230000010355 oscillation Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000013016 damping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 従来からの周波数シンセサイザにおいては、
出力周波数の変化に対して位相比較器の自然角周波数が
変化するためループ帯域幅も変化し、その結果周波数シ
ンセサイザの位相雑音を悪化させてしまうと言う問題点
があった。この問題点を改良するためには出力周波数の
変化に対して自然角周波数が変化せず一定に保持される
ことが必要である。 【解決手段】 位相比較器の外部より、電圧制御発振器
のチューニング電圧の変化に対応して電圧変換器により
位相比較器の電源電圧を制御し、これにより位相検波感
度をシンセブロックの分周数に連動させ、結果として自
然角周波数が変化せずに一定に保持されるようにした。
出力周波数の変化に対して位相比較器の自然角周波数が
変化するためループ帯域幅も変化し、その結果周波数シ
ンセサイザの位相雑音を悪化させてしまうと言う問題点
があった。この問題点を改良するためには出力周波数の
変化に対して自然角周波数が変化せず一定に保持される
ことが必要である。 【解決手段】 位相比較器の外部より、電圧制御発振器
のチューニング電圧の変化に対応して電圧変換器により
位相比較器の電源電圧を制御し、これにより位相検波感
度をシンセブロックの分周数に連動させ、結果として自
然角周波数が変化せずに一定に保持されるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば多数の通信
チャネルを有する通信機等に使用される周波数シンセサ
イザに関するものである。
チャネルを有する通信機等に使用される周波数シンセサ
イザに関するものである。
【０００２】
【従来の技術】ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌ
ｏｏｐ）回路において、ある基準とする高安定な信号に
対して、特定の周波数関係にある高安定な出力信号を形
成するものを周波数シンセサイザと言う。そこで従来か
らの代表的な周波数シンセサイザの構造を図４のブロッ
ク図に示し説明する。図４において、１は電圧制御発振
器（以下“ＶＣＯ”と略す）で電圧制御により任意の出
力信号を発生させる。２は分配器でＶＣＯ１からの出力
信号を次のシンセブロック３に分割している。３はプロ
グラマブル可変分周器等で構成されているシンセブロッ
クでＶＣＯ１からの出力信号を周波数切換信号により任
意の分周数で周波数変換している。４は位相比較器（以
下“ＰＣ”と略す）である。ここではシンセブロック３
からの出力信号と外部からの基準信号とが乗算され、そ
の結果これら２つの信号の角周波数の和からなる成分
と、差からなる成分が生じる。このうち、和の成分は２
倍の周波数を持つ高周波成分であるため次のループフィ
ルタ５（以下“ＬＦ”と略す）によって除去され、差の
成分が出力信号としてＶＣＯ１に帰還せしめられる。
ｏｏｐ）回路において、ある基準とする高安定な信号に
対して、特定の周波数関係にある高安定な出力信号を形
成するものを周波数シンセサイザと言う。そこで従来か
らの代表的な周波数シンセサイザの構造を図４のブロッ
ク図に示し説明する。図４において、１は電圧制御発振
器（以下“ＶＣＯ”と略す）で電圧制御により任意の出
力信号を発生させる。２は分配器でＶＣＯ１からの出力
信号を次のシンセブロック３に分割している。３はプロ
グラマブル可変分周器等で構成されているシンセブロッ
クでＶＣＯ１からの出力信号を周波数切換信号により任
意の分周数で周波数変換している。４は位相比較器（以
下“ＰＣ”と略す）である。ここではシンセブロック３
からの出力信号と外部からの基準信号とが乗算され、そ
の結果これら２つの信号の角周波数の和からなる成分
と、差からなる成分が生じる。このうち、和の成分は２
倍の周波数を持つ高周波成分であるため次のループフィ
ルタ５（以下“ＬＦ”と略す）によって除去され、差の
成分が出力信号としてＶＣＯ１に帰還せしめられる。
【０００３】上記のようなＰＬＬ回路においては、その
回路系の定数はＬＦ５のタイプにより決定される。一般
に応用上、最も多く用いられるのが２次ループフィルタ
であり、ラグリード形不完全積分２次ループフィルタ、
ラグ形不完全積分２次ループフィルタ、完全積分形２次
ループフィルタの３種類がある。このうち、よく用いら
れるアクティブ・フィルタを用いた完全積分形２次ルー
プフィルタについて、図５のＰＬＬ回路と図６の開ルー
プ特性によりみてみると以下の関係式が成立する。 ωc ＝１／τ2 ωk ≡Ｋ＝Ｋp Ｋv τ2 ／Ｎτ1 …………（１） ζ ＝（１／２）√（ωk ／ωc ） ωn ＝√（ωk ωc ）＝ωk ／２ζ…………（２） ここで τ1 ＝ＣＲ1 τ2 ＝ＣＲ2 Ｋp ：位相検波感度 Ｋv ：ＶＣＯ変調感度 Ｎ ：分周数 を表しており、そして、 ωk ≡Ｋ：ＰＬＬ応答角周波数 ζ ：ダンピング・ファクタ ωn ：自然角周波数 を表している。そして上記の式（１）を式（２）に代入
することにより、 ωn ＝Ｋp Ｋv τ2 ／２ζＮτ1 と表せる。さらに、τ1 ＝ＣＲ1 、τ2 ＝ＣＲ2 を代入
して、 ωn ＝（Ｒ2 ／Ｒ1 ）Ｋp Ｋv ／２ζＮ…………（３） と表せる。
回路系の定数はＬＦ５のタイプにより決定される。一般
に応用上、最も多く用いられるのが２次ループフィルタ
であり、ラグリード形不完全積分２次ループフィルタ、
ラグ形不完全積分２次ループフィルタ、完全積分形２次
ループフィルタの３種類がある。このうち、よく用いら
れるアクティブ・フィルタを用いた完全積分形２次ルー
プフィルタについて、図５のＰＬＬ回路と図６の開ルー
プ特性によりみてみると以下の関係式が成立する。 ωc ＝１／τ2 ωk ≡Ｋ＝Ｋp Ｋv τ2 ／Ｎτ1 …………（１） ζ ＝（１／２）√（ωk ／ωc ） ωn ＝√（ωk ωc ）＝ωk ／２ζ…………（２） ここで τ1 ＝ＣＲ1 τ2 ＝ＣＲ2 Ｋp ：位相検波感度 Ｋv ：ＶＣＯ変調感度 Ｎ ：分周数 を表しており、そして、 ωk ≡Ｋ：ＰＬＬ応答角周波数 ζ ：ダンピング・ファクタ ωn ：自然角周波数 を表している。そして上記の式（１）を式（２）に代入
することにより、 ωn ＝Ｋp Ｋv τ2 ／２ζＮτ1 と表せる。さらに、τ1 ＝ＣＲ1 、τ2 ＝ＣＲ2 を代入
して、 ωn ＝（Ｒ2 ／Ｒ1 ）Ｋp Ｋv ／２ζＮ…………（３） と表せる。
【０００４】上記の式（３）により、周波数シンセサイ
ザにおいては分周数Ｎの変化により自然角周波数ωn が
連動する構造を持っていることが分かる。そして自然角
周波数ωn はＰＬＬ回路のループ帯域幅と比例する要因
であり、基準信号とＶＣＯ１とのフリーランの位相雑音
の切換点を決定する要因である。例えば今、上記の式
（３）において分周数Ｎが大きくなったとすると、その
他の定数が一定の場合自然角周波数ωn は小さくなる。
すると図６から分かるように、自然角周波数ωnが小さ
くなればループ帯域幅は狭くなる。図７はこの状態を模
式的に示したものである。即ちループ帯域幅が狭くなる
ことにより基準信号とＶＣＯ１とのフリーランの位相雑
音の切換点が切換点１より切換点２へと狭い方にシフト
する。するとＶＣＯ１のフリーランの近傍の悪い位相雑
音の影響を受けるようになり、その結果周波数シンセサ
イザ自体の位相雑音が悪化することになる。
ザにおいては分周数Ｎの変化により自然角周波数ωn が
連動する構造を持っていることが分かる。そして自然角
周波数ωn はＰＬＬ回路のループ帯域幅と比例する要因
であり、基準信号とＶＣＯ１とのフリーランの位相雑音
の切換点を決定する要因である。例えば今、上記の式
（３）において分周数Ｎが大きくなったとすると、その
他の定数が一定の場合自然角周波数ωn は小さくなる。
すると図６から分かるように、自然角周波数ωnが小さ
くなればループ帯域幅は狭くなる。図７はこの状態を模
式的に示したものである。即ちループ帯域幅が狭くなる
ことにより基準信号とＶＣＯ１とのフリーランの位相雑
音の切換点が切換点１より切換点２へと狭い方にシフト
する。するとＶＣＯ１のフリーランの近傍の悪い位相雑
音の影響を受けるようになり、その結果周波数シンセサ
イザ自体の位相雑音が悪化することになる。
【０００５】
【発明が解決しようとする課題】ところがこのような従
来からの構造においては、ＶＣＯ１にて周波数シンセサ
イザの出力周波数ｆを変化させるとシンセブロック３の
分周数Ｎもそれに応じて変化する。そして上記の式
（３）において分周数Ｎ以外の係数を一定とすると、自
然角周波数ωn は分周数Ｎの変化に連動することが分か
るから、結果として周波数シンセサイザの出力周波数ｆ
を変化させると自然角周波数ωn は連動することが分か
る。自然角周波数ωn が変化すればループ帯域幅が変化
し、その結果周波数シンセサイザの出力の位相雑音を悪
化させてしまう。即ちここにおいて、周波数シンセサイ
ザの出力周波数ｆを変化させた時、自然角周波数ωn が
変化することが問題となるのである。この問題点を改良
することが従来からの課題であった。そこで本発明はか
かる問題点を解決するためになされたものであり、周波
数シンセサイザの出力周波数ｆを変化させても、即ちシ
ンセブロック３において分周数Ｎが変化しても自然角周
波数ωn は変化せず一定に保持されるように構成された
周波数シンセサイザを提供することを目的としている。
来からの構造においては、ＶＣＯ１にて周波数シンセサ
イザの出力周波数ｆを変化させるとシンセブロック３の
分周数Ｎもそれに応じて変化する。そして上記の式
（３）において分周数Ｎ以外の係数を一定とすると、自
然角周波数ωn は分周数Ｎの変化に連動することが分か
るから、結果として周波数シンセサイザの出力周波数ｆ
を変化させると自然角周波数ωn は連動することが分か
る。自然角周波数ωn が変化すればループ帯域幅が変化
し、その結果周波数シンセサイザの出力の位相雑音を悪
化させてしまう。即ちここにおいて、周波数シンセサイ
ザの出力周波数ｆを変化させた時、自然角周波数ωn が
変化することが問題となるのである。この問題点を改良
することが従来からの課題であった。そこで本発明はか
かる問題点を解決するためになされたものであり、周波
数シンセサイザの出力周波数ｆを変化させても、即ちシ
ンセブロック３において分周数Ｎが変化しても自然角周
波数ωn は変化せず一定に保持されるように構成された
周波数シンセサイザを提供することを目的としている。
【０００６】
【課題を解決するための手段】そこで本発明では上記課
題を以下に示す第一〜第三の手段により解決した。まず
第一に、ＶＣＯ１からの発振周波数を、可変分周器で構
成され周波数切換信号により任意の分周数で周波数変換
するシンセブロック３に入力し、このシンセブロック３
からの出力信号の周波数をＰＣ４で基準信号の周波数と
比較し、両周波数の位相差がＬＦ５を介して制御電圧値
に変換された信号により両周波数の位相を一致させるよ
うにＶＣＯ１を帰還制御する周波数シンセサイザにおい
て、上記ＰＣ４の位相検波感度を可変させるよう構成し
た。
題を以下に示す第一〜第三の手段により解決した。まず
第一に、ＶＣＯ１からの発振周波数を、可変分周器で構
成され周波数切換信号により任意の分周数で周波数変換
するシンセブロック３に入力し、このシンセブロック３
からの出力信号の周波数をＰＣ４で基準信号の周波数と
比較し、両周波数の位相差がＬＦ５を介して制御電圧値
に変換された信号により両周波数の位相を一致させるよ
うにＶＣＯ１を帰還制御する周波数シンセサイザにおい
て、上記ＰＣ４の位相検波感度を可変させるよう構成し
た。
【０００７】第二に、上記ＰＣ４の位相検波感度を該Ｐ
Ｃ４の外部からの制御信号により可変させるように構成
した。
Ｃ４の外部からの制御信号により可変させるように構成
した。
【０００８】第三に、上記ＰＣ４の位相検波感度を上記
ＶＣＯ１からの制御信号により可変させるよう構成し
た。
ＶＣＯ１からの制御信号により可変させるよう構成し
た。
【０００９】
【発明の実施の形態】以下に図１〜図３により、上記の
第一〜第三の各手段による本発明の実施形態を示す。図
１は本発明の一実施形態を示す周波数シンセサイザのブ
ロック図であり、図４の従来からの代表的な周波数シン
セサイザの構造に電圧変換器６が追加された構造をして
いる。そこで今、上記の式（３）を考察するために、周
波数シンセサイザの出力周波数ｆと分周数Ｎと自然角周
波数ωn について、 最高周波数ｆH ：分周数ＮH ：自然角周波数ωnH 最低周波数ｆL ：分周数ＮL ：自然角周波数ωnL のように対応しているとする。さらに、位相検波感度Ｋ
p については、 Ｋp ＝ＶO ／２π ＶO ：ＰＣ４の位相検波ＩＣの出力振幅 と表されるから、 最高周波数ｆH ：Ｋp ＝ＶOH／２π 最低周波数ｆL ：Ｋp ＝ＶOL／２π のように対応しているとする。すると、上記の式（３）
は、 ｆH の時：ωnH＝（Ｒ2 ／Ｒ1 ）（ＶOH／２π）Ｋv ／２ζＮH ＝（Ｒ2 ／Ｒ1 ）（Ｋv ／４πζ）ＶOH／ＮH ｆL の時：ωnL＝（Ｒ2 ／Ｒ1 ）（ＶOL／２π）Ｋv ／２ζＮL ＝（Ｒ2 ／Ｒ1 ）（Ｋv ／４πζ）ＶOL／ＮL のように各々表される。今問題なのは、自然角周波数ω
n が変化することであるから、これが変化せずに一定で
あれば良いことになる。即ち、 ωnH＝ωnL であれば良い。故に、 （Ｒ2 ／Ｒ1 ）（Ｋv ／４πζ）ＶOH／ＮH ＝（Ｒ2 ／
Ｒ1 ）（Ｋv ／４πζ）ＶOL／ＮL ＶOH／ＮH ＝ＶOL／ＮL 従って、 ＶOH／ＶOL＝ＮH ／ＮL …………（４） となる。上記の式（４）は分周数Ｎの変化に比例して、
ＰＣ４の位相検波ＩＣの出力振幅ＶO が変化すると位相
検波感度Ｋp も同様に変化し、結果として自然角周波数
ωn は常に一定となることを表している。そして自然角
周波数ωn が一定に保持されるのであれば、“発明が解
決しようとする課題”で指摘したような、“自然角周波
数ωn が変化すればループ帯域幅が変化し、その結果周
波数シンセサイザの出力の位相雑音を悪化させてしま
う”ような現象を防止できる。
第一〜第三の各手段による本発明の実施形態を示す。図
１は本発明の一実施形態を示す周波数シンセサイザのブ
ロック図であり、図４の従来からの代表的な周波数シン
セサイザの構造に電圧変換器６が追加された構造をして
いる。そこで今、上記の式（３）を考察するために、周
波数シンセサイザの出力周波数ｆと分周数Ｎと自然角周
波数ωn について、 最高周波数ｆH ：分周数ＮH ：自然角周波数ωnH 最低周波数ｆL ：分周数ＮL ：自然角周波数ωnL のように対応しているとする。さらに、位相検波感度Ｋ
p については、 Ｋp ＝ＶO ／２π ＶO ：ＰＣ４の位相検波ＩＣの出力振幅 と表されるから、 最高周波数ｆH ：Ｋp ＝ＶOH／２π 最低周波数ｆL ：Ｋp ＝ＶOL／２π のように対応しているとする。すると、上記の式（３）
は、 ｆH の時：ωnH＝（Ｒ2 ／Ｒ1 ）（ＶOH／２π）Ｋv ／２ζＮH ＝（Ｒ2 ／Ｒ1 ）（Ｋv ／４πζ）ＶOH／ＮH ｆL の時：ωnL＝（Ｒ2 ／Ｒ1 ）（ＶOL／２π）Ｋv ／２ζＮL ＝（Ｒ2 ／Ｒ1 ）（Ｋv ／４πζ）ＶOL／ＮL のように各々表される。今問題なのは、自然角周波数ω
n が変化することであるから、これが変化せずに一定で
あれば良いことになる。即ち、 ωnH＝ωnL であれば良い。故に、 （Ｒ2 ／Ｒ1 ）（Ｋv ／４πζ）ＶOH／ＮH ＝（Ｒ2 ／
Ｒ1 ）（Ｋv ／４πζ）ＶOL／ＮL ＶOH／ＮH ＝ＶOL／ＮL 従って、 ＶOH／ＶOL＝ＮH ／ＮL …………（４） となる。上記の式（４）は分周数Ｎの変化に比例して、
ＰＣ４の位相検波ＩＣの出力振幅ＶO が変化すると位相
検波感度Ｋp も同様に変化し、結果として自然角周波数
ωn は常に一定となることを表している。そして自然角
周波数ωn が一定に保持されるのであれば、“発明が解
決しようとする課題”で指摘したような、“自然角周波
数ωn が変化すればループ帯域幅が変化し、その結果周
波数シンセサイザの出力の位相雑音を悪化させてしま
う”ような現象を防止できる。
【００１０】図２は上記の説明を模式的に示したもので
あり、周波数シンセサイザの出力周波数ｆのｆL 〜ｆH
の変化に対して、分周数ＮのＮL 〜ＮH が対応し、さら
にその分周数ＮのＮL 〜ＮH の変化に対して、ＰＣ４の
位相検波ＩＣの出力振幅ＶO即ち位相検波感度Ｋp のＶ
OL〜ＶOHが対応していることを表している。このように
位相検波感度Ｋp が変化すれば良いのであるが、ＰＣ４
の位相検波ＩＣの出力振幅ＶO はＰＣ４に印加される電
源電圧によって決定されるのであるから、図１に示され
ているように、ＶＣＯ１のチューニング電圧ＶT に対応
して電圧変換器６によりＰＣ４に印加される電源電圧Ｖ
OPを制御すれば良いことになる。図３はその様子を模式
的に示したものであり、ＶＣＯ１のチューニング電圧Ｖ
T の変化即ち周波数シンセサイザの出力周波数ｆのｆL
〜ｆH の変化に対して、ＰＣ４の位相検波ＩＣの出力振
幅ＶO のＶOL〜ＶOHが対応するようにＰＣ４に印加され
る電源電圧ＶOPを制御すれば良いことになる。
あり、周波数シンセサイザの出力周波数ｆのｆL 〜ｆH
の変化に対して、分周数ＮのＮL 〜ＮH が対応し、さら
にその分周数ＮのＮL 〜ＮH の変化に対して、ＰＣ４の
位相検波ＩＣの出力振幅ＶO即ち位相検波感度Ｋp のＶ
OL〜ＶOHが対応していることを表している。このように
位相検波感度Ｋp が変化すれば良いのであるが、ＰＣ４
の位相検波ＩＣの出力振幅ＶO はＰＣ４に印加される電
源電圧によって決定されるのであるから、図１に示され
ているように、ＶＣＯ１のチューニング電圧ＶT に対応
して電圧変換器６によりＰＣ４に印加される電源電圧Ｖ
OPを制御すれば良いことになる。図３はその様子を模式
的に示したものであり、ＶＣＯ１のチューニング電圧Ｖ
T の変化即ち周波数シンセサイザの出力周波数ｆのｆL
〜ｆH の変化に対して、ＰＣ４の位相検波ＩＣの出力振
幅ＶO のＶOL〜ＶOHが対応するようにＰＣ４に印加され
る電源電圧ＶOPを制御すれば良いことになる。
【００１１】
【発明の効果】以上説明したように、本発明の周波数シ
ンセサイザにおいては周波数シンセサイザの出力周波数
ｆが変化しシンセブロックの分周数Ｎが変化しても、自
然角周波数ωn は一定に保持されるために、ループ帯域
幅が変化せず、従って周波数シンセサイザの出力の位相
雑音を悪化させないと言う効果がある。
ンセサイザにおいては周波数シンセサイザの出力周波数
ｆが変化しシンセブロックの分周数Ｎが変化しても、自
然角周波数ωn は一定に保持されるために、ループ帯域
幅が変化せず、従って周波数シンセサイザの出力の位相
雑音を悪化させないと言う効果がある。
【図１】本発明の周波数シンセサイザの代表的構成を示
すブロック図である。
すブロック図である。
【図２】図１の周波数シンセサイザの出力信号の特性を
示す図である。
示す図である。
【図３】図１の電圧変換器の特性を示す図である。
【図４】従来からの周波数シンセサイザの代表的構成を
示すブロック図である。
示すブロック図である。
【図５】従来からの周波数シンセサイザのＰＬＬ回路を
示すブロック図である。
示すブロック図である。
【図６】従来からの周波数シンセサイザのＰＬＬ開ルー
プ特性図である。
プ特性図である。
【図７】従来からの周波数シンセサイザのループフィル
タの帯域幅図である。
タの帯域幅図である。
１……電圧制御発振器（ＶＣＯ） ２……分配器 ３……シンセブロック ４……位相比較器（ＰＣ） ５……ループフィルタ（ＬＦ） ６……電圧変換器
Claims (3)
- 【請求項１】 電圧制御発振器（ＶＣＯ）からの発振周
波数を、可変分周器で構成され周波数切換信号により任
意の分周数で周波数変換するシンセブロックに入力し、
このシンセブロックからの出力信号の周波数を位相比較
器（ＰＣ）で基準信号の周波数と比較し、両周波数の位
相差がループフィルタを介して制御電圧値に変換された
信号により両周波数の位相を一致させるように該電圧制
御発振器（ＶＣＯ）を帰還制御する周波数シンセサイザ
において、上記位相比較器（ＰＣ）の位相検波感度を可
変させるようにしたことを特徴とする周波数シンセサイ
ザ。 - 【請求項２】 上記位相比較器（ＰＣ）の位相検波感度
を該位相比較器（ＰＣ）の外部からの制御信号により可
変させるようにしたことを特徴とする特許請求項１の周
波数シンセサイザ。 - 【請求項３】 上記位相比較器（ＰＣ）の位相検波感度
を上記電圧制御発振器（ＶＣＯ）からの制御信号により
可変させるようにしたことを特徴とする特許請求項１の
周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8277182A JPH10107628A (ja) | 1996-09-27 | 1996-09-27 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8277182A JPH10107628A (ja) | 1996-09-27 | 1996-09-27 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107628A true JPH10107628A (ja) | 1998-04-24 |
Family
ID=17579957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8277182A Pending JPH10107628A (ja) | 1996-09-27 | 1996-09-27 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10107628A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940359B2 (en) | 1999-04-28 | 2005-09-06 | Nec Corporation | PLL frequency synthesizer using charge pump |
| US7327195B2 (en) | 2004-08-27 | 2008-02-05 | Matsushita Electric Industrial Co., Ltd. | PLL frequency synthesizer |
| CN101414820B (zh) | 2007-10-17 | 2011-04-06 | 中兴通讯股份有限公司 | 一种数字频率合成及同步电路 |
-
1996
- 1996-09-27 JP JP8277182A patent/JPH10107628A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940359B2 (en) | 1999-04-28 | 2005-09-06 | Nec Corporation | PLL frequency synthesizer using charge pump |
| US7327195B2 (en) | 2004-08-27 | 2008-02-05 | Matsushita Electric Industrial Co., Ltd. | PLL frequency synthesizer |
| CN101414820B (zh) | 2007-10-17 | 2011-04-06 | 中兴通讯股份有限公司 | 一种数字频率合成及同步电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
| US4952889A (en) | Loop filter modulated synthesizer | |
| US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
| US5329250A (en) | Double phase locked loop circuit | |
| WO1992010879A1 (en) | Parameter tolerant pll synthesizer | |
| JPH10107628A (ja) | 周波数シンセサイザ | |
| US5838207A (en) | Voltage controlled oscillator with partial load-pull tuning | |
| US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
| JP2002151960A (ja) | Ｐｌｌ回路 | |
| JP3029712B2 (ja) | Ｒｆモジュレータ回路 | |
| JPH01143420A (ja) | 周波数シンセサイザ | |
| JP2987173B2 (ja) | 位相ロックドループ回路 | |
| JP2785996B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3248453B2 (ja) | 発振装置 | |
| JPS6226907A (ja) | 角度変調器 | |
| JP3142083B2 (ja) | 広帯域周波数シンセサイザ | |
| JPS62285521A (ja) | 周波数シンセサイザ | |
| JPS6355814B2 (ja) | ||
| JPS59152735A (ja) | 送受信装置 | |
| JPH0728256B2 (ja) | 信号発生装置 | |
| JPH11330962A (ja) | Ｐｌｌシンセサイザ発振器 | |
| JPH055207B2 (ja) | ||
| JPH03283820A (ja) | Ｐｌｌ回路 | |
| JP2001053607A (ja) | 周波数シンセサイザ及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041116 |