JPS6355814B2 - - Google Patents
Info
- Publication number
- JPS6355814B2 JPS6355814B2 JP56162869A JP16286981A JPS6355814B2 JP S6355814 B2 JPS6355814 B2 JP S6355814B2 JP 56162869 A JP56162869 A JP 56162869A JP 16286981 A JP16286981 A JP 16286981A JP S6355814 B2 JPS6355814 B2 JP S6355814B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- signal
- synthesizer
- tuned oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、周波数シンセサイザ多チヤンネル無
線機用周波数シンセサイザの低雑音化とチヤンネ
ル切替時間の短縮を目的としたものである。 周波数シンセサイザは、基本的には電圧同調発
振器の発振周波数を可変分周器によつて逓降せし
め、水晶発振器の周波数と比較、制御することに
よつて、所望の周波数を安定に得ようとするもの
である。従来電圧同調発振器としては、パラクタ
ダイオードのキヤパシタンス変化を利用したもの
が用いられるが、切換時間を短縮するためにはル
ープゲインは大きくなければならず、ループゲイ
ンを大きくすると一般に周波数の下限で信号対雑
音比が低下する欠点を有していた。 したがつて本発明は従来の周波数シンセサイザ
を改良しチヤンネル切換時間の短縮と同時に信号
対雑音比が高い周波数シンセサイザを実現するこ
とを目的とする。 本発明は上記目的を達成するため、電圧同調発
振器の発振周波数と第１の基準周波数との差の周
波数の信号を周波数変換用ミクサで作り出し、前
記差信号周波数を可変分周器によつて分周させた
信号と第２の基準周波数との位相差を検出するこ
とによつて上記電圧同調発振器を制御する方式の
周波数シンセサイザにおいて、上記第１の基準周
波数を電圧同調発振器の周波数より高く設定し、
上記電圧同調発振器の周波数変調感度と上記可変
分周器の分周数の積をほぼ一定となるように設定
したものである。 以下、図面によつて本発明を詳細に説明する。
第１図は本発明が適用される周波数シンセサイザ
の一般的構成を示す図である。 電圧同調発振器（VCO）１の発振周波数fVは、
増幅器２を通つて一部は信号出力fputとして取り
出され、残部は、ダブルバランスミクサ３に加え
られ、基準周波数fRとの周波数差が、ダブルバラ
ンスドミクサ３の出力信号として得られる。基準
周波数fRは、水晶発振器４の発振周波数fOを逓倍
器５によつてＭ逓倍し、fVよりもやや大きい値に
設定する。 ダブルバランスドミクサ３は、不要スプリアス
信号を抑圧し、目的とする差の周波数成分のみを
抽出する回路である。この差の周波数の信号は、
可変分周器６において、制御信号に従い、Ｎ分の
１に分周され、位相比較器６によつて、チヤンネ
ル間隔に等しくなるところの基準周波数frと位相
比較され、その誤差信号が作られる。基準信号fr
は、水晶発振周波数fpを固定分周器８によつてＫ
分の１に分周したものである。位相比較器７の出
力信号は、適当に増幅されて低域通過フイルタ９
を通り、高域の雑音が除去され、電圧同調発振器
１を制御し、全体として位相同期ループ（PLL）
が構成される。 更に実際の構成においては位相比較器７と発振
器１との間には増巾器が挿入される。このような
周波数シンセサイザの位相同期動作については一
般に知られているのでその詳細な説明は省略す
る。 上記周波数シンセサイザのPLLの開ループ利
得は KV・K〓・１／Ｎ・Ａ で表わされる。 ここに KV＝dfV／dV：VCO変調感度 K〓：位相比較器感度 Ｎ：分周数 Ａ：増巾器の利得 このような位相制御ループにおいて、周波数切
換時に所定の時間内に定常状態に達する。すなわ
ち引き込みを行なうためにはループ利得KVK〓／ＮＡ が一定値以上である必要がある。一方上記制御ル
ープにおいて発生する雑音は変調感度と増幅器の
利得の積すなわちKV・Ａに比例する。また従来
の上記PLL回路では一般に動作が定常状態に達
したとき、その周波数関係は次式で与えられる。 fr＝fV−fR／Ｎ すなわち信号出力の周波数は、 fput＝fV＝fR＋Nfr となる。すなわち、分周数Ｎ（整数）の選択によ
つて、所望の周波数間隔frで、信号出力が得られ
る。 したがつて、引き込みのため一定のKV・K〓／ＮＡ を確保するためKV、K〓、Ｎを設定すると使用周
波数範囲のとくに周波数下端において、VCOの
周波数変調感度KVが大きくなり、信号出力に対
する雑音が増大することが知られている。また分
周数Ｎを変化させるとループ利得が変化するの
で、動作周波数の上端及び下端のループ利得の大
幅な変化を防ぐため、従来の周波数シンセサイザ
においては数Ｎを大きく設定して利得の変化を少
なくする方法がとられている。 本発明ではKV・１／Ｎの量が使用周波数範囲でほ ぼ一定となるように、KV、Ｎならびに第１図の
出力周波数fV、基準周波数fR、frを設定したこと
を特徴とする。すなわちKVはVCO用パラクタダ
イオードの特性に依存し、バイアス電圧が低い動
作点では、単位電圧当りの容量変化が大きくなる
ため、一般に下限の周波数で増大となり、バイア
ス電圧の高い場合には、上限の周波数で最少とな
る。したがつて、下限および上限における変調感
度KVLおよびKVHならびに分周数NLおよびNHを KVL／NL＝KVH／NH となるように設定することができる。ここで、こ
の条件を感立させるためには fr＝fR−fV／Ｎ すなわちfV＝fput＝fR−Nfrとなるように周波数を
設定することが必要である。なお、変調感度は、
バラクタダイオードを共振器に結合する容量値を
設定うることによつて設定できることは一般によ
く知られている。 本発明の周波数配置においては、分周数Ｎを増
加すると、動作周波数は減少する。 一般に分周数Ｎの設定は、通常の位相検波器を
使用した場合、 NL／NH＜1.5 にすべきである。これは次の理由による。 位相同期ループにおいて、一般に位相検波器
は、基準周波数と入力周波数が異なるとき、周波
数のビートを検出するが、その直流成分は、入力
周波数を基準周波数に引き戻すような極性とな
り、この信号をVCOにフイードバツクする。 すなわち、通常の位相検波器は、周波数弁別機
能を持つが、若し、入力周波数が、基準周波数の
整数倍又は整数の１の場合も、同様なハーモニツ
ク・ロツキングの作用をするので、分周数の変化
範囲が、上記関係式を満足しない場合、切換時の
急激に分周数の変化によつては誤動作をする恐れ
が生じる。 従つて、通常の位相弁別器の代りに、ハーモニ
ツク・ロツキングの動作を伴定防止した、適当な
周波数・位相弁別器を使用した場合は、NL／NHを 1.5以上に設定することができ、本装置では、と
くに前記の説明により非常に有効である。 なお、このような特別な周波数・位相弁別器の
代りに、通常の位相検波器と、VCOに対するプ
リセツト電圧発生回路を併用した場合も、NL／
NHの値の制限を取り除くことができる。この場
合は入力周波数が常に基準周波数の近くに切換わ
るので引込可能となる。 以下具体的設計例について説明する。 今、周波数シンセサイザの信号周波数として fput＝915.0〜936.0MHz を周波数間隔30KHzで発生させる場合を考える。
この場合、周波数配置を次の通りに設定する。 fp＝7.5MHz Ｋ＝250 fr＝30kHz Ｍ＝126 fR＝945MHz
線機用周波数シンセサイザの低雑音化とチヤンネ
ル切替時間の短縮を目的としたものである。 周波数シンセサイザは、基本的には電圧同調発
振器の発振周波数を可変分周器によつて逓降せし
め、水晶発振器の周波数と比較、制御することに
よつて、所望の周波数を安定に得ようとするもの
である。従来電圧同調発振器としては、パラクタ
ダイオードのキヤパシタンス変化を利用したもの
が用いられるが、切換時間を短縮するためにはル
ープゲインは大きくなければならず、ループゲイ
ンを大きくすると一般に周波数の下限で信号対雑
音比が低下する欠点を有していた。 したがつて本発明は従来の周波数シンセサイザ
を改良しチヤンネル切換時間の短縮と同時に信号
対雑音比が高い周波数シンセサイザを実現するこ
とを目的とする。 本発明は上記目的を達成するため、電圧同調発
振器の発振周波数と第１の基準周波数との差の周
波数の信号を周波数変換用ミクサで作り出し、前
記差信号周波数を可変分周器によつて分周させた
信号と第２の基準周波数との位相差を検出するこ
とによつて上記電圧同調発振器を制御する方式の
周波数シンセサイザにおいて、上記第１の基準周
波数を電圧同調発振器の周波数より高く設定し、
上記電圧同調発振器の周波数変調感度と上記可変
分周器の分周数の積をほぼ一定となるように設定
したものである。 以下、図面によつて本発明を詳細に説明する。
第１図は本発明が適用される周波数シンセサイザ
の一般的構成を示す図である。 電圧同調発振器（VCO）１の発振周波数fVは、
増幅器２を通つて一部は信号出力fputとして取り
出され、残部は、ダブルバランスミクサ３に加え
られ、基準周波数fRとの周波数差が、ダブルバラ
ンスドミクサ３の出力信号として得られる。基準
周波数fRは、水晶発振器４の発振周波数fOを逓倍
器５によつてＭ逓倍し、fVよりもやや大きい値に
設定する。 ダブルバランスドミクサ３は、不要スプリアス
信号を抑圧し、目的とする差の周波数成分のみを
抽出する回路である。この差の周波数の信号は、
可変分周器６において、制御信号に従い、Ｎ分の
１に分周され、位相比較器６によつて、チヤンネ
ル間隔に等しくなるところの基準周波数frと位相
比較され、その誤差信号が作られる。基準信号fr
は、水晶発振周波数fpを固定分周器８によつてＫ
分の１に分周したものである。位相比較器７の出
力信号は、適当に増幅されて低域通過フイルタ９
を通り、高域の雑音が除去され、電圧同調発振器
１を制御し、全体として位相同期ループ（PLL）
が構成される。 更に実際の構成においては位相比較器７と発振
器１との間には増巾器が挿入される。このような
周波数シンセサイザの位相同期動作については一
般に知られているのでその詳細な説明は省略す
る。 上記周波数シンセサイザのPLLの開ループ利
得は KV・K〓・１／Ｎ・Ａ で表わされる。 ここに KV＝dfV／dV：VCO変調感度 K〓：位相比較器感度 Ｎ：分周数 Ａ：増巾器の利得 このような位相制御ループにおいて、周波数切
換時に所定の時間内に定常状態に達する。すなわ
ち引き込みを行なうためにはループ利得KVK〓／ＮＡ が一定値以上である必要がある。一方上記制御ル
ープにおいて発生する雑音は変調感度と増幅器の
利得の積すなわちKV・Ａに比例する。また従来
の上記PLL回路では一般に動作が定常状態に達
したとき、その周波数関係は次式で与えられる。 fr＝fV−fR／Ｎ すなわち信号出力の周波数は、 fput＝fV＝fR＋Nfr となる。すなわち、分周数Ｎ（整数）の選択によ
つて、所望の周波数間隔frで、信号出力が得られ
る。 したがつて、引き込みのため一定のKV・K〓／ＮＡ を確保するためKV、K〓、Ｎを設定すると使用周
波数範囲のとくに周波数下端において、VCOの
周波数変調感度KVが大きくなり、信号出力に対
する雑音が増大することが知られている。また分
周数Ｎを変化させるとループ利得が変化するの
で、動作周波数の上端及び下端のループ利得の大
幅な変化を防ぐため、従来の周波数シンセサイザ
においては数Ｎを大きく設定して利得の変化を少
なくする方法がとられている。 本発明ではKV・１／Ｎの量が使用周波数範囲でほ ぼ一定となるように、KV、Ｎならびに第１図の
出力周波数fV、基準周波数fR、frを設定したこと
を特徴とする。すなわちKVはVCO用パラクタダ
イオードの特性に依存し、バイアス電圧が低い動
作点では、単位電圧当りの容量変化が大きくなる
ため、一般に下限の周波数で増大となり、バイア
ス電圧の高い場合には、上限の周波数で最少とな
る。したがつて、下限および上限における変調感
度KVLおよびKVHならびに分周数NLおよびNHを KVL／NL＝KVH／NH となるように設定することができる。ここで、こ
の条件を感立させるためには fr＝fR−fV／Ｎ すなわちfV＝fput＝fR−Nfrとなるように周波数を
設定することが必要である。なお、変調感度は、
バラクタダイオードを共振器に結合する容量値を
設定うることによつて設定できることは一般によ
く知られている。 本発明の周波数配置においては、分周数Ｎを増
加すると、動作周波数は減少する。 一般に分周数Ｎの設定は、通常の位相検波器を
使用した場合、 NL／NH＜1.5 にすべきである。これは次の理由による。 位相同期ループにおいて、一般に位相検波器
は、基準周波数と入力周波数が異なるとき、周波
数のビートを検出するが、その直流成分は、入力
周波数を基準周波数に引き戻すような極性とな
り、この信号をVCOにフイードバツクする。 すなわち、通常の位相検波器は、周波数弁別機
能を持つが、若し、入力周波数が、基準周波数の
整数倍又は整数の１の場合も、同様なハーモニツ
ク・ロツキングの作用をするので、分周数の変化
範囲が、上記関係式を満足しない場合、切換時の
急激に分周数の変化によつては誤動作をする恐れ
が生じる。 従つて、通常の位相弁別器の代りに、ハーモニ
ツク・ロツキングの動作を伴定防止した、適当な
周波数・位相弁別器を使用した場合は、NL／NHを 1.5以上に設定することができ、本装置では、と
くに前記の説明により非常に有効である。 なお、このような特別な周波数・位相弁別器の
代りに、通常の位相検波器と、VCOに対するプ
リセツト電圧発生回路を併用した場合も、NL／
NHの値の制限を取り除くことができる。この場
合は入力周波数が常に基準周波数の近くに切換わ
るので引込可能となる。 以下具体的設計例について説明する。 今、周波数シンセサイザの信号周波数として fput＝915.0〜936.0MHz を周波数間隔30KHzで発生させる場合を考える。
この場合、周波数配置を次の通りに設定する。 fp＝7.5MHz Ｋ＝250 fr＝30kHz Ｍ＝126 fR＝945MHz
【表】
すなわち、ミクサに加える基準周波数fRを
VCOの発振周波数より高くして、KV／Ｎの値
が、全周波数範囲でほぼ一定値になるようにKV
およびＮの値を選択すれば、目的を達成すること
ができる。例えば、表に示すようにバラクタダイ
オードの結合容量を適当に選ぶことによつて上限
と下限の変調感度を夫々1.8MHz／Ｖ、6MHz／Ｖ
に設定すると分周器Ｎはそれぞれ1000、300とす
ればKV／Ｎを上限、下限で３にすることができ
る。 本発明を適用しちた周波数シンセサイザの特徴
は、全周波数領域にわたり利得が一定である結
果、周波数切換時間に不揃を来たさず高速の応答
が可能である。 第２の特徴は、VCOの周波数変調感度KVの変
化を、可変分周数Ｎの値の設定によつて補償する
ため、Ｎの最大値が従来方式に比較して小さくす
ることができることである。これは分周数の選択
において、その出力周波数がシステム要求から定
まつているため、最大入力周波数が低くでき、Ｃ
−MOS可変分周器など低消費電力デバイスの使
用を可能にする利益が得られる。本実施例の場合
は、900MHz帯VCOの周波数範囲をを21MHzにわ
たり、30MHz動作のＣ−MOS可変分周器で制御
することが可能である。 第２図は本発明のプリセツト２を併用した実施
例であつて、周波数シンセサイザの信号対雑音比
と周波数切換時の応答特性をさらに改善すること
を目的としている。 第２図の回路構成は、第１図と同様であるが、
VCOにチヤンネル制御信号によつて、プリセツ
ト電圧を、加算器１１を介して与える点が異な
る。 第３図は、第２図のVCOのバイアス電圧Ｖ対
発振周波数fVを示すものである。プリセツト電圧
を与える場合は、その分割数に応じて、PLLに
要求される個々の同期周波数範囲が縮少されるの
で、位相比較器の出力、換言すればPLLの利得
を低減することができ、VCOに加わる雑音電圧
を小さくして信号対雑音比を改善することができ
る。 プリセツト電圧のステツプは、本方式の場合、
ループ利得または同期周波数範囲が全周波数で変
化しないので、VCOの電圧対周波数曲線から、
同じ周波数間隔を与える電圧に対応したものを与
えるのがもつとも好ましい設計基準となる。
VCOの発振周波数より高くして、KV／Ｎの値
が、全周波数範囲でほぼ一定値になるようにKV
およびＮの値を選択すれば、目的を達成すること
ができる。例えば、表に示すようにバラクタダイ
オードの結合容量を適当に選ぶことによつて上限
と下限の変調感度を夫々1.8MHz／Ｖ、6MHz／Ｖ
に設定すると分周器Ｎはそれぞれ1000、300とす
ればKV／Ｎを上限、下限で３にすることができ
る。 本発明を適用しちた周波数シンセサイザの特徴
は、全周波数領域にわたり利得が一定である結
果、周波数切換時間に不揃を来たさず高速の応答
が可能である。 第２の特徴は、VCOの周波数変調感度KVの変
化を、可変分周数Ｎの値の設定によつて補償する
ため、Ｎの最大値が従来方式に比較して小さくす
ることができることである。これは分周数の選択
において、その出力周波数がシステム要求から定
まつているため、最大入力周波数が低くでき、Ｃ
−MOS可変分周器など低消費電力デバイスの使
用を可能にする利益が得られる。本実施例の場合
は、900MHz帯VCOの周波数範囲をを21MHzにわ
たり、30MHz動作のＣ−MOS可変分周器で制御
することが可能である。 第２図は本発明のプリセツト２を併用した実施
例であつて、周波数シンセサイザの信号対雑音比
と周波数切換時の応答特性をさらに改善すること
を目的としている。 第２図の回路構成は、第１図と同様であるが、
VCOにチヤンネル制御信号によつて、プリセツ
ト電圧を、加算器１１を介して与える点が異な
る。 第３図は、第２図のVCOのバイアス電圧Ｖ対
発振周波数fVを示すものである。プリセツト電圧
を与える場合は、その分割数に応じて、PLLに
要求される個々の同期周波数範囲が縮少されるの
で、位相比較器の出力、換言すればPLLの利得
を低減することができ、VCOに加わる雑音電圧
を小さくして信号対雑音比を改善することができ
る。 プリセツト電圧のステツプは、本方式の場合、
ループ利得または同期周波数範囲が全周波数で変
化しないので、VCOの電圧対周波数曲線から、
同じ周波数間隔を与える電圧に対応したものを与
えるのがもつとも好ましい設計基準となる。
第１図および第２図は本発明による周波数シン
セサイザの実施例の構成を示すブロツク図、第３
図は電圧同調発振器の周波数特性図である。 １……電圧同調発振器、２……増幅器、３……
バランスミクサ、４……水晶発振器、５……逓倍
器、６……可変分周器、７……位相比較器、……
低域通過フイルタ。
セサイザの実施例の構成を示すブロツク図、第３
図は電圧同調発振器の周波数特性図である。 １……電圧同調発振器、２……増幅器、３……
バランスミクサ、４……水晶発振器、５……逓倍
器、６……可変分周器、７……位相比較器、……
低域通過フイルタ。
Claims (1)
- １ 電圧同調発振器の発振周波数fVと、第１の基
準周波数fRとの差の周波数の信号を周波数変換用
ミクサで作り出し、前記差信号周波数を可変分周
器によつてＮ分周させた信号と第２の基準周波数
frとの位相差を検出することによつて電圧同調発
振器を制御する方式の周波数シンサセイザにおい
て、上記第１の基準周波数fRを上記電圧同調発振
器の周波数fVより高くかつfV＝fR−Nfrに設定し、
上記電圧同調発振器の周波数変調感度KVと上記
可変分周器の分周数Ｎを周波数シンセサイザの動
作周波数範囲でKV／Ｎがほぼ一定となるように
設定されて構成されたことを特徴とする周波数シ
ンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162869A JPS5795727A (en) | 1981-10-14 | 1981-10-14 | Frequency synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162869A JPS5795727A (en) | 1981-10-14 | 1981-10-14 | Frequency synthesizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5795727A JPS5795727A (en) | 1982-06-14 |
| JPS6355814B2 true JPS6355814B2 (ja) | 1988-11-04 |
Family
ID=15762804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56162869A Granted JPS5795727A (en) | 1981-10-14 | 1981-10-14 | Frequency synthesizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5795727A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0361891A (ja) * | 1989-07-29 | 1991-03-18 | Toshiba Lighting & Technol Corp | 人体感知装置 |
| WO2012031684A1 (de) * | 2010-08-22 | 2012-03-15 | Krohne Messtechnik Gmbh | Schaltungsanordnung zur erzeugung von eine breitbandige frequenzrampe bildenden hochfrequenten ausgangssignalen |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023961A (ja) * | 1973-07-04 | 1975-03-14 | ||
| JPS5355908A (en) * | 1976-10-29 | 1978-05-20 | Nippon Precision Circuits | Phase locked loop frequency synthesizer |
-
1981
- 1981-10-14 JP JP56162869A patent/JPS5795727A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5795727A (en) | 1982-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| JP3001735B2 (ja) | 位相同期ループ周波数シンセサイザ | |
| US5015971A (en) | Frequency agile microwave signal generator | |
| US5150078A (en) | Low noise fine frequency step synthesizer | |
| US4720688A (en) | Frequency synthesizer | |
| EP0583804B1 (en) | A phase locked loop circuit | |
| US7180377B1 (en) | Method and apparatus for a hybrid phase lock loop frequency synthesizer | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| EP0622904B1 (en) | PLL circuit having a multiloop, and FM receiving method and apparatus able to utilize the same | |
| JPS62260429A (ja) | 高周波数シンセサイザ− | |
| US7038507B2 (en) | Frequency synthesizer having PLL with an analog phase detector | |
| US4459560A (en) | Plural phase locked loop frequency synthesizer | |
| JPS6355814B2 (ja) | ||
| JPH0918796A (ja) | テレビジョン信号受信装置 | |
| US5221911A (en) | Receiver having pll frequency synthesizer with rc loop filter | |
| US5239271A (en) | Microwave synthesizer | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| JPH0459808B2 (ja) | ||
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPH0156580B2 (ja) | ||
| US5459431A (en) | Frequency/phase analog detector and its use in a phase-locked loop | |
| JPS6238352Y2 (ja) | ||
| JPH10107628A (ja) | 周波数シンセサイザ | |
| WO2000014882A1 (en) | Frequency synthesizers | |
| JPS59191921A (ja) | チユ−ナにおける発振周波数制御回路 |