JPH10111344A - ゲートアレイ用テスト信号選択路 - Google Patents

ゲートアレイ用テスト信号選択路

Info

Publication number
JPH10111344A
JPH10111344A JP8263240A JP26324096A JPH10111344A JP H10111344 A JPH10111344 A JP H10111344A JP 8263240 A JP8263240 A JP 8263240A JP 26324096 A JP26324096 A JP 26324096A JP H10111344 A JPH10111344 A JP H10111344A
Authority
JP
Japan
Prior art keywords
signal
circuit
selection
gate array
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8263240A
Other languages
English (en)
Inventor
Toshiyuki Kamata
敏幸 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8263240A priority Critical patent/JPH10111344A/ja
Publication of JPH10111344A publication Critical patent/JPH10111344A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ゲートアレイの実際の動作時には消費電力を
低減させ、なおかつゲートアレイの故障検出率、パッケ
ージのサイズをかえることのない低消費電力型のゲート
アレイ用テスト信号選択回路を提供する。 【解決手段】 ゲートアレイの故障検出時に目的の回路
のテスト信号を取り出すテスト信号選択回路であって、
選択信号から目的の回路のテスト信号を選択するための
セレクト信号生成回路4と、実際の動作時にセレクト信
号の次の回路への供給をマスクするためのマスク手段
と、入力されるテスト信号,セレクト信号に基づき、目
的のテスト信号を選択するための選択回路6と、テスト
信号と実際の動作時に外部に出力する信号を制御信号に
基づいて出力するの出力セレクタ7とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ゲートアレイに用
いられるテスト信号選択回路に関し、特に、低消費電力
型のゲートアレイ用テスト信号選択路に関する。
【0002】
【従来の技術】図3は、従来のゲートアレイに用いられ
るテスト信号選択回路の一例を示すブロック図である。
図3を参照すると、セレクト信号生成回路14は、ゲー
トアレイ(図示せず)内のある特定のアドレスのレジス
タ13から供給される選択信号e,fからセレクト信号
を生成して、セレクト信号g、h,i,jのうちのいず
れか1つに出力する。
【0003】選択回路16は、ゲートアレイ内の周辺回
路A11の動作中に供給される周辺回路Aテスト信号
a,bと、同じくゲートアレイ内の周辺回路B12の動
作中に供給される周辺回路Bテスト信号c,dとのう
ち、いずれか1つをセレクト信号g,h,i,jの状態
によってテスト信号lに出力する。出力セレクタ17
は、実際に動作するとき、外部に出力される外部出力信
号kと、選択回路16から供給されるテスト信号lとの
いずれか1つを、レジスタ13から供給される外部出力
選択信号nの状態によって出力信号mとして出力する。
【0004】ここで、レジスタ13は、ゲートアレイの
故障検出時のみアクセスされるアドレスを有しており、
また、セレクト信号生成回路14は、選択信号e,fが
ともに“L”のとき、セレクト信号gが出力されるもの
とし、選択回路16は、セレクト信号g,h,i,jの
うちのセレクト信号gのみが“H”のとき周辺回路Aテ
スト信号aをテスト信号lに出力するものとする。
【0005】次に、ゲートアレイが実際に動作するとき
のテスト信号選択回路択回路の動作について説明する。
【0006】実際の動作時には、レジスタ13はアクセ
スされないので、選択信号e,fはともに“L”であ
る。そのとき、セレクト信号生成回路14はセレクト信
号を生成し、セレクト信号gに“H”を出力する。そう
すると、選択回路16では、ゲートアレイの実際の動作
中に動作する周辺回路A11から出力される周辺回路A
テスト信号a,b、およびゲートアレイの実際の動作中
に動作する周辺回路B12から出力される周辺回路Bテ
スト信号c,dのうちから周辺回路Aテスト信号aをテ
スト信号lとして出力セレクタ17に出力する。
【0007】本来、ゲートアレイ用テスト信号選択路
は、ゲートアレイの故障検出時のみ動作すればよく、実
際の動作時には動作しなくても問題ない回路であるた
め、消費電力の低減という観点から見れば、ゲートアレ
イの実際の動作時には、選択回路16は動作しないほう
が好ましい。
【0008】ところで、低消費電力回路に関しては、こ
れまでに数々の提案がなされてきたが、例えば、特開平
7−28549号公報には、低消費電力のマイクロコン
ピュータに係る技術が開示されている。このマイクロコ
ンピュータは、内部の周辺回路の使用・不使用を外部端
子で設定を行うことにより、不使用の周辺回路に信号の
供給を停止する手段を提案している。
【0009】さらに、特開平4−123116号公報に
は、低消費電力型のデータ処理のモード切替回路が開示
されている。ここでは、データ処理回路に入力するクロ
ックを制御信号を用いて制御し、選択されたデータ処理
回路のみにクロック信号を供給することにより消費電力
の低減をはかっている。
【0010】
【発明が解決しようとする課題】従来、ゲートアレイに
おいては、テスト信号選択回路は故障検出時のみ動作す
ればよく、実際の動作時には動作する必要はないが、動
作中にもセレクト信号の影響によりテスト信号選択回路
が動作するため、消費電力が増大するという問題があ
る。
【0011】次に、ゲートアレイのパッケージサイズが
大きくなってしまう可能性があることである。この理由
は、例えば、特開平7−28549号公報に記載された
回路によると、使用・不使用の選択を外部端子で行って
いる。これをゲートアレイにおいて用いた場合、テスト
信号選択回路の数が多くなると、外部端子を増やさなけ
ればならず、そうすると、パッケージのサイズを大きく
する必要が生じてくる。また、特開平4−123116
号公報に記載の方式では、制御信号によっていずれか一
方の回路が必ず選択されるが、この方式では上述した問
題点の解決にはならない。
【0012】上述した問題点の解決するもっとも簡単な
方法は、自然発生するセレクト信号によって選択される
テスト信号の接続を避けることである。しかし、テスト
信号の数が多いときにそのようなことをすると、接続で
きないテスト信号が生じるため、逆にゲートアレイの故
障検出率を低下させる恐れがある。
【0013】本発明の目的は、ゲートアレイの故障検出
率を下げることなく、かつ外部端子を増やすことなく、
さらには、実際にゲートアレイが動作するときには、そ
の動作を停止することにより、消費電力を低減できるゲ
ートアレイ用のテスト信号選択回路を提供することにあ
る。
【0014】
【課題を解決するための手段】本発明は、ゲートアレイ
内の故障検出に用いるテスト信号選択回路であって、ゲ
ートアレイの故障検出時に選択信号を出力するレジスタ
と、前記選択信号から目的の回路のテスト信号を選択す
るためのセレクト信号を生成するセレクト信号生成回路
と、前記テスト信号および前記セレクト信号から目的の
テスト信号を選択して出力する選択回路と、実際に動作
する際に外部に出力される外部出力信号と前記選択回路
から出力する前記テスト信号のいずれ1つを前記レジス
タから供給される外部出力選択信号の状態によって出力
信号としてに出力する出力セレクタとを備えるゲートア
レイ用テスト信号選択回路において、前記ゲートアレイ
の設定により前記セレクト信号を必要なときのみ次の回
路に送出するマスク手段と、前記レジスタに前記マスク
手段の動作を解除するマスク解除信号を生成する機能を
有し、前記ゲートアレイの動作中には前記選択回路の動
作を停止させるようにしたことを特徴とする。
【0015】また、前記マスク手段は、論理積回路を含
み、この論理積回路は、前記マスク解除信号と前記セレ
クト信号の1つをを入力し、再セレクト信号として前記
選択回路に出力してもよく、前記マスク解除信号と前記
目的の回路のテスト信号とを入力し、再セレクト信号と
して前記選択回路に出力してもよい。
【0016】これにより、ゲートアレイの故障検出時に
は、ゲートアレイはテストモードに設定されるので、そ
れによりマスク手段の設定が解除され、セレクト信号が
出力されるので選択回路が動作し、一方実際の動作時に
は、ゲートアレイはテストモードでないので、マスク手
段によりセレクト信号が出力されないため、選択回路の
動作が停止する。これにより、選択回路は故障検出時の
み動作し、実際の動作中は動作を中断するため消費電力
を低減できる。
【0017】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
【0018】図1は、本発明の実施の形態を示すブロッ
ク図である。図1を参照すると、本実施例のゲートアレ
イ用テスト信号選択路は、ゲートアレイ(図示せず)内
のある特定のアドレスのレジスタ3から供給される選択
信号e,fからセレクト信号を生成し、セレクト信号
g,h,i,jのうちいずれか1つに出力するセレクト
信号生成回路4と、レジスタ3からマスク解除信号oが
供給されない限り、セレクト信号gを再セレクト信号p
に出力するのをマスクする論理積回路(以下、アンドゲ
ートという)5と、ゲートアレイ内の周辺回路Aの動作
中に供給される、周辺回路Aテスト信号a,bと、同じ
くゲートアレイ内の周辺回路Bの動作中に供給される周
辺回路Bテスト信号c,dとのうちいずれか1つを、セ
レクト信号生成回路4から供給されるセレクト信号h,
i,jまたはアンドゲート5から供給される再セレクト
信号pの状態によって、テスト信号lに出力する選択回
路6と、実際に動作するとき外部に出力される外部出力
信号kと選択回路6から供給されるテスト信号lとのい
ずれか1つを、レジスタ3から供給される外部出力選択
信号nの状態によって出力信号mに出力する出力セレク
タ7とを備えている。
【0019】なお、セレクト信号生成回路4は、入力さ
れる選択信号の本数をn本とすると、セレクト信号の出
力本数は(2のn乗)本であり、実際に動作するとき
は、そのうちの1つにセレクト信号が出力される。
【0020】また、セレクト信号生成回路4から出力す
るセレクト信号は、レジスタ3から供給される選択信号
e,fがともに“L”のときはセレクト信号gに出力さ
れ、選択信号eが“L”でかつ選択信号fが“H”のと
きはセレクト信号hに出力され、選択信号eが“H”で
かつ選択信号fが“L”のときはセレクト信号iに出力
される。そして、選択信号e,fがともに“H”のとき
は、セレクト信号はセレクト信号jに出力される。
【0021】次に、選択回路6は、アンドゲート5から
供給される再セレクト信号p、およびセレクト信号生成
回路4から供給されるセレクト信号h,i,jにおい
て、再セレクト信号pのみが“H”のときは、周辺回路
Aテスト信号aをテスト信号lに出力し、セレクト信号
hのみが“H”のときは周辺回路Aテスト信号bをテス
ト信号lに出力し、セレクト信号iのみが“H”のとき
は、周辺回路Bテスト信号cをテスト信号lに出力し、
セレクト信号jのみが“H”のときは、周辺回路Bテス
ト信号dをテスト信号lに出力する。
【0022】さらに、出力セレクタ7では、レジスタ3
から供給される外部出力選択信号nが“L”のときは、
外部出力信号kを出力信号mに出力し、外部出力選択信
号nが“H”のときは、テスト信号lを出力信号mに出
力する。
【0023】次に、本発明の実施例の動作について詳細
に説明する。
【0024】図1を参照すると、まず、ゲートアレイの
故障検出を行う際には、ゲートアレイはテストモードと
なるため、ゲートアレイ内のある特定のアドレスのレジ
スタ3はテストモードの設定がされる。このとき、レジ
スタから出力されるマスク解除信号o,外部出力選択信
号nはいずれも“H”になる。ここで、例えば、周辺回
路Aテスト信号aの故障検出を行う際には、レジスタの
設定により選択信号e,fをともに“L”にする。
【0025】そうすると、セレクト信号生成回路4では
セレクト信号が生成され、セレクト信号gとして出力さ
れる。そして、マスク解除信号oはすでに“H”になっ
ているので、アンドゲート5はセレクト信号gを再セレ
クト信号pに出力する。その結果、選択回路6は周辺回
路Aテスト信号aをテスト信号lとして出力する。ま
た、出力セレクタ7は外部出力選択信号nが“H”のた
め、テスト信号1を出力信号mに出力する。これによ
り、周辺回路Aテスト信号aを監視することができ、故
障検出が可能となる。
【0026】次に、実際の動作中では、ゲートアレイは
テストモードでないため、ゲートアレイ内のある特定の
アドレスのレジスタ3にアクセスされることはない。す
なわち、レジスタ3から出力されるマスク解除信号o、
選択信号e,f、外部出力選択信号nはいずれも“L”
になる。このとき、セレクト信号生成回路4は選択信号
e,fがともに“L”のため、セレクト信号gが出力さ
れる。しかし、マスク解除信号oは“L”のため、アン
ドゲート5はセレクト信号gが再セレクト信号pとして
出力することはなく、実際の動作中に選択回路6が動作
することはない。
【0027】次に、本発明の一実施の別の形態について
図面を参照して詳細に説明する。
【0028】図2は、本発明のゲートアレイ用テスト信
号選択路の第2の実施例を示すブロック図である。図1
に示す第1の実施例の構成と比較すると、第2の実施例
のアンドゲート5aは、第1の実施例においてはセレク
ト信号gとマスク解除信号oの論理積をとっているのに
対し、第2の実施例では、周辺回路Aテスト信号aとマ
スク解除信号oとの論理積をとっているところが異って
いる。
【0029】このときも故障検出の際には、ゲートアレ
イをテストモードにすることにより、マスク解除信号o
が“H”になるので、周辺回路Aテスト信号aは周辺回
路Aテスト信号pに出力され、以下、第1の実施例同様
に、周辺回路Aテスト信号aを監視することができる。
【0030】また、実際の動作中においては、ゲートア
レイはテストモードでないため、マスク解除信号oは
“L”になるので、アンドゲート5aは周辺回路Aテス
ト信号aを周辺回路Aテスト信号pに出力しないので、
第1の実施例同様に、選択回路6は動作しない。
【0031】ただし、第2の実施例の場合においては、
テスト信号が別の周辺回路の入力になっている場合に
は、その周辺回路も動作しなくなくなるため、テスト信
号選択回路のみにテスト信号が接続されるような周辺回
路にのみに使用できる。
【0032】
【発明の効果】以上説明したように、本発明のゲートア
レイ用テスト信号選択路は、自然発生していたセレクト
信号をマスク手段により、必要なときのみ次の回路に出
力できるため、ゲートアレイの実際の動作中には、選択
回路の動作を止めることができ、消費電力の低減がはか
れるという効果がある。
【0033】また、上述した効果を実現するためのマス
ク手段が比較的簡単に構成でき、かつゲートアレイ内の
レジスタのテストモード設定用のアドレスに1ビット信
号を増やせばよく、マスク手段により自然発生するセレ
クト信号により、選択されるテスト信号をその箇所に接
続しないといった事態を避けられるため、故障検出率を
低下させることもなく、また、新たに外部端子を増設す
ることなく実現できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態をを示すブロック図であ
る。
【図2】本発明の一実施の別の形態を示すブロック図で
ある。
【図3】従来のゲートアレイ用テスト信号選択路の一例
を示すブロック図である。
【符号の説明】
1,11 周辺回路A 2,12 周辺回路B 3,13 セレクト信号選択回路 4,14 電源回路 5,5a アンドゲート 6,16 選択回路 7,17 出力セレクタ a,b,q 周辺回路Aテスト信号 c,d 周辺回路Bテスト信号 e,f 選択信号 g,f,i,j セレクト信号 k 外部出力信号 l テスト信号 m 出力信号 n 外部出力選択信号 o マスク解除信号 p 再セレクト信号

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ゲートアレイ内の故障検出に用いるテス
    ト信号選択回路であって、ゲートアレイの故障検出時に
    選択信号を出力するレジスタと、前記選択信号から目的
    の回路のテスト信号を選択するためのセレクト信号を生
    成するセレクト信号生成回路と、前記テスト信号および
    前記セレクト信号から目的のテスト信号を選択して出力
    する選択回路と、実際に動作する際に外部に出力される
    外部出力信号と前記選択回路から出力する前記テスト信
    号のいずれ1つを前記レジスタから供給される外部出力
    選択信号の状態によって出力信号としてに出力する出力
    セレクタとを有するゲートアレイ用テスト信号選択路に
    おいて、 前記ゲートアレイの設定により前記セレクト信号を必要
    なときのみ次の回路に送出するマスク手段と、前記マス
    ク手段の動作を解除するためのマスク解除信号を生成す
    るマスク解除信号生成手段とを備え、前記ゲートアレイ
    の動作中には前記選択回路の動作を停止させるようにし
    たことを特徴とするゲートアレイ用テスト信号選択路。
  2. 【請求項2】 前記マスク手段は、前記マスク解除信号
    と前記セレクト信号の1つを入力し、再セレクト信号と
    して前記選択回路に出力することを特徴とする請求項1
    記載のゲートアレイ用テスト信号選択路。
  3. 【請求項3】 前記マスク手段は、前記マスク解除信号
    と前記目的の回路のテスト信号とを入力し、再セレクト
    信号として前記選択回路に出力することを特徴とする請
    求項1記載のゲートアレイ用テスト信号選択路。
  4. 【請求項4】 前記マスク手段が、論理積回路からなる
    ことを特徴とする請求項1から3のいずれか1項記載の
    ゲートアレイ用テスト信号選択路。
JP8263240A 1996-10-03 1996-10-03 ゲートアレイ用テスト信号選択路 Pending JPH10111344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8263240A JPH10111344A (ja) 1996-10-03 1996-10-03 ゲートアレイ用テスト信号選択路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8263240A JPH10111344A (ja) 1996-10-03 1996-10-03 ゲートアレイ用テスト信号選択路

Publications (1)

Publication Number Publication Date
JPH10111344A true JPH10111344A (ja) 1998-04-28

Family

ID=17386729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8263240A Pending JPH10111344A (ja) 1996-10-03 1996-10-03 ゲートアレイ用テスト信号選択路

Country Status (1)

Country Link
JP (1) JPH10111344A (ja)

Similar Documents

Publication Publication Date Title
JPH09147548A (ja) ディラム
US6147537A (en) Reset circuit for flipflop
KR100448218B1 (ko) 이중화 보드 시스템 및 그의 이중화 보드 절체 방법
JP3141472B2 (ja) 切替制御方式
US7058842B2 (en) Microcontroller with multiple function blocks and clock signal control
KR100278703B1 (ko) 교환기에서 디바이스 액세스 버스 이중화 제어회로
JPS6316316A (ja) リセツト装置
JP3288114B2 (ja) マイクロコンピュータ
JPH01194014A (ja) クロック切換装置
JP3463055B2 (ja) 遅延特性モニタ回路
KR100281121B1 (ko) 마이크로 프로세서
JP2003066106A (ja) 半導体装置
JP3045002B2 (ja) 集積回路のモード設定回路
JPS6214521A (ja) 論理回路
JPH08242271A (ja) 系切替え装置
JPH10312229A (ja) 電源制御装置
JPH0553829A (ja) マイクロコンピユータ
JPS5935244A (ja) 擬似障害発生装置
JP2002358211A (ja) Asic内部レジスタ切替回路
JPH04172833A (ja) バス伝送方式
JP2002526962A (ja) データ信号を処理する回路
JPH0312326B2 (ja)
JPH0512458A (ja) 1チツプマイクロコンピユータ
JPH08286942A (ja) 半導体回路装置
JPH04346084A (ja) テスト回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000201