JPH0312326B2 - - Google Patents
Info
- Publication number
- JPH0312326B2 JPH0312326B2 JP58005851A JP585183A JPH0312326B2 JP H0312326 B2 JPH0312326 B2 JP H0312326B2 JP 58005851 A JP58005851 A JP 58005851A JP 585183 A JP585183 A JP 585183A JP H0312326 B2 JPH0312326 B2 JP H0312326B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- self
- information processing
- signal
- supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Description
【発明の詳細な説明】
本発明は、情報処理装置におけるクロツク供給
制御方式に関する。
制御方式に関する。
従来のクロツク供給方式の二重化装置の例を第
１図に示す。
１図に示す。
第１図において、両情報処理装置＃０，＃１の
クロツク供給回路は全く同一の回路構成であり、
１，２１はクロツク供給源を決定するセツト、リ
セツト端子のみを有するフリツプフロツプ（以下
「クロツクセルフFF」と略す。）、２，３，２２，
２３は論理積ゲート、４，５，６，２４，２５，
２６は論理和ゲート、７，２７はクロツク発振
源、８，２８は外部より前記クロツクセルフFF
１，２１をセツトする信号、９，２９は図には表
わされていない周知の緊急制御回路よりクロツク
セルフFF１，２１をセツトする信号、１０，３
０は外部よりクロツクセルフFF１，２１をリセ
ツトする信号、１１，３１は前記緊急制御回路よ
りクロツクセルフFF１，２１をリセツトする信
号、１２，３２は論理和ゲート６，２６の出力よ
りクロツクセルフFF１，２１をリセツトする信
号、１３，３３は自装装置用クロツク供給信号、
１４，３４は他装置へクロツクを供給する交叉信
号、１５，３５は入力信号の否定を表わす記号で
ある。
クロツク供給回路は全く同一の回路構成であり、
１，２１はクロツク供給源を決定するセツト、リ
セツト端子のみを有するフリツプフロツプ（以下
「クロツクセルフFF」と略す。）、２，３，２２，
２３は論理積ゲート、４，５，６，２４，２５，
２６は論理和ゲート、７，２７はクロツク発振
源、８，２８は外部より前記クロツクセルフFF
１，２１をセツトする信号、９，２９は図には表
わされていない周知の緊急制御回路よりクロツク
セルフFF１，２１をセツトする信号、１０，３
０は外部よりクロツクセルフFF１，２１をリセ
ツトする信号、１１，３１は前記緊急制御回路よ
りクロツクセルフFF１，２１をリセツトする信
号、１２，３２は論理和ゲート６，２６の出力よ
りクロツクセルフFF１，２１をリセツトする信
号、１３，３３は自装装置用クロツク供給信号、
１４，３４は他装置へクロツクを供給する交叉信
号、１５，３５は入力信号の否定を表わす記号で
ある。
第１図において、通常は例えば第１クロツクセ
ルフFF１の出力が“１”のとき第２のクロツク
セルフFF２１の出力が“０”であり、情報処理
装置＃０内のクロツク発生源７のクロツクが各ゲ
ートを経て、各情報処理装置＃０，＃１の自装置
用クロツク供給信号１３，３３として供給され
る。第１のクロツクセルフFF１の出力が“０”
であり第２のクロツクセルフFF２１の出力が
“１”であるときは、情報処理装置＃１内のクロ
ツク発生源２７のクロツクが供給される。
ルフFF１の出力が“１”のとき第２のクロツク
セルフFF２１の出力が“０”であり、情報処理
装置＃０内のクロツク発生源７のクロツクが各ゲ
ートを経て、各情報処理装置＃０，＃１の自装置
用クロツク供給信号１３，３３として供給され
る。第１のクロツクセルフFF１の出力が“０”
であり第２のクロツクセルフFF２１の出力が
“１”であるときは、情報処理装置＃１内のクロ
ツク発生源２７のクロツクが供給される。
ところが、各情報処理装置＃０，＃１のクロツ
ク供給用電源を投入する場合、使用している集積
回路の特性によりクロツクセルフFF１，２１が
電源投入時にセツトする場合とセツトしない場合
がある。
ク供給用電源を投入する場合、使用している集積
回路の特性によりクロツクセルフFF１，２１が
電源投入時にセツトする場合とセツトしない場合
がある。
第１，第２クロツクセルフFF１，２１が共に
セツトする場合は、情報処理装置＃０へのクロツ
ク供給は、第１のクロツクセルフFF１の出力が
“１”であるため、クロツク発振源７のクロツク
は論理積ゲート２のゲート条件を満足し、論理和
ゲート４を経由して、自装置用クロツク供給信号
１３として供給される。一方、情報処理装置＃１
へのクロツク供給は、第２のクロツクセルフFF
２１の出力が“１”であるため、クロツク発振源
２７のクロツクは論理積ゲート２２のゲート条件
を満足して、論理和ゲート２４を経由して自装置
用クロツク供給信号３３として供給される。この
ようなことから、各情報処理装置＃０，＃１で
は、各々自装置のクロツクを使用して動作するこ
とになり、各装置間のクロツクの相間関係が保証
されない。いるれか一つの装置のクロツクで動作
する条件に違反するので、外部よりどちらかのク
ロツクセルフFFをリセツトする必要ある。
セツトする場合は、情報処理装置＃０へのクロツ
ク供給は、第１のクロツクセルフFF１の出力が
“１”であるため、クロツク発振源７のクロツク
は論理積ゲート２のゲート条件を満足し、論理和
ゲート４を経由して、自装置用クロツク供給信号
１３として供給される。一方、情報処理装置＃１
へのクロツク供給は、第２のクロツクセルフFF
２１の出力が“１”であるため、クロツク発振源
２７のクロツクは論理積ゲート２２のゲート条件
を満足して、論理和ゲート２４を経由して自装置
用クロツク供給信号３３として供給される。この
ようなことから、各情報処理装置＃０，＃１で
は、各々自装置のクロツクを使用して動作するこ
とになり、各装置間のクロツクの相間関係が保証
されない。いるれか一つの装置のクロツクで動作
する条件に違反するので、外部よりどちらかのク
ロツクセルフFFをリセツトする必要ある。
第１，第２のクロツクセルフFF１，２１が共
にセツトされていない場合は、各情報処理装置
＃０，＃１間で互の相手装置のクロツクを使用し
動作するため、前述の第１，第２のクロツクセル
フFF１，２１が共にセツトする場合と同様の不
都合が発生する。
にセツトされていない場合は、各情報処理装置
＃０，＃１間で互の相手装置のクロツクを使用し
動作するため、前述の第１，第２のクロツクセル
フFF１，２１が共にセツトする場合と同様の不
都合が発生する。
本発明は、このような欠点を解決するために、
電源投入にクロツク供給源を唯一つに決定するよ
うにしたものである。すなわち二重化されたクロ
ツク供給源を持ち、いずれかのクロツクにより動
作させる情報処理装置のクロツク供給制御方式に
おいて、クロツク供給源を決定するクロツクセル
フFFを両系の情報処理装置に有し、自系の電源
回路で作成され電源出力安定後に発生する信号
と、他系のクロツクセルフFFの出力信号の論理
信号とを実質的に論理積し、その論理積の出力信
号を両系のクロツクセルフFFの入力信号として
加えることにより、クロツク供給源を唯一つに初
期設定することを特徴とするクロツク供給制御方
式である。
電源投入にクロツク供給源を唯一つに決定するよ
うにしたものである。すなわち二重化されたクロ
ツク供給源を持ち、いずれかのクロツクにより動
作させる情報処理装置のクロツク供給制御方式に
おいて、クロツク供給源を決定するクロツクセル
フFFを両系の情報処理装置に有し、自系の電源
回路で作成され電源出力安定後に発生する信号
と、他系のクロツクセルフFFの出力信号の論理
信号とを実質的に論理積し、その論理積の出力信
号を両系のクロツクセルフFFの入力信号として
加えることにより、クロツク供給源を唯一つに初
期設定することを特徴とするクロツク供給制御方
式である。
第２図は本発明を二重化情報処理装置へ適用し
た場合の回路例であり、第３図及び第４図は第２
図の動作を示すタイムチヤートである。第２図に
おいて、５２，８２は論理積ゲート、６１，９１
は電源回路で作成され電源出力安定後発生する信
号、６２，９２はクロツク供給出力決定信号の交
叉信号、６８，９８は入力信号の否定を表わす符
号である。その他の符号は、第１図のものと同様
のものである。
た場合の回路例であり、第３図及び第４図は第２
図の動作を示すタイムチヤートである。第２図に
おいて、５２，８２は論理積ゲート、６１，９１
は電源回路で作成され電源出力安定後発生する信
号、６２，９２はクロツク供給出力決定信号の交
叉信号、６８，９８は入力信号の否定を表わす符
号である。その他の符号は、第１図のものと同様
のものである。
第２図，第３図によつて、０側情報処理装置
＃０から先にクロツク供給用電源を投入した場合
に第１クロツクセルフFF１がその集積回路の特
性によりセツトし、次に１側情報処理装置＃１の
クロツク供給用電源を投入する場合について説明
する。時刻t0に０側情報処理装置＃０のクロツク
供給用電源を投入すると、その後時刻t1に第１の
クロツクセルフFF１がセツトする。この信号９
２は論理積ゲート２の一方の入力となり、また１
側情報処理装置＃１の論理積ゲート８２のクロツ
ク供給出力決定信号９２の“１”が反転して
“０”で入力する。時刻t0，t1の後の時刻t2に１側
情報処理装置＃１のクロツク供給用電源を投入す
ると、すでに論理積ゲート８２の一方の入力はク
ロツク供給出力決定信号９２が反転された“０”
になつており、時刻t2の後の時刻t3に１側情報処
理装置＃１のクロツク供給用電源回路で作成され
電源出力安定後発生する信号９１が前記論理積ゲ
ート８２の一方の入力との論理積をとることによ
り出力“０”となる。したがつて、論理和ゲート
２５を経由しては、第２のクロツクセルフFF２
１をセツトすることができない。時刻t3では、０
側及び１側情報処理装置＃０，＃１へのクロツク
供給は、０側のクロツク発振源７からされる。
＃０から先にクロツク供給用電源を投入した場合
に第１クロツクセルフFF１がその集積回路の特
性によりセツトし、次に１側情報処理装置＃１の
クロツク供給用電源を投入する場合について説明
する。時刻t0に０側情報処理装置＃０のクロツク
供給用電源を投入すると、その後時刻t1に第１の
クロツクセルフFF１がセツトする。この信号９
２は論理積ゲート２の一方の入力となり、また１
側情報処理装置＃１の論理積ゲート８２のクロツ
ク供給出力決定信号９２の“１”が反転して
“０”で入力する。時刻t0，t1の後の時刻t2に１側
情報処理装置＃１のクロツク供給用電源を投入す
ると、すでに論理積ゲート８２の一方の入力はク
ロツク供給出力決定信号９２が反転された“０”
になつており、時刻t2の後の時刻t3に１側情報処
理装置＃１のクロツク供給用電源回路で作成され
電源出力安定後発生する信号９１が前記論理積ゲ
ート８２の一方の入力との論理積をとることによ
り出力“０”となる。したがつて、論理和ゲート
２５を経由しては、第２のクロツクセルフFF２
１をセツトすることができない。時刻t3では、０
側及び１側情報処理装置＃０，＃１へのクロツク
供給は、０側のクロツク発振源７からされる。
次に、第２図，第４図によつて、０側情報処理
装置＃０から先にクロツク供給用電源を投入した
ときに、第１のクロツクセルフFF１がその集積
回路の特性によりセツトしない場合について説明
する。時刻t0に０側のクロツク供給用電源を投入
しても信号９２は“０”となつており、その後時
刻t2に１側情報処理装置＃１のクロツク供給用電
源を投入した場合、すでに論理積ゲート８２のク
ロツク供給出力決定信号９２の“０”が反転して
“１”で入力しているため、時刻t2の後の時刻t3
にクロツク供給用電源回路で作成され電源出力安
定後発生する信号９１が前記論理積ゲート８２の
他方の入力に加えられると、論理和ゲート２５を
経由して第２のクロツクセルフFF２１をセツト
する。このセツトの信号は０側の論理積ゲート５
２のゲート条件を成立させないめ、第１のクロツ
クセルフFF１は依然リセツト状態を維持し続け
る。従つて、時刻t3では、０側及び１側情報処理
装置＃０，＃１へのクロツク供給は１側のクロツ
ク発振源２７からされる。
装置＃０から先にクロツク供給用電源を投入した
ときに、第１のクロツクセルフFF１がその集積
回路の特性によりセツトしない場合について説明
する。時刻t0に０側のクロツク供給用電源を投入
しても信号９２は“０”となつており、その後時
刻t2に１側情報処理装置＃１のクロツク供給用電
源を投入した場合、すでに論理積ゲート８２のク
ロツク供給出力決定信号９２の“０”が反転して
“１”で入力しているため、時刻t2の後の時刻t3
にクロツク供給用電源回路で作成され電源出力安
定後発生する信号９１が前記論理積ゲート８２の
他方の入力に加えられると、論理和ゲート２５を
経由して第２のクロツクセルフFF２１をセツト
する。このセツトの信号は０側の論理積ゲート５
２のゲート条件を成立させないめ、第１のクロツ
クセルフFF１は依然リセツト状態を維持し続け
る。従つて、時刻t3では、０側及び１側情報処理
装置＃０，＃１へのクロツク供給は１側のクロツ
ク発振源２７からされる。
以上説明したように本発明によれば、クロツク
セルフFFに用いている電子回路の電源投入時の
特性によらず、各情報処理装置へ供給されるクロ
ツク源が必ず唯一つに決定されるので、外部より
初期設定をしなくともよく、電源投入時より情報
処理装置が安定して動作する利点がある。
セルフFFに用いている電子回路の電源投入時の
特性によらず、各情報処理装置へ供給されるクロ
ツク源が必ず唯一つに決定されるので、外部より
初期設定をしなくともよく、電源投入時より情報
処理装置が安定して動作する利点がある。
第１図は従来のクロツク供給方式の回路例、第
２図は本発明を説明するめの回路例、第３図，第
４図は第２のタイムチヤートの例である。１，２
１……クロツクセルフFF、２，３，２２，２３，
５２，８２……論理積ゲート、４，５，６，２
４，２５，２６……論理和ゲート、７，２７……
クロツク発振源、６１，９１……クロツク供給用
電源の出力安定後に発生する信号、６２，９２…
…クロツク供給出力決定信号。
２図は本発明を説明するめの回路例、第３図，第
４図は第２のタイムチヤートの例である。１，２
１……クロツクセルフFF、２，３，２２，２３，
５２，８２……論理積ゲート、４，５，６，２
４，２５，２６……論理和ゲート、７，２７……
クロツク発振源、６１，９１……クロツク供給用
電源の出力安定後に発生する信号、６２，９２…
…クロツク供給出力決定信号。
Claims (1)
- 【特許請求の範囲】 １ 二重化されたクロツク供給源を持ち、いずれ
かのクロツクにより動作させる情報処理装置のク
ロツク供給制御方式において、 クロツク供給源を決定するクロツクセルフFF
を両系の情報処理装置に有し、 自系の電源回路で作成され電源出力安定後に発
生する信号と、他系のクロツクセルフFFの出力
信号の論理信号とを実質的に論理積し、 その論理積の出力信号を両系のクロツクセルフ
FFの入力信号として加えることにより、クロツ
ク供給源を唯一つに初期設定することを特徴とす
るクロツク供給制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP585183A JPS59132023A (ja) | 1983-01-19 | 1983-01-19 | クロツク供給制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP585183A JPS59132023A (ja) | 1983-01-19 | 1983-01-19 | クロツク供給制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59132023A JPS59132023A (ja) | 1984-07-30 |
| JPH0312326B2 true JPH0312326B2 (ja) | 1991-02-20 |
Family
ID=11622492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP585183A Granted JPS59132023A (ja) | 1983-01-19 | 1983-01-19 | クロツク供給制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59132023A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008190762A (ja) * | 2007-02-02 | 2008-08-21 | Daikin Ind Ltd | 熱交換装置用ケース及び熱交換装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5171647A (ja) * | 1974-12-18 | 1976-06-21 | Hitachi Ltd | Kurotsukusentakuhoshiki |
-
1983
- 1983-01-19 JP JP585183A patent/JPS59132023A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59132023A (ja) | 1984-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5793227A (en) | Synchronizing logic avoiding metastability | |
| KR850005116A (ko) | 데이타 프로세싱 시스템 | |
| KR0181720B1 (ko) | 고속 동기형 논리 데이타 래치 장치 | |
| JPH10208469A (ja) | 半導体メモリ装置 | |
| US6624681B1 (en) | Circuit and method for stopping a clock tree while maintaining PLL lock | |
| JPH0312326B2 (ja) | ||
| US6160422A (en) | Power saving clock buffer | |
| JPS638493B2 (ja) | ||
| EP0601539A2 (en) | Communication apparatus with low power consumption | |
| KR0165207B1 (ko) | 마이크로 콘트롤러의 전력소비를 감소시키는 모듈별 슬립모드 제어회로 | |
| KR850004669A (ko) | 연산 기능 회로 내의 선택 및 로킹회로 | |
| JP2818417B2 (ja) | スタティックフリップフロップ回路 | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JP2690615B2 (ja) | 論理回路 | |
| JP2580673B2 (ja) | 電源制御装置 | |
| JP3218152B2 (ja) | パワーダウン制御方式 | |
| JPS59123949A (ja) | エラ−発生時の処理方式 | |
| KR960012981B1 (ko) | 전송시스템의 장애 발생/해제 실시간 처리회로 | |
| JPS60167521A (ja) | 集積回路 | |
| JPH0540552A (ja) | スタンバイ回路 | |
| JPS5932807B2 (ja) | クロツク切換方式 | |
| JPH0254617A (ja) | 入出力バッファ回路 | |
| KR940008321A (ko) | 이중화 구조를 갖는 주종시스템간의 통신 경로 선택회로 | |
| JPH0552104B2 (ja) | ||
| JPS59177823A (ja) | ラツチリレ−回路の誤動作防止法 |