JPH1011181A - ホールコンピュータデータ入力装置の入力インターフェース回路 - Google Patents
ホールコンピュータデータ入力装置の入力インターフェース回路Info
- Publication number
- JPH1011181A JPH1011181A JP18016796A JP18016796A JPH1011181A JP H1011181 A JPH1011181 A JP H1011181A JP 18016796 A JP18016796 A JP 18016796A JP 18016796 A JP18016796 A JP 18016796A JP H1011181 A JPH1011181 A JP H1011181A
- Authority
- JP
- Japan
- Prior art keywords
- input
- terminal
- pcw
- power supply
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 29
- 238000010586 diagram Methods 0.000 description 5
- 238000010292 electrical insulation Methods 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Pinball Game Machines (AREA)
Abstract
(57)【要約】
【課題】 端子数を削減でき、かつ誤接続することのな
い入力インターフェース回路を提供することにある。 【解決手段】 第１入力端子T1および第２入力端子T2を
有し、これらの入力端子T1,T2 を介し、パチンコ台から
送信される電圧信号および接点信号を受信可能な受信回
路を備えた構成とした。
い入力インターフェース回路を提供することにある。 【解決手段】 第１入力端子T1および第２入力端子T2を
有し、これらの入力端子T1,T2 を介し、パチンコ台から
送信される電圧信号および接点信号を受信可能な受信回
路を備えた構成とした。
Description
【０００１】
【発明の属する技術分野】この発明は、パチンコ店に設
置されたホールコンピュータに信号を送出するホールコ
ンピュータデータ入力装置の入力インターフェース回路
（以下、単に入力インターフェース回路と記す）に関す
る。
置されたホールコンピュータに信号を送出するホールコ
ンピュータデータ入力装置の入力インターフェース回路
（以下、単に入力インターフェース回路と記す）に関す
る。
【０００２】図２に示すように、パチンコ台(3) から
は、例えば大当たり、変動、スタートなどの信号が送出
され、それらの信号が図３に示すようにパチンコ台(3)
から信号線(5) を介し、図４に示すホールコンピュータ
データ入力装置(2) の一部を構成する入力インターフェ
ース回路(10)で受信される。この受信データはＭＰＵを
含む内部回路(11) でデータ処理され、前記ホールコン
ピュータデータ入力装置(2) の一部を構成する出力イン
ターフェース回路(13)と図３に示す信号線(6)を介し、
ホールコンピュータ(4)に送信される。
は、例えば大当たり、変動、スタートなどの信号が送出
され、それらの信号が図３に示すようにパチンコ台(3)
から信号線(5) を介し、図４に示すホールコンピュータ
データ入力装置(2) の一部を構成する入力インターフェ
ース回路(10)で受信される。この受信データはＭＰＵを
含む内部回路(11) でデータ処理され、前記ホールコン
ピュータデータ入力装置(2) の一部を構成する出力イン
ターフェース回路(13)と図３に示す信号線(6)を介し、
ホールコンピュータ(4)に送信される。
【０００３】なお、上記において大当たりとは、パチン
コ台中央の回転ドラムの数字または絵柄などが揃い、い
わゆるフィーバー状態となり、遊技者に対し多数のパチ
ンコ玉が供給可能な状態を言う。
コ台中央の回転ドラムの数字または絵柄などが揃い、い
わゆるフィーバー状態となり、遊技者に対し多数のパチ
ンコ玉が供給可能な状態を言う。
【０００４】また、変動とは大当たりになる確率が1/25
0〜1/300であったのが、1/30〜1/50に切り換わり、変動
することをいう。
0〜1/300であったのが、1/30〜1/50に切り換わり、変動
することをいう。
【０００５】また、スタートとは、パチンコ台のほぼ中
央下方部に設けられたパチンコ玉受収部に遊技者が放っ
たパチンコ玉が入ったか否かのいわば検知信号であり、
入った数にしたがってパチンコ台中央の各回転ドラムが
回転し、リーチ⇒大当たりになっていくことを指す。
央下方部に設けられたパチンコ玉受収部に遊技者が放っ
たパチンコ玉が入ったか否かのいわば検知信号であり、
入った数にしたがってパチンコ台中央の各回転ドラムが
回転し、リーチ⇒大当たりになっていくことを指す。
【０００６】図５に示す如く、従来の入力インターフェ
ース回路(10)は、パチンコ台からの電圧信号入力用の第
１入力端子TAと第２入力端子TB、及びパチンコ台からの
接点信号入力用の第３入力端子TCと第４入力端子TDを備
えている。前記第１入力端子TAは保護抵抗R3を介し、電
気的絶縁をとるために用いられる双方向フォトカプラPC
1 の第１の入力端に接続されている。前記双方向フォト
カプラPC1 の第２の入力端は電圧信号の前記第２入力端
子TBに接続されている。また、双方向フォトカプラPC1
のオープンコレクタ出力は他のフォトカプラPC2 のオー
プンコレクタ出力と接続され、ホールコンピュータデー
タ入力装置内部回路への入力信号になるとともに、プル
アップ抵抗R4を介し、第１電源の第１端子V5に接続さ
れ、双方向フォトカプラPC1 とフォトカプラPC2 のエミ
ッタは前記第１電源の第２端子GNDに接続されている。
また、接点信号を接続する前記第３入力端子TCは前記フ
ォトカプラPC2 のカソードに接続されている。前記フォ
トカプラPC2 のアノードはプルアップ抵抗R5を介し、前
記第１電源の第３端子VSに接続されている。前記第４入
力端子TDは前記第１電源の第３端子VSよりも低電位であ
る前記第１電源の第４端子VGに接続されている。
ース回路(10)は、パチンコ台からの電圧信号入力用の第
１入力端子TAと第２入力端子TB、及びパチンコ台からの
接点信号入力用の第３入力端子TCと第４入力端子TDを備
えている。前記第１入力端子TAは保護抵抗R3を介し、電
気的絶縁をとるために用いられる双方向フォトカプラPC
1 の第１の入力端に接続されている。前記双方向フォト
カプラPC1 の第２の入力端は電圧信号の前記第２入力端
子TBに接続されている。また、双方向フォトカプラPC1
のオープンコレクタ出力は他のフォトカプラPC2 のオー
プンコレクタ出力と接続され、ホールコンピュータデー
タ入力装置内部回路への入力信号になるとともに、プル
アップ抵抗R4を介し、第１電源の第１端子V5に接続さ
れ、双方向フォトカプラPC1 とフォトカプラPC2 のエミ
ッタは前記第１電源の第２端子GNDに接続されている。
また、接点信号を接続する前記第３入力端子TCは前記フ
ォトカプラPC2 のカソードに接続されている。前記フォ
トカプラPC2 のアノードはプルアップ抵抗R5を介し、前
記第１電源の第３端子VSに接続されている。前記第４入
力端子TDは前記第１電源の第３端子VSよりも低電位であ
る前記第１電源の第４端子VGに接続されている。
【０００７】
【発明が解決しようとする課題】しかしながら、図３に
示すパチンコ台(3) から送出される出力信号は、機種に
よって電圧信号と接点信号とに大別されるため、上記の
如く、電圧信号用端子TA,TB 、接点信号用端子TC,TD と
多数の端子を備える必要があるという問題がある。ま
た、入力インターフェース回路とパチンコ台を信号線で
接続する場合、機種が電圧タイプか接点タイプか判別し
てから接続する必要があるため、接続作業が繁雑であ
り、加えて不慣れな人の場合、誤接続をするおそれがあ
る、という課題があった。
示すパチンコ台(3) から送出される出力信号は、機種に
よって電圧信号と接点信号とに大別されるため、上記の
如く、電圧信号用端子TA,TB 、接点信号用端子TC,TD と
多数の端子を備える必要があるという問題がある。ま
た、入力インターフェース回路とパチンコ台を信号線で
接続する場合、機種が電圧タイプか接点タイプか判別し
てから接続する必要があるため、接続作業が繁雑であ
り、加えて不慣れな人の場合、誤接続をするおそれがあ
る、という課題があった。
【０００８】この発明は上記のことに鑑み提案されたも
ので、その目的とするところは、端子数を削減でき、か
つ誤接続することのない入力インターフェース回路を提
供することにある。
ので、その目的とするところは、端子数を削減でき、か
つ誤接続することのない入力インターフェース回路を提
供することにある。
【０００９】
【課題を解決するための手段】本発明は、第１入力端子
T1および第２入力端子T2を有し、これらの入力端子T1,T
2 を介し、パチンコ台から送信される電圧信号および接
点信号を受信可能な受信回路を備えたことを特徴として
いる。
T1および第２入力端子T2を有し、これらの入力端子T1,T
2 を介し、パチンコ台から送信される電圧信号および接
点信号を受信可能な受信回路を備えたことを特徴として
いる。
【００１０】また、本発明は、前記受信回路が双方向フ
ォトカプラPCw 、ダイオードD1、ツェナーダイオードZ
D、ダイオードD2、スイッチSWを備え、前記第１入力端
子T1および第２入力端子T2の一方が前記双方向フォトカ
プラPCw の一方の入力に接続され、前記双方向フォトカ
プラPCw のコレクタはプルアップ抵抗R2を介して第１電
源の第１端子V5に接続され、前記双方向フォトカプラPC
w のエミッタは前記第１電源の前記第１端子V5よりも低
電位の第２端子GND に接続され、前記双方向フォトカプ
ラPCw の他方の入力は、前記第１電源と電気的に絶縁さ
れた第２電源の第１端子V1にアノードが接続されたダイ
オードD1のカソードに接続されるとともに、ツェナーダ
イオードZDのカソードに接続され、前記ツェナーダイオ
ードZDのアノードは、カソードがスイッチSWを介し前記
第２電源の前記第１端子V1よりも低電位の第２端子V0に
接続可能なダイオードD2のアノードに接続されるととも
に、第１入力端子T1および第２入力端子T2の他方に接続
されてなることを特徴としている。
ォトカプラPCw 、ダイオードD1、ツェナーダイオードZ
D、ダイオードD2、スイッチSWを備え、前記第１入力端
子T1および第２入力端子T2の一方が前記双方向フォトカ
プラPCw の一方の入力に接続され、前記双方向フォトカ
プラPCw のコレクタはプルアップ抵抗R2を介して第１電
源の第１端子V5に接続され、前記双方向フォトカプラPC
w のエミッタは前記第１電源の前記第１端子V5よりも低
電位の第２端子GND に接続され、前記双方向フォトカプ
ラPCw の他方の入力は、前記第１電源と電気的に絶縁さ
れた第２電源の第１端子V1にアノードが接続されたダイ
オードD1のカソードに接続されるとともに、ツェナーダ
イオードZDのカソードに接続され、前記ツェナーダイオ
ードZDのアノードは、カソードがスイッチSWを介し前記
第２電源の前記第１端子V1よりも低電位の第２端子V0に
接続可能なダイオードD2のアノードに接続されるととも
に、第１入力端子T1および第２入力端子T2の他方に接続
されてなることを特徴としている。
【００１１】
【発明の実施の形態】本発明に係わる入力インターフェ
ース回路について、図１を参照して詳細に説明する。図
１は本発明の入力インターフェース回路(1) の一実施例
である。
ース回路について、図１を参照して詳細に説明する。図
１は本発明の入力インターフェース回路(1) の一実施例
である。
【００１２】図１において、T1,T2はパチンコ台から送
信される電圧信号および接点信号をそのタイプの違いを
気にすることなく、また、電圧信号の極性にかかわらず
接続が可能な第１、第２の入力端子である。
信される電圧信号および接点信号をそのタイプの違いを
気にすることなく、また、電圧信号の極性にかかわらず
接続が可能な第１、第２の入力端子である。
【００１３】R1は電流を制限する保護抵抗でありこの抵
抗R1の一端は、第１の入力端子T1に接続され、かつ抵抗
R1の他端は電気的絶縁をする双方向フォトカプラPCwの
第１入力に接続されている。
抗R1の一端は、第１の入力端子T1に接続され、かつ抵抗
R1の他端は電気的絶縁をする双方向フォトカプラPCwの
第１入力に接続されている。
【００１４】上記双方向フォトカプラPCwの第２入力は
ツェナーダイオードZDのカソードに接続され、このツェ
ナーダイオードZDのアノードは第２の入力端子T2に接続
され、電圧入力にたいする回路が成り立つ。ただし、こ
こでツェナーダイオードZDは接点信号に対応するために
ある。また、電圧入力とはDC20〜30V の電圧である。
ツェナーダイオードZDのカソードに接続され、このツェ
ナーダイオードZDのアノードは第２の入力端子T2に接続
され、電圧入力にたいする回路が成り立つ。ただし、こ
こでツェナーダイオードZDは接点信号に対応するために
ある。また、電圧入力とはDC20〜30V の電圧である。
【００１５】なお、第２の入力端子T2とツェナーダイオ
ードZDのアノードとの間にダイオードD2のアノードが接
続され、スイッチSWを介し第２電源の第２端子V0に接続
が可能となっていて、パチンコ台の出す信号のタイプが
接点信号である場合にはスイッチSWを人為的に閉じ、上
記接点信号に対応し、第２電源の第２端子V0を接地電位
とし回路が形成される。ダイオードD2は電圧信号の場合
に誤ってスイッチSWが閉じられていたとき、上記第２電
源の第２端子V0から逆に電流が流れることを阻止し、回
路を保護するためにある。
ードZDのアノードとの間にダイオードD2のアノードが接
続され、スイッチSWを介し第２電源の第２端子V0に接続
が可能となっていて、パチンコ台の出す信号のタイプが
接点信号である場合にはスイッチSWを人為的に閉じ、上
記接点信号に対応し、第２電源の第２端子V0を接地電位
とし回路が形成される。ダイオードD2は電圧信号の場合
に誤ってスイッチSWが閉じられていたとき、上記第２電
源の第２端子V0から逆に電流が流れることを阻止し、回
路を保護するためにある。
【００１６】また、上記双方向フォトカプラPCwの第２
入力とツェナーダイオードZDのカソードの間にはダイオ
ードD1のカソードが接続され、そのダイオードD1のアノ
ードは第２電源の第１端子V1に接続され、上記接点信号
に対応する回路の電源電圧となる。ここで、第２電源の
第１端子V1は12V に設定されている。ダイオードD1は電
圧信号の場合に誤ってスイッチSWが閉じられていたと
き、上記第２電源の第２端子V1に逆に電流が流れること
を阻止し、回路を保護するためにある。
入力とツェナーダイオードZDのカソードの間にはダイオ
ードD1のカソードが接続され、そのダイオードD1のアノ
ードは第２電源の第１端子V1に接続され、上記接点信号
に対応する回路の電源電圧となる。ここで、第２電源の
第１端子V1は12V に設定されている。ダイオードD1は電
圧信号の場合に誤ってスイッチSWが閉じられていたと
き、上記第２電源の第２端子V1に逆に電流が流れること
を阻止し、回路を保護するためにある。
【００１７】しかして、双方向フォトカプラPCwのコレ
クタは一端を第１電源の第１端子V5に接続される抵抗R2
の他端に接続されるとともにホールコンピュータデータ
入力装置内部の回路に接続される。ここで、第１電源の
第１端子V5は5Vに設定されている。
クタは一端を第１電源の第１端子V5に接続される抵抗R2
の他端に接続されるとともにホールコンピュータデータ
入力装置内部の回路に接続される。ここで、第１電源の
第１端子V5は5Vに設定されている。
【００１８】また、双方向フォトカプラPCwのエミッタ
は上記第１電源の第１端子V5より低電位の上記第１電源
の第２端子GNDに接続されている。第１電源の第２端子G
NDは0Vに設定されている。
は上記第１電源の第１端子V5より低電位の上記第１電源
の第２端子GNDに接続されている。第１電源の第２端子G
NDは0Vに設定されている。
【００１９】次に、上記構成の本発明実施例に係る入力
インターフェース回路の動作を入力条件毎に説明する。
インターフェース回路の動作を入力条件毎に説明する。
【００２０】（１）パチンコ台からの大当たり、変動、
スタート等の信号が電圧信号で第１入力端子T1を第２入
力端子T2に対して高い電位とする場合。 入力が電圧信号の場合には、スイッチSWは開放してお
く。このスイッチSWが開放状態では、入力電圧はツェナ
ーダイオードZDのツェナー電圧を差し引いても双方向性
カプラーPCw 内の発光ダイオードを発光させるに十分な
電圧であるため、電流は入力端子T1⇒抵抗R1⇒双方向性
カプラーPCw ⇒ツェナーダイオードZD⇒入力端子T2へと
流れ、双方向性カプラーPCw を介しホールコンピュータ
データ入力装置内部回路に送信される。すなわち、入力
インターフェース回路(1) は、パチンコ台からの信号を
受信する機能を発揮する。受信後は、内部回路(11)でデ
ータ処理され出力インターフェース回路(13)を介しホー
ルコンピュータへデータが送信される（図４参照）。
スタート等の信号が電圧信号で第１入力端子T1を第２入
力端子T2に対して高い電位とする場合。 入力が電圧信号の場合には、スイッチSWは開放してお
く。このスイッチSWが開放状態では、入力電圧はツェナ
ーダイオードZDのツェナー電圧を差し引いても双方向性
カプラーPCw 内の発光ダイオードを発光させるに十分な
電圧であるため、電流は入力端子T1⇒抵抗R1⇒双方向性
カプラーPCw ⇒ツェナーダイオードZD⇒入力端子T2へと
流れ、双方向性カプラーPCw を介しホールコンピュータ
データ入力装置内部回路に送信される。すなわち、入力
インターフェース回路(1) は、パチンコ台からの信号を
受信する機能を発揮する。受信後は、内部回路(11)でデ
ータ処理され出力インターフェース回路(13)を介しホー
ルコンピュータへデータが送信される（図４参照）。
【００２１】（２）パチンコ台からの信号が電圧信号で
第２入力端子T2を第１入力端子T1に対して高い電位とす
る場合。 この場合にも前記と同様、スイッチSWは開放としてお
く。このスイッチSWが開放状態では、電流は入力端子T2
⇒ツェナーダイオードZD⇒双方向性カプラーPCw⇒抵抗R
1⇒入力端子T1へと流れ、双方向性カプラーPCw を介し
ホールコンピュータデータ入力装置内部回路に送信され
る。すなわち、入力インターフェース回路は、パチンコ
台からの信号を受信する機能を発揮する。
第２入力端子T2を第１入力端子T1に対して高い電位とす
る場合。 この場合にも前記と同様、スイッチSWは開放としてお
く。このスイッチSWが開放状態では、電流は入力端子T2
⇒ツェナーダイオードZD⇒双方向性カプラーPCw⇒抵抗R
1⇒入力端子T1へと流れ、双方向性カプラーPCw を介し
ホールコンピュータデータ入力装置内部回路に送信され
る。すなわち、入力インターフェース回路は、パチンコ
台からの信号を受信する機能を発揮する。
【００２２】以上のように本実施例によれば、パチンコ
台からの電圧信号の極性に拘わらず入力端子T1,T2 を接
続してもよいので、誤接続するという心配もない。
台からの電圧信号の極性に拘わらず入力端子T1,T2 を接
続してもよいので、誤接続するという心配もない。
【００２３】（３）パチンコ台からの信号が接点信号の
場合。 接点信号の場合には、スイッチSWは閉じておく。このス
イッチSWの閉じた状態では、電流は上記第２電源の第１
端子V1⇒ダイオードD1と流れ、電圧がツェナーダイオー
ドZDのツェナー電圧となる。この場合、ツェナー電圧は
双方向性カプラーPCw 内の発光ダイオードを発光させる
に十分な電圧と設定され、双方向性カプラーPCw ⇒抵抗
R1⇒入力端子T1⇒接点信号（T1とT2が短絡される）⇒入
力端子T2⇒ダイオードD2⇒スイッチSW⇒上記第２電源の
第２端子V0と流れ、双方向性カプラーPCw を介しホール
コンピュータデータ入力装置内部回路に送信される。す
なわち、入力インターフェース回路は、パチンコ台から
の信号を受信する機能を発揮する。
場合。 接点信号の場合には、スイッチSWは閉じておく。このス
イッチSWの閉じた状態では、電流は上記第２電源の第１
端子V1⇒ダイオードD1と流れ、電圧がツェナーダイオー
ドZDのツェナー電圧となる。この場合、ツェナー電圧は
双方向性カプラーPCw 内の発光ダイオードを発光させる
に十分な電圧と設定され、双方向性カプラーPCw ⇒抵抗
R1⇒入力端子T1⇒接点信号（T1とT2が短絡される）⇒入
力端子T2⇒ダイオードD2⇒スイッチSW⇒上記第２電源の
第２端子V0と流れ、双方向性カプラーPCw を介しホール
コンピュータデータ入力装置内部回路に送信される。す
なわち、入力インターフェース回路は、パチンコ台から
の信号を受信する機能を発揮する。
【００２４】
【発明の効果】以上説明したように本発明によれば、入
力端子を電圧信号と接点信号に対して共通に使用できる
ようにしたので、ホールコンピュータデータ入力装置の
入力インターフェース回路の端子を削減できる。
力端子を電圧信号と接点信号に対して共通に使用できる
ようにしたので、ホールコンピュータデータ入力装置の
入力インターフェース回路の端子を削減できる。
【００２５】また、本発明によれば、１対の入力端子を
電圧信号と接点信号に対して共通に使用できるように
し、電圧信号用の入力端子と接点信号用の入力端子を選
別してパチンコ台に接続する必要を無くしたため、接続
作業の繁雑さを低減できるとともに誤接続の恐れがな
い。
電圧信号と接点信号に対して共通に使用できるように
し、電圧信号用の入力端子と接点信号用の入力端子を選
別してパチンコ台に接続する必要を無くしたため、接続
作業の繁雑さを低減できるとともに誤接続の恐れがな
い。
【図１】本発明の一実施例に係わるホールコンピュータ
データ入力装置の入力インターフェース回路の回路図で
ある。
データ入力装置の入力インターフェース回路の回路図で
ある。
【図２】パチンコ台から送出される各種の信号例を示す
概念図である。
概念図である。
【図３】ホールコンピュータデータ入力装置の周辺シス
テムブロック図である。
テムブロック図である。
【図４】ホールコンピュータデータ入力装置のブロック
概念図である。
概念図である。
【図５】従来のホールコンピュータデータ入力装置の入
力インターフェース回路の回路図である。
力インターフェース回路の回路図である。
１ ホールコンピュータデータ入力装置の入力イン
ターフェース回路 ２ ホールコンピュータデータ入力装置 ３ パチンコ台 ４ ホールコンピュータ ５ 信号線 ６ 信号線 Ｒ１ 保護抵抗 Ｒ２ プルアップ抵抗 ＰＣｗ 双方向フォトカプラ Ｄ１ ダイオード Ｄ２ ダイオード ＺＤ ツェナーダイオード ＳＷ スイッチ Ｖ５ 第１電源の第１端子 ＧＮＤ 第１電源の第２端子 Ｖ０ 第２電源の第２端子 Ｖ１ 第２電源の第１端子 Ｔ１ 入力端子 Ｔ２ 入力端子
ターフェース回路 ２ ホールコンピュータデータ入力装置 ３ パチンコ台 ４ ホールコンピュータ ５ 信号線 ６ 信号線 Ｒ１ 保護抵抗 Ｒ２ プルアップ抵抗 ＰＣｗ 双方向フォトカプラ Ｄ１ ダイオード Ｄ２ ダイオード ＺＤ ツェナーダイオード ＳＷ スイッチ Ｖ５ 第１電源の第１端子 ＧＮＤ 第１電源の第２端子 Ｖ０ 第２電源の第２端子 Ｖ１ 第２電源の第１端子 Ｔ１ 入力端子 Ｔ２ 入力端子
Claims (2)
- 【請求項１】 第１入力端子T1および第２入力端子T2を
有し、これらの入力端子T1,T2 を介し、パチンコ台から
送信される電圧信号および接点信号を受信可能な受信回
路を備えたことを特徴とするホールコンピュータデータ
入力装置の入力インターフェース回路。 - 【請求項２】 請求項１記載のものにおいて、前記受信
回路は、双方向フォトカプラPCw 、ダイオードD1、ツェ
ナーダイオードZD、ダイオードD2、スイッチSWを備え、 前記第１入力端子T1および第２入力端子T2の一方が前記
双方向フォトカプラPCw の一方の入力に接続され、 前記双方向フォトカプラPCw のコレクタはプルアップ抵
抗R2を介して第１電源の第１端子V5に接続され、 前記双方向フォトカプラPCw のエミッタは前記第１電源
の前記第１端子V5よりも低電位の第２端子GND に接続さ
れ、 前記双方向フォトカプラPCw の他方の入力は、前記第１
電源と電気的に絶縁された第２電源の第１端子V1にアノ
ードが接続されたダイオードD1のカソードに接続される
とともに、ツェナーダイオードZDのカソードに接続さ
れ、 前記ツェナーダイオードZDのアノードは、カソードがス
イッチSWを介し前記第２電源の前記第１端子V1よりも低
電位の第２端子V0に接続可能なダイオードD2のアノード
に接続されるとともに、第１入力端子T1および第２入力
端子T2の他方に接続されてなることを特徴とするホール
コンピュータデータ入力装置の入力インターフェース回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18016796A JPH1011181A (ja) | 1996-06-19 | 1996-06-19 | ホールコンピュータデータ入力装置の入力インターフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18016796A JPH1011181A (ja) | 1996-06-19 | 1996-06-19 | ホールコンピュータデータ入力装置の入力インターフェース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1011181A true JPH1011181A (ja) | 1998-01-16 |
Family
ID=16078577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18016796A Pending JPH1011181A (ja) | 1996-06-19 | 1996-06-19 | ホールコンピュータデータ入力装置の入力インターフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1011181A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002360909A (ja) * | 2001-06-12 | 2002-12-17 | Takeya Co Ltd | 遊技情報入出力装置 |
-
1996
- 1996-06-19 JP JP18016796A patent/JPH1011181A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002360909A (ja) * | 2001-06-12 | 2002-12-17 | Takeya Co Ltd | 遊技情報入出力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4535401A (en) | Apparatus and method for providing power from master controller to subcontrollers and data communication therebetween | |
| US5228072A (en) | Multiwire-pair telecommunications test system | |
| US4631698A (en) | Interface apparatus | |
| US20020169915A1 (en) | USB connection-detection circuitry and operation methods of the same | |
| CN110412345B (zh) | 用于多装置以太网供电的现场验证的装置 | |
| US6684347B1 (en) | Method and system for MDI crossover control | |
| JPH11110097A (ja) | 使用状況伝達装置及び使用状況伝達方法 | |
| JPH1011181A (ja) | ホールコンピュータデータ入力装置の入力インターフェース回路 | |
| JPH07249973A (ja) | 電子機器 | |
| JPH10118273A (ja) | パチンコ機における映像表示装置の障害監視システム | |
| US20050169352A1 (en) | Control circuit | |
| JPH0142054Y2 (ja) | ||
| JP3203409B2 (ja) | 双方向バスライン用スイッチ回路 | |
| JP2002267710A (ja) | 信号検出回路 | |
| JPH1195883A (ja) | 通信制御装置及びインタフェースケーブル | |
| JPH0548136Y2 (ja) | ||
| JPH0758800A (ja) | 同期または非同期の自動通信切り替え装置 | |
| JP3522068B2 (ja) | 情報処理装置の付加装置接続検出方法 | |
| JP3711466B2 (ja) | 火災感知器 | |
| KR200359921Y1 (ko) | 슬레이브 장치 | |
| JP2005229264A (ja) | 信号入力回路及びリレーユニット回路 | |
| JP2003090857A (ja) | 断線検知機能付電子機器 | |
| JP2525185B2 (ja) | インタ−フェ−ス回路 | |
| KR920007776Y1 (ko) | 데이타신호 보존 및 오 데이타신호 전송 방지회로 | |
| JPS6384236A (ja) | パワ−検出回路 |