JPH10112691A

JPH10112691A - Ｐｄｃスーパーフレーム同期外れ検出回路

Info

Publication number: JPH10112691A
Application number: JP8267154A
Authority: JP
Inventors: Toshio Yoneda; 敏雄米田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-10-08
Filing date: 1996-10-08
Publication date: 1998-04-28
Anticipated expiration: 2016-10-08
Also published as: JP3249404B2

Abstract

(57)【要約】【課題】ＰＤＣ移動局が間欠受信中でスーパーフレー
ムの先頭フレームを受信しないときも、スーパーフレー
ム同期外れ検出回路をＯＮにしたままスーパーフレーム
同期外れを検出できる回路構成を提供する。【解決手段】間欠受信中にフレーム受信する期間のみ
アクティブになる間欠受信期間判定信号生成回路３１
と、スーパーフレーム先頭認識回路２６と、スーパーフ
レーム同期検出回路２５と、スーパーフレーム同期外れ
検出回路３０を持つことによって、間欠受信中のスーパ
ーフレームの先頭フレームで間欠受信期間判定信号がア
クティブであるとき、スーパーフレーム同期外れ検出回
路３０によって、受信データスロット終了時におけるス
ーパーフレーム同期ワードの検出の有無によってスーパ
ーフレーム同期外れ検出を可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＤＣ（Personal
Digital Cellular）における移動局に関し、より詳細
には、移動局で受信し復調されるスーパーフレームにお
ける同期外れの検出回路に関するものである。

【０００２】

【従来の技術】我が国では、デジタル方式の携帯電話は
ＰＤＣとして財団法人電波システム開発センターのデジ
タル方式自動車電話システム標準規格（ＲＣＲＳＴＤ
−２７Ｄ、以下「ＳＴＤ−２７Ｄ」と記す）によって標
準化されている。ＰＤＣにおいて、物理チャンネルは７
２０msを周期としたスーパーフレーム構造をとってい
る。下り制御用物理チャンネルでは、ＢＣＣＨ（Broadc
ast Control Channel），ＰＣＨ（Paging Channel），
ＳＣＣＨ（Signaling Control Channel）の機能チャン
ネルがスーパーフレームの定められた位置に配置され、
上り制御用物理チャンネルではＳＣＣＨが配置される。
ここで、下りとはＰＤＣ基地局からＰＤＣ移動局へ送信
される信号を示し、上りはその逆である。通信用物理チ
ャンネルではＳＡＣＣＨ（Slow Associated Control Ch
annel），ＲＣＨがスーパーフレーム内の定められた位
置に分割して配置され、ＳＡＣＣＨ及びＲＣＨのユニッ
トを構成する方法は、スーパーフレーム同期ワード(SS
W)の位置からの所定スロットル数毎にまとめることによ
り行う。上記した信号変換フォーマット等は、ＳＴＤ−
２７Ｄに記載されている。

【０００３】ＰＤＣは上記のようなスーパーフレーム構
造をとるため、ＰＤＣ移動局においては、ＰＤＣ基地局
との間に、スーパーフレーム同期が確立されていなけれ
ばならない。よって、ＰＤＣ移動局においてスーパーフ
レーム同期確立検出とスーパーフレーム同期外れ検出
は、なくてはならない機構である。スーパーフレーム
は、例えば、フルレートの場合１８フレームを含んでい
るが、スーパーフレームの先頭のフレームは、スーパー
フレーム同期ワードを含んでおり、このスーパーフレー
ム同期ワードによってＰＤＣ移動局はスーパーフレーム
同期検出を行う。図９は、スーパーフレーム同期外れ検
出回路について、その周辺回路を含む従来例をブロック
図として示すものであり、図１０は、図９におけるスー
パーフレーム同期外れ検出回路の一例をより詳細に示す
ブロック図である。図９のブロック図は、ＰＤＣ移動局
の全体の構成図（図１参照）のＴＤＭＡ（Time Divisio
n Multiple Access）同期／タイミング制御ブロックの
一部である。ここで、スーパーフレーム同期確立とスー
パーフレーム同期外れについて図９により説明する。

【０００４】スーパーフレーム同期検出回路９１は、あ
らかじめ定められたスーパーフレーム同期ワードを設定
しておき、スーパーフレームの先頭フレーム期間に、復
調受信信号と設定したスーパーフレーム同期ワードとを
比較することによって、スーパーフレーム同期を検出
し、所定の誤り許容で同期を検出された時点でパルスss
wを発生する。フレームカウンタ９２は、スーパーフレ
ーム周期でフレームをカウントするカウンタである。ス
ーパーフレーム先頭認識回路９３は、フレームカウンタ
９２のカウント値をデコードしてスーパーフレームの先
頭フレーム期間中アクティブな信号sscm0を出力し、ス
ーパーフレームの先頭フレームの期間をスーパーフレー
ム同期検出回路９１とスーパーフレーム同期確立回路９
４とスーパーフレーム同期外れ検出回路９５に認識させ
る。スーパーフレーム同期確立回路９４は、スーパーフ
レームの先頭フレームの期間中に、受信信号終了時点で
発生するパルスidlstより前にsswを検出すれば、スーパ
ーフレームの同期が確立したとみなす。スーパーフレー
ム同期外れ検出回路９５は、スーパーフレームの先頭期
間中に受信信号終了時点で発生するパルスidlstより前
にsswを検出しないことが連続して１０回続いたとき
に、スーパーフレームの同期が外れたとみなす。

【０００５】ここで、さらにスーパーフレーム同期外れ
検出回路について具体的な実施例の一つを図１０によ
り、詳細に説明する。図１０において、カウンタ（Ａ）
９５ｃは、sscm0とidlstを入力とするＡＮＤ回路９５ａ
の出力信号sidlstをカウントアップクロックとし、ssw
の反転と強制リセットrstを入力とするＡＮＤ回路９５
ｂの出力信号jsswrstの反転信号をカウントのリセット
とする。信号sidlstが‘Ｈ’パルスを出力するのは、信
号ｉｄｌｓｔが‘Ｈ’パルスを出力する期間中、ｓｓｃ
ｍ０が‘Ｈ'のときである。すなわち、スーパーフレー
ムが先頭フレームのときである。このときsswが‘Ｈ’
パルスを出力すると、カウンタ（Ａ）９５ｃは、まずss
wの‘Ｈ’パルスによってリセットされ、その後sidlst
の‘Ｈ’パルスの立ち上がりエッジによってカウントア
ップし、カウンタ（Ａ）９５ｃの値は“１”になる。し
かし、sswが‘Ｈ’パルスを出力しなかった場合、カウ
ンタ（Ａ）９５ｃはリセットされず、その後の‘Ｈ’パ
ルスの立ち上がりエッジによってカウントアップし、カ
ウンタ（Ａ）９５ｃの値は“２”になる。すなわち、ス
ーパーフレーム同期ワードが検出されないと、カウンタ
（Ａ）９５ｃの値は増加しつづけ、スーパーフレーム同
期ワードが一回でも検出されるとカウンタ（Ａ）９５ｃ
はリセットされる。

【０００６】ここで、１０回連続して、スーパーフレー
ムの先頭フレーム受信中にスーパーフレーム同期ワード
が検出されないと、カウンタ（Ａ）の値は１１になるの
で、カウンタ（Ａ）の出力値jktが“１１”のとき
‘Ｈ’、“１１”以外のとき‘Ｌ’になるデコードを行
うデコーダ（Ｂ）９５ｄの出力jsfonをsidlstの‘Ｈ’
パルスの立ち下がりエッジでのインバータ９５ｅからの
パルスによってホールドした信号をjsffailとすると、
信号jsffailが‘Ｈ’であれば、スーパーフレーム同期
外れを検出したことになる。図１１は、図１０における
スーパーフレーム同期外れ検出回路の実施例動作のタイ
ミングチャートを示すものである。この図１１には、ス
ーパーフレーム同期確立した後、スーパーフレーム同期
外れを検出する一つの例が示されている。このタイミン
グチャート中、信号idlstは一部省略している。通常の
通信中では、スーパーフレームの全体のフレームを受信
するため、上記構成によって正しく動作する。しかし、
間欠受信中には、ＰＤＣ移動局は消費電力低減のために
スーパーフレームの先頭フレームを受信しない場合があ
り、スーパーフレーム同期検出回路９１において、ssw
が発生しないため、スーパーフレーム同期外れ検出回路
９５の内部カウンタ９５ｃがカウントアップしてしま
い、スーパーフレーム同期外れを検出する処理を開始し
てしまう。このため、従来では、間欠受信中は、スーパ
ーフレーム同期外れ検出回路９５をＯＦＦにして、スー
パーフレーム同期外れ検出を行なわなかった。

【０００７】

【発明が解決しようとする課題】しかし、ＳＴＤ−２７
Ｄにも規定されているように、ＰＤＣ移動局は間欠受信
中にスーパーフレームの先頭フレームを受信しない場合
においてもスーパーフレーム同期外れを検出できること
が望ましい。すなわち、間欠受信中においてもスーパー
フレーム同期外れを検出することによって、ＰＤＣ移動
局が早期に同期が外れていることを認識し、適切な処理
を行い再同期を確立することが望ましい。本発明は、こ
うした従来技術における問題点に対する上記した認識に
もとづいてなされたもので、ＰＤＣ移動局が間欠受信中
でスーパーフレームの先頭フレームを受信しないとき
も、スーパーフレーム同期外れ検出回路をＯＮにしたま
まスーパーフレーム同期外れを検出できる回路構成を提
供することをその課題とする。

【０００８】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされたもので、ＰＤＣ移動局において、
間欠受信中にフレーム受信する期間のみアクティブにな
る間欠受信中受信信号判定信号stactと、スーパーフレ
ームの先頭フレームの期間中のみ‘Ｈ’でその他の期間
は‘Ｌ’を出力する信号sscm0と、受信データからスー
パーフレーム同期ワードを検出すると‘Ｈ’パルスを出
力する信号sswと、通常時における受信データスロット
終了時に‘Ｈ’パルスを出力する信号idlstの各々の信
号をスーパーフレーム同期外れ検出回路に入力すること
によって、間欠受信中にスーパーフレームの先頭フレー
ムの受信の有無を判断し、スーパーフレームの先頭フレ
ームを受信したとき、スーパーフレーム同期ワードの検
出を行い、スーパーフレーム同期外れを検出することを
可能とする回路を提供するものである。

【０００９】請求項１の発明は、復調受信信号における
フレーム中にスーパーフレーム同期ワードが含まれるこ
とを検出することによりリセットされるカウンタにより
前記スーパーフレーム同期ワードが含まれるフレームに
続くフレームをカウントし、そのカウント数が同期外れ
の基準値となる所定数を超えることによってスーパーフ
レーム同期外れを検出するＰＤＣスーパーフレーム同期
外れ検出回路において、間欠受信時に間欠受信期間であ
ることを判定し得る信号を生成する間欠受信中受信期間
判定信号生成回路を備え、該間欠受信中受信期間判定信
号生成回路により生成される信号を用いて前記カウンタ
における、同期外れを検出するための前記フレーム数の
カウントが継続されるようにし、通常、受信期間に移行
した時にすぐに周期化を可能とするものである。

【００１０】請求項２の発明は、請求項１の発明におい
て、前記間欠受信中受信期間判定信号生成回路は、フレ
ームを受信する期間のみアクティブになる信号を生成
し、生成された信号をフレーム数をカウントする前記カ
ウンタへ入力することを特徴とするものである。

【００１１】請求項３の発明は、請求項１又は２の発明
において、前記ＰＤＣスーパーフレーム同期外れの条件
をデジタル方式自動車電話システム標準規格ＲＣＲＳ
ＴＤ−２７Ｄに従って設定するようにしたことを特徴と
するものである。

【００１２】上記したところの本発明によれば、ＰＤＣ
移動局は、間欠受信中においてもスーパーフレーム同期
外れを検出することが可能となり、ＳＴＤ−２７Ｄに、
間欠受信中にもスーパーフレーム同期外れを検出できる
ことが望ましいとの規定を満足するとともに、ＰＤＣ移
動局はスーパーフレーム同期外れを早く検出でき、再同
期の処理に進むことができ、このことにより、ＰＤＣ移
動局の高信頼性に寄与する。

【００１３】

【発明の実施の形態】本発明のＰＤＣスーパーフレーム
同期外れ検出回路の一実施形態を添付図を参照すること
により以下に説明する。図１は、ＰＤＣスーパーフレー
ム同期外れ検出回路が備えられるＰＤＣ移動局の全体構
成をブロック図として示すものである。図１において、
オーディオインターフェース１７は、マイク１８，レシ
ーバ１９に音声をアナログ電気信号から変換して（ま
た、逆変換を行い）入出力するオーディオインターフェ
ースである。音声コーデック１６は、オーディオインタ
ーフェース１７の入力信号であるアナログ電気信号をデ
ジタルサンプリングするとともにサンプリングさりたデ
ジタルデータを圧縮し、コード化する。また、逆のパス
は、チャンネルコーデック１４からのデジタルデータを
伸長し、アナログ電気信号にデコードする。チャンネル
コーデック１４は、音声コーデック１６からのデジタル
データ及びプロトコル情報が含まれているデジタルデー
タに誤り訂正符号や誤り検出符号を付加し、信号フォー
マットにならべていく。また、逆のパスは、復調部１１
からデジタルデータに誤り訂正や誤り検出を施し、プロ
トコル情報と音声圧縮データを分けて、音声圧縮データ
を音声コーデック１６に出力する。

【００１４】ＴＤＭＡ同期タイミング制御部１３は、復
調部１１からの復調受信信号の同期外れや同期確立を監
視して、チャンネルコーデックへ処理のタイミング信号
を制御信号として出力する。変調部１２は、チャンネル
コーデック１４からのデジタルデータにＱＰＳＫ（Quad
rature Phase Shift keying）変調を行う。復調部１１
は、ＲＦ（Rodio Frequency）部１０からのＱＰＳＫ信
号の復調を行う。ＲＦ部１０は、ＱＰＳＫ変調信号を無
線帯域にアップコンバートして出力調整等を行う。ま
た、無線信号を受信し、チャンネル選択，信号増幅，ダ
ウンコンバート等を行う。マイコン１５は、音声コーデ
ック１６，ＴＤＭＡ同期テタイミング制御部１３及びチ
ャンネルコーデック１４の各ブロックの入出力信号の制
御やプロトコル解析等を行う。上記、信号変換フォーマ
ット等は、ＳＴＤ−２７Ｄに記載されている。

【００１５】図２は、図１中のＴＤＭＡ同期／タイミン
グ制御部１３のうち、フレーム同期とスーパーフレーム
同期の同期確立／同期外れ管理を行う同期管理部分をブ
ロック図として示すものである。ここでは、復調部にて
復調された受信信号から、ＰＤＣ移動局が基地局と同期
をとるために、フレーム同期とスーパーフレーム同期の
同期確立／同期外れ管理を行う。フレーム同期管理につ
いては、同期ワードによるフレームの検出，不検出の連
続回数により、同期確立または同期外れの状態を監視す
ることによって行われるが、ここでは、フレーム同期管
理そのものについては、通常の手法を用いることとし
て、詳細な動作は、割愛する。一方、スーパーフレーム
同期管理は、スーパーフレーム同期ワードによるスーパ
ーフレームの検出，不検出の連続回数により、スーパー
フレーム同期確立またはスーパーフレーム同期外れの状
態になる。スーパーフレーム同期外れの条件は１０回連
続してスーパーフレーム同期ワードが不検出になること
である。すなわち、１０回連続したスーパーフレームに
おいて、スーパーフレーム同期外れ検出をすることであ
り、本発明の以下の実施形態は、この点を前提として構
成されている。

【００１６】図２の同期管理ブロック図に従って、この
実施形態によるスーパーフレーム同期外れ検出回路の構
成及びその動作を説明する。まず、移動局の規定を満た
した発振器２１によりビットカウンタ／デコーダ２２が
フレーム周期で自走する。フレーム同期検出回路２４
は、マイコンが設定した同期ワード２０ビットと復調受
信信号最新２０ビットとを常時比較して、一致すると、
フレーム同期パルスをビットカウンタ／デコーダ２２に
送り、ビットカウンタ／デコーダ２２は自走カウンタを
修正して常に基地局のフレーム周期との合せ込みを図
る。ビットカウンタ／デコーダ２２は、１サイクルすな
わち１フレームカウントに１回フレーム周期パルスをフ
レームカウンタ２３に出力する。また、ビットカウンタ
／デコーダ２２は、通常におけるフレーム中の受信デー
タスロット終了時に一致するビットカウンタの値をデコ
ードして‘Ｈ’パルスを出力するようにし、信号idlst
を生成する。フレームカウンタ２３は、フレーム周期パ
ルスによってカウントアップし、スーパーフレーム周期
でクリアされる。最初のスーパーフレーム同期パルスss
wによってフレームカウンタ２３はセットされ、スーパ
ーフレームに同期したカウンタとなる。スーパーフレー
ム同期検出回路２５は、マイコンが設定したスーパーフ
レーム同期ワード２０ビットと復調受信信号最新２０ビ
ットをスーパーフレームの先頭フレームの期間に比較し
て、一致すると、スーパーフレーム同期パルスsswをフ
レームカウンタ２３とスーパーフレーム同期確立回路２
９とスーパーフレーム同期外れ検出回路３０に出力す
る。スーパーフレーム先頭認識回路２６は、フレームカ
ウンタ２３のカウント値をデコードして、スーパーフレ
ームの先頭フレームから始まるそのフレームの期間中の
み‘Ｈ’で、その他の期間は‘Ｌ’を出力する信号sscm
0を生成する。ここで、スーパーフレーム同期検出回路
２５は、最初の１回を除くスーパーフレーム同期検出
を、sscm0でマスクすることによって、スーパーフレー
ムの先頭フレーム以外でのスーパーフレーム同期誤検出
を防いでいる。

【００１７】間欠受信中にスーパーフレーム中に受信す
るフレーム番号情報を、マイコンはプロトコルにより分
析し、間欠受信中受信期間判定信号生成回路３１に入力
する。また、通常受信／間欠受信切り替え信号kanketも
マイコンから間欠受信中受信期間判定信号生成回路３１
に入力する。間欠受信中受信期間判定信号生成回路３１
は、通常受信時は常時‘Ｈ’で、間欠受信時は、フレー
ムカウンタ２３のカウント値をデコードして、間欠受信
中にスーパーフレーム中に受信するフレームの番号とデ
コード値が一致したとき‘Ｈ’になる信号、すなわち間
欠受信中にフレーム受信する期間のみアクティブになる
間欠受信中受信期間判定信号stactを発生する。スーパ
ーフレーム同期外れ検出信号３０は、信号sscm0と信号s
swと信号idlstと信号stactにより、stactがアクティブ
でかつsscm0がアクティブ中のidlstパルスで内部カウン
タをカウントアップし、ssw信号で内部カウンタをリセ
ットする。ここでスーパーフレームの先頭フレームで、
スーパーフレーム同期ワードが検出されるとsswはスー
パーフレームの先頭フレーム中の受信データスロット終
了時より前にパルスとして発生し、内部カウンタはリセ
ットされる。その後受信データスロット終了時でidlst
によって内部カウンタはカウントアップし、内部カウン
タの値は１となる。スーパーフレームの先頭フレーム
で、スーパーフレーム同期ワードが検出されないとssw
が発生せず内部カウンタはリセットされない。すなわ
ち、連続してスーパーフレーム同期が検出されている間
は内部カウンタは１より大きな値をとらないが、一旦ス
ーパーフレーム同期ワードが検出されないと内部カウン
タの値はどんどん大きくなり、内部カウンタの値が１１
になると、スーパーフレーム同期外れの条件である「１
０回連続してスーパーフレーム同期ワードが不検出とな
る」を満す。このようにして、新たに間欠受信中受信期
間判定信号生成回路３１を設け、通常受信時は常時
‘Ｈ’で、間欠受信時はスーパーフレーム中に受信する
フレームのとき‘Ｈ’になる信号stactを、スーパーフ
レーム同期外れ検出信号３０に入力することにより、ス
ーパーフレーム同期外れ検出信号３０は、間欠受信中も
ＯＦＦすることなく、スーパーフレームの先頭フレーム
を受信したときにスーパーフレーム同期外れを検出する
ことが可能になる。

【００１８】ここからは更に、この発明の実施形態にお
ける回路の構成要素であるフレームカウンタ２３，スー
パーフレーム同期検出回路２５，スーパーフレーム先頭
認識回路２６，スーパーフレーム同期外れ検出信号３０
及び間欠受信中受信期間判定信号生成回路３１をそれぞ
れ詳細に説明する。図３は、本発明の実施形態の回路要
素としてのフレームカウンタ２３を示すもので、これ
は、フレーム周期パルスでカウントアップするカウンタ
で、最初の一回だけsswでクリアされる。また、スーパ
ーフレーム周期でクリアされる。図４は、本発明の実施
形態の回路要素としてのスーパーフレーム同期検出回路
を示すもので、これは、設定同期ワードレジスタ２５ａ
と復調受信信号バッファ２７ｄとビットコンパレータ２
５ｂとデコーダ２５ｃから構成されている。マイコンか
ら受信される設定スーパーフレーム同期ワードが、チッ
プセレクト信号ＣＳ［２：０］とライト信号ＷＲとデー
タバスＤＢＵＳ［７：０］によって設定同期ワードレジ
スタ２５ａに２０ビット書き込まれる。設定同期ワード
レジスタ２５ａは、書き込まれた２０ビットを常時Ａ
［１９：０］に出力している。復調受信信号バッファ２
５ｄは、復調受信信号の最新２０ビットをホールドし、
Ｂ［１９：０］に出力する。ビットコンパレータ２５ｂ
は、入力されるＡ［１９：０］とＢ［１９：０］の排他
的論理和をとり、Ｃ［１９：０］に出力する。ここで、
Ａ［１９：０］とＢ［１９：０］のビットに違いがあれ
ばＣ［１９：０］のビットに１がたつ。デコーダ２５ｃ
は、Ｃ［１９：０］の各ビットを加算し、加算の結果が
２以下であれば同期検出とみなしパルスsswを発生す
る。

【００１９】図５は、本発明の実施形態の回路要素とし
てのスーパーフレーム先頭認識回路２６を示すものであ
る。この回路は、フレームカウンタ２３からのフレーム
カウント値をデコードして、スーパーフレームの先頭フ
レームの期間のみsscm0をアクティブにする。図６は、
本発明の実施形態の回路要素としての間欠受信中受信期
間判定信号生成回路を示すもので、これは、受信フレー
ム設定レジスタ３１ａとデコーダ３１ｂと２入力ＡＮＤ
×１８３１ｃと１８ｔｏ１ＯＲ３１ｄから構成されて
いる。受信フレーム設定レジスタ３１ａには、マイコン
からのライト信号ＷＲとチップセレクト信号ＣＳ［５：
３］とデータバスＤＢＵＳ［７：０］によって、スーパ
ーフレーム中受信するフレームに該当するビットを
‘Ｈ’としたデータが書き込まれてｆｒｍ［１７：０］
として出力される。デコーダ３１ｂは、フレームカウン
ト値から現在の受信フレームをデコードして、ｄｅｃ
［１７：０］のフレーム値に該当するビットを‘Ｈ’、
その他を‘Ｌ’にする。ｄｅｃ［１７：０］は、２入力
ＡＮＤ×１８３１ｃによって、設定された受信フレー
ムｆｒｍ［１７：０］でマスクされ、ｇｔ［１７：０］
として出力される。ｇｔ［１７：０］のＯＲ３１ｄをと
ることにより、スーパーフレーム中受信するフレームの
みstactが‘Ｈ’になる。

【００２０】図７は、本発明の実施形態における回路の
構成要素としてのスーパーフレーム同期外れ検出回路
で、３入力ＡＮＤ２８ａと２入力ＡＮＤ２８ｂとカウン
タ（Ｃ）２８ｃとデコーダ（Ｄ）２８ｄとＤ−フリップ
フロップ２８ｆとインバータ２８ｅから構成されてい
る。カウンタ（Ｃ）２８ｃは、sscm0とidlstとstactの
ＡＮＤである信号kidlstをカウントアップクロックと
し、強制リセットと反転sswのＡＮＤである信号sswrst
をカウンタのリセットとする。信号kidlstが‘Ｈ’パル
スを出力するのは、信号idlstが‘Ｈ’パルスを出力す
る期間中、sscm0が‘Ｈ'でかつstactが‘Ｈ'のときであ
る。すなわち、スーパーフレームの先頭フレームを通常
時はもちろん間欠中においても受信しているときであ
る。このときsswが‘Ｈ’パルスを出力すると、カウン
タ（Ｃ）２８ｃは、まずsswの‘Ｈ’パルスによってリ
セットされ、その後kidlstの‘Ｈ’パルスの立ち上がり
エッジによってカウントアップし、カウンタ（Ｃ）２８
ｃの値は“１”になる。しかし、sswが‘Ｈ’パルスを
出力しなかった場合、カウンタ（Ｃ）２８ｃはリセット
されず、その後のkidlstの‘Ｈ’パルスの立ち上がりエ
ッジによってカウントアップし、カウンタ（Ｃ）２８ｃ
の値は“２”になる。すなわち、スーパーフレームの先
頭フレームを受信したにもかかわらずスーパーフレーム
同期ワードが検出されないと、カウンタ（Ｃ）２８ｃの
値は増加しつづけ、スーパーフレーム同期ワードが一回
でも検出されるとカウンタ（Ｃ）２８ｃリセットされ
る。

【００２１】ここで、１０回連続して、スーパーフレー
ムの先頭フレーム受信中にスーパーフレーム同期ワード
が検出されないと、カウンタ（Ｃ）２８ｃの値は１１に
なるので、カウンタ（Ｃ）２８ｃの値が“１１”のとき
‘Ｈ’、“１１”以外のとき‘Ｌ’になるデコードを行
うデコーダ（Ｄ）２８ｄの出力sfonをkidlstの‘Ｈ’パ
ルスの立ち下がりエッジによってＤ−ＦＦ２８ｆデホー
ルドした信号をsffailとすると、信号sffailが‘Ｈ’で
あれば、スーパーフレーム同期外れを検出したことにな
る。図８は、図２における本発明の実施形態の動作のタ
イミングチャートを示すものである。図８においてスー
パーフレーム同期確立した後、間欠受信中にスーパーフ
レーム同期外れを検出する一つの例が示されている。こ
のタイミングチャート中、各信号は、上記した説明に示
すとおりである。また、信号idlstは一部省略してい
る。

【００２２】

【発明の効果】本発明は、上述のように構成されるもの
であるから、ＰＤＣ移動局は、間欠受信中においてもス
ーパーフレーム同期外れを検出することが可能となり、
ＳＴＤ−２７Ｄに、間欠受信中にもスーパーフレーム同
期外れを検出できることが望ましいとの規定を満足する
とともに、スーパーフレーム同期外れを早く検出でき、
再同期の処理に進むことができる。このことにより、Ｐ
ＤＣ移動局の性能が上がるとともに高信頼性に寄与す
る。

【図面の簡単な説明】

【図１】ＰＤＣスーパーフレーム同期外れ検出回路が備
えられるＰＤＣ移動局の全体構成ブロック図として示す
ものである。

【図２】図１中のＴＤＭＡ同期／タイミング制御部のう
ち、フレーム同期とスーパーフレーム同期の同期確立／
同期外れ管理を行う同期管理部分をブロック図として示
すものである。

【図３】本発明の実施形態の回路要素としてのフレーム
カウンタを示すものである。

【図４】本発明の実施形態の回路要素としてのスーパー
フレーム同期検出回路を示すものである。

【図５】本発明の実施形態の回路要素としてのスーパー
フレーム先頭認識回路を示すものである。

【図６】本発明の実施形態の回路要素としての間欠受信
中受信期間判定信号生成回路を示すものである。

【図７】本発明の実施形態における回路の構成要素とし
てのスーパーフレーム同期外れ検出回路を示すものであ
る。

【図８】図２における本発明の実施形態の動作のタイミ
ングチャートを示すものである。

【図９】スーパーフレーム同期外れ検出回路について、
その周辺回路を含む従来例をブロック図として示すもの
である。

【図１０】図９におけるスーパーフレーム同期外れ検出
回路の一例をより詳細に示すブロック図である。

【図１１】図１０におけるスーパーフレーム同期外れ検
出回路の動作のタイミングチャートを示すものである。

【符号の説明】

１０…ＲＦ部、１１…復調部、１２…変調部、１３…Ｔ
ＤＭＡ同期テタイミング制御部、１４…チャンネルコー
デック、１５…マイコン、１６…音声コーデック、１７
…オーディオインターフェイー、１８…マイク、１９…
レシーバ、２１…発振器、２２…ビットカウンタ／デコ
ーダ、２３…フレームカウンタ、２４…フレーム同期検
出回路、２５…スーパーフレーム同期検出回路、２６…
スーパーフレーム先頭認識回路、２７ａ…設定同期ワー
ドレジスタ、２７ｂ…ビットコンパレータ、２７ｃ…デ
コーダ、２７ｄ…復調受信信号バッファ、２８ａ…３入
力ＡＮＤ、２８ｂ…２入力ＡＮＤ、２８ｃ…カウンタ
（Ｃ）、２８ｄ…デコーダ（Ｄ）、２８ｅ，９５ｅ…イ
ンバータ、２８ｆ，９５ｆ…Ｄ−フリップフロップ、２
９…スーパーフレーム同期確立回路、３０…スーパーフ
レーム同期外れ検出回路、３１…間欠受信中受信期間判
定信号生成回路、３１ａ…受信フレーム設定レジスタ、
３１ｂ…デコーダ、３１ｃ…２入力ＡＮＤ×１８、３１
ｄ…１８ｔｏ１ＯＲ、９１…スーパーフレーム同期検出
回路、９２…フレームカウンタ、９３…スーパーフレー
ム先頭認識回路、９４…スーパーフレーム同期確立回
路、９５…スーパーフレーム同期外れ検出回路、９５
ａ，９５ｂ…ＡＮＤ回路、９５ｃ…カウンタ（Ａ）、９
５ｄ…デコーダ（Ｂ）。

Claims

【特許請求の範囲】

【請求項１】復調受信信号におけるフレーム中にスー
パーフレーム同期ワードが含まれることを検出すること
によりリセットされるカウンタにより前記スーパーフレ
ーム同期ワードが含まれるフレームに続くフレームをカ
ウントし、そのカウント数が同期外れの基準値となる所
定数を超えることによってスーパーフレーム同期外れを
検出するＰＤＣスーパーフレーム同期外れ検出回路にお
いて、間欠受信時に間欠受信期間であることを判定し得
る信号を生成する間欠受信中受信期間判定信号生成回路
を備え、該間欠受信中受信期間判定信号生成回路により
生成される信号を用いて前記カウンタにおける、同期外
れを検出するための前記フレーム数のカウントが継続さ
れるようにしたことを特徴とするＰＤＣスーパーフレー
ム同期外れ検出回路。
【請求項２】前記間欠受信中受信期間判定信号生成回
路は、フレームを受信する期間のみアクティブになる信
号を生成し、生成された信号をフレーム数をカウントす
る前記カウンタへ入力することを特徴とする請求項１記
載のＰＤＣスーパーフレーム同期外れ検出回路。
【請求項３】前記ＰＤＣスーパーフレーム同期外れの
条件をデジタル方式自動車電話システム標準規格ＲＣＲ
ＳＴＤ−２７Ｄに従って設定するようにしたことを特
徴とする請求項１又は２記載のＰＤＣスーパーフレーム
同期外れ検出回路。