JPH1011291A - オブジェクトデータ構造およびオブジェクトデータ構造を用いた計算機システム - Google Patents
オブジェクトデータ構造およびオブジェクトデータ構造を用いた計算機システムInfo
- Publication number
- JPH1011291A JPH1011291A JP16210896A JP16210896A JPH1011291A JP H1011291 A JPH1011291 A JP H1011291A JP 16210896 A JP16210896 A JP 16210896A JP 16210896 A JP16210896 A JP 16210896A JP H1011291 A JPH1011291 A JP H1011291A
- Authority
- JP
- Japan
- Prior art keywords
- data structure
- ram
- area
- pointer
- instance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】
【課題】 オブジェクト指向システムにおいて、ＲＡＭ
サイズが大きくなるという課題があった。 【解決手段】 初期値から値の変わらないインスタンス
変数ｊ，ｎはＲＯＭ４に格納され、値の変わる可能性が
あるインスタンス変数ｉ，ｋ，ｌ，ｍはＲＡＭ３に格納
される。
サイズが大きくなるという課題があった。 【解決手段】 初期値から値の変わらないインスタンス
変数ｊ，ｎはＲＯＭ４に格納され、値の変わる可能性が
あるインスタンス変数ｉ，ｋ，ｌ，ｍはＲＡＭ３に格納
される。
Description
【０００１】
【発明の属する技術分野】この発明は、オブジェクト指
向システムのオブジェクトデータのメモリにおけるオブ
ジェクトデータ構造、およびオブジェクトデータ構造を
用いた計算機システムに関するものである。
向システムのオブジェクトデータのメモリにおけるオブ
ジェクトデータ構造、およびオブジェクトデータ構造を
用いた計算機システムに関するものである。
【０００２】
【従来の技術】図３（ａ）は従来のオブジェクトデータ
構造を示す説明図である。図において、１０１〜１０４
はオブジェクト指向システムにおけるあるオブジェクト
のインスタンス内の変数であるインスタンス変数ｉ，
ｊ，ｋ，ｌを格納する領域、２０１はこのオブジェクト
を指すオブジェクトポインタである。
構造を示す説明図である。図において、１０１〜１０４
はオブジェクト指向システムにおけるあるオブジェクト
のインスタンス内の変数であるインスタンス変数ｉ，
ｊ，ｋ，ｌを格納する領域、２０１はこのオブジェクト
を指すオブジェクトポインタである。
【０００３】図３（ａ）に示されるデータ構造をＣ＋＋
風に記述しようとすると、以下のように記述される。 ｃｌａｓｓ Ｘ ｛ ｉｎｔ ｉ； ｉｎｔ ｊ； ｉｎｔ ｋ； ｉｎｔ ｌ； ｝ ここで、“ｃｌａｓｓ Ｘ”は、クラスＸを定義するこ
とを示す。“ｉｎｔ”は、整数型のデータを示す。
風に記述しようとすると、以下のように記述される。 ｃｌａｓｓ Ｘ ｛ ｉｎｔ ｉ； ｉｎｔ ｊ； ｉｎｔ ｋ； ｉｎｔ ｌ； ｝ ここで、“ｃｌａｓｓ Ｘ”は、クラスＸを定義するこ
とを示す。“ｉｎｔ”は、整数型のデータを示す。
【０００４】この記述がコンパイルされた後、計算機シ
ステムに実装される場合に、インスタンス変数ｉ，ｊ，
ｋ，ｌを格納するための領域１０１〜１０４はメモリ内
の連続領域に設定される。領域１０１〜１０４内のデー
タは変更される可能性があるので、連続領域はＲＡＭ領
域である必要がある。オブジェクトポインタ２０１が使
用される場合、オブジェクトポインタ２０１の値は、領
域１０１の先頭アドレスを指す。なお、領域１０２〜１
０４は、オブジェクトポインタ２０１の値にオフセット
値を加算することによってアクセスされる。
ステムに実装される場合に、インスタンス変数ｉ，ｊ，
ｋ，ｌを格納するための領域１０１〜１０４はメモリ内
の連続領域に設定される。領域１０１〜１０４内のデー
タは変更される可能性があるので、連続領域はＲＡＭ領
域である必要がある。オブジェクトポインタ２０１が使
用される場合、オブジェクトポインタ２０１の値は、領
域１０１の先頭アドレスを指す。なお、領域１０２〜１
０４は、オブジェクトポインタ２０１の値にオフセット
値を加算することによってアクセスされる。
【０００５】クラスＸが例えば以下のように定義される
ことも考えられる。 ｃｌａｓｓ Ｘ ｛ ｉｎｔ ｉ； ｃｏｎｓｔ ｉｎｔ ｊ； ｉｎｔ ｋ； ｉｎｔ ｌ； ｝ ここで、“ｃｏｎｓｔ”は、初期値以外の値に変化しな
いことを示すキーワードである。この場合、領域１０
１，１０３，１０４内のデータは変更される可能性があ
るので、各領域１０１〜１０４を連続して確保しようと
すると、全ての領域１０１〜１０４がＲＡＭ領域である
必要がある。
ことも考えられる。 ｃｌａｓｓ Ｘ ｛ ｉｎｔ ｉ； ｃｏｎｓｔ ｉｎｔ ｊ； ｉｎｔ ｋ； ｉｎｔ ｌ； ｝ ここで、“ｃｏｎｓｔ”は、初期値以外の値に変化しな
いことを示すキーワードである。この場合、領域１０
１，１０３，１０４内のデータは変更される可能性があ
るので、各領域１０１〜１０４を連続して確保しようと
すると、全ての領域１０１〜１０４がＲＡＭ領域である
必要がある。
【０００６】図３（ｂ）はクラスＸから派生する派生ク
ラスＹのオブジェクトのデータ構造を示す説明図であ
る。図において、ブロック３０はクラスＸから継承する
データ構造である。なお、ここでは、インスタンス変数
ｎは初期値以外の値に変化せず、インスタンス変数ｍは
変化することとする。
ラスＹのオブジェクトのデータ構造を示す説明図であ
る。図において、ブロック３０はクラスＸから継承する
データ構造である。なお、ここでは、インスタンス変数
ｎは初期値以外の値に変化せず、インスタンス変数ｍは
変化することとする。
【０００７】すると、クラスＹは、例えば以下のように
記述される。 ｃｌａｓｓ Ｙ ： Ｘ ｛ ｉｎｔ ｍ； ｃｏｎｓｔ ｉｎｔ ｎ； ｝ クラスＹのブロック３０で示された部分のデータ構造は
クラスＸのデータ構造と同一であるから、クラスＹのオ
ブジェクトの一部分はクラスＸのオブジェクトとしても
使用できる。従って、図３（ｂ）に示すようなデータ構
造によって、クラスの継承が実現できる。計算機システ
ムのメモリにおいては、アクセスが容易である等の理由
によって、領域１０１〜１０６はＲＡＭ内の連続領域に
設定される。
記述される。 ｃｌａｓｓ Ｙ ： Ｘ ｛ ｉｎｔ ｍ； ｃｏｎｓｔ ｉｎｔ ｎ； ｝ クラスＹのブロック３０で示された部分のデータ構造は
クラスＸのデータ構造と同一であるから、クラスＹのオ
ブジェクトの一部分はクラスＸのオブジェクトとしても
使用できる。従って、図３（ｂ）に示すようなデータ構
造によって、クラスの継承が実現できる。計算機システ
ムのメモリにおいては、アクセスが容易である等の理由
によって、領域１０１〜１０６はＲＡＭ内の連続領域に
設定される。
【０００８】
【発明が解決しようとする課題】従来のオブジェクトデ
ータ構造は以上のように構成されているので、計算機シ
ステムにそのようなオブジェクトデータ構造が実装され
た場合に計算機システムにおけるＲＡＭ領域のサイズが
大きくなってしまうという課題があった。この課題は、
特に、マイクロコンピュータのようなＲＡＭ資源に限界
があるシステムにおいて、大きな問題になる。
ータ構造は以上のように構成されているので、計算機シ
ステムにそのようなオブジェクトデータ構造が実装され
た場合に計算機システムにおけるＲＡＭ領域のサイズが
大きくなってしまうという課題があった。この課題は、
特に、マイクロコンピュータのようなＲＡＭ資源に限界
があるシステムにおいて、大きな問題になる。
【０００９】この発明は上記のような課題を解決するた
めになされたもので、計算機システムにおけるＲＡＭ領
域の使用量を低減させるオブジェクトデータ構造および
このオブジェクトデータ構造を用いた計算機システムを
得ることを目的とする。なお、オブジェクト指向システ
ムにおけるものではないが各データのメモリにおける配
置方法に関する先行技術として特開平２−１４４６２９
号公報に示されたものがある。しかし、その配置方法は
ユーザが任意に各データを一方のメモリ領域と他方のメ
モリ領域とに振り分ける方法であって、システムの特徴
に基づく振り分け方法ではない。また、ＲＡＭ領域の節
減を目的としたものではない。
めになされたもので、計算機システムにおけるＲＡＭ領
域の使用量を低減させるオブジェクトデータ構造および
このオブジェクトデータ構造を用いた計算機システムを
得ることを目的とする。なお、オブジェクト指向システ
ムにおけるものではないが各データのメモリにおける配
置方法に関する先行技術として特開平２−１４４６２９
号公報に示されたものがある。しかし、その配置方法は
ユーザが任意に各データを一方のメモリ領域と他方のメ
モリ領域とに振り分ける方法であって、システムの特徴
に基づく振り分け方法ではない。また、ＲＡＭ領域の節
減を目的としたものではない。
【００１０】
【課題を解決するための手段】請求項１記載の発明に係
るオブジェクトデータ構造は、オブジェクト指向システ
ムにおいて、定数であるインスタンス変数はＲＯＭに格
納され、非定数であるインスタンス変数はＲＡＭに格納
されたものである。
るオブジェクトデータ構造は、オブジェクト指向システ
ムにおいて、定数であるインスタンス変数はＲＯＭに格
納され、非定数であるインスタンス変数はＲＡＭに格納
されたものである。
【００１１】請求項２記載の発明に係るオブジェクトデ
ータ構造は、ＲＯＭの連続領域に格納された各インスタ
ンス変数のうちの先頭のインスタンス変数の先頭アドレ
スを指定するポインタの領域がＲＡＭに設けられたもの
である。
ータ構造は、ＲＯＭの連続領域に格納された各インスタ
ンス変数のうちの先頭のインスタンス変数の先頭アドレ
スを指定するポインタの領域がＲＡＭに設けられたもの
である。
【００１２】請求項３記載の発明に係るオブジェクトデ
ータ構造は、ＲＡＭの連続領域に格納された各インスタ
ンス変数のうちの先頭のインスタンス変数の先頭アドレ
スを指定するポインタの領域がＲＡＭに設けられたもの
である。
ータ構造は、ＲＡＭの連続領域に格納された各インスタ
ンス変数のうちの先頭のインスタンス変数の先頭アドレ
スを指定するポインタの領域がＲＡＭに設けられたもの
である。
【００１３】請求項４記載の発明に係るオブジェクトデ
ータ構造を用いた計算機システムは、上記のオブジェク
トデータ構造を備えたものである。
ータ構造を用いた計算機システムは、上記のオブジェク
トデータ構造を備えたものである。
【００１４】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１（ａ）はこの発明の実施の形態１に
よるオブジェクトデータ構造を用いた計算機システムを
示すブロック図である。図において、１はＣＰＵ、２は
計算機システムのバス、３はＲＡＭ、４はＲＯＭであ
る。オブジェクトポインタ２０１はＲＡＭ３に設定され
る。また、ポインタ１００およびインスタンス変数ｉ，
ｋ，ｌを格納するための領域１０１，１０３，１０４が
ＲＡＭ３内の連続した領域に確保される。インスタンス
変数ｊはＲＯＭ４に設定される。なお、５はＲＯＭ４内
のプログラム領域を示す。
説明する。 実施の形態１．図１（ａ）はこの発明の実施の形態１に
よるオブジェクトデータ構造を用いた計算機システムを
示すブロック図である。図において、１はＣＰＵ、２は
計算機システムのバス、３はＲＡＭ、４はＲＯＭであ
る。オブジェクトポインタ２０１はＲＡＭ３に設定され
る。また、ポインタ１００およびインスタンス変数ｉ，
ｋ，ｌを格納するための領域１０１，１０３，１０４が
ＲＡＭ３内の連続した領域に確保される。インスタンス
変数ｊはＲＯＭ４に設定される。なお、５はＲＯＭ４内
のプログラム領域を示す。
【００１５】次に動作について説明する。図１（ａ）に
示されるデータ構造をＣ＋＋風に記述しようとすると、
以下のように記述される。 ｃｌａｓｓ Ｘ ｛ ｉｎｔ ｉ； ｃｏｎｓｔ ｉｎｔ ｊ； ｉｎｔ ｋ； ｉｎｔ ｌ； ｝ 従って、インスタンス変数ｊは初期値以外の値に変化し
ないものであり定数である。よって、この場合には、上
記の記述に基づく機械語プログラムを計算機システムに
実装する際に、コンパイラは、インスタンス変数ｊの領
域１０２をＲＯＭ４の空間に割り当てる。それ以外のイ
ンスタンス変数ｉ，ｋ，ｌを格納するための領域１０
１，１０３，１０４は、ＲＡＭ３の空間に割り当てられ
る。従って、図１（ａ）に示すようなメモリ配置が実現
される。
示されるデータ構造をＣ＋＋風に記述しようとすると、
以下のように記述される。 ｃｌａｓｓ Ｘ ｛ ｉｎｔ ｉ； ｃｏｎｓｔ ｉｎｔ ｊ； ｉｎｔ ｋ； ｉｎｔ ｌ； ｝ 従って、インスタンス変数ｊは初期値以外の値に変化し
ないものであり定数である。よって、この場合には、上
記の記述に基づく機械語プログラムを計算機システムに
実装する際に、コンパイラは、インスタンス変数ｊの領
域１０２をＲＯＭ４の空間に割り当てる。それ以外のイ
ンスタンス変数ｉ，ｋ，ｌを格納するための領域１０
１，１０３，１０４は、ＲＡＭ３の空間に割り当てられ
る。従って、図１（ａ）に示すようなメモリ配置が実現
される。
【００１６】領域１０１〜１０４はメモリ内の連続領域
ではないので、この場合には、領域１０２の先頭アドレ
スを指すポインタ１００が設けられる。オブジェクトポ
インタ２０１が使用される場合に、オブジェクトポイン
タ２０１の値は、ポインタ１００および領域１０１，１
０３，１０４からなる連続領域の先頭アドレスを指す。
インスタンス変数ｊを扱うときには、ポインタ１００を
介してＲＯＭ４がアクセスされる。インスタンス変数
ｉ，ｋ，ｌは、オブジェクトポインタ２０１の値にオフ
セット値を加算することによってアクセスされる。
ではないので、この場合には、領域１０２の先頭アドレ
スを指すポインタ１００が設けられる。オブジェクトポ
インタ２０１が使用される場合に、オブジェクトポイン
タ２０１の値は、ポインタ１００および領域１０１，１
０３，１０４からなる連続領域の先頭アドレスを指す。
インスタンス変数ｊを扱うときには、ポインタ１００を
介してＲＯＭ４がアクセスされる。インスタンス変数
ｉ，ｋ，ｌは、オブジェクトポインタ２０１の値にオフ
セット値を加算することによってアクセスされる。
【００１７】図１（ｂ）はクラスＸから派生する派生ク
ラスＹを実現するためのオブジェクトのデータ構造を示
す説明図である。クラスＹは、例えば以下のように記述
される。 ｃｌａｓｓ Ｙ ： Ｘ ｛ ｉｎｔ ｍ； ｃｏｎｓｔ ｉｎｔ ｎ； ｝
ラスＹを実現するためのオブジェクトのデータ構造を示
す説明図である。クラスＹは、例えば以下のように記述
される。 ｃｌａｓｓ Ｙ ： Ｘ ｛ ｉｎｔ ｍ； ｃｏｎｓｔ ｉｎｔ ｎ； ｝
【００１８】従って、インスタンス変数ｎは初期値以外
の値に変化しないものであり定数である。よって、この
場合には、上記の記述に基づくプログラムを計算機シス
テムに実装するときに、インスタンス変数ｎの領域１０
６をＲＯＭ４における領域１０２に連続した領域に割り
当てる。非定数のインスタンス変数ｍを格納するための
領域１０５は、ＲＡＭ３における領域１０１，１０３，
１０４に連続した領域に割り当てられる。クラスＹのブ
ロック３２で示された部分のデータ構造はクラスＸのデ
ータ構造と同一であるから、クラスＹのオブジェクトの
一部分はクラスＸのオブジェクトとしても使用できる。
よって、図１（ｂ）に示すようなデータ構造によれば、
クラスの継承を実現できる。なお、インスタンス変数ｎ
の領域１０６は、ポインタ１００の値にオフセットを加
算することによってアクセスされる。また、インスタン
ス変数ｍの領域１０５は、オブジェクトポインタ２０１
の値に所定のオフセット値を加算することによってアク
セスされる。
の値に変化しないものであり定数である。よって、この
場合には、上記の記述に基づくプログラムを計算機シス
テムに実装するときに、インスタンス変数ｎの領域１０
６をＲＯＭ４における領域１０２に連続した領域に割り
当てる。非定数のインスタンス変数ｍを格納するための
領域１０５は、ＲＡＭ３における領域１０１，１０３，
１０４に連続した領域に割り当てられる。クラスＹのブ
ロック３２で示された部分のデータ構造はクラスＸのデ
ータ構造と同一であるから、クラスＹのオブジェクトの
一部分はクラスＸのオブジェクトとしても使用できる。
よって、図１（ｂ）に示すようなデータ構造によれば、
クラスの継承を実現できる。なお、インスタンス変数ｎ
の領域１０６は、ポインタ１００の値にオフセットを加
算することによってアクセスされる。また、インスタン
ス変数ｍの領域１０５は、オブジェクトポインタ２０１
の値に所定のオフセット値を加算することによってアク
セスされる。
【００１９】以上のように、この実施の形態１によれ
ば、初期値以外の値に変化しないインスタンス変数ｊ，
ｎはＲＯＭ４の領域１０２，１０６に設定される。よっ
て、従来のデータ構造に比べてＲＡＭ３の使用量は低減
する。
ば、初期値以外の値に変化しないインスタンス変数ｊ，
ｎはＲＯＭ４の領域１０２，１０６に設定される。よっ
て、従来のデータ構造に比べてＲＡＭ３の使用量は低減
する。
【００２０】実施の形態２．図２（ａ）はこの発明の実
施の形態２によるメモリにおけるオブジェクトのデータ
構造を示す説明図である。図において、１００は領域１
０２を指すポインタ、１１２は領域１０１，１０３，１
０４からなる連続領域の先頭アドレスを指すポインタで
ある。２つのポインタを合わせてオブジェクトヘッダ１
１０と呼ぶ。
施の形態２によるメモリにおけるオブジェクトのデータ
構造を示す説明図である。図において、１００は領域１
０２を指すポインタ、１１２は領域１０１，１０３，１
０４からなる連続領域の先頭アドレスを指すポインタで
ある。２つのポインタを合わせてオブジェクトヘッダ１
１０と呼ぶ。
【００２１】次に動作について説明する。ＲＡＭ３およ
びＲＯＭ４における領域１０１〜１０４の割り当て方法
は実施の形態１の場合と同じである。この場合には、ポ
インタ１００に代えてオブジェクトヘッダ１１０がＲＡ
Ｍ３内に用意されている。オブジェクトポインタ２０１
が使用される場合に、オブジェクトポインタ２０１の値
は、オブジェクトヘッダ１１０を指す。オブジェクトヘ
ッダ１１０におけるポインタ１００には、領域１０２の
先頭アドレスを指す値が設定されている。よって、イン
スタンス変数ｊを扱うときには、ポインタ１００を介し
てＲＯＭ４がアクセスされる。ポインタ１１２には、連
続した領域１０１，１０３，１０４の先頭アドレスを指
す値が設定されている。よって、インスタンス変数ｉ，
ｋ，ｌを扱うときには、ポインタ１１２を介してＲＡＭ
３の該当する領域１０１，１０３，１０４がアクセスさ
れる。インスタンス変数ｋ，ｌは、ポインタ１１２の値
にオフセット値を加算することによってアクセスされ
る。
びＲＯＭ４における領域１０１〜１０４の割り当て方法
は実施の形態１の場合と同じである。この場合には、ポ
インタ１００に代えてオブジェクトヘッダ１１０がＲＡ
Ｍ３内に用意されている。オブジェクトポインタ２０１
が使用される場合に、オブジェクトポインタ２０１の値
は、オブジェクトヘッダ１１０を指す。オブジェクトヘ
ッダ１１０におけるポインタ１００には、領域１０２の
先頭アドレスを指す値が設定されている。よって、イン
スタンス変数ｊを扱うときには、ポインタ１００を介し
てＲＯＭ４がアクセスされる。ポインタ１１２には、連
続した領域１０１，１０３，１０４の先頭アドレスを指
す値が設定されている。よって、インスタンス変数ｉ，
ｋ，ｌを扱うときには、ポインタ１１２を介してＲＡＭ
３の該当する領域１０１，１０３，１０４がアクセスさ
れる。インスタンス変数ｋ，ｌは、ポインタ１１２の値
にオフセット値を加算することによってアクセスされ
る。
【００２２】図２（ｂ）はクラスＸから派生する派生ク
ラスＹを実現するためのオブジェクトのデータ構造を示
す説明図である。この場合にも、値の変わらないインス
タンス変数ｎの領域１０６はＲＯＭ４における領域１０
２に連続した領域に割り当てられる。値が変わりうるイ
ンスタンス変数ｍを格納するための領域１０５は、ＲＡ
Ｍ３における１０１，１０３，１０４に連続した領域に
割り当てられる。クラスＹのブロック３４で示された部
分のデータ構造はクラスＸのデータ構造と同一であるか
ら、クラスＹのオブジェクトの一部分はクラスＸのオブ
ジェクトとしても使用できる。よって、図２（ｂ）に示
すデータ構造によれば、クラスの継承を実現できる。な
お、インスタンス変数ｎの領域１０６は、ポインタ１０
０の値にオフセットを加算することによってアクセスさ
れる。また、インスタンス変数ｍの領域１０５は、ポイ
ンタ１１２の値に所定のオフセット値を加算することに
よってアクセスされる。
ラスＹを実現するためのオブジェクトのデータ構造を示
す説明図である。この場合にも、値の変わらないインス
タンス変数ｎの領域１０６はＲＯＭ４における領域１０
２に連続した領域に割り当てられる。値が変わりうるイ
ンスタンス変数ｍを格納するための領域１０５は、ＲＡ
Ｍ３における１０１，１０３，１０４に連続した領域に
割り当てられる。クラスＹのブロック３４で示された部
分のデータ構造はクラスＸのデータ構造と同一であるか
ら、クラスＹのオブジェクトの一部分はクラスＸのオブ
ジェクトとしても使用できる。よって、図２（ｂ）に示
すデータ構造によれば、クラスの継承を実現できる。な
お、インスタンス変数ｎの領域１０６は、ポインタ１０
０の値にオフセットを加算することによってアクセスさ
れる。また、インスタンス変数ｍの領域１０５は、ポイ
ンタ１１２の値に所定のオフセット値を加算することに
よってアクセスされる。
【００２３】この実施の形態２によっても、初期値以外
の値に変化しないインスタンス変数ｊ，ｎはＲＯＭ４の
領域１０２，１０６に設定される。よって、従来のデー
タ構造に比べてＲＡＭ３の使用量は低減する。また、直
接ＲＯＭ４内の領域１０２の先頭アドレスを指すポイン
タ１００と、ＲＡＭ３内の連続した領域１０１，１０
３，１０４，１０５の先頭アドレスを指すポインタ１１
２とが別々に設けられているので、インスタンス変数ｉ
〜ｎのアクセスが容易になる。
の値に変化しないインスタンス変数ｊ，ｎはＲＯＭ４の
領域１０２，１０６に設定される。よって、従来のデー
タ構造に比べてＲＡＭ３の使用量は低減する。また、直
接ＲＯＭ４内の領域１０２の先頭アドレスを指すポイン
タ１００と、ＲＡＭ３内の連続した領域１０１，１０
３，１０４，１０５の先頭アドレスを指すポインタ１１
２とが別々に設けられているので、インスタンス変数ｉ
〜ｎのアクセスが容易になる。
【００２４】
【発明の効果】以上のように、請求項１記載の発明によ
れば、オブジェクトデータ構造を、定数であるインスタ
ンス変数はＲＯＭに格納され、非定数であるインスタン
ス変数はＲＡＭに格納されるように構成したので、ＲＡ
Ｍの使用量を低減できる効果がある。
れば、オブジェクトデータ構造を、定数であるインスタ
ンス変数はＲＯＭに格納され、非定数であるインスタン
ス変数はＲＡＭに格納されるように構成したので、ＲＡ
Ｍの使用量を低減できる効果がある。
【００２５】請求項２記載の発明によれば、オブジェク
トデータ構造を、ＲＯＭの連続領域に格納された各イン
スタンス変数のうちの先頭のインスタンス変数の先頭ア
ドレスを指定するポインタの領域がＲＡＭに設けられる
ように構成したので、インスタンス変数がＲＯＭ部分と
ＲＡＭ部分とに分けて置かれる場合にも、定数であるイ
ンスタンス変数を容易にアクセスできる効果がある。
トデータ構造を、ＲＯＭの連続領域に格納された各イン
スタンス変数のうちの先頭のインスタンス変数の先頭ア
ドレスを指定するポインタの領域がＲＡＭに設けられる
ように構成したので、インスタンス変数がＲＯＭ部分と
ＲＡＭ部分とに分けて置かれる場合にも、定数であるイ
ンスタンス変数を容易にアクセスできる効果がある。
【００２６】請求項３記載の発明によれば、オブジェク
トデータ構造を、ＲＡＭの連続領域に格納された各イン
スタンス変数のうちの先頭のインスタンス変数の先頭ア
ドレスを指定するポインタの領域がＲＡＭに設けられる
ように構成したので、インスタンス変数がＲＯＭ部分と
ＲＡＭ部分とに分けて置かれる場合にも、非定数である
インスタンス変数を容易にアクセスできる効果がある。
トデータ構造を、ＲＡＭの連続領域に格納された各イン
スタンス変数のうちの先頭のインスタンス変数の先頭ア
ドレスを指定するポインタの領域がＲＡＭに設けられる
ように構成したので、インスタンス変数がＲＯＭ部分と
ＲＡＭ部分とに分けて置かれる場合にも、非定数である
インスタンス変数を容易にアクセスできる効果がある。
【００２７】請求項４記載の発明によれば、オブジェク
トデータ構造を用いた計算機システムを、上記の各オブ
ジェクトデータ構造を備えるように構成したので、シス
テム内のＲＡＭの使用量を低減できる効果がある。
トデータ構造を用いた計算機システムを、上記の各オブ
ジェクトデータ構造を備えるように構成したので、シス
テム内のＲＡＭの使用量を低減できる効果がある。
【図１】 （ａ）はこの発明の実施の形態１によるオブ
ジェクトデータ構造を用いた計算機システムを示すブロ
ック図、（ｂ）は派生クラスＹを実現するためのオブジ
ェクトのデータ構造を示す説明図である。
ジェクトデータ構造を用いた計算機システムを示すブロ
ック図、（ｂ）は派生クラスＹを実現するためのオブジ
ェクトのデータ構造を示す説明図である。
【図２】 この発明の実施の形態２によるメモリにおけ
るオブジェクトのデータ構造を示す説明図である。
るオブジェクトのデータ構造を示す説明図である。
【図３】 従来のオブジェクトデータ構造を示す説明図
である。
である。
３ ＲＡＭ、４ ＲＯＭ、１００，１１２ ポインタ、
ｉ，ｊ，ｋ，ｌ，ｍ，ｎ インスタンス変数。
ｉ，ｊ，ｋ，ｌ，ｍ，ｎ インスタンス変数。
Claims (4)
- 【請求項１】 オブジェクト中の各インスタンス変数に
対してそれぞれの値が初期値から変わらないことを指定
できる言語で定義されるオブジェクトデータのメモリ内
の構造であって、前記指定がなされたインスタンス変数
はＲＯＭに格納され、前記指定がなされなかったインス
タンス変数はＲＡＭに格納されたオブジェクトデータ構
造。 - 【請求項２】 ＲＯＭの連続する領域に格納された各イ
ンスタンス変数のうちの先頭のインスタンス変数の先頭
アドレスを指定するポインタの領域がＲＡＭに設けられ
たことを特徴とする請求項１記載のオブジェクトデータ
構造。 - 【請求項３】 ＲＡＭの連続する領域に格納された各イ
ンスタンス変数のうちの先頭のインスタンス変数の先頭
アドレスを指定するポインタの領域が前記ＲＡＭに設け
られたことを特徴とする請求項２記載のオブジェクトデ
ータ構造。 - 【請求項４】 請求項１から請求項３のうちのいずれか
１項記載のオブジェクトデータ構造を備えたことを特徴
とするオブジェクトデータ構造を用いた計算機システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16210896A JPH1011291A (ja) | 1996-06-21 | 1996-06-21 | オブジェクトデータ構造およびオブジェクトデータ構造を用いた計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16210896A JPH1011291A (ja) | 1996-06-21 | 1996-06-21 | オブジェクトデータ構造およびオブジェクトデータ構造を用いた計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1011291A true JPH1011291A (ja) | 1998-01-16 |
Family
ID=15748205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16210896A Pending JPH1011291A (ja) | 1996-06-21 | 1996-06-21 | オブジェクトデータ構造およびオブジェクトデータ構造を用いた計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1011291A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6292937B1 (en) | 1998-07-22 | 2001-09-18 | Matsushita Electric Industrial Co., Ltd. | Program conversion device for translating an object-oriented language source program |
-
1996
- 1996-06-21 JP JP16210896A patent/JPH1011291A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6292937B1 (en) | 1998-07-22 | 2001-09-18 | Matsushita Electric Industrial Co., Ltd. | Program conversion device for translating an object-oriented language source program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003167737A (ja) | スタック使用方法 | |
| EP1213650A3 (en) | Priority arbitration based on current task and MMU | |
| JPH113269A (ja) | スタックの内容をサブスタックに分離することによる正確なガーベイジ・コレクションを補助するシステムと方法 | |
| JP3422743B2 (ja) | メモリ使用効率を増すための方法 | |
| US7565385B2 (en) | Embedded garbage collection | |
| JPH1011291A (ja) | オブジェクトデータ構造およびオブジェクトデータ構造を用いた計算機システム | |
| US7434021B2 (en) | Memory allocation in a multi-processor system | |
| KR100315500B1 (ko) | 메모리할당방법 | |
| JP3780610B2 (ja) | 課金情報出力装置 | |
| JP2982134B2 (ja) | 主記憶装置の割り当てサイズ決定方法 | |
| KR100207335B1 (ko) | 마이크로컴퓨터와 어드레스 발생 방법 | |
| Pizka | Thread Segment Stacks. | |
| JPH07129408A (ja) | 言語処理プログラムの実行方式 | |
| JPH0241525A (ja) | 翻訳処理装置における番地割付処理方式 | |
| Ramanujam et al. | Address register-oriented optimizations for embedded processors | |
| JPH02136930A (ja) | Ａｕｔｏ変数割り付け方式 | |
| JPH03269619A (ja) | 漢字フィールドをソートキーとするソート処理方式 | |
| JPH11238016A (ja) | メモリ保護方法及び装置 | |
| JPH0713770A (ja) | ロードストア型プロセッサの付加的レジスタを利用する際のコンパイル方法 | |
| JPH06119190A (ja) | タスク切替処理方式 | |
| JPH0991151A (ja) | コンパイル装置及びプロセッサ装置 | |
| JPH02205937A (ja) | 情報処理システム | |
| JPH05241956A (ja) | 仮想記憶領域分割利用方式 | |
| JPH0340028A (ja) | 入出力装置割り付け制御方式 | |
| JPS5963082A (ja) | 仮想ペ−ジｉｄによるアドレス空間のペ−ジ管理方式 |