JPH1011321A - 実行トレース機能付きマイクロプロセッサ - Google Patents
実行トレース機能付きマイクロプロセッサInfo
- Publication number
- JPH1011321A JPH1011321A JP8164133A JP16413396A JPH1011321A JP H1011321 A JPH1011321 A JP H1011321A JP 8164133 A JP8164133 A JP 8164133A JP 16413396 A JP16413396 A JP 16413396A JP H1011321 A JPH1011321 A JP H1011321A
- Authority
- JP
- Japan
- Prior art keywords
- trace
- execution
- input
- instruction
- address register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 5
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】ＭＰＵのプログラム実行結果のトレースを実行
しない通常モードにおける処理速度の高速化及び運用状
態におけるトレースの実行容易性の向上を図る。 【解決手段】トレース実行指定時に、外部端末９より、
ＭＰＵ１のトレースアドレスレジスタ３２，トレースデ
ータ転送アドレスレジスタ３３，トレース回数カウント
レジスタ３４にトレース条件データを設定した後、トレ
ース制御フリップフロップ３１をオン状態とする。ＭＰ
Ｕは、ＰＲＯＭ６のプログラム実行時にトレース制御フ
リップフロップの状態よりトレース指示がある（トレー
スモード）と判定すると、トレースアドレスレジスタ指
定の入出力命令実行時の所定部位のトレースデータを収
集しトレースデータ転送アドレスレジスタ対応のメモリ
エリア（ＲＡＭ５）へ転送し、指定回数分トレース実行
した後にトレース制御フリップフロップをオフ状態とし
通常モードに戻る。
しない通常モードにおける処理速度の高速化及び運用状
態におけるトレースの実行容易性の向上を図る。 【解決手段】トレース実行指定時に、外部端末９より、
ＭＰＵ１のトレースアドレスレジスタ３２，トレースデ
ータ転送アドレスレジスタ３３，トレース回数カウント
レジスタ３４にトレース条件データを設定した後、トレ
ース制御フリップフロップ３１をオン状態とする。ＭＰ
Ｕは、ＰＲＯＭ６のプログラム実行時にトレース制御フ
リップフロップの状態よりトレース指示がある（トレー
スモード）と判定すると、トレースアドレスレジスタ指
定の入出力命令実行時の所定部位のトレースデータを収
集しトレースデータ転送アドレスレジスタ対応のメモリ
エリア（ＲＡＭ５）へ転送し、指定回数分トレース実行
した後にトレース制御フリップフロップをオフ状態とし
通常モードに戻る。
Description
【０００１】
【発明の属する技術分野】本発明は、実行トレース機能
付きマイクロプロセッサに関し、特に自己が実行するプ
ログラム中の外部入出力装置に対する入出力命令の実行
時に発生する所定部位のデータを収集しトレースデータ
としてメモリエリアに格納し外部から読み出し可能とし
たトレース処理を行うマイクロプロセッサに関するもの
である。
付きマイクロプロセッサに関し、特に自己が実行するプ
ログラム中の外部入出力装置に対する入出力命令の実行
時に発生する所定部位のデータを収集しトレースデータ
としてメモリエリアに格納し外部から読み出し可能とし
たトレース処理を行うマイクロプロセッサに関するもの
である。
【０００２】
【従来の技術】従来のこの種の実行トレース機能付きマ
イクロプロセッサは、図３に示すように、入出力命令の
各々を実行中にその入出力命令のオペランドや入出力装
置からの応答などの必要な情報をレジスタに保持してお
き、各入出力命令実行終了時ごとにプログラムによりオ
ン及びオフされるトレース制御フリップフロップの状態
を判定してトレースするかを判断し、トレースすると判
定するとレジスタに保持されていた情報をメモリ領域に
格納することにより前記入出力命令のトレースを行って
いた（特開昭６３−２５７４２号公報参照）。
イクロプロセッサは、図３に示すように、入出力命令の
各々を実行中にその入出力命令のオペランドや入出力装
置からの応答などの必要な情報をレジスタに保持してお
き、各入出力命令実行終了時ごとにプログラムによりオ
ン及びオフされるトレース制御フリップフロップの状態
を判定してトレースするかを判断し、トレースすると判
定するとレジスタに保持されていた情報をメモリ領域に
格納することにより前記入出力命令のトレースを行って
いた（特開昭６３−２５７４２号公報参照）。
【０００３】
【発明が解決しようとする課題】上述した従来の実行ト
レース機能付きマイクロプロセッサでは、トレースを実
行しない通常運用状態においても、すべての入出力命令
のオペランドや、入出力装置（ＩＯ装置）からの応答な
どの情報を、レジスタに保持し、各入出力命令実行終了
時ごとにプログラムによりオン及びオフされるトレース
制御フリップフロップの状態を判定してトレースするか
を判断していたため、通常運用状態において無駄な処理
を行うことになり、特に高速処理を要求される場合、処
理速度向上の制約となってしまう。また、トレース実行
の設定において、プログラムによりトレース制御フリッ
プフロップをオン及びオフするためには、運用中のプロ
グラムの変更が必要となり、最悪の場合、装置の動作停
止も考えられる。
レース機能付きマイクロプロセッサでは、トレースを実
行しない通常運用状態においても、すべての入出力命令
のオペランドや、入出力装置（ＩＯ装置）からの応答な
どの情報を、レジスタに保持し、各入出力命令実行終了
時ごとにプログラムによりオン及びオフされるトレース
制御フリップフロップの状態を判定してトレースするか
を判断していたため、通常運用状態において無駄な処理
を行うことになり、特に高速処理を要求される場合、処
理速度向上の制約となってしまう。また、トレース実行
の設定において、プログラムによりトレース制御フリッ
プフロップをオン及びオフするためには、運用中のプロ
グラムの変更が必要となり、最悪の場合、装置の動作停
止も考えられる。
【０００４】本発明の目的は、トレースを実行しない通
常モードにおける処理速度の高速化及び運用状態におけ
るトレースの実行容易性の向上を可能とする実行トレー
ス機能付きマイクロプロセッサを提供することにある。
常モードにおける処理速度の高速化及び運用状態におけ
るトレースの実行容易性の向上を可能とする実行トレー
ス機能付きマイクロプロセッサを提供することにある。
【０００５】
【課題を解決するための手段】本発明の実行トレース機
能付きマイクロプロセッサは、自己が実行するプログラ
ム中の外部入出力装置に対する入出力命令の実行時に発
生する所定部位のデータを収集しトレースデータとして
メモリエリアに格納し外部から読み出し可能としたトレ
ース処理を行うマイクロプロセッサにおいて、トレース
の実行指示を受けるとオン状態、トレースの不実行指示
を受けるとオフ状態になるトレース制御フリップフロッ
プと、トレース対象の入出力命令を格納したメモリアド
レスを記憶するトレースアドレスレジスタと、トレース
データを格納するメモリアドレスを記憶するトレースデ
ータ転送アドレスレジスタと、トレースの指定実行回数
を記憶するトレース回数カウントレジスタと、前記入出
力命令の実行時に、前記トレース制御フリップフロップ
を参照し、オフ状態ならば通常モードと認識してトレー
スを実行せず、オン状態ならばトレースモードと認識し
て、前記トレースアドレスレジスタにより指定された入
出力命令の実行時に得られたオペランドや入出力装置か
らの応答等のトレースデータを前記トレースデータ転送
アドレスレジスタ対応のメモリエリアへ転送することを
前記トレース回数カウントレジスタによる指定回数分繰
返し実行し、指定回数分実行し終ると前記トレース制御
フリップフロップを強制的にオフ状態にし通常モードに
戻す手段とを有する。
能付きマイクロプロセッサは、自己が実行するプログラ
ム中の外部入出力装置に対する入出力命令の実行時に発
生する所定部位のデータを収集しトレースデータとして
メモリエリアに格納し外部から読み出し可能としたトレ
ース処理を行うマイクロプロセッサにおいて、トレース
の実行指示を受けるとオン状態、トレースの不実行指示
を受けるとオフ状態になるトレース制御フリップフロッ
プと、トレース対象の入出力命令を格納したメモリアド
レスを記憶するトレースアドレスレジスタと、トレース
データを格納するメモリアドレスを記憶するトレースデ
ータ転送アドレスレジスタと、トレースの指定実行回数
を記憶するトレース回数カウントレジスタと、前記入出
力命令の実行時に、前記トレース制御フリップフロップ
を参照し、オフ状態ならば通常モードと認識してトレー
スを実行せず、オン状態ならばトレースモードと認識し
て、前記トレースアドレスレジスタにより指定された入
出力命令の実行時に得られたオペランドや入出力装置か
らの応答等のトレースデータを前記トレースデータ転送
アドレスレジスタ対応のメモリエリアへ転送することを
前記トレース回数カウントレジスタによる指定回数分繰
返し実行し、指定回数分実行し終ると前記トレース制御
フリップフロップを強制的にオフ状態にし通常モードに
戻す手段とを有する。
【０００６】また上記構成において、前記トレース制御
フリップフロップ，前記トレースアドレスレジスタ，前
記トレースデータ転送アドレスレジスタ，及び前記トレ
ース回数カウントレジスタの状態，記憶内容を外部から
の指示に従い任意に設定可能なハードウェア手段を有
し、プログラムを介さずにトレースの実行，不実行指示
及びトレース条件の設定を可能とした構成とすることが
できる。
フリップフロップ，前記トレースアドレスレジスタ，前
記トレースデータ転送アドレスレジスタ，及び前記トレ
ース回数カウントレジスタの状態，記憶内容を外部から
の指示に従い任意に設定可能なハードウェア手段を有
し、プログラムを介さずにトレースの実行，不実行指示
及びトレース条件の設定を可能とした構成とすることが
できる。
【０００７】本発明によれば、トレースを実行しない通
常モードにおいては、実行トレースの実行指示（オ
ン），不実行指示（オフ）を制御するトレース制御フリ
ップフロップの状態を判定して、トレースが指示されて
いるかどうか判定するのみであるため、処理速度の低下
を防ぐことができる。また、トレースを実行したい場
合、実行トレースのオン，オフを制御するトレース制御
フリップフロップの状態をオンとする以前に、トレース
アドレスレジスタ，トレースデータ転送アドレスレジス
タ，及びトレース回数カウントレジスタをマイクロプロ
セッサに書き込むことにより、トレースの実行の設定が
できるため、プログラムの変更をすることなく、運用状
態のままトレースを実行することが可能である。
常モードにおいては、実行トレースの実行指示（オ
ン），不実行指示（オフ）を制御するトレース制御フリ
ップフロップの状態を判定して、トレースが指示されて
いるかどうか判定するのみであるため、処理速度の低下
を防ぐことができる。また、トレースを実行したい場
合、実行トレースのオン，オフを制御するトレース制御
フリップフロップの状態をオンとする以前に、トレース
アドレスレジスタ，トレースデータ転送アドレスレジス
タ，及びトレース回数カウントレジスタをマイクロプロ
セッサに書き込むことにより、トレースの実行の設定が
できるため、プログラムの変更をすることなく、運用状
態のままトレースを実行することが可能である。
【０００８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【０００９】図１は、本発明の一実施の形態例を示すブ
ロック図である。図１において、本例のトレース機能付
きマイクロプロセッサ（以下、ＭＰＵと略記する）１
は、バス接続されたＭＰＵ内部各ユニット及び外部の各
入出力装置相互間のアクセスを制御するバスコントロー
ルユニット（以下、ＢＣＵと略記する）２と、実際に命
令を実行するエグゼキューションユニット（以下ＥＸＵ
と略記する）３と、外部端末装置９とのシリアル通信を
行いＥＸＵ３に対するデータ書き込みを行うシリアルコ
ントロールユニット（以下ＳＣＵと略記する）４とか
ら、その主要部が構成されている。ＭＰＵ１の周辺回路
は、トレースデータ転送メモリ（以下、ＲＡＭと略記す
る）５及びプログラムメモリ（以下、ＰＲＯＭと略記す
る）６や入出力装置８などであり、ＢＣＵ２を介してＥ
ＸＵ３及びＳＣＵ４と相互に接続されている。ＲＡＭ５
は、トレースデータ転送メモリと、ワークエリアとして
使用される。ＰＲＯＭ６は、マイクロプログラムを格納
するプログラムメモリである。
ロック図である。図１において、本例のトレース機能付
きマイクロプロセッサ（以下、ＭＰＵと略記する）１
は、バス接続されたＭＰＵ内部各ユニット及び外部の各
入出力装置相互間のアクセスを制御するバスコントロー
ルユニット（以下、ＢＣＵと略記する）２と、実際に命
令を実行するエグゼキューションユニット（以下ＥＸＵ
と略記する）３と、外部端末装置９とのシリアル通信を
行いＥＸＵ３に対するデータ書き込みを行うシリアルコ
ントロールユニット（以下ＳＣＵと略記する）４とか
ら、その主要部が構成されている。ＭＰＵ１の周辺回路
は、トレースデータ転送メモリ（以下、ＲＡＭと略記す
る）５及びプログラムメモリ（以下、ＰＲＯＭと略記す
る）６や入出力装置８などであり、ＢＣＵ２を介してＥ
ＸＵ３及びＳＣＵ４と相互に接続されている。ＲＡＭ５
は、トレースデータ転送メモリと、ワークエリアとして
使用される。ＰＲＯＭ６は、マイクロプログラムを格納
するプログラムメモリである。
【００１０】ＭＰＵ１のＥＸＵ３は、トレース制御フリ
ップフロップ３１，トレースアドレスレジスタ３２，ト
レースデータ転送アドレスレジスタ３２，トレース回数
カウントレジスタ３４，及びプログラム実行部３５など
を有している。また、プログラム実行部３５は、トレー
ス判定手段，トレース中止手段，データ転送手段，カウ
ンタインクリメント手段，及びカウンタデクリメント手
段などを含んでいる。
ップフロップ３１，トレースアドレスレジスタ３２，ト
レースデータ転送アドレスレジスタ３２，トレース回数
カウントレジスタ３４，及びプログラム実行部３５など
を有している。また、プログラム実行部３５は、トレー
ス判定手段，トレース中止手段，データ転送手段，カウ
ンタインクリメント手段，及びカウンタデクリメント手
段などを含んでいる。
【００１１】次に、動作を説明する。図２は本発明の実
行トレース機能付きマイクロプロセッサの入出力命令実
行時の処理手順例を示したフローチャートである。トレ
ースを実行する場合、ＭＰＵ１のトレース制御フリップ
フロップ３１のオンに先駆けて、ＳＣＵ４に外部端末９
からＥＸＵ３のトレースアドレスレジスタ３２，トレー
スデータ転送アドレスレジスタ３３，及びトレース回数
カウントレジスタ３４に必要とされるデータを書き込
み、ＳＣＵ４は読み込んだすべてのデータをＢＣＵ２を
介してＥＸＵ３の該当する回路にそれぞれ格納する。そ
の後、ＳＣＵ４に外部端末９からトレース実行指示を表
すトレース制御フリップフロップ３１の“オン”指示情
報を書き込むことにより、ＳＣＵ４によりＥＸＵ３のト
レース制御フリップフロップ３１はオン状態となる。同
様に、ＳＣＵ４に外部端末９からトレース不実行指示を
表すトレース制御フリップフロップ３１の“オフ”指示
情報を書き込むことにより、ＳＣＵ４によりＥＸＵ３の
トレース制御フリップフロップ３１はオフ状態となる。
このように、ＭＰＵ１におけるトレース条件の設定は、
外部端末９からの指示により、プログラムを介さずにハ
ードウェアで処理される。
行トレース機能付きマイクロプロセッサの入出力命令実
行時の処理手順例を示したフローチャートである。トレ
ースを実行する場合、ＭＰＵ１のトレース制御フリップ
フロップ３１のオンに先駆けて、ＳＣＵ４に外部端末９
からＥＸＵ３のトレースアドレスレジスタ３２，トレー
スデータ転送アドレスレジスタ３３，及びトレース回数
カウントレジスタ３４に必要とされるデータを書き込
み、ＳＣＵ４は読み込んだすべてのデータをＢＣＵ２を
介してＥＸＵ３の該当する回路にそれぞれ格納する。そ
の後、ＳＣＵ４に外部端末９からトレース実行指示を表
すトレース制御フリップフロップ３１の“オン”指示情
報を書き込むことにより、ＳＣＵ４によりＥＸＵ３のト
レース制御フリップフロップ３１はオン状態となる。同
様に、ＳＣＵ４に外部端末９からトレース不実行指示を
表すトレース制御フリップフロップ３１の“オフ”指示
情報を書き込むことにより、ＳＣＵ４によりＥＸＵ３の
トレース制御フリップフロップ３１はオフ状態となる。
このように、ＭＰＵ１におけるトレース条件の設定は、
外部端末９からの指示により、プログラムを介さずにハ
ードウェアで処理される。
【００１２】ＭＰＵ１は内蔵するプログラムカウンタ
（図示せず）の値に従いＰＲＯＭ６からプログラムを読
み出し、プログラム実行部３５によりその命令を順次実
行する。そのとき処理される各種データはＲＡＭ５に一
時格納される。ＭＰＵ１が入出力命令を実行する場合、
ＢＣＵ２はＰＲＯＭ６から入出力命令をフェッチ後にＥ
ＸＵ３のトレース制御フリップフロップ（ＦＦ）３１の
オン・オフ状態を判定する（図２のステップＳ１）。ト
レース制御フリップフロップ３１がオン状態でなかった
場合、トレース実行は不要（通常モード）と認識し、そ
の入出力命令に従い入出力のみの通常の処理を継続す
る。すなわち、オペランドデータを取り出し（ステップ
Ｓ２１）、入出力装置（ＩＯ装置）８のチャネルデータ
を取り出し（ステップＳ２２）、入出力装置８にデータ
を送信し（ステップＳ２３）、入出力装置８からの応答
を受け取り（ステップＳ２４）、応答をオペランドに格
納し終了する（ステップＳ２５）。
（図示せず）の値に従いＰＲＯＭ６からプログラムを読
み出し、プログラム実行部３５によりその命令を順次実
行する。そのとき処理される各種データはＲＡＭ５に一
時格納される。ＭＰＵ１が入出力命令を実行する場合、
ＢＣＵ２はＰＲＯＭ６から入出力命令をフェッチ後にＥ
ＸＵ３のトレース制御フリップフロップ（ＦＦ）３１の
オン・オフ状態を判定する（図２のステップＳ１）。ト
レース制御フリップフロップ３１がオン状態でなかった
場合、トレース実行は不要（通常モード）と認識し、そ
の入出力命令に従い入出力のみの通常の処理を継続す
る。すなわち、オペランドデータを取り出し（ステップ
Ｓ２１）、入出力装置（ＩＯ装置）８のチャネルデータ
を取り出し（ステップＳ２２）、入出力装置８にデータ
を送信し（ステップＳ２３）、入出力装置８からの応答
を受け取り（ステップＳ２４）、応答をオペランドに格
納し終了する（ステップＳ２５）。
【００１３】ステップＳ１の処理でトレース制御フリッ
プフロップ３１がオン状態であった場合、トレース実行
すべき（トレースモード）と認識し、該当する命令がト
レース対象の命令か判定するためにプログラムカウンタ
の値（命令アドレス）とトレースアドレスレジスタ３２
の値とを照合する（ステップＳ２）。照合結果が一致し
なければ、トレース対象の命令でないと認識し、ステッ
プＳ２１〜２５の通常の処理を継続する。
プフロップ３１がオン状態であった場合、トレース実行
すべき（トレースモード）と認識し、該当する命令がト
レース対象の命令か判定するためにプログラムカウンタ
の値（命令アドレス）とトレースアドレスレジスタ３２
の値とを照合する（ステップＳ２）。照合結果が一致し
なければ、トレース対象の命令でないと認識し、ステッ
プＳ２１〜２５の通常の処理を継続する。
【００１４】ステップＳ２の処理の照合結果が一致すれ
ば、トレース対象の命令であると認識し、入出力命令の
処理とともにトレース処理を行う。すなわち、オペラン
ドデータを取り出し（ステップＳ３）、入出力装置（Ｉ
Ｏ装置）８のチャネルデータを取り出し（ステップＳ
４）、入出力装置８にデータを送信し（ステップＳ
５）、入出力装置８からの応答を受け取けとった（ステ
ップＳ６）後、これらの処理で得られたトレースアドレ
スレジスタ３２の入出力命令のオペランドや入出力装置
８からの応答などの必要な情報を、トレースデータ転送
アドレスレジスタ３３で示されたＲＡＭ５のメモリエリ
アへ転送する（ステップＳ７）。転送後、応答をオペラ
ンドに格納し１回の入出力命令の処理を終了する（ステ
ップＳ８）。１回分終了すると、トレースデータ転送ア
ドレスレジスタ３３の値をデータ転送量に応じた所定数
分だけインクリメント（加算）するとともにトレース回
数カウントレジスタ３４の値を“１”だけデクリメント
（減算）し（ステップＳ９）、トレース回数カウントレ
ジスタ３４の値が“０”となるまでトレース動作を実行
する。すなわち、ステップＳ３〜Ｓ１０の処理を繰返
す。なお、トレース実行中でもトレース制御フリップフ
ロップ３１をオン・オフ制御できるように構成した場合
は、ステップＳ１と同様の処理を行いながらステップＳ
３〜Ｓ１０の処理を繰返す。
ば、トレース対象の命令であると認識し、入出力命令の
処理とともにトレース処理を行う。すなわち、オペラン
ドデータを取り出し（ステップＳ３）、入出力装置（Ｉ
Ｏ装置）８のチャネルデータを取り出し（ステップＳ
４）、入出力装置８にデータを送信し（ステップＳ
５）、入出力装置８からの応答を受け取けとった（ステ
ップＳ６）後、これらの処理で得られたトレースアドレ
スレジスタ３２の入出力命令のオペランドや入出力装置
８からの応答などの必要な情報を、トレースデータ転送
アドレスレジスタ３３で示されたＲＡＭ５のメモリエリ
アへ転送する（ステップＳ７）。転送後、応答をオペラ
ンドに格納し１回の入出力命令の処理を終了する（ステ
ップＳ８）。１回分終了すると、トレースデータ転送ア
ドレスレジスタ３３の値をデータ転送量に応じた所定数
分だけインクリメント（加算）するとともにトレース回
数カウントレジスタ３４の値を“１”だけデクリメント
（減算）し（ステップＳ９）、トレース回数カウントレ
ジスタ３４の値が“０”となるまでトレース動作を実行
する。すなわち、ステップＳ３〜Ｓ１０の処理を繰返
す。なお、トレース実行中でもトレース制御フリップフ
ロップ３１をオン・オフ制御できるように構成した場合
は、ステップＳ１と同様の処理を行いながらステップＳ
３〜Ｓ１０の処理を繰返す。
【００１５】トレース実行の結果、トレース回数カウン
トレジスタ３４の値が０となった場合（ステップＳ１０
のＹＥＳ側）、実行トレースのオン・オフ（実行・不実
行）を制御するトレース制御フリップフロップ３１の状
態を強制的にオフにし（ステップＳ２０）、通常モード
に戻る。
トレジスタ３４の値が０となった場合（ステップＳ１０
のＹＥＳ側）、実行トレースのオン・オフ（実行・不実
行）を制御するトレース制御フリップフロップ３１の状
態を強制的にオフにし（ステップＳ２０）、通常モード
に戻る。
【００１６】また、外部端末９より、ＳＣＵ４，ＢＣＵ
２経由でＲＡＭ５のメモリを読み出すことにより、実行
トレース結果を確認することができる。
２経由でＲＡＭ５のメモリを読み出すことにより、実行
トレース結果を確認することができる。
【００１７】
【発明の効果】本発明によれば、トレースを実行しない
通常モードにおいては、実行トレースの実行指示（オ
ン），不実行指示（オフ）を制御するトレース制御フリ
ップフロップの状態を判定して、トレースが指示されて
いるかどうか判定するのみであるため、その他の処理に
費やされる時間を短縮でき、処理速度の低下を防ぐこと
ができる。また、トレースを実行したい場合、実行トレ
ースのオン，オフを制御するトレース制御フリップフロ
ップの状態をオンとする以前に、トレースアドレスレジ
スタ，トレースデータ転送アドレスレジスタ，及びトレ
ース回数カウントレジスタなどのトレース条件を外部端
末からマイクロプロセッサに書き込むことにより、実行
トレースの設定ができるため、運用状態においてプログ
ラムの変更をすることなく、そのままトレースを実行す
ることが可能である。
通常モードにおいては、実行トレースの実行指示（オ
ン），不実行指示（オフ）を制御するトレース制御フリ
ップフロップの状態を判定して、トレースが指示されて
いるかどうか判定するのみであるため、その他の処理に
費やされる時間を短縮でき、処理速度の低下を防ぐこと
ができる。また、トレースを実行したい場合、実行トレ
ースのオン，オフを制御するトレース制御フリップフロ
ップの状態をオンとする以前に、トレースアドレスレジ
スタ，トレースデータ転送アドレスレジスタ，及びトレ
ース回数カウントレジスタなどのトレース条件を外部端
末からマイクロプロセッサに書き込むことにより、実行
トレースの設定ができるため、運用状態においてプログ
ラムの変更をすることなく、そのままトレースを実行す
ることが可能である。
【図１】本発明の一実施の形態例を示すブロック図であ
る。
る。
【図２】本発明による入出力命令実行時の処理手順例を
示すフローチャートである。
示すフローチャートである。
【図３】従来技術のトレース処理手順例を示すフローチ
ャートである。
ャートである。
１ 実行トレース機能付きマイクロプロセッサ（ＭＰ
Ｕ） ２ バスコントロールユニット（ＢＣＵ） ３ エグゼキューションユニット（ＥＸＵ） ４ シリアルコントロールユニット（ＳＣＵ） ５ トレースデータ転送メモリ（ＲＡＭ） ６ プログラムメモリ（ＰＲＯＭ） ８ 入出力装置 ９ 外部端末 ３１ トレース制御フリップフロップ ３２ トレースアドレスレジスタ ３３ トレースデータ転送アドレスレジスタ ３４ トレース回数カウントレジスタ ３５ プログラム実行部
Ｕ） ２ バスコントロールユニット（ＢＣＵ） ３ エグゼキューションユニット（ＥＸＵ） ４ シリアルコントロールユニット（ＳＣＵ） ５ トレースデータ転送メモリ（ＲＡＭ） ６ プログラムメモリ（ＰＲＯＭ） ８ 入出力装置 ９ 外部端末 ３１ トレース制御フリップフロップ ３２ トレースアドレスレジスタ ３３ トレースデータ転送アドレスレジスタ ３４ トレース回数カウントレジスタ ３５ プログラム実行部
Claims (2)
- 【請求項１】 自己が実行するプログラム中の外部入出
力装置に対する入出力命令の実行時に発生する所定部位
のデータを収集しトレースデータとしてメモリエリアに
格納し外部から読み出し可能としたトレース処理を行う
マイクロプロセッサにおいて、 トレースの実行指示を受けるとオン状態、トレースの不
実行指示を受けるとオフ状態になるトレース制御フリッ
プフロップと、 トレース対象の入出力命令を格納したメモリアドレスを
記憶するトレースアドレスレジスタと、 トレースデータを格納するメモリアドレスを記憶するト
レースデータ転送アドレスレジスタと、 トレースの指定実行回数を記憶するトレース回数カウン
トレジスタと、 前記入出力命令の実行時に、前記トレース制御フリップ
フロップを参照し、オフ状態ならば通常モードと認識し
てトレースを実行せず、オン状態ならばトレースモード
と認識して、前記トレースアドレスレジスタにより指定
された入出力命令の実行時に得られたオペランドや入出
力装置からの応答等のトレースデータを前記トレースデ
ータ転送アドレスレジスタ対応のメモリエリアへ転送す
ることを前記トレース回数カウントレジスタによる指定
回数分繰返し実行し、指定回数分実行し終ると前記トレ
ース制御フリップフロップを強制的にオフ状態にし通常
モードに戻す手段とを有することを特徴とする実行トレ
ース機能付きマイクロプロセッサ。 - 【請求項２】 前記トレース制御フリップフロップ，前
記トレースアドレスレジスタ，前記トレースデータ転送
アドレスレジスタ，及び前記トレース回数カウントレジ
スタの状態，記憶内容を外部からの指示に従い任意に設
定可能なハードウェア手段を有し、プログラムを介さず
にトレースの実行，不実行指示及びトレース条件の設定
を可能としたことを特徴とする請求項１記載の実行トレ
ース機能付きマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8164133A JPH1011321A (ja) | 1996-06-25 | 1996-06-25 | 実行トレース機能付きマイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8164133A JPH1011321A (ja) | 1996-06-25 | 1996-06-25 | 実行トレース機能付きマイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1011321A true JPH1011321A (ja) | 1998-01-16 |
Family
ID=15787377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8164133A Pending JPH1011321A (ja) | 1996-06-25 | 1996-06-25 | 実行トレース機能付きマイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1011321A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002534736A (ja) * | 1999-01-04 | 2002-10-15 | イーエムシー コーポレイション | オンラインでデバッグ及び追跡を行う装置及び方法 |
| US7055078B2 (en) | 2002-06-21 | 2006-05-30 | Samsung Electronics, Co., Ltd. | Microprocessor with trace module |
| WO2012137321A1 (ja) * | 2011-04-06 | 2012-10-11 | 株式会社日立製作所 | 情報処理装置、及びその方法 |
-
1996
- 1996-06-25 JP JP8164133A patent/JPH1011321A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002534736A (ja) * | 1999-01-04 | 2002-10-15 | イーエムシー コーポレイション | オンラインでデバッグ及び追跡を行う装置及び方法 |
| US7055078B2 (en) | 2002-06-21 | 2006-05-30 | Samsung Electronics, Co., Ltd. | Microprocessor with trace module |
| US7299393B2 (en) | 2002-06-21 | 2007-11-20 | Samsung Electronics Co., Ltd. | Microprocessor with trace module |
| WO2012137321A1 (ja) * | 2011-04-06 | 2012-10-11 | 株式会社日立製作所 | 情報処理装置、及びその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3676882B2 (ja) | マイクロプロセッサ及びその周辺装置 | |
| CN111782027B (zh) | Ddr存储器运行频率调整方法及装置 | |
| JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
| US4667285A (en) | Microcomputer unit | |
| JPH1011321A (ja) | 実行トレース機能付きマイクロプロセッサ | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JP2762816B2 (ja) | トランザクション実行トレース情報採取方式 | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| JP3145044B2 (ja) | 高速データ演算処理装置 | |
| JPH03137736A (ja) | マイクロプロセッサ動作トレース方式 | |
| JP2918570B2 (ja) | 中央演算処理装置 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JPS625724Y2 (ja) | ||
| JPH04230533A (ja) | 割込制御回路 | |
| JPH02171802A (ja) | プログラマブルコントローラ | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPH11212945A (ja) | マイクロコンピュータおよびそのメモリ | |
| JPH08179812A (ja) | プログラマブルコントローラ | |
| JPH04215107A (ja) | プログラマブルコントローラ | |
| JPH0690676B2 (ja) | コマンド動作制御方式 | |
| JPH09160786A (ja) | マイクロプロセッサ | |
| JPH08106309A (ja) | プログラマブルコントローラ | |
| JPS6336304A (ja) | プログラマブル・コントロ−ラ・システム | |
| JPS6022383B2 (ja) | 入出力制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981117 |