JPH1011355A - メモリアドレス管理装置 - Google Patents

Abstract

(57)【要約】 【課題】 チップアドレス対の設定，変更により記録再
生用メモリの領域をリング状バッファとして使用した
り、不良チップを切り離したりできるようにする。 【解決手段】 記録再生用メモリ１は同容量の複数の半
導体メモリチップ1-1 〜1-n で構成される。メモリ31は
チップ1-1 〜1-n のチップアドレスの対を記憶してお
り、アドレスレジスタ35に保持されているチップアドレ
スと対になるチップアドレスを記録再生用メモリ１にチ
ップアドレス311 として出力する。他方、アドレスカウ
ンタ32は記録再生用メモリ１に対するチップ内アドレス
321 を順次生成し、最大値のチップ内アドレスを生成す
ると、再び０を生成する。レジスタ更新手段33は、アド
レスカウンタ32の値が０に戻った時点でメモリ31から出
力されていたチップアドレスをアドレスレジスタ35に設
定し、メモリ31はこの新たに設定されたチップアドレス
と対になるチップアドレスを記録再生用メモリ１に出力
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体メモリ素子
を記憶素子として用いるデータ記録再生装置におけるメ
モリアドレス管理装置に関する。

【０００２】

【従来の技術】半導体メモリ素子を記憶素子として用い
たデータ記録再生装置は、衛星への搭載を考えた場合、
装置としての信頼性を確保するために、不良メモリ発生
時の不良メモリチップの切り離し、およびメモリアドレ
スの再配置が必要不可欠である。また、衛星搭載時の運
用の要求として、単一のメモリ領域を分割して使用し、
その一部の記憶領域をリング状のバッファとして使用す
る等のフレキシブルな使用形態が求められている。ここ
で、リング状のバッファとは、バッファ領域の先頭のア
ドレスから順にアクセスして最後尾のアドレスまでアク
セスしたら再び先頭のアドレスに戻ってアクセスできる
ようなバッファのことである。

【０００３】そして、このようなアクセスを実現するた
めの一般的な方法としては、アドレス発生部と記録再生
用メモリとの間に、アドレス発生部で発生した各アドレ
スを記録再生用メモリに与えるべきアドレスに１対１に
直接変換するためのアドレス変換用メモリを設ける方法
が考えられる。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな方法では、記録再生用メモリの容量分のアドレス変
換用メモリが必要になるばかりか、不良メモリが発生し
た場合やリング状バッファのサイズを変更する場合な
ど、メモリアドレスの再配置を行う場合、アドレス変換
用メモリ中の大量のデータを変更する必要がある。

【０００５】そこで本発明の目的は、小容量のメモリと
僅かなハードウェアとを用いて、記録再生用メモリの一
部の記憶領域をリング状バッファとして使用したり、不
良チップの切り離しに伴ってメモリアドレスを再配置し
たりすることが簡単に行えるメモリアドレス管理装置を
提供することにある。

【０００６】

【課題を解決するための手段】本発明は、記録再生用メ
モリが複数の同容量の半導体メモリチップで構成された
データ記録再生装置において、記録再生用メモリのアド
レスをチップアドレスとチップ内アドレスとに２分割し
た場合のチップ内アドレスを保持し、記録再生用メモリ
がアクセスされる毎に、保持したチップ内アドレスをカ
ウントアップして記録再生用メモリに出力すると共に、
チップ内アドレスの最終値までカウントしたときは再び
０からカウントを始めるアドレスカウンタと、記録再生
用メモリに対するアドレスのうちのチップアドレスを保
持するアドレスレジスタと、半導体メモリチップのチッ
プアドレスの対を記憶し、前記アドレスレジスタに保持
されたチップアドレスと対になるチップアドレスを記録
再生用メモリに出力するアロケーションテーブル用メモ
リと、前記アドレスカウンタの値が０に戻った時点で前
記アロケーションテーブル用メモリから出力されていた
チップアドレスを前記アドレスレジスタに設定するレジ
スタ更新手段とを備えることを特徴とする。

【０００７】また、リング状バッファとして使用する複
数の半導体メモリチップの各々について、そのチップア
ドレスとリング状バッファのアクセスに際して直後にア
クセスされる半導体メモリチップのチップアドレスとの
対を前記アロケーションテーブル用メモリが記憶してい
ることを特徴とする。

【０００８】さらに、前記アロケーションテーブル用メ
モリがＥＥＰＲＯＭであることを特徴とする。

【０００９】上述のように構成された本発明のメモリア
ドレス管理装置においては、アロケーションテーブル用
メモリがチップアドレスの対を記憶しており、アドレス
レジスタに或るチップアドレスが保持されている場合、
アロケーションテーブル用メモリはその保持されている
チップアドレスと対になるものとして記憶されているチ
ップアドレスを記録再生用メモリにチップアドレスとし
て出力し、他方、アドレスカウンタは、記録再生用メモ
リがアクセスされる毎に、保持したチップ内アドレスを
カウントアップして記録再生用メモリに出力し、このチ
ップ内アドレスと前記アロケーションテーブル用メモリ
から出力されるチップアドレスとで特定される記録再生
用メモリのアドレスがアクセスされる。また、現在アク
セス中の半導体メモリチップの最終アドレスまでカウン
トすると、アドレスカウンタは再び０からカウントを始
め、このときレジスタ更新手段がアドレスカウンタの値
が０に戻った時点でアロケーションテーブル用メモリか
ら出力されていたチップアドレス（つまり、今までアク
セスしていた半導体メモリチップのチップアドレス）を
アドレスレジスタに設定し、アロケーションテーブル用
メモリはこの新たに設定されたチップアドレスと対にな
るチップアドレスを記録再生用メモリに出力する。この
ため、アロケーションテーブル用メモリに記憶するチッ
プアドレス対によって連続してアクセスされる半導体メ
モリチップの順番が規定され、幾つかの半導体メモリチ
ップを使用してリング状バッファを構成することや、不
良メモリチップの発生時にその不良メモリチップを切り
離すことが、アロケーションテーブル用メモリのチップ
アドレス対の設定や変更で対処することが可能となる。

【００１０】

【発明の実施の形態】次に本発明の実施の形態の例につ
いて図面を参照して詳細に説明する。

【００１１】図１は本発明のメモリアドレス管理装置の
一実施例のブロック図である。同図において、１は記録
再生用メモリであり、同容量の複数の半導体メモリチッ
プ１−１〜１−ｎで構成されている。また、２は記録再
生用メモリ１をアクセスしてデータの書き込みや読み出
しを行う処理装置である。この処理装置２と記録再生用
メモリ１との間にメモリアドレス管理装置３が存在す
る。記録再生用メモリ１は、チップアドレスおよびチッ
プ内アドレスとで構成されるアドレス１１をメモリアド
レス管理装置３から入力し、リード／ライト信号２４を
処理装置２から入力する。リード／ライト信号２４がラ
イトを示すライトパルスのときは、アドレス１１で指定
されたアドレスに、処理装置２から送られてきたデータ
２５を書き込み、リードを示すリードパルスのときは、
アドレス１１で指定されたアドレスの内容を読み出して
データ２５として処理装置２に送る。

【００１２】メモリアドレス管理装置３は、アロケーシ
ョンテーブル用メモリ３１，アドレスカウンタ３２，レ
ジスタ更新手段３３，セレクタ３４およびアドレスレジ
スタ３５から構成されている。

【００１３】セレクタ３４は、処理装置２から出力され
るアドレス２１のうちのチップアドレス２１１とレジス
タ更新手段３３から出力されるチップアドレス３３１と
を入力し、処理装置２から出力されている制御信号２２
に応じた何れか一方を選択して、アドレスレジスタ３５
に出力する。

【００１４】アドレスレジスタ３５は、セレクタ３４か
ら出力されたチップアドレスを保持するレジスタで、保
持したチップアドレスをアロケーションテーブル用メモ
リ３１に出力する。

【００１５】アロケーションテーブル用メモリ３１は、
処理装置２からの制御信号２３によって書き換え可能な
不揮発性メモリ、例えばＥＥＰＲＯＭで構成され、半導
体メモリチップ１−１〜１−ｎのチップアドレスの対を
記憶する。このアロケーションテーブル用メモリ３１
は、アドレスレジスタ３５から出力されたチップアドレ
スと対にして記憶しているチップアドレスを、記録再生
用メモリ１１に対するアドレス１１中のチップアドレス
３１１として、記録再生用メモリ１およびレジスタ更新
手段３３に出力する。

【００１６】アドレスカウンタ３２は、処理装置２から
出力されるアドレス２１のうちのチップ内アドレス２２
２を保持し、記録再生用メモリ１に対するチップ内アド
レス３２１を順次生成する。このアドレスカウンタ３２
は、処理装置２からリード／ライト信号２４が記録再生
用メモリ１に出力される毎に、つまり記録再生用メモリ
１が１回アクセスされる毎に、保持したチップ内アドレ
スをカウントアップして記録再生用メモリ１に対する新
たなチップ内アドレス３２１を生成する。また、カウン
ト値がチップ内アドレスの最終値に達すると、そのこと
を示すオーバーフロー信号３２２をレジスタ更新手段３
３に出力し、再び０からカウントを始める。

【００１７】レジスタ更新手段３３は、アドレスカウン
タ３２からオーバーフロー信号３２２が出力された時点
でアロケーションテーブル用メモリ３１から出力されて
いたチップアドレス３１１でアドレスレジスタ３５の内
容を更新すべく、チップアドレス３１１をチップアドレ
ス３３１としてセレクタ３４に出力する手段であり、例
えばアンドゲート等で構成される。

【００１８】図２は記録再生用メモリ１を構成する半導
体メモリチップに割り振られたチップアドレスの例を示
す。この例では、合計８個の半導体メモリチップ１−１
〜１−８で記録再生用メモリ１を構成しているが、その
数に限定されないことは言うまでもない。図２において
は、半導体メモリチップ１−１のチップアドレスは００
０（２進数。以下同じ）、半導体メモリチップ１−２の
チップアドレスは００１、以下同様に、半導体メモリチ
ップ１−３〜１−８のチップアドレスは０１０〜１１１
になっている。

【００１９】図３は、記録再生用メモリ１を構成する半
導体メモリチップ１−１〜１−８のチップアドレスが図
２に示した内容である場合の、アロケーションテーブル
用メモリ３１に記憶されるチップアドレス対の一例を示
す。ここでは、図４に示すように半導体メモリチップ１
−１〜１−３で１つのリング状バッファ（以下、第１の
リング状バッファと称す）を構成すべく、図３に示すよ
うに半導体メモリチップ１−１のチップアドレス０００
の対として半導体メモリチップ１−２のチップアドレス
００１が、半導体メモリチップ１−２のチップアドレス
００１の対として半導体メモリチップ１−３のチップア
ドレス０１０が、そして、半導体メモリチップ１−３の
チップアドレス０１０の対として半導体メモリチップ１
−１のチップアドレス０００が記憶されている。同様
に、図４に示すように半導体メモリチップ１−４〜１−
１−６で別の１つのリング状バッファ（以下、第２のリ
ング状バッファと称す）、半導体メモリチップ１−７，
１−８で更に別の１つのリング状バッファ（以下、第３
のリング状バッファと称す）をそれぞれ構成すべく、図
４に示すように半導体メモリチップ１−４，１−５，１
−６，１−７，１−８のチップアドレス０１１，１０
０，１０１，１１０，１１１の対として、それぞれ１０
０，１０１，０１１，１１１，１１０が記録されてい
る。

【００２０】次に上述のように構成された本実施例の動
作を説明する。

【００２１】図１において、処理装置２は、第１のリン
グ状バッファに対して連続してデータの書き込みを行う
場合、１回目の書き込みサイクルにおいて、制御信号２
２によってセレクタ３４をアドレス２１のチップアドレ
ス２２１側を選択する状態にしてアドレス２１を出力し
た後に、データ２５を出力すると共に、リード／ライト
信号２４にライトパルスを出力する。そして、制御信号
２２によってセレクタ３４をレジスタ更新手段３３の出
力するチップアドレス３３１を選択する状態に切り換え
て、２回目以降の書き込みサイクルを実施する。この２
回目以降の書き込みサイクルにおいては、アドレス２１
は出力せずに、データとライトパルスだけを出力する。
このとき、最初の書き込みサイクルで出力するアドレス
２１によって、書き込みが開始される第１のリング状バ
ッファの先頭アドレスが定まる。例えば、第１のリング
状バッファを構成する半導体メモリチップ１−１〜１−
３のうちの半導体メモリチップ１−１の先頭アドレスか
らアクセスを開始するものとすると、アドレス２１とし
て、第１のリング状バッファを構成する直前の半導体メ
モリチップとなる１−３のチップアドレス０１０と、チ
ップ内アドレス００…００とから構成されるアドレスを
出力する。

【００２２】図５のタイミングチャートはこのときの各
部の信号状態の遷移を示す。同図に示すように、０１０
００…００のアドレス２１が処理装置２から出力される
と、その内のチップアドレス０１０はセレクタ３４を通
じてアドレスレジスタ３５にセットされ、アロケーショ
ンテーブル用メモリ３１は図３に示す記憶内容に従っ
て、０１０と対をなす０００を記録再生用メモリ１のア
ドレス１１のチップアドレス３１１として出力する。他
方、アドレス２１のうちのチップ内アドレス００…００
はアドレスカウンタ３２に格納され、そのままアドレス
１１のチップ内アドレス３２１として記録再生用メモリ
１に出力される。この結果、最初のライトパルスの立ち
上がり時点では、記録再生用メモリ１のアドレス１１は
０００００…００となり、データ２５として出力された
最初のデータＤ０は半導体メモリ１−１の先頭アドレス
に書き込まれる。

【００２３】最初のライトパルスが立ち下がると、アド
レスカウンタ３２は保持しているチップ内アドレス００
…００を＋１した００…０１をチップ内アドレス３２１
として記録再生用メモリ１に出力する。このとき、アロ
ケーションテーブル用メモリ３１からは尚も０００のチ
ップアドレス３１１が記録再生用メモリ１に出力されて
いる。従って、２サイクル目のライト時におけるライト
パルスの立ち上がり時点では、２番目のデータＤ１が半
導体メモリチップ１−１の２番目のアドレス０００００
…０１に書き込まれる。

【００２４】このようにして、半導体メモリチップ１−
１の最後のアドレス０００１１…１１までデータが連続
して書き込まれ、最後のアドレスにデータを書き込むた
めのライトパルスが立ち下がると、アドレスカウンタ３
２が再び０に戻り、その際のオーバーフロー信号３２２
によって、レジスタ更新手段３３は、その時点でアロケ
ーションテーブル用メモリ３１から出力されているチッ
プアドレス０００をセレクタ３４を通じてアドレスレジ
スタ３５にセットする。この結果、アロケーションテー
ブル用メモリ３１はアドレスレジスタ３５からチップア
ドレス０００が与えられ、図３に示す記憶内容に従っ
て、チップアドレス０００と対をなすチップアドレス０
０１をチップアドレス３１１として記録再生用メモリ１
に出力する。このため、以降の書き込みデータは半導体
メモリチップ１−２の先頭アドレスから書き込まれる。

【００２５】以上のようにして順次データが書き込ま
れ、半導体メモリチップ１−２の最後のアドレスにデー
タが書き込まれると、アドレスカウンタ３２は再び０に
なり、アドレスレジスタ３５の値は００１、アロケーシ
ョンテーブル用メモリ３１の出力するチップアドレスは
０１０となり、次の書き込みは半導体メモリチップ１−
３の最初のアドレスに対して行われる。こうして、半導
体メモリチップ１−３の最後のアドレスまでデータが書
き込まれると、アドレスカウンタ３２は再び０になり、
アドレスレジスタ３５の値は０１０、アロケーションテ
ーブル用メモリ３１の出力するチップアドレスは０００
となり、次の書き込みは前記書き込みの開始された半導
体メモリチップ１−１の最初のアドレスに戻る。

【００２６】以上の説明は第１のリング状バッファに対
するライト動作であるが、そのバッファに対するリード
動作もデータの方向がライト時と逆になるだけで、同様
に行われる。また、他の第２，第３のリング状バッファ
に対するライト，リード動作も同様に行われる。

【００２７】図６は不良メモリチップが発生した場合の
不良メモリチップの切り離しとメモリアドレスの再構成
の説明図である。図６（ａ）に示すように、半導体メモ
リチップ１−２が不良となった場合、半導体メモリチッ
プ１−１〜１−３で構成していた第１のリング状バッフ
ァが使用できなくなる。そこで、本例では、不良になっ
た半導体メモリチップ１−２を第１のリング状バッファ
から切り離す。これは、図６（ｂ）に示すように、半導
体メモリチップ１−１のチップアドレス０００の対とし
て、半導体メモリチップ１−２のチップアドレス００１
の代わりに、半導体チップ１−３のチップアドレス０１
０を使用することで可能である。このような書き換え
は、図１において処理装置２からの制御信号２３によっ
てソフトウェア的に可能である。このような書き換えを
行うと、サイズは小さくなるが、２つの半導体メモリチ
ップ１−１，１−３で第１のリング状バッファをその後
も使用することができる。なお、未使用の半導体メモリ
チップが存在する場合には、不良となった半導体メモリ
チップ１−２の代わりに未使用の半導体メモリチップを
第１のリング状バッファに組み込むことも可能である。
その場合、組み込む半導体メモリチップのチップアドレ
スをαとする、図６（ｂ）のチップアドレス０００の対
としてαを、半導体メモリチップ１−２のために使用し
ていた００１−０１０の対における００１をαに書き換
えれば良い。

【００２８】図７はリング状バッファの再構成方法の例
を示す。この例は、図４に示すように各々独立に構成さ
れていた第１〜第３のリング状バッファを、一時的に１
つのリング状バッファとし再構築する方法を示す。即
ち、アロケーションテーブル用メモリ３１の内容を図７
（ｂ）に示すような内容に書き換えれば、図７（ａ）に
示すように半導体メモリチップ１−１〜１−８を使用し
た１つのリング状バッファ（第４のリング状バッファ）
を構築することができる。従って、データの書き込み時
には図４に示したように各々独立した３つのリング状バ
ッファとしてデータを記録するが、その読み出し時には
図７に示すように１つのリング状バッファとして読み出
すといったフレキシブルな運用が可能となる。

【００２９】

【発明の効果】以上説明したように本発明によれば、ア
ロケーションテーブル用メモリとしての小容量のメモリ
とアドレスカウンタ等の僅かなハードウェアを用いるだ
けで、記録再生用メモリの一部の記憶領域をリング状バ
ッファとして使用したり、不良チップの切り離しに伴っ
てメモリアドレスを再配置したりすることが簡単に行え
るメモリアドレス管理装置が得られる。

【００３０】つまり本発明で使用するアロケーションテ
ーブル用メモリは、チップアドレス対によって半導体メ
モリチップと半導体メモリチップとの接続関係を記録し
たものであるため、不良となった半導体メモリチップの
切り離しは、アロケーションテーブル用メモリ中の該当
箇所の接続関係をつなぎ換えることで対処できる。従っ
て、不良メモリチップが発生した際のメモリチップの切
り離しに必要なアロケーションテーブル用メモリの書き
換えは、１回の切り離しにつき、僅かなデータの書き換
えで済み、メモリ再配置の効率が大きく向上する。

【００３１】また、記録再生用メモリの一部の記憶領域
を使って構成したリング状バッファを、更に他の記憶領
域も含めてより大きなリング状バッファに構築し直した
り、複数のリング状バッファを合体して１つのリング状
バッファを生成することも、アロケーションテーブル用
メモリの書き換えで対処することが可能である。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】記録再生用メモリを構成する半導体メモリチッ
プに割り振られたチップアドレスの例を示す図である。

【図３】アロケーションテーブル用メモリに記憶された
チップアドレス対の例を示す図である。

【図４】記録再生用メモリを構成する半導体メモリチッ
プを用いて幾つかのリング状バッファを形成した様子を
示す図である。

【図５】本発明の実施例のタイミングチャートである。

【図６】不良メモリチップが発生した場合の不良メモリ
チップの切り離しとメモリアドレスの再構成の説明図で
ある。

【図７】リング状バッファの再構成方法の例を示す図で
ある。

【符号の説明】

１…記録再生用メモリ １−１〜１−ｎ…半導体メモリチップ １１…アドレス ２…処理装置 ２１…アドレス ２２１…チップアドレス ２２２…チップ内アドレス ２２，２３…制御信号 ２４…リード／ライト信号 ２５…データ ３…メモリアドレス管理装置 ３１…アロケーションテーブル用メモリ ３１１…チップアドレス ３２…アドレスカウンタ ３２１…チップ内アドレス ３２２…オーバーフロー信号 ３３…レジスタ更新手段 ３３１…チップアドレス ３４…セレクタ ３５…アドレスレジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 記録再生用メモリが複数の同容量の半導
   体メモリチップで構成されたデータ記録再生装置におい
   て、 記録再生用メモリのアドレスをチップアドレスとチップ
   内アドレスとに２分割した場合のチップ内アドレスを保
   持し、記録再生用メモリがアクセスされる毎に、保持し
   たチップ内アドレスをカウントアップして記録再生用メ
   モリに出力すると共に、チップ内アドレスの最終値まで
   カウントしたときは再び０からカウントを始めるアドレ
   スカウンタと、 記録再生用メモリに対するアドレスのうちのチップアド
   レスを保持するアドレスレジスタと、 半導体メモリチップのチップアドレスの対を記憶し、前
   記アドレスレジスタに保持されたチップアドレスと対に
   なるチップアドレスを記録再生用メモリに出力するアロ
   ケーションテーブル用メモリと、 前記アドレスカウンタの値が０に戻った時点で前記アロ
   ケーションテーブル用メモリから出力されていたチップ
   アドレスを前記アドレスレジスタに設定するレジスタ更
   新手段とを備えることを特徴とするメモリアドレス管理
   装置。
2. 【請求項２】 リング状バッファとして使用する複数の
   半導体メモリチップの各々について、そのチップアドレ
   スとリング状バッファのアクセスに際して直後にアクセ
   スされる半導体メモリチップのチップアドレスとの対を
   前記アロケーションテーブル用メモリが記憶しているこ
   とを特徴とする請求項１記載のメモリアドレス管理装
   置。
3. 【請求項３】 前記アロケーションテーブル用メモリが
   ＥＥＰＲＯＭであることを特徴とする請求項１または２
   記載のメモリアドレス管理装置。