JPH10116704A - サーミスタチップ及びその製造方法 - Google Patents

サーミスタチップ及びその製造方法

Info

Publication number
JPH10116704A
JPH10116704A JP8268396A JP26839696A JPH10116704A JP H10116704 A JPH10116704 A JP H10116704A JP 8268396 A JP8268396 A JP 8268396A JP 26839696 A JP26839696 A JP 26839696A JP H10116704 A JPH10116704 A JP H10116704A
Authority
JP
Japan
Prior art keywords
metal layer
thermistor chip
thermistor
chip body
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8268396A
Other languages
English (en)
Other versions
JP3058097B2 (ja
Inventor
Masahiko Kawase
政彦 川瀬
Hidenobu Kimoto
英伸 木本
Norimitsu Kito
範光 鬼頭
Ikuya Taniguchi
幾哉 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP8268396A priority Critical patent/JP3058097B2/ja
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to AT97116656T priority patent/ATE273556T1/de
Priority to EP97116656A priority patent/EP0836198B1/en
Priority to DE69730186T priority patent/DE69730186T2/de
Priority to TW086113904A priority patent/TW388888B/zh
Priority to US08/943,502 priority patent/US6081181A/en
Priority to KR1019970051823A priority patent/KR100318251B1/ko
Publication of JPH10116704A publication Critical patent/JPH10116704A/ja
Application granted granted Critical
Publication of JP3058097B2 publication Critical patent/JP3058097B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
    • H01C1/148—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】同じ大きさのサーミスタチップ素体を用いても
抵抗値が小さくできると共に、半田付の際に半田付け状
態がばらつくこと、および、ツームストーンが防止でき
るサーミスタチップおよびその製造方法を提供すること
にある。 【解決手段】サーミスタチップは、サーミスタチップ素
体の両端部に電極が形成されており、この電極は第１金
属層と、第１金属層の表面に形成されており、この第１
金属層より面積が小さく、且つ互いに対向している第１
金属層の端部が露出するように形成された第２金属層
と、第２金属層の表面に重なるように形成された第３金
属層とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、抵抗値のばらつき
が小さいサーミスタチップ及びその製造方法に関するも
のである。
【０００２】
【従来の技術】従来のこの種のサーミスタチップは、図
１４、図１５に示すように構成されている。サーミスタ
チップ１は、例えば、Ｍｎ、Ｃｏ、Ｎｉ等の遷移金属酸
化物を主原料とするセラミック焼結体からなる負特性の
サーミスタチップ素体２をその両端部に電極３、３を形
成して得られる。
【０００３】電極３、３は、サーミスタチップ素体２の
両端部にペースト状のＡｇ又はＡｇ／Ｐｄ等を塗布、焼
付けることによって形成した第１金属層３ａ、３ａと、
その表面にＳｎ又は半田等を付与した第２金属層３ｂ、
３ｂとから構成される。
【０００４】
【発明が解決しようとする課題】かかる構成のサーミス
タチップにおいて、近年は小型化の要請が大きく、抵抗
値も低抵抗のものが求められるようになった。しかしな
がら、サーミスタチップの大きさを小型にして抵抗値を
小さくするには、サーミスタチップ素体が小さくて扱い
にくい、薄くて割れやすい、電極３、３間の距離ａ（図
１５）が狭く半田ブリッジになりやすい等の問題があっ
た。
【０００５】また、生産の効率上、同一サイズのサーミ
スタチップ素体を用いて、電極の大きさを変えて異なる
抵抗値のサーミスタチップを構成する場合、電極の幅ｄ
（図１５）が多様になり、接続用ランドの形状を電極の
幅ｄに対応して他種類準備する必要が生じたり、または
接続用ランドの形状によっては半田付け時にツームスト
ーンと呼ばれるサーミスタチップが立ち上がるという問
題点があった。
【０００６】さらに、サーミスタチップ素体の固有抵抗
と端子電極３、３の位置によって決まるサーミスタの常
温抵抗値（以下、抵抗値と呼ぶ）は、ばらつきが大き
く、従来のサーミスタチップの抵抗値は３ｃｖが５〜２
０％あり、最近の要求である抵抗値偏差が１％以下とい
うような狭偏差品を提供するにはコストが高くなるとい
う問題点があった。なお、３ｃｖとは、ばらつきの度合
いを示す一つの指標であり、ロット内の抵抗値の標準偏
差をσとすると、３σ／（抵抗値の平均値）×１００、
で表される。
【０００７】本発明の目的は、上述の問題点を解消すべ
くなされたもので、同じ大きさのサーミスタチップ素体
を用いても抵抗値が小さくできると共に、半田付の際に
半田付け状態がばらつかず、ツームストーンが防止で
き、さらに、抵抗値のばらつきが小さいサーミスタチッ
プおよびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のサーミスタチップにおいては、サーミスタ
チップ素体の両端部に電極が形成されており、該電極
は、第１金属層と、該第１金属層の表面に形成されてお
り、この第１金属層より面積が小さく、且つ互いに対向
している第１金属層の端部が露出するように形成された
第２金属層と、該第２金属層の表面に重なるように形成
された第３金属層とを備える。
【０００９】さらに、前記両端部に形成された第１金属
層の少なくとも一方の表面と重なり、該第１金属層の端
部から前記サーミスタチップ素体表面に延びる第４金属
層が形成されている。
【００１０】さらにまた、前記両端部の電極の少なくと
も一方の電極の第１金属層と第２金属層との間に第４金
属層が介在し、該第４金属層は前記第１金属層の端部か
ら前記サーミスタチップ素体表面に延びて形成されてい
ることが好ましい。
【００１１】そして、前記第１金属層および第４金属層
は半田耐熱性を有し、前記第２金属層は半田耐熱性およ
び半田濡れ性を有し、前記第３金属層は半田濡れ性を有
し、具体的には、前記第１金属層および第４金属層はＣ
ｒ、Ｎｉ、Ａｌ、Ｗおよびその合金からなる層が１層以
上形成されてなる薄膜電極であることが好ましい。
【００１２】また、前記第２金属層はＮｉ又はＮｉ合金
からなる薄膜電極であり、前記第３金属層はＳｎ又はＳ
ｎ−Ｐｂ合金あるいはＡｇからなる電極であることが好
ましい。また、前記第１、第２および第４金属層は乾式
めっきによって形成された薄膜電極であることが好まし
い。
【００１３】本発明のサーミスタチップの製造方法にお
いては、前記サーミスタチップ素体の両端部に第１金属
層を形成し、該第１金属層間のサーミスタチップ素体の
常温抵抗値を測定し、該常温抵抗値を小さくするため
に、前記第１金属層の少なくとも一方の表面に該第１金
属層の端部から前記サーミスタチップ素体表面に延びる
第４金属層を形成し、該第４金属層又は第１金属層の表
面に、互いに対向している第４金属層又は第１金属層の
端部が露出するように、第４金属層又は第１金属層より
面積が小さい第２金属層を形成し、該第２金属層の表面
に重なるように第３金属層を形成する。
【００１４】そして、前記第１金属層および第４金属層
はＣｒ、Ｎｉ、Ａｌ、Ｗおよびその合金を１層以上薄膜
形成したものが好ましい。さらに、前記第２金属層はＮ
ｉ又はＮｉ合金を薄膜形成したもの、また、前記第３金
属層はＳｎ又はＳｎ−Ｐｂ合金あるいはＡｇを電極形成
したものが好ましい。これにより、抵抗値が小さくても
半田付の際に安定した半田付けができ、かつ、抵抗値の
ばらつきが小さいサーミスタチップを得ることができる
ものである。
【００１５】
【発明の実施の形態】本発明による第１の実施の形態に
ついて、図１および図２にもとづいて詳細に説明する。
図１に示されるように、サーミスタチップ素体２の両端
部に半田耐熱性を有するＮｉ等の薄膜層である第１金属
層６、６をスパッタ等によって形成する。第１金属層
６、６は、サーミスタチップ素体２を用いて小さな抵抗
値を得るために、互いに対向する第１金属層６、６の端
部間の距離を所定の距離Ａにする。なおこの場合、サー
ミスタチップ素体２の両端面から第１金属層６、６の端
部までの距離をＤ１とする。
【００１６】次に、図２に示されるように、第１金属層
６、６が形成されたサーミスタチップ素体２の第１金属
層６、６のそれぞれの表面に、サーミスタチップ素体２
の両端面から半田付けに必要な所定の幅Ｄ２（但し、Ｄ
２＜Ｄ１）、つまり、第１金属層６、６の互いに対向す
る端部が露出するように第２金属層８、８を形成する。
第２金属層８、８は、半田濡れ性且つ半田耐熱性を有す
るＮｉ等からなる薄膜電極であり、スパッタ等によって
形成される。さらに、第２金属層８、８の表面に重なる
ようにその表面が酸化等によって半田濡れ性が劣化する
ことを防ぐためにＡｇ等からなる第３金属層９、９を形
成する。
【００１７】なお、第１金属層６は、Ｎｉ以外にＣｒ、
Ａｌ、Ｗおよびその合金の薄膜層が１層もしくはそれ以
上の層から形成されてもよい。また、第２金属層８は、
Ｎｉ以外にＮｉ合金の薄膜層であってもよい。また、第
３金属層９は、Ａｇ以外にＳｎ又はＳｎ−Ｐｂ合金から
なるものでもよく、第３金属層９はスパッタ等による薄
膜層であっても、電極ペーストを焼付けて形成した厚膜
層であってもよい。
【００１８】このようにして得られたサーミスタチップ
は、サーミスタチップ素体２の両端部に第１〜第３金属
層６、８、９によって構成される電極を備えたものから
なり、抵抗値を調整するための距離Ａに関わりなく半田
が濡れる幅Ｄ２が一定のものを得ることができる。
【００１９】本発明による第２の実施の形態について、
図３、図４にもとづいて詳細に説明する。但し、前述の
第１の実施の形態と同一部分については、同一の符号を
付し、詳細な説明を省略する。
【００２０】図１に示したサーミスタチップ素体２を、
第１金属層６、６を測定電極にして、サーミスタチップ
素体２の抵抗値を測定する。この抵抗値にもとづいて所
定の抵抗値範囲に応じてサーミスタチップ素体２を層別
する。
【００２１】次に、層別した抵抗値Ｒｎ（ｎは層別ラン
クを示す変数とする）にもとづいて、サーミスタチップ
素体２がその抵抗値Ｒｎより小さい所望の抵抗値Ｒにな
るように、つまり、図３に示されるように、第１金属層
６、６の表面を覆いかつ互いに対向する端部間の距離が
Ａより小さいＢになるように第４金属層７、７を形成す
る。第４金属層７、７は半田耐熱性を備えるＮｉ等の薄
膜層であり、抵抗値を小さくするように調整するために
形成するものである。なお、第４金属層は、第１金属層
と同様に、Ｎｉ以外にＣｒ、Ａｌ、Ｗおよびその合金の
薄膜層が１層もしくはそれ以上の層から形成されてもよ
い。
【００２２】次に、第１の実施の形態と同様に、図４に
示されるように、第４金属層７、７が形成されたサーミ
スタチップ素体２の第４金属層７、７のそれぞれの表面
に、サーミスタチップ素体２の両端面から半田付けに必
要な所定の幅Ｄ２、つまり、第４金属層７、７の互いに
対向する端部が露出するように第２金属層８、８および
第３金属層９、９を形成してサーミスタチップを得る。
【００２３】本発明による第３の実施の形態について、
図５、図６にもとづいて説明する。但し、図３と比較す
れば分かるように、第４金属層７はサーミスタチップ素
体２の一方端部に形成したものであり、前述と同一部分
については同一の符号を付して詳細な説明を省略する。
【００２４】第２の実施の形態と同様に、抵抗値Ｒｎに
層別した図１に示されたサーミスタチップ素体２を所定
の小さい抵抗値Ｒにするために、つまり、図５に示すよ
うに、一方の第１金属層６の表面を覆いかつ互いに対向
する端部間、この場合、第４金属層７と対向する第１金
属層６との距離がＢになるように一方端部にＮｉ等の薄
膜層である第４金属層７を形成する。
【００２５】次に、図５に示したサーミスタチップ素体
２の両端部から半田付けに必要な所定の幅Ｄ２になるよ
うに、つまり、第１金属層６および第４金属層７の互い
に対向する端部が露出するように第２金属層８、８およ
び第３金属層９、９を形成して図６に示すサーミスタチ
ップを得る。
【００２６】本発明による第４の実施の形態について、
図７、図８にもとづいて説明する。但し、図５と比較す
れば分かるように、第４金属層１０は第１金属層６、６
の互いに対向する端部の一方を覆うものであり、第３の
実施の形態と同一部分については同一の符号を付して詳
細な説明を省略する。
【００２７】第３の実施の形態と同様に、抵抗値Ｒｎに
層別した図１に示されたサーミスタチップ素体２を所定
の小さい抵抗値Ｒにするために、つまり、図７に示すよ
うに、一方の第１金属層６の端部を覆いかつ互いに対向
する端部間、この場合、第４金属層１０と対向する第１
金属層６との距離がＢになるように一方端部にＮｉ等の
薄膜層である第４金属層１０を形成する。
【００２８】次に、図７に示したサーミスタチップ素体
２の両端部から半田付けに必要な所定の幅Ｄ２になるよ
うに、つまり、第１金属層６および第４金属層１０の互
いに対向する端部が露出するように第２金属層８、８お
よび第３金属層９、９を形成して図８に示すサーミスタ
チップを得る。
【００２９】本発明による第５の実施の形態について、
図９にもとづいて説明する。但し、図５と比較すれば分
かるように、第４金属層１１は第１金属層６、６の互い
に対向する端部の一部表面を覆うものであり、第３の実
施の形態と同一部分については同一の符号を付して詳細
な説明を省略する。
【００３０】第３の実施の形態と同様に、抵抗値Ｒｎに
層別した図１に示されたサーミスタチップ素体２を所定
の小さい抵抗値Ｒにするため、つまり、図９に示すよう
に、一方の第１金属層６の端部の一部表面を覆い、かつ
互いに対向する第１金属層６と第２金属層１１の端部間
の距離Ｃおよび第４金属層１１の幅Ｅが所定寸法になる
ように一方端部にＮｉ等の薄膜層である第４金属層１１
を形成する。
【００３１】次に、図６を援用して説明すると、第３の
実施の形態と同様に、図９に示したサーミスタチップ素
体２の両端部から半田付けに必要な所定の幅Ｄ２になる
ように、つまり、第１金属層６および第４金属層１１の
互いに対向する端部が露出するように第２金属層８、８
および第３金属層９、９を形成してサーミスタチップを
得る。
【００３２】なお、第４金属層１１は、サーミスタチッ
プ素体２の１つの側面に形成したものを示したが、２つ
の側面又は３つの側面に形成することによって、サーミ
スタチップの抵抗値Ｒを調整してもよいことは説明する
までもない。
【００３３】なお、上述の第２〜第５の実施の形態のサ
ーミスタチップは第４金属層７、１０、１１の厚みがサ
ーミスタチップ素体の厚みに対して極めて薄いため、第
４金属層の厚みに起因する実用上の支障がないものであ
る。
【００３４】本発明による第６の実施の形態について、
図１０にもとづいて説明する。但し、図１と比較すれば
分かるように、第１金属層１２がサーミスタチップ素体
２の端部の上下面に形成されたものであり、第１の実施
の形態と同一部分については同一の符号を付して詳細な
説明を省略する。
【００３５】第１の実施の形態と同様に、サーミスタチ
ップ素体２の両端部に半田耐熱性を有するＮｉ等の薄膜
層である第１金属層１２、１２をスパッタ等によって形
成する。第１金属層１２、１２は、サーミスタチップ素
体２を用いて小さな抵抗値を得るために、互いに対向す
る第１金属層１２、１２の端部間の距離を所定の距離Ａ
にする。
【００３６】次に、図２を援用して説明すると、第１の
実施の形態と同様に、図１０に示したサーミスタチップ
素体２の両端部から半田付けに必要な所定の幅Ｄ２にな
るように、つまり、第１金属層１２、１２の互いに対向
する端部が露出するように第２金属層８、８および第３
金属層９、９を形成することによってサーミスタチップ
を得る。
【００３７】なお、第６の実施の形態のサーミスタチッ
プは、図１０に示したサーミスタチップ素体２の抵抗値
を調整するために、第１金属層１２と第２金属層との間
に前述の第２〜第５の実施の形態と同様に第４金属層
７、１０、１１を設ければよい。また、上述の第４金属
層７、１０、１１は半田耐熱性を有する金属からなり、
Ｎｉ以外にＣｒ、Ａｌ、Ｗおよびその合金の薄膜層が１
層もしくはそれ以上の層から形成されてもよい。また、
第１金属層１２は第１金属層６と同一の金属薄膜から形
成される。
【００３８】以上、第１〜第６の実施の形態の説明にお
いて、サーミスタチップ素体２の内部に内部電極を備え
ていないサーミスタチップ素体２を用いて説明した。し
かし、内部電極を備えるサーミスタチップ素体にも適用
することができるため、サーミスタチップ素体の内部に
内部電極を備える例を、図１１〜図１３にもとづいて説
明する。
【００３９】図１１において、サーミスタチップ素体２
１は内部の同一平面上に互いに対向する端部が形成され
た一対の内部電極１３、１３を備える。内部電極１３、
１３はサーミスタチップ素体２１の両端部において第１
金属層（図示せず）とそれぞれ電気的に接続される。こ
のサーミスタチップ素体２１の抵抗値は内部電極１３、
１３および第１金属層又は第４金属層（図示せず）の位
置および形状等によって決定される。このため、第１金
属層又は第４金属層をサーミスタチップ素体２１の表面
に形成することによって、サーミスタチップ素体２１の
抵抗値を小さくする方に調整することができる。
【００４０】図１２において、サーミスタチップ素体２
２は内部の異なる平面上に形成された複数の内部電極１
５、１５、１６、１６を備える。内部電極１５、１５、
１６、１６はサーミスタチップ素体２２の両端部におい
て第１電極層（図示せず）とそれぞれ電気的に接続され
る。
【００４１】図１３において、サーミスタチップ素体２
３は内部の同一平面上に互いに対向する端部が形成され
た内部電極１７、１７、１８、１８を備える。内部電極
１７、１７、１８、１８はサーミスタチップ素体２３の
両端部において第１電極層（図示せず）とそれぞれ電気
的に接続される。さらに、内部電極１７、１７、１８、
１８と異なる平面上に形成された非接続内部電極１９を
備える。非接続内部電極１９は内部電極１７、１８およ
び第１金属層（図示せず）と見掛上電気的に絶縁状態に
ある。これらのサーミスタチップ素体２１、２２、２３
は前述のサーミスタチップ素体２に代えて用いることが
できる。
【００４２】さらに、上述のように、本発明に係るサー
ミスタチップは前記実施の形態に限定するものでなく、
その要旨の範囲内で種々に組み合わせて変形することが
できる。また、サーミスタチップ素体は負特性サーミス
タの他に正特性サーミスタに適用することも可能であ
る。
【００４３】
【実施例】図４に示した第２の実施の形態におけるサー
ミスタチップの実施例について説明する。長さ２．０ｍ
ｍ×幅１．２ｍｍ×高さ０．８ｍｍのサーミスタチップ
素体２を準備し、図１に示すように、その両端部に厚さ
０．４μｍのＮｉ薄膜層である第１金属層６、６を、そ
の互いに対向する端部間の距離Ａを１．３ｍｍにして形
成した。次に、第１金属層６、６を測定電極としてこの
サーミスタチップ素体２の抵抗値を測定した。
【００４４】平均抵抗値が１０ＫΩ、抵抗値の３ｃｖが
１５％であったこのサーミスタチップ素体２のロット
を、抵抗値範囲が０．３ＫΩステップになるように層別
した。層別ランク１〜１１におけるサーミスタチップ素
体２のそれぞれの平均抵抗値を表１に示す。
【００４５】次に、層別したサーミスタチップ素体２を
所定の抵抗値Ｒ＝８±０．２ＫΩにするために、図３に
示すように、厚さ０．４μｍのＮｉ薄膜層である第４金
属層７、７を形成した。この際、第４金属層７、７の端
部間の距離Ｂは、層別ランク毎の抵抗値にもとづいて、
表１に示したそれぞれ所定の距離に設定した。
【００４６】次に、図４に示すように、サーミスタチッ
プ素体２の両端部に第２金属層８、８として厚さ０．８
μｍのＮｉ−Ｃｕ薄膜、その表面に重なるように、第３
金属層９、９として厚さ０．８μｍのＡｇ薄膜をスパッ
タによって形成した。このようにして抵抗値を調整した
サーミスタチップの抵抗値を測定して表１に示した。
【００４７】
【表１】
【００４８】表１から分かるように、このサーミスタチ
ップのロットにおいて、第１金属層形成後に抵抗値の最
大と最小との差が略３ＫΩあったものが、抵抗値に基づ
く層別ランク毎に電極端部間をＡからＢに調節する第４
金属層を形成することによって、抵抗値の最大と最小と
の差が０．３８ＫΩになった。このようにして、サーミ
スタチップを所望のばらつきが小さい抵抗値にすること
ができた。
【００４９】
【発明の効果】以上述べたように、本発明によるサーミ
スタチップでは、以下のような効果がある。
【００５０】１．第１金属層が第２金属層に比べてサー
ミスタチップ素体の中央寄りに延びて形成されているた
め、この第１金属層によってサーミスタチップの抵抗値
が決まり、小さい抵抗値のサーミスタチップを得ること
ができる。
【００５１】２．第１金属層の上に第４金属層を形成し
て抵抗値を調整するために、抵抗値のばらつきが小さい
狭偏差のチップサーミスタを容易に得ることができる。
【００５２】３．第１金属層又は第４金属層の互いに対
向する端部間の距離が所定の抵抗値に対応して種々に変
化しても、半田付けのための第２、第３金属層を一定寸
法に形成するため、サーミスタチップを回路基板等に半
田付けする際、半田が濡れるチップサーミスタの両端部
の面積が常に一定になる。したがって、半田付けによっ
てツームストーンが発生しないだけでなく、半田付けの
位置や半田量が均一になり、品質がよい半田付けをする
ことができる。また、電極間の半田ブリッジなどを防ぐ
ことができる。
【００５３】４．第２金属層が半田耐熱性を有し、かつ
第３金属層に覆われているために、半田濡れ性を維持す
ることができ、サーミスタチップを容易に半田付するこ
とができる。
【００５４】５．第１、第２および第４金属層を乾式め
っきで成膜するために、セラミック素体が露出していて
も湿式めっきに比較してサーミスタチップの電気的特性
や、機械的強度特性などが劣化しない。
【図面の簡単な説明】
【図１】本発明に係る第１および第２の実施の形態のサ
ーミスタチップにおけるサーミスタチップ素体に第１金
属層を形成した中間体の斜視図である。
【図２】本発明に係る第１の実施の形態を示すサーミス
タチップの断面図である。
【図３】本発明に係る第２の実施の形態のサーミスタチ
ップにおける図１に示した中間体に第４金属層を形成し
た次の中間体の断面図である。
【図４】本発明に係る第２の実施の形態のサーミスタチ
ップの断面図である。
【図５】本発明に係る第３の実施の形態のサーミスタチ
ップにおける第１および第４金属層を形成した中間体の
断面図である。
【図６】本発明に係る第３の実施の形態のサーミスタチ
ップの断面図である。
【図７】本発明に係る第４の実施の形態のサーミスタチ
ップにおける第１および第４金属層を形成した中間体の
断面図である。
【図８】本発明に係る第４の実施の形態のサーミスタチ
ップの断面図である。
【図９】本発明に係る第５の実施の形態のサーミスタチ
ップにおける第１および第４金属層を形成した中間体の
斜視図である。
【図１０】本発明に係る第６の実施の形態のサーミスタ
チップにおける第１金属層を形成した中間体の斜視図で
ある。
【図１１】本発明に係る第１〜第６の実施の形態のサー
ミスタチップに適用できる他のサーミスタチップ素体の
斜視図である。
【図１２】本発明に係る第１〜第６の実施の形態のサー
ミスタチップに適用できるさらに他のサーミスタチップ
素体の斜視図である。
【図１３】本発明に係る第１〜第６の実施の形態のサー
ミスタチップに適用できるさらに他のサーミスタチップ
素体の斜視図である。
【図１４】従来のサーミスタチップの斜視図である。
【図１５】図１４のサーミスタチップの断面図である。
【符号の説明】
２、２１、２２、２３ サーミスタチップ素体 ６、１２ 第１金属層 ７、１０、１１ 第４金属層 ８ 第２金属層 ９ 第３金属層
フロントページの続き (72)発明者 谷口 幾哉 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 サーミスタチップ素体の両端部に電極が
    形成されており、 該電極は、第１金属層と、 該第１金属層の表面に形成されており、この第１金属層
    より面積が小さく、且つ互いに対向している第１金属層
    の端部が露出するように形成された第２金属層と、 該第２金属層の表面に重なるように形成された第３金属
    層と、を備えることを特徴とするサーミスタチップ。
  2. 【請求項２】 前記両端部に形成された第１金属層の少
    なくとも一方の表面と重なり、該第１金属層の端部から
    前記サーミスタチップ素体表面に延びる第４金属層が形
    成されていることを特徴とする請求項１に記載のサーミ
    スタチップ。
  3. 【請求項３】 前記両端部の電極の少なくとも一方の電
    極の第１金属層と第２金属層との間に第４金属層が介在
    し、 該第４金属層は前記第１金属層の端部から前記サーミス
    タチップ素体表面に延びて形成されていることを特徴と
    する請求項１に記載のサーミスタチップ。
  4. 【請求項４】 前記第１金属層および第４金属層は半田
    耐熱性を有し、前記第２金属層は半田耐熱性および半田
    濡れ性を有し、前記第３金属層は半田濡れ性を有するこ
    とを特徴とする請求項１、２又は３に記載のサーミスタ
    チップ。
  5. 【請求項５】 前記第１金属層および第４金属層はＣ
    ｒ、Ｎｉ、Ａｌ、Ｗおよびその合金からなる層が１層以
    上形成されてなる薄膜電極であることを特徴とする請求
    項４に記載のサーミスタチップ。
  6. 【請求項６】 前記第２金属層はＮｉ又はＮｉ合金から
    なる薄膜電極であることを特徴とする請求項４に記載の
    サーミスタチップ。
  7. 【請求項７】 前記第３金属層はＳｎ又はＳｎ−Ｐｂ合
    金あるいはＡｇからなる電極であることを特徴とする請
    求項４に記載のサーミスタチップ。
  8. 【請求項８】 前記第１、第２および第４金属層は乾式
    めっきによって形成された薄膜電極であることを特徴と
    する請求項４に記載のサーミスタチップ。
  9. 【請求項９】 前記サーミスタチップ素体の両端部に第
    １金属層を形成し、 該第１金属層間のサーミスタチップ素体の常温抵抗値を
    測定し、 該常温抵抗値を小さくするために、前記第１金属層の少
    なくとも一方の表面に該第１金属層の端部から前記サー
    ミスタチップ素体表面に延びる第４金属層を形成し、 該第４金属層又は第１金属層の表面に、互いに対向して
    いる第４金属層又は第１金属層の端部が露出するよう
    に、第４金属層又は第１金属層より面積が小さい第２金
    属層を形成し、 該第２金属層の表面に重なるように第３金属層を形成す
    ることを特徴とするサーミスタチップの製造方法。
  10. 【請求項１０】 前記第１金属層および第４金属層はＣ
    ｒ、Ｎｉ、Ａｌ、Ｗおよびその合金を１層以上薄膜形成
    したものであることを特徴とする請求項９に記載のサー
    ミスタチップの製造方法。
  11. 【請求項１１】 前記第２金属層はＮｉ又はＮｉ合金を
    薄膜形成したものであることを特徴とする請求項９に記
    載のサーミスタチップの製造方法。
  12. 【請求項１２】 前記第３金属層はＳｎ又はＳｎ−Ｐｂ
    合金あるいはＡｇを電極形成したものであることを特徴
    とする請求項９に記載のサーミスタチップの製造方法。
JP8268396A 1996-10-09 1996-10-09 サーミスタチップ及びその製造方法 Expired - Lifetime JP3058097B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP8268396A JP3058097B2 (ja) 1996-10-09 1996-10-09 サーミスタチップ及びその製造方法
EP97116656A EP0836198B1 (en) 1996-10-09 1997-09-24 Thermistor chips and methods of making same
DE69730186T DE69730186T2 (de) 1996-10-09 1997-09-24 Thermistorchips und Verfahren zu deren Herstellung
TW086113904A TW388888B (en) 1996-10-09 1997-09-24 Thermistor chips and methods of making same
AT97116656T ATE273556T1 (de) 1996-10-09 1997-09-24 Thermistorchips und verfahren zu deren herstellung
US08/943,502 US6081181A (en) 1996-10-09 1997-10-03 Thermistor chips and methods of making same
KR1019970051823A KR100318251B1 (ko) 1996-10-09 1997-10-09 서미스터칩과이것의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8268396A JP3058097B2 (ja) 1996-10-09 1996-10-09 サーミスタチップ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10116704A true JPH10116704A (ja) 1998-05-06
JP3058097B2 JP3058097B2 (ja) 2000-07-04

Family

ID=17457900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8268396A Expired - Lifetime JP3058097B2 (ja) 1996-10-09 1996-10-09 サーミスタチップ及びその製造方法

Country Status (7)

Country Link
US (1) US6081181A (ja)
EP (1) EP0836198B1 (ja)
JP (1) JP3058097B2 (ja)
KR (1) KR100318251B1 (ja)
AT (1) ATE273556T1 (ja)
DE (1) DE69730186T2 (ja)
TW (1) TW388888B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223039A (ja) * 2004-02-04 2005-08-18 Murata Mfg Co Ltd チップ型サーミスタおよびその特性調整方法
US8896410B2 (en) 2010-06-24 2014-11-25 Tdk Corporation Chip thermistor and method of manufacturing same
CN104952618A (zh) * 2014-03-31 2015-09-30 株式会社村田制作所 层叠陶瓷电子部件
CN108962516A (zh) * 2018-08-10 2018-12-07 广东风华高新科技股份有限公司 一种片式电阻器及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100340130B1 (ko) * 1999-11-09 2002-06-10 엄우식 정 온도 계수 서미스터와 배리스터 복합소자 및 그 제조방법
KR100329314B1 (ko) * 2000-01-13 2002-03-22 엄우식 정온도계수 서미스터와 배리스터 복합소자 및 그 제조 방법
US6755518B2 (en) * 2001-08-30 2004-06-29 L&P Property Management Company Method and apparatus for ink jet printing on rigid panels
US6498561B2 (en) * 2001-01-26 2002-12-24 Cornerstone Sensors, Inc. Thermistor and method of manufacture
TW540829U (en) * 2002-07-02 2003-07-01 Inpaq Technology Co Ltd Improved chip-type thick film resistor structure
JP4047760B2 (ja) * 2003-04-28 2008-02-13 ローム株式会社 チップ抵抗器およびその製造方法
JP2009218552A (ja) * 2007-12-17 2009-09-24 Rohm Co Ltd チップ抵抗器およびその製造方法
US8584348B2 (en) * 2011-03-05 2013-11-19 Weis Innovations Method of making a surface coated electronic ceramic component
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
JP7477073B2 (ja) * 2019-08-01 2024-05-01 太陽誘電株式会社 積層セラミック電子部品
CN120048599B (zh) * 2024-12-31 2025-09-30 捷群电子科技(淮安)有限公司 一种抗硫化厚膜电阻及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3645785A (en) * 1969-11-12 1972-02-29 Texas Instruments Inc Ohmic contact system
JPS62293707A (ja) * 1986-06-13 1987-12-21 株式会社村田製作所 キャップ付き電子部品
FR2620561B1 (fr) * 1987-09-15 1992-04-24 Europ Composants Electron Thermistance ctp pour le montage en surface
US4993142A (en) * 1989-06-19 1991-02-19 Dale Electronics, Inc. Method of making a thermistor
DE4029681A1 (de) * 1990-09-19 1992-04-02 Siemens Ag Verfahren zum herstellen von oberflaechenmontierbaren keramischen bauelementen in melf-technologie
US5294910A (en) * 1991-07-01 1994-03-15 Murata Manufacturing Co., Ltd. Platinum temperature sensor
JP2897486B2 (ja) * 1991-10-15 1999-05-31 株式会社村田製作所 正特性サーミスタ素子
US5257003A (en) * 1992-01-14 1993-10-26 Mahoney John J Thermistor and its method of manufacture
JPH05258906A (ja) * 1992-03-13 1993-10-08 Tdk Corp チップ型サーミスタ
US5339068A (en) * 1992-12-18 1994-08-16 Mitsubishi Materials Corp. Conductive chip-type ceramic element and method of manufacture thereof
JPH06231906A (ja) * 1993-01-28 1994-08-19 Mitsubishi Materials Corp サーミスタ
JPH06302404A (ja) * 1993-04-16 1994-10-28 Murata Mfg Co Ltd 積層型正特性サ−ミスタ
JPH08138902A (ja) * 1993-11-11 1996-05-31 Matsushita Electric Ind Co Ltd チップ抵抗器およびその製造方法
US5680092A (en) * 1993-11-11 1997-10-21 Matsushita Electric Industrial Co., Ltd. Chip resistor and method for producing the same
US5699607A (en) * 1996-01-22 1997-12-23 Littelfuse, Inc. Process for manufacturing an electrical device comprising a PTC element

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223039A (ja) * 2004-02-04 2005-08-18 Murata Mfg Co Ltd チップ型サーミスタおよびその特性調整方法
US8896410B2 (en) 2010-06-24 2014-11-25 Tdk Corporation Chip thermistor and method of manufacturing same
US9324483B2 (en) 2010-06-24 2016-04-26 Tdk Corporation Chip thermistor and method of manufacturing same
CN104952618A (zh) * 2014-03-31 2015-09-30 株式会社村田制作所 层叠陶瓷电子部件
JP2015195293A (ja) * 2014-03-31 2015-11-05 株式会社村田製作所 積層セラミック電子部品
US9520237B2 (en) 2014-03-31 2016-12-13 Murata Manufacturing Co., Ltd. Monolithic ceramic electronic component
CN104952618B (zh) * 2014-03-31 2017-11-03 株式会社村田制作所 层叠陶瓷电子部件
CN108962516A (zh) * 2018-08-10 2018-12-07 广东风华高新科技股份有限公司 一种片式电阻器及其制造方法
CN108962516B (zh) * 2018-08-10 2024-04-30 广东风华高新科技股份有限公司 一种片式电阻器及其制造方法

Also Published As

Publication number Publication date
US6081181A (en) 2000-06-27
DE69730186T2 (de) 2005-09-01
EP0836198B1 (en) 2004-08-11
JP3058097B2 (ja) 2000-07-04
EP0836198A3 (en) 1999-01-07
DE69730186D1 (de) 2004-09-16
EP0836198A2 (en) 1998-04-15
KR100318251B1 (ko) 2002-02-19
TW388888B (en) 2000-05-01
KR19980032699A (ko) 1998-07-25
ATE273556T1 (de) 2004-08-15

Similar Documents

Publication Publication Date Title
JP3058097B2 (ja) サーミスタチップ及びその製造方法
US6314637B1 (en) Method of producing a chip resistor
JP3060966B2 (ja) チップ型サーミスタおよびその製造方法
JP3915188B2 (ja) チップ抵抗器及びその製造方法
JPH08250307A (ja) チップサーミスタ
JP2002151306A (ja) 電子部品およびその作製方法
JPH0963805A (ja) 角形チップ抵抗器
JP2909927B2 (ja) チップ型半導体部品の抵抗値調整方法及びチップ型半導体部品
JPH11283804A (ja) 抵抗器
JPH10106808A (ja) チップ形ｎｔｃサーミスタ
JP3214440B2 (ja) 抵抗素子の製造方法及び抵抗素子
JP2003297670A (ja) チップ型複合部品
JP3000660B2 (ja) チップ型半導体部品
JP2544438Y2 (ja) チップ型温度可変固定減衰器
KR19990044154A (ko) 저 저항칩 저항기
JPH0546242Y2 (ja)
JP2001143905A (ja) チップ型サーミスタの製造方法
JP2001237105A (ja) チップ型サーミスタ素子
JP3823484B2 (ja) サーミスタ
JPH0974003A (ja) セラミック電子部品
JP3348642B2 (ja) セラミック電子部品の製造方法
JPS6010701A (ja) 正特性サ−ミスタ
JP2001351809A (ja) 厚膜抵抗器
JPH0546243Y2 (ja)
JPH10223403A (ja) チップ部品

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140421

Year of fee payment: 14

EXPY Cancellation because of completion of term