JPH10116787A - 電子線励起固相成長方法 - Google Patents
電子線励起固相成長方法Info
- Publication number
- JPH10116787A JPH10116787A JP8271995A JP27199596A JPH10116787A JP H10116787 A JPH10116787 A JP H10116787A JP 8271995 A JP8271995 A JP 8271995A JP 27199596 A JP27199596 A JP 27199596A JP H10116787 A JPH10116787 A JP H10116787A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- amorphous
- thin film
- amorphous thin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 電子線励起固相成長方法に関し、低温で、且
つ、所望の領域の非晶質薄膜を再現性良く単結晶化す
る。 【解決手段】 基板1上に非晶質薄膜2を堆積したの
ち、非晶質薄膜2に電子線3を照射して非晶質薄膜2に
空孔・格子間原子型欠陥を誘起し、非晶質薄膜2を結晶
化する。
つ、所望の領域の非晶質薄膜を再現性良く単結晶化す
る。 【解決手段】 基板1上に非晶質薄膜2を堆積したの
ち、非晶質薄膜2に電子線3を照射して非晶質薄膜2に
空孔・格子間原子型欠陥を誘起し、非晶質薄膜2を結晶
化する。
Description
【0001】
【発明の属する技術分野】本発明は電子線励起固相成長
方法に関するものであり、特に、基板上に堆積させた非
晶質薄膜を低温で、且つ、所定領域を結晶化するための
電子線励起固相成長方法に関するものである。
方法に関するものであり、特に、基板上に堆積させた非
晶質薄膜を低温で、且つ、所定領域を結晶化するための
電子線励起固相成長方法に関するものである。
【0002】
【従来の技術】従来、安価なガラス基板、或いは、石英
基板上に設けた半導体薄膜に半導体素子を形成する技術
としては、アクティブマトリクス型液晶表示装置に用い
るTFT(薄膜トランジスタ)等が知られているが、こ
れらの半導体薄膜としては、非晶質(アモルファス)シ
リコン膜、或いは、多結晶シリコン膜が用いられてお
り、キャリアの移動度が小さい、即ち、動作速度が遅い
という問題がある。
基板上に設けた半導体薄膜に半導体素子を形成する技術
としては、アクティブマトリクス型液晶表示装置に用い
るTFT(薄膜トランジスタ)等が知られているが、こ
れらの半導体薄膜としては、非晶質(アモルファス)シ
リコン膜、或いは、多結晶シリコン膜が用いられてお
り、キャリアの移動度が小さい、即ち、動作速度が遅い
という問題がある。
【0003】この様な問題を解決するためには、半導体
薄膜を単結晶化すれば良いことは知られており、実際
に、レーザビーム照射や電子線照射によってシリコン薄
膜を単結晶化することが試みられている。
薄膜を単結晶化すれば良いことは知られており、実際
に、レーザビーム照射や電子線照射によってシリコン薄
膜を単結晶化することが試みられている。
【0004】また、量子閉じ込め効果を利用した高速デ
バイスや高効率発光素子等の量子デバイス技術分野にお
いては、選択エッチングや選択成長等を利用して量子細
線や量子箱(量子ドット)を形成することが試みられて
おり、この様な量子ドットを利用したデバイスとして、
フォトホールバーニングメモリやSET(単一電子トラ
ンジスタ)等が提案されている。
バイスや高効率発光素子等の量子デバイス技術分野にお
いては、選択エッチングや選択成長等を利用して量子細
線や量子箱(量子ドット)を形成することが試みられて
おり、この様な量子ドットを利用したデバイスとして、
フォトホールバーニングメモリやSET(単一電子トラ
ンジスタ)等が提案されている。
【0005】
【発明が解決しようとする課題】しかし、前者のレーザ
ビーム照射や電子線照射による加熱溶融による結晶化の
場合には、単結晶化したシリコン薄膜には転位が高密度
に発生したり、表面の凹凸が大きくなり、実用にならな
いという問題がある。
ビーム照射や電子線照射による加熱溶融による結晶化の
場合には、単結晶化したシリコン薄膜には転位が高密度
に発生したり、表面の凹凸が大きくなり、実用にならな
いという問題がある。
【0006】また、この様な熱エネルギーを利用した結
晶成長の場合には、供給される原子は熱的過程を経て安
定な格子位置に納まることになるが、原料相から物質供
給を受けて安定に結晶成長するためには所定の温度が必
要になり、そのために基板の加熱が必要になり、例え
ば、種となる結晶核の存在しない固相成長の場合には6
00℃以上の基板加熱温度が必要になる。
晶成長の場合には、供給される原子は熱的過程を経て安
定な格子位置に納まることになるが、原料相から物質供
給を受けて安定に結晶成長するためには所定の温度が必
要になり、そのために基板の加熱が必要になり、例え
ば、種となる結晶核の存在しない固相成長の場合には6
00℃以上の基板加熱温度が必要になる。
【0007】また、基板の温度があまり高くない状態に
おいては、加熱溶融領域における原子の相互拡散速度が
遅く、結晶化に時間がかかるため、加熱溶融領域に多数
の結晶核が発生して多結晶になりやすいという問題があ
り、逆に、基板の加熱温度を高くすると安価なガラス基
板を使用できないという問題が生ずる。
おいては、加熱溶融領域における原子の相互拡散速度が
遅く、結晶化に時間がかかるため、加熱溶融領域に多数
の結晶核が発生して多結晶になりやすいという問題があ
り、逆に、基板の加熱温度を高くすると安価なガラス基
板を使用できないという問題が生ずる。
【0008】さらに、単結晶シリコン基板上にシリコン
層をエピタキシャル成長させる場合にも、表面の自然酸
化膜を除去する前処理が必要となり、且つ、低温成長技
術であるMBE(分子線エピタキシャル)法を利用する
場合でも、400℃以上の基板温度を必要とする。
層をエピタキシャル成長させる場合にも、表面の自然酸
化膜を除去する前処理が必要となり、且つ、低温成長技
術であるMBE(分子線エピタキシャル)法を利用する
場合でも、400℃以上の基板温度を必要とする。
【0009】例えば、MBE法によって室温でシリコン
層をエピタキシャル成長させた場合には、1〜3nm程
度までしかエピタキシャル成長せず、それ以上は非晶質
シリコン層になることが知られている(必要ならば、P
hysical Review Letters,Vo
l.65,No.10,1990,p.1227参
照)。
層をエピタキシャル成長させた場合には、1〜3nm程
度までしかエピタキシャル成長せず、それ以上は非晶質
シリコン層になることが知られている(必要ならば、P
hysical Review Letters,Vo
l.65,No.10,1990,p.1227参
照)。
【0010】また、後者の量子デバイスの形成に際して
は選択エッチング等を利用しているため、10nm程度
の大きさの量子細線や量子箱を所望の場所に再現性良く
形成することは非常に困難であるという問題がある。
は選択エッチング等を利用しているため、10nm程度
の大きさの量子細線や量子箱を所望の場所に再現性良く
形成することは非常に困難であるという問題がある。
【0011】したがって、本発明は、低温で、且つ、所
望の領域の非晶質薄膜を再現性良く単結晶化することを
目的とする。
望の領域の非晶質薄膜を再現性良く単結晶化することを
目的とする。
【0012】
【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、また、図2及び図3は本発明におけ
る電子線照射の作用の説明図であり、この図1乃至図3
を参照して本発明における課題を解決するための手段を
説明する。 図1(a)乃至(c)参照 (1)本発明は、電子線励起固相成長法において、基板
1上に非晶質薄膜2を堆積したのち、非晶質薄膜2に電
子線3を照射して非晶質薄膜2に空孔・格子間原子型欠
陥を誘起し、非晶質薄膜2を結晶化することを特徴とす
る。
成の説明図であり、また、図2及び図3は本発明におけ
る電子線照射の作用の説明図であり、この図1乃至図3
を参照して本発明における課題を解決するための手段を
説明する。 図1(a)乃至(c)参照 (1)本発明は、電子線励起固相成長法において、基板
1上に非晶質薄膜2を堆積したのち、非晶質薄膜2に電
子線3を照射して非晶質薄膜2に空孔・格子間原子型欠
陥を誘起し、非晶質薄膜2を結晶化することを特徴とす
る。
【0013】この様に、非晶質薄膜2に電子線3を照射
して非晶質薄膜2に空孔・格子間原子型欠陥を誘起する
ことによって、基板1を加熱することなく、非晶質薄膜
2の所定の領域を再現性良く単結晶化して結晶化領域5
を形成することができる。
して非晶質薄膜2に空孔・格子間原子型欠陥を誘起する
ことによって、基板1を加熱することなく、非晶質薄膜
2の所定の領域を再現性良く単結晶化して結晶化領域5
を形成することができる。
【0014】ここで、電子線3を照射して非晶質薄膜2
に空孔・格子間原子型欠陥を誘起した場合の結晶化の機
構が、従来の電子線照射に伴う加熱による結晶化と異な
ることを図2及び図3を参照して説明する。
に空孔・格子間原子型欠陥を誘起した場合の結晶化の機
構が、従来の電子線照射に伴う加熱による結晶化と異な
ることを図2及び図3を参照して説明する。
【0015】図2(a)参照 まず、単結晶シリコン基板11上に10Å(1nm)程
度の自然酸化膜12を介してMBE法によって室温で厚
さ50nmのアモルファスシリコン膜13を堆積させた
のち、単結晶シリコン基板11の主面に垂直な断面の薄
片が得られるように10〜20nmの厚さになるように
薄片化処理して、加速電圧200kVの透過顕微鏡(T
EM)を用いて、単結晶シリコン基板11とアモルファ
スシリコン膜13との界面にビーム径が約5nmの電子
線14を、ビーム電流0.2nAで20秒間照射する。
度の自然酸化膜12を介してMBE法によって室温で厚
さ50nmのアモルファスシリコン膜13を堆積させた
のち、単結晶シリコン基板11の主面に垂直な断面の薄
片が得られるように10〜20nmの厚さになるように
薄片化処理して、加速電圧200kVの透過顕微鏡(T
EM)を用いて、単結晶シリコン基板11とアモルファ
スシリコン膜13との界面にビーム径が約5nmの電子
線14を、ビーム電流0.2nAで20秒間照射する。
【0016】図2(b)参照 図2(b)は電子線14の照射結果を示すものであり、
電子線14の照射した位置の単結晶シリコン基板11側
に凸部15が形成されており、この凸部15の格子像を
TEMにより確認した結果、格子像における格子縞に乱
れがなく、単結晶化していること、即ち、エピタキシャ
ル成長していることが観察された。
電子線14の照射した位置の単結晶シリコン基板11側
に凸部15が形成されており、この凸部15の格子像を
TEMにより確認した結果、格子像における格子縞に乱
れがなく、単結晶化していること、即ち、エピタキシャ
ル成長していることが観察された。
【0017】なお、TEMによる観察では、単結晶シリ
コン基板11とアモルファスシリコン膜13との界面の
自然酸化膜12は、アモルファスシリコン膜13側に移
動した白いコントラストとして見える。
コン基板11とアモルファスシリコン膜13との界面の
自然酸化膜12は、アモルファスシリコン膜13側に移
動した白いコントラストとして見える。
【0018】これは、電子線14を照射したアモルファ
スシリコン膜13のシリコン原子が自然酸化膜12を突
き抜けて単結晶シリコン基板11に達してエピタキシャ
ル成長したものと考えられ、従来の電子線照射による加
熱効果では得られない現象である。
スシリコン膜13のシリコン原子が自然酸化膜12を突
き抜けて単結晶シリコン基板11に達してエピタキシャ
ル成長したものと考えられ、従来の電子線照射による加
熱効果では得られない現象である。
【0019】図2(c)参照 図2(c)は、ビーム電流0.2nAで、ビーム径が約
5nmの電子線14を、単結晶シリコン基板11とアモ
ルファスシリコン膜13との界面に照射し、6nm/分
の速度でアモルファスシリコン膜13側に走査した結果
を示すものであり、この場合も、電子線14を照射した
領域のみが突起部16として単結晶化していることがT
EMの観測結果から確認された。
5nmの電子線14を、単結晶シリコン基板11とアモ
ルファスシリコン膜13との界面に照射し、6nm/分
の速度でアモルファスシリコン膜13側に走査した結果
を示すものであり、この場合も、電子線14を照射した
領域のみが突起部16として単結晶化していることがT
EMの観測結果から確認された。
【0020】図3(d)参照 図3(d)は、ビーム電流0.5nAで、ビーム径が約
5nmの電子線14を、単結晶シリコン基板11から3
0nm離れたアモルファスシリコン膜13に1分間照射
した結果を示すものであり、この場合も、電子線14を
照射した領域のみが結晶化領域17として単結晶化して
いることがTEMの観測結果から確認された。
5nmの電子線14を、単結晶シリコン基板11から3
0nm離れたアモルファスシリコン膜13に1分間照射
した結果を示すものであり、この場合も、電子線14を
照射した領域のみが結晶化領域17として単結晶化して
いることがTEMの観測結果から確認された。
【0021】通常の電子線照射に伴う熱アニールの効果
であるならば、加熱溶融領域における原子の相互拡散速
度が遅く、結晶化に時間がかかるため、加熱溶融領域に
多数の結晶核が発生して多結晶になる可能性が高いが、
図3(d)の場合には単結晶的な結晶化領域17が形成
されているので、この点からも、本発明の場合には従来
の電子線照射による加熱効果とは異なるものと考えられ
る。
であるならば、加熱溶融領域における原子の相互拡散速
度が遅く、結晶化に時間がかかるため、加熱溶融領域に
多数の結晶核が発生して多結晶になる可能性が高いが、
図3(d)の場合には単結晶的な結晶化領域17が形成
されているので、この点からも、本発明の場合には従来
の電子線照射による加熱効果とは異なるものと考えられ
る。
【0022】図3(e)参照 図3(e)は、単結晶シリコン基板11を約10-11 T
orrの真空中において1200℃で加熱処理を施し
て、表面の自然酸化膜を除去し、次いで、単結晶シリコ
ン基板11を200℃まで降温したのち、MBE法によ
ってAl膜18を2モノレイヤー(1モノレイヤー:
6.8×1014cm-2)蒸着し、次いで、室温で厚さ5
0nmのアモルファスシリコン膜13を堆積させたの
ち、単結晶シリコン基板11の主面に垂直な断面の薄片
が得られるように10〜20nmの厚さになるように薄
片化処理し、次いで、薄片化した試料の単結晶シリコン
基板11とアモルファスシリコン膜13との界面に、ビ
ーム電流0.2nAで、ビーム径が約5nmの電子線1
4を20秒間照射した結果を示すものであり、この場合
も、単結晶シリコン基板11側に凸部15が見られる。
orrの真空中において1200℃で加熱処理を施し
て、表面の自然酸化膜を除去し、次いで、単結晶シリコ
ン基板11を200℃まで降温したのち、MBE法によ
ってAl膜18を2モノレイヤー(1モノレイヤー:
6.8×1014cm-2)蒸着し、次いで、室温で厚さ5
0nmのアモルファスシリコン膜13を堆積させたの
ち、単結晶シリコン基板11の主面に垂直な断面の薄片
が得られるように10〜20nmの厚さになるように薄
片化処理し、次いで、薄片化した試料の単結晶シリコン
基板11とアモルファスシリコン膜13との界面に、ビ
ーム電流0.2nAで、ビーム径が約5nmの電子線1
4を20秒間照射した結果を示すものであり、この場合
も、単結晶シリコン基板11側に凸部15が見られる。
【0023】この凸部15の格子像をTEMにより確認
した結果、格子像における格子縞に乱れがなく、単結晶
化していること、即ち、単結晶状のシリコンがエピタキ
シャル成長していることが観察された。
した結果、格子像における格子縞に乱れがなく、単結晶
化していること、即ち、単結晶状のシリコンがエピタキ
シャル成長していることが観察された。
【0024】通常の電子線照射に伴う熱アニールの効果
であるならば、加熱溶融領域に多数の結晶核が発生して
多結晶になる可能性が高く、且つ、Alと合金化してシ
リサイドが形成される可能性が高いが、図3(d)の場
合には単結晶的なシリコンによる凸部15が形成されて
いるので、この点からも、本発明の場合には従来の電子
線照射による加熱効果とは異なるものと考えられる。
であるならば、加熱溶融領域に多数の結晶核が発生して
多結晶になる可能性が高く、且つ、Alと合金化してシ
リサイドが形成される可能性が高いが、図3(d)の場
合には単結晶的なシリコンによる凸部15が形成されて
いるので、この点からも、本発明の場合には従来の電子
線照射による加熱効果とは異なるものと考えられる。
【0025】図3(f)参照 図3(f)は、単結晶シリコン基板11上に10Å(1
nm)程度の自然酸化膜12を介してMBE法によって
室温で厚さ50nmのアモルファスゲルマニウム膜19
を堆積させたのち、単結晶シリコン基板11の主面に垂
直な断面の薄片が得られるように10〜20nmの厚さ
になるように薄片化処理して、単結晶シリコン基板11
とアモルファスゲルマニウム膜19との界面にビーム径
が約5nmの電子線14を、ビーム電流0.2nAで2
0秒間照射した結果を示すものであり、電子線14の照
射した位置の単結晶シリコン基板11側にに凸部15が
形成されており、この凸部15の格子像をTEMにより
確認した結果、格子像における格子縞に乱れがなく、単
結晶化していること、即ち、エピタキシャル成長してい
ることが観察された。
nm)程度の自然酸化膜12を介してMBE法によって
室温で厚さ50nmのアモルファスゲルマニウム膜19
を堆積させたのち、単結晶シリコン基板11の主面に垂
直な断面の薄片が得られるように10〜20nmの厚さ
になるように薄片化処理して、単結晶シリコン基板11
とアモルファスゲルマニウム膜19との界面にビーム径
が約5nmの電子線14を、ビーム電流0.2nAで2
0秒間照射した結果を示すものであり、電子線14の照
射した位置の単結晶シリコン基板11側にに凸部15が
形成されており、この凸部15の格子像をTEMにより
確認した結果、格子像における格子縞に乱れがなく、単
結晶化していること、即ち、エピタキシャル成長してい
ることが観察された。
【0026】但し、この場合には、アモルファスシリコ
ン膜13の場合と異なり、結晶化が不完全であり、ま
た、図3(d)の場合と同様に、単結晶シリコン基板1
1とアモルファスゲルマニウム膜19との界面から30
nm離れたアモルファスゲルマニウム膜19に、ビーム
電流0.5nAで、ビーム径が約5nmの電子線14を
1分間照射した場合には、あまり結晶化しなかった。
ン膜13の場合と異なり、結晶化が不完全であり、ま
た、図3(d)の場合と同様に、単結晶シリコン基板1
1とアモルファスゲルマニウム膜19との界面から30
nm離れたアモルファスゲルマニウム膜19に、ビーム
電流0.5nAで、ビーム径が約5nmの電子線14を
1分間照射した場合には、あまり結晶化しなかった。
【0027】以上の結果から、電子線照射領域内におい
ては、非晶質薄膜内の個々の原子がある励起状態に励起
されて熱エネルギーでは起こりえない程活発に動き回っ
ていることが分かり、この様に励起された原子は自然酸
化膜や金属膜を透過して拡散・移動するという従来には
ない現象が見られる。
ては、非晶質薄膜内の個々の原子がある励起状態に励起
されて熱エネルギーでは起こりえない程活発に動き回っ
ていることが分かり、この様に励起された原子は自然酸
化膜や金属膜を透過して拡散・移動するという従来には
ない現象が見られる。
【0028】なお、単結晶からなるヘテロ接合界面や、
多結晶/単結晶界面に収束電子線を照射しても、この様
な異常拡散現象は通常観測されないので、ダングリング
・ボンドが多く原子間の結合が弱い非晶質膜特有の現象
であると考えられる。
多結晶/単結晶界面に収束電子線を照射しても、この様
な異常拡散現象は通常観測されないので、ダングリング
・ボンドが多く原子間の結合が弱い非晶質膜特有の現象
であると考えられる。
【0029】即ち、本発明の場合には電子線14の照射
によりアモルファスシリコン膜13を構成するシリコン
原子の内殻電子が励起され、励起された電子がオージェ
過程を通じて緩和され、不安定なSi+4やSi+5等の多
価イオン状態から空孔・格子間原子型の欠陥が形成さ
れ、この空孔・格子間原子型の欠陥が固相成長時のシリ
コン原子の拡散に対する駆動力となるものと考えられ
る。
によりアモルファスシリコン膜13を構成するシリコン
原子の内殻電子が励起され、励起された電子がオージェ
過程を通じて緩和され、不安定なSi+4やSi+5等の多
価イオン状態から空孔・格子間原子型の欠陥が形成さ
れ、この空孔・格子間原子型の欠陥が固相成長時のシリ
コン原子の拡散に対する駆動力となるものと考えられ
る。
【0030】この様な内殻電子の励起による空孔・格子
間原子型の欠陥を利用して固相成長させることは、シン
クロトロン放射光(SR)による硬X線照射を利用する
ことによって、熱的アニールより低温で、且つ、高品質
な結晶膜を固相成長させることが報告されているが(必
要ならば、Japanese Journal ofA
pplied Physics Vol.30,No.
2A,1991,p.L205,及び、応用物理,Vo
l.60,No.8,1991,p.804〜807参
照)、本発明者等は、電子線照射によっても同様な固相
成長が生ずることを初めて発見したものである。
間原子型の欠陥を利用して固相成長させることは、シン
クロトロン放射光(SR)による硬X線照射を利用する
ことによって、熱的アニールより低温で、且つ、高品質
な結晶膜を固相成長させることが報告されているが(必
要ならば、Japanese Journal ofA
pplied Physics Vol.30,No.
2A,1991,p.L205,及び、応用物理,Vo
l.60,No.8,1991,p.804〜807参
照)、本発明者等は、電子線照射によっても同様な固相
成長が生ずることを初めて発見したものである。
【0031】なお、電子線照射の場合には、シンクロト
ロン放射光による硬X線照射と異なり、初期の固相成長
時に、基板の加熱が不要であるという特徴を有するの
で、より低温処理が可能になる。
ロン放射光による硬X線照射と異なり、初期の固相成長
時に、基板の加熱が不要であるという特徴を有するの
で、より低温処理が可能になる。
【0032】再び、図1(a)乃至(c)参照 (2)また、本発明は、電子線励起固相成長法におい
て、基板1上に非晶質薄膜2を堆積したのち、非晶質薄
膜2に10keV以上のエネルギーの電子線3を照射し
て非晶質薄膜2を結晶化することを特徴とする。
て、基板1上に非晶質薄膜2を堆積したのち、非晶質薄
膜2に10keV以上のエネルギーの電子線3を照射し
て非晶質薄膜2を結晶化することを特徴とする。
【0033】この様な電子線3による内殻電子の励起に
よる空孔・格子間原子型の欠陥の形成は、電子線3のエ
ネルギーを2keV以上にした場合に顕著になるが、ビ
ーム径を10nm以下に収束した高電流密度の電子線を
得るためには10keVが好ましい。
よる空孔・格子間原子型の欠陥の形成は、電子線3のエ
ネルギーを2keV以上にした場合に顕著になるが、ビ
ーム径を10nm以下に収束した高電流密度の電子線を
得るためには10keVが好ましい。
【0034】(3)また、本発明は、上記(2)におい
て、非晶質薄膜2に照射する電子線3のエネルギーを2
5〜1000keVにしたことを特徴とする。
て、非晶質薄膜2に照射する電子線3のエネルギーを2
5〜1000keVにしたことを特徴とする。
【0035】この様な電子線3による内殻電子の励起に
よる空孔・格子間原子型の欠陥をより効果的に形成する
ためには、電子線3のエネルギーを25〜1000ke
Vにすることが望ましい。
よる空孔・格子間原子型の欠陥をより効果的に形成する
ためには、電子線3のエネルギーを25〜1000ke
Vにすることが望ましい。
【0036】(4)また、本発明は、上記(1)乃至
(3)のいずれかにおいて、非晶質薄膜2に照射する電
子線3の電流密度を5×102 A/cm2 以上にしたこ
とを特徴とする。
(3)のいずれかにおいて、非晶質薄膜2に照射する電
子線3の電流密度を5×102 A/cm2 以上にしたこ
とを特徴とする。
【0037】この様な単結晶化を効果的に行うために
は、照射する電子線3の電流密度を5×102 A/cm
2 以上にする必要がある。
は、照射する電子線3の電流密度を5×102 A/cm
2 以上にする必要がある。
【0038】(5)また、本発明は、上記(4)におい
て、非晶質薄膜2に照射する電子線3の電流密度を1.
0×103 〜1.0×105 A/cm2 にしたことを特
徴とする。
て、非晶質薄膜2に照射する電子線3の電流密度を1.
0×103 〜1.0×105 A/cm2 にしたことを特
徴とする。
【0039】この様な単結晶化をより効果的に行うため
には、照射する電子線3の電流密度を1.0×103 〜
1.0×105 A/cm2 にすることが望ましい。
には、照射する電子線3の電流密度を1.0×103 〜
1.0×105 A/cm2 にすることが望ましい。
【0040】(6)また、本発明は、上記(1)乃至
(5)のいずれかにおいて、電子線3を非晶質薄膜2の
特定の領域に照射することを特徴とする。
(5)のいずれかにおいて、電子線3を非晶質薄膜2の
特定の領域に照射することを特徴とする。
【0041】この様に、電子線3は、スポット状に照射
しても良いし、或いは、電子線3を走査方向4に走査す
ることにより、線状の結晶化領域5を形成しても良いも
のである。
しても良いし、或いは、電子線3を走査方向4に走査す
ることにより、線状の結晶化領域5を形成しても良いも
のである。
【0042】(7)また、本発明は、上記(6)におい
て、電子線3のスポットの直径を10nm以下にしたこ
とを特徴とする。
て、電子線3のスポットの直径を10nm以下にしたこ
とを特徴とする。
【0043】この様に、電子線3を照射する場合には、
スポットの直径を10nm以下にすることによって、結
晶核の発生を最小限に抑えて、多結晶膜の形成を抑制す
ることができる。
スポットの直径を10nm以下にすることによって、結
晶核の発生を最小限に抑えて、多結晶膜の形成を抑制す
ることができる。
【0044】(8)また、本発明は、上記(6)または
(7)において、電子線3を基板1上で走査することを
特徴とする。
(7)において、電子線3を基板1上で走査することを
特徴とする。
【0045】この様に、電子線3を走査方向4に走査す
ることによって、線状の結晶化領域5を形成することが
でき、且つ、スリット状の電子線3を照射する場合に比
べて結晶核の発生を最小限に抑えて、多結晶膜の形成を
抑制することができる。
ることによって、線状の結晶化領域5を形成することが
でき、且つ、スリット状の電子線3を照射する場合に比
べて結晶核の発生を最小限に抑えて、多結晶膜の形成を
抑制することができる。
【0046】(9)また、本発明は、上記(6)または
(7)において、電子線3を所定間隔でスポット照射す
ることを特徴とする。
(7)において、電子線3を所定間隔でスポット照射す
ることを特徴とする。
【0047】(10)また、本発明は、上記(6)乃至
(9)のいずれかにおいて、電子線3を照射したのち、
基板1を熱処理したことを特徴とする。
(9)のいずれかにおいて、電子線3を照射したのち、
基板1を熱処理したことを特徴とする。
【0048】この様に、電子線3を照射したのち基板1
を熱処理することによって、線状の結晶化領域5或いは
スポット状の結晶化領域を種結晶として、結晶化してい
ない非晶質領域6を結晶化して、大きな単結晶化領域7
〜9を形成することができる。
を熱処理することによって、線状の結晶化領域5或いは
スポット状の結晶化領域を種結晶として、結晶化してい
ない非晶質領域6を結晶化して、大きな単結晶化領域7
〜9を形成することができる。
【0049】(11)また、本発明は、上記(6)乃至
(9)のいずれかにおいて、電子線3を照射したのち、
非晶質領域6を選択的にエッチング除去することを特徴
とする。
(9)のいずれかにおいて、電子線3を照射したのち、
非晶質領域6を選択的にエッチング除去することを特徴
とする。
【0050】この様に、電子線3を照射したのち、非晶
質領域6を選択的にエッチング除去することによって、
線状の結晶化領域5の場合には量子細線を再現性良く所
望の場所に形成することができ、また、スポット状の結
晶化領域の場合には、量子ドットを再現性良く所望の場
所に形成することができる。
質領域6を選択的にエッチング除去することによって、
線状の結晶化領域5の場合には量子細線を再現性良く所
望の場所に形成することができ、また、スポット状の結
晶化領域の場合には、量子ドットを再現性良く所望の場
所に形成することができる。
【0051】(12)また、本発明は、上記(1)乃至
(11)のいずれかにおいて、非晶質薄膜2が、非晶質
シリコン膜、非晶質ゲルマニウム膜、或いは、非晶質シ
リコンゲルマニウム膜のいずれかであることを特徴とす
る。
(11)のいずれかにおいて、非晶質薄膜2が、非晶質
シリコン膜、非晶質ゲルマニウム膜、或いは、非晶質シ
リコンゲルマニウム膜のいずれかであることを特徴とす
る。
【0052】この様に、非晶質薄膜2が、非晶質シリコ
ン膜、非晶質ゲルマニウム膜、或いは、非晶質シリコン
ゲルマニウム膜である場合に、空孔・格子間原子型の欠
陥による単結晶化が確実に可能になる。
ン膜、非晶質ゲルマニウム膜、或いは、非晶質シリコン
ゲルマニウム膜である場合に、空孔・格子間原子型の欠
陥による単結晶化が確実に可能になる。
【0053】
【発明の実施の形態】本発明の第1の実施の形態を図4
を参照して説明する。 図4(a)参照 まず、石英基板21上に、スパッタリング法によって厚
さ10〜100nm、例えば、50nmのアモルファス
シリコン膜22を堆積させたのち、常温において、加速
電圧が30kV、ビーム電流1nA、ビーム直径10n
mの電子線23を300μmのライン間隔で、走査速度
1μm/分で走査方向24に走査する。
を参照して説明する。 図4(a)参照 まず、石英基板21上に、スパッタリング法によって厚
さ10〜100nm、例えば、50nmのアモルファス
シリコン膜22を堆積させたのち、常温において、加速
電圧が30kV、ビーム電流1nA、ビーム直径10n
mの電子線23を300μmのライン間隔で、走査速度
1μm/分で走査方向24に走査する。
【0054】図4(b)参照 その結果、300μm間隔の線状の結晶化領域25(図
においては3本)が形成され、その他の領域は非晶質領
域26のままであった。なお、単結晶化領域25の長さ
は任意であるが、通常は数mmのオーダーである。
においては3本)が形成され、その他の領域は非晶質領
域26のままであった。なお、単結晶化領域25の長さ
は任意であるが、通常は数mmのオーダーである。
【0055】図4(c)参照 次いで、760Torrの窒素雰囲気中で、450〜6
50℃、例えば、600℃で、0.1〜3.0時間、例
えば、1時間熱処理することにより、非晶質領域26は
結晶化領域25を種結晶として単結晶化し、単結晶化領
域27〜29が形成される。
50℃、例えば、600℃で、0.1〜3.0時間、例
えば、1時間熱処理することにより、非晶質領域26は
結晶化領域25を種結晶として単結晶化し、単結晶化領
域27〜29が形成される。
【0056】この様に、結晶化領域25を形成する際
に、加熱処理を行っていないので、従来よりも低温処理
化が可能になり、且つ、高品質の単結晶化領域27〜2
9の形成が可能になる。
に、加熱処理を行っていないので、従来よりも低温処理
化が可能になり、且つ、高品質の単結晶化領域27〜2
9の形成が可能になる。
【0057】次に、図5を参照して、本発明の第2の実
施の形態を説明する。 図5(a)参照 まず、石英基板21上に、スパッタリング法によって厚
さ10〜100nm、例えば、50nmのアモルファス
シリコン膜22を堆積させたのち、常温において、加速
電圧が30kV、ビーム電流1nA、ビーム直径10n
mの電子線23を300μmの間隔で、一箇所当たり1
0秒間、格子状に照射して、300μm間隔の格子状の
結晶化領域30(図においては9個)を形成する。
施の形態を説明する。 図5(a)参照 まず、石英基板21上に、スパッタリング法によって厚
さ10〜100nm、例えば、50nmのアモルファス
シリコン膜22を堆積させたのち、常温において、加速
電圧が30kV、ビーム電流1nA、ビーム直径10n
mの電子線23を300μmの間隔で、一箇所当たり1
0秒間、格子状に照射して、300μm間隔の格子状の
結晶化領域30(図においては9個)を形成する。
【0058】図5(b)参照 次いで、760Torrの窒素雰囲気中で、450〜6
50℃、例えば、600℃で、0.1〜3.0時間、例
えば、1時間熱処理することにより、非晶質領域31は
結晶化領域30を種結晶として単結晶化し、単結晶化領
域32が形成される。
50℃、例えば、600℃で、0.1〜3.0時間、例
えば、1時間熱処理することにより、非晶質領域31は
結晶化領域30を種結晶として単結晶化し、単結晶化領
域32が形成される。
【0059】この場合も、結晶化領域30を形成する際
に、加熱処理を行っていないので、従来よりも低温処理
化が可能になり、且つ、高品質の単結晶化領域32の形
成が可能になる。
に、加熱処理を行っていないので、従来よりも低温処理
化が可能になり、且つ、高品質の単結晶化領域32の形
成が可能になる。
【0060】次に、図6を参照して、本発明の第3の実
施の形態を説明する。 図6(a)参照 まず、単結晶シリコン基板41上に、MBE法によって
B(ボロン)を1020cm-3ドープした不純物ドープア
モルファスシリコン膜42を厚さ2〜10nm、例え
ば、5nm堆積させたのち、常温において、加速電圧が
30kV、ビーム電流1nA、ビーム直径5nmの電子
線を300μmのライン間隔で、走査速度1μm/分で
走査し、300μm間隔の線状の結晶化領域43(図に
おいては3本)を形成する。
施の形態を説明する。 図6(a)参照 まず、単結晶シリコン基板41上に、MBE法によって
B(ボロン)を1020cm-3ドープした不純物ドープア
モルファスシリコン膜42を厚さ2〜10nm、例え
ば、5nm堆積させたのち、常温において、加速電圧が
30kV、ビーム電流1nA、ビーム直径5nmの電子
線を300μmのライン間隔で、走査速度1μm/分で
走査し、300μm間隔の線状の結晶化領域43(図に
おいては3本)を形成する。
【0061】図6(b)参照 次いで、HFとK2 Cr2 O7 の混合液を用いたウェッ
ト・エッチング、即ち、Seccoエッチングによって
非晶質領域44を選択的に除去して、高さ5nm、幅5
nmのシリコン量子細線45を形成したのち、760T
orrの水素雰囲気中で、450〜650℃、例えば、
600℃で、0.1〜2.0時間、例えば、0.5時間
熱処理することにより、シリコン量子細線45の結晶性
を高める。
ト・エッチング、即ち、Seccoエッチングによって
非晶質領域44を選択的に除去して、高さ5nm、幅5
nmのシリコン量子細線45を形成したのち、760T
orrの水素雰囲気中で、450〜650℃、例えば、
600℃で、0.1〜2.0時間、例えば、0.5時間
熱処理することにより、シリコン量子細線45の結晶性
を高める。
【0062】この第3の実施の形態においては、電子線
の照射箇所を制御することによって、所望の場所に、所
望の形状のシリコン量子細線45を再現性良く形成する
ことができ、下地のシリコン基板41に所定の回路素子
を形成しておくことによって、シリコン量子細線45を
駆動することができる。
の照射箇所を制御することによって、所望の場所に、所
望の形状のシリコン量子細線45を再現性良く形成する
ことができ、下地のシリコン基板41に所定の回路素子
を形成しておくことによって、シリコン量子細線45を
駆動することができる。
【0063】次に、図7を参照して、本発明の第4の実
施の形態を説明する。 図7(a)参照 まず、単結晶シリコン基板41上に、MBE法によって
アモルファスSi0.5Ge0.5 膜46を厚さ2〜10n
m、例えば、5nm堆積させたのち、常温において、加
速電圧が30kV、ビーム電流1nA、ビーム直径5n
mの電子線を300μmの間隔で、一箇所当たり10秒
間、格子状に照射して、300μm間隔の格子状の結晶
化領域47(図においては9個)を形成する。
施の形態を説明する。 図7(a)参照 まず、単結晶シリコン基板41上に、MBE法によって
アモルファスSi0.5Ge0.5 膜46を厚さ2〜10n
m、例えば、5nm堆積させたのち、常温において、加
速電圧が30kV、ビーム電流1nA、ビーム直径5n
mの電子線を300μmの間隔で、一箇所当たり10秒
間、格子状に照射して、300μm間隔の格子状の結晶
化領域47(図においては9個)を形成する。
【0064】図7(b)参照 次いで、HFとK2 Cr2 O7 の混合液を用いたウェッ
ト・エッチング、即ち、Seccoエッチングによって
非晶質領域48を選択的に除去して、高さ5nm、直径
5nmのSi0.5 Ge0.5 からなる量子ドット49を形
成したのち、760Torrの水素雰囲気中で、450
〜650℃、例えば、600℃で、0.1〜2.0時
間、例えば、0.5時間熱処理することにより、量子ド
ット49の結晶性を高める。
ト・エッチング、即ち、Seccoエッチングによって
非晶質領域48を選択的に除去して、高さ5nm、直径
5nmのSi0.5 Ge0.5 からなる量子ドット49を形
成したのち、760Torrの水素雰囲気中で、450
〜650℃、例えば、600℃で、0.1〜2.0時
間、例えば、0.5時間熱処理することにより、量子ド
ット49の結晶性を高める。
【0065】この第4の実施の形態においては、電子線
の照射箇所を制御することによって、所望の場所に、所
望の形状の量子ドット49を再現性良く形成することが
できる。
の照射箇所を制御することによって、所望の場所に、所
望の形状の量子ドット49を再現性良く形成することが
できる。
【0066】なお、上記の各実施の形態における電子線
の加速電圧、従って、電子線のエネルギーは30keV
であるが、非晶質薄膜中の原子の内殻電子を励起して空
孔・格子間原子型の欠陥を発生させ、この空孔・格子間
原子型の欠陥による固相成長が優性になるようにするに
は、電子のエネルギーを2keV以上にすれば良いが、
微小なビーム径の高電流密度の電子線を得るためには、
特に、25〜1000keVの範囲にすることが好適で
ある。
の加速電圧、従って、電子線のエネルギーは30keV
であるが、非晶質薄膜中の原子の内殻電子を励起して空
孔・格子間原子型の欠陥を発生させ、この空孔・格子間
原子型の欠陥による固相成長が優性になるようにするに
は、電子のエネルギーを2keV以上にすれば良いが、
微小なビーム径の高電流密度の電子線を得るためには、
特に、25〜1000keVの範囲にすることが好適で
ある。
【0067】また、上記の各実施の形態における電子線
のスポットの直径は10nm或いは5nmであるが、通
常は電子線照射領域に発生する結晶核を最小限に抑え
て、多結晶化するのを抑制するために、電子線のスポッ
トの直径は10nm以下にすることが望ましい。
のスポットの直径は10nm或いは5nmであるが、通
常は電子線照射領域に発生する結晶核を最小限に抑え
て、多結晶化するのを抑制するために、電子線のスポッ
トの直径は10nm以下にすることが望ましい。
【0068】また、上記の各実施の形態における電子線
の電流密度は1.27×103 A/cm2 (1nA/直
径10nm)或いは、5.10×103 A/cm2 (1
nA/直径5nm)であるが、5×102 A/cm2 以
上であれば良く、特に、1.0×103 〜1.0×10
5 A/cm2 の範囲が好適である。
の電流密度は1.27×103 A/cm2 (1nA/直
径10nm)或いは、5.10×103 A/cm2 (1
nA/直径5nm)であるが、5×102 A/cm2 以
上であれば良く、特に、1.0×103 〜1.0×10
5 A/cm2 の範囲が好適である。
【0069】また、上記の第1及び第2の実施の形態に
おいては、基板として石英基板を用いているが、単結晶
シリコン基板を用いても良いものであり、この場合に
は、自然酸化膜の除去等の前処理を行うことなく、単結
晶化膜の形成が可能になり、且つ、SOI構造となるの
で、LSI基板として用いた場合には、素子分離が容易
になる。
おいては、基板として石英基板を用いているが、単結晶
シリコン基板を用いても良いものであり、この場合に
は、自然酸化膜の除去等の前処理を行うことなく、単結
晶化膜の形成が可能になり、且つ、SOI構造となるの
で、LSI基板として用いた場合には、素子分離が容易
になる。
【0070】また、上記の第3及び第4の実施の形態に
おいては、基板としてシリコン基板を用いているが、石
英基板等の絶縁体を基板として用いても良いものであ
る。
おいては、基板としてシリコン基板を用いているが、石
英基板等の絶縁体を基板として用いても良いものであ
る。
【0071】また、上記の各実施の形態においては、基
板として石英基板或いはシリコン基板を用いているが、
他にガラスやサファイア等の絶縁体を用いても良く、或
いは、GaAs等のIII-V族化合物半導体を用いても良
い。
板として石英基板或いはシリコン基板を用いているが、
他にガラスやサファイア等の絶縁体を用いても良く、或
いは、GaAs等のIII-V族化合物半導体を用いても良
い。
【0072】また、上記の各実施の形態においては、非
晶質薄膜として、アモルファスシリコン膜、或いは、ア
モルファスSi0.5 Ge0.5 膜を用いているが、アモル
ファスゲルマニウム膜や、アモルファスGaAs膜等の
III-V族化合物半導体薄膜を用いても良いものである。
晶質薄膜として、アモルファスシリコン膜、或いは、ア
モルファスSi0.5 Ge0.5 膜を用いているが、アモル
ファスゲルマニウム膜や、アモルファスGaAs膜等の
III-V族化合物半導体薄膜を用いても良いものである。
【0073】さらに、上記の各実施の形態においては、
非晶質薄膜をスパッタリング法或いはMBE法によって
堆積しているが、イオンビーム法やCVD法等の他の低
温成膜法を用いても良いものである。
非晶質薄膜をスパッタリング法或いはMBE法によって
堆積しているが、イオンビーム法やCVD法等の他の低
温成膜法を用いても良いものである。
【0074】
【発明の効果】本発明によれば、低温処理によって所望
の領域における非晶質薄膜を結晶化することが可能にな
り、且つ、基板上に堆積させた非晶質薄膜をエピタキシ
ャルさせる場合にも、自然酸化膜の除去等の前処理が不
要になるため、結晶作製プロセスが非常に簡素化され、
SOI構造LSI或いは量子デバイスの発展に寄与する
ところが大きい。
の領域における非晶質薄膜を結晶化することが可能にな
り、且つ、基板上に堆積させた非晶質薄膜をエピタキシ
ャルさせる場合にも、自然酸化膜の除去等の前処理が不
要になるため、結晶作製プロセスが非常に簡素化され、
SOI構造LSI或いは量子デバイスの発展に寄与する
ところが大きい。
【図1】本発明の原理的構成の説明図である。
【図2】本発明における電子線照射の作用の説明図であ
る。
る。
【図3】本発明における電子線照射の作用の説明図であ
る。
る。
【図4】本発明の第1の実施の形態の説明図である。
【図5】本発明の第2の実施の形態の説明図である。
【図6】本発明の第3の実施の形態の説明図である。
【図7】本発明の第4の実施の形態の説明図である。
1 基板 2 非晶質薄膜 3 電子線 4 走査方向 5 結晶化領域 6 非晶質領域 7 単結晶化領域 8 単結晶化領域 9 単結晶化領域 11 単結晶シリコン基板 12 自然酸化膜 13 アモルファスシリコン膜 14 電子線 15 凸部 16 突起部 17 結晶化領域 18 Al膜 19 アモルファスゲルマニウム膜 21 石英基板 22 アモルファスシリコン膜 23 電子線 24 走査方向 25 結晶化領域 26 非晶質領域 27 単結晶化領域 28 単結晶化領域 29 単結晶化領域 30 結晶化領域 31 非晶質領域 32 単結晶化領域 41 シリコン基板 42 不純物ドープアモルファスシリコン膜 43 結晶化領域 44 非晶質領域 45 シリコン量子細線 46 アモルファスSi0.5 Ge0.5 膜 47 結晶化領域 48 非晶質領域 49 量子ドット
Claims (12)
- 【請求項1】 基板上に非晶質薄膜を堆積したのち、前
記非晶質薄膜に電子線を照射して前記非晶質薄膜に空孔
・格子間原子型欠陥を誘起し、前記非晶質薄膜を結晶化
することを特徴とする電子線励起固相成長方法。 - 【請求項2】 基板上に非晶質薄膜を堆積したのち、前
記非晶質薄膜に10keV以上のエネルギーの電子線を
照射して前記非晶質薄膜を結晶化することを特徴とする
電子線励起固相成長方法。 - 【請求項3】 上記非晶質薄膜に照射する電子線のエネ
ルギーを、25〜1000keVにしたことを特徴とす
る請求項2記載の電子線励起固相成長方法。 - 【請求項4】 上記非晶質薄膜に照射する電子線の電流
密度を、5×102A/cm2 以上にしたことを特徴と
する請求項1乃至3のいずれか1項に記載の電子線励起
固相成長方法。 - 【請求項5】 上記非晶質薄膜に照射する電子線の電流
密度を、1.0×103 〜1.0×105 A/cm2 に
したことを特徴とする請求項4記載の電子線励起固相成
長方法。 - 【請求項6】 上記電子線を上記非晶質薄膜の特定の領
域に照射することを特徴とする請求項1乃至5のいずれ
か1項に記載の電子線励起固相成長方法。 - 【請求項7】 上記電子線のスポットの直径を、10n
m以下にしたことを特徴とする請求項6記載の電子線励
起固相成長方法。 - 【請求項8】 上記電子線を上記基板上で走査すること
を特徴とする請求項6または7に記載の電子線励起固相
成長方法。 - 【請求項9】 上記電子線を所定間隔でスポット照射す
ることを特徴とする請求項6または7に記載の電子線励
起固相成長方法。 - 【請求項10】 上記電子線を照射したのち、上記基板
を熱処理したことを特徴とする請求項6乃至9のいずれ
か1項に記載の電子線励起固相成長方法。 - 【請求項11】 上記電子線を照射したのち、非晶質領
域を選択的にエッチング除去することを特徴とする請求
項6乃至9のいずれか1項に記載の電子線励起固相成長
方法。 - 【請求項12】 上記非晶質薄膜が、非晶質シリコン
膜、非晶質ゲルマニウム膜、或いは、非晶質シリコンゲ
ルマニウム膜のいずれかであることを特徴とする請求項
1乃至11のいずれか1項に記載の電子線励起固相成長
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8271995A JPH10116787A (ja) | 1996-10-15 | 1996-10-15 | 電子線励起固相成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8271995A JPH10116787A (ja) | 1996-10-15 | 1996-10-15 | 電子線励起固相成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10116787A true JPH10116787A (ja) | 1998-05-06 |
Family
ID=17507691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8271995A Withdrawn JPH10116787A (ja) | 1996-10-15 | 1996-10-15 | 電子線励起固相成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10116787A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004079812A (ja) * | 2002-08-19 | 2004-03-11 | National Institute For Materials Science | 非熱的結晶回復法および微細加工方法 |
| JP2012231165A (ja) * | 2003-07-23 | 2012-11-22 | Asm America Inc | シリコン−オン−インシュレーター構造及びバルク基板に対するSiGeの堆積 |
-
1996
- 1996-10-15 JP JP8271995A patent/JPH10116787A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004079812A (ja) * | 2002-08-19 | 2004-03-11 | National Institute For Materials Science | 非熱的結晶回復法および微細加工方法 |
| JP2012231165A (ja) * | 2003-07-23 | 2012-11-22 | Asm America Inc | シリコン−オン−インシュレーター構造及びバルク基板に対するSiGeの堆積 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| JP5601595B2 (ja) | シリコン−オン−インシュレーター構造及びバルク基板に対するSiGeの堆積 | |
| JP5068171B2 (ja) | 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法 | |
| CN101111925A (zh) | 用于产生结晶方向受控的多晶硅膜的系统和方法 | |
| JP2023138469A (ja) | 4h-sic物質と直接コンタクトする3c-sic層を形成するために4h-sic物質のウエハを処理するプロセス | |
| JP4558262B2 (ja) | 半導体装置の製造方法 | |
| US5363793A (en) | Method for forming crystals | |
| JPH0395922A (ja) | 半導体薄膜の形成方法 | |
| JPH0132648B2 (ja) | ||
| JP2010199338A (ja) | 貼り合わせウェーハの製造方法 | |
| JPS6163018A (ja) | Si薄膜結晶層の製造方法 | |
| JP2756320B2 (ja) | 結晶の形成方法 | |
| JPH11251241A (ja) | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 | |
| JP2541456B2 (ja) | 微細構造の作製方法 | |
| JP4663615B2 (ja) | 半導体装置 | |
| JP2001110725A (ja) | ヘテロ構造半導体多層薄膜の製造方法 | |
| JPH0832037A (ja) | 半導体基板の作製方法 | |
| KR20010038202A (ko) | 반도체박막을 저온성장하는 방법 | |
| JPH03250621A (ja) | 半導体膜の製造方法 | |
| JPH11121765A (ja) | 半導体装置の製造方法 | |
| JPH01294336A (ja) | 電子放出素子の製造方法 | |
| JP2005203441A (ja) | 半導体デバイスおよびその製造方法 | |
| JP4584953B2 (ja) | 半導体装置の製造方法 | |
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| JPH0524113B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |